CN110473827B - 基板制造方法和基板接合方法 - Google Patents
基板制造方法和基板接合方法 Download PDFInfo
- Publication number
- CN110473827B CN110473827B CN201910772481.0A CN201910772481A CN110473827B CN 110473827 B CN110473827 B CN 110473827B CN 201910772481 A CN201910772481 A CN 201910772481A CN 110473827 B CN110473827 B CN 110473827B
- Authority
- CN
- China
- Prior art keywords
- substrate
- metal
- layer
- metal layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 194
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 title claims description 77
- 229910052751 metal Inorganic materials 0.000 claims abstract description 199
- 239000002184 metal Substances 0.000 claims abstract description 199
- 239000004065 semiconductor Substances 0.000 claims abstract description 49
- 150000001875 compounds Chemical class 0.000 claims abstract description 25
- 239000007769 metal material Substances 0.000 claims description 36
- 230000004888 barrier function Effects 0.000 claims description 29
- 239000010949 copper Substances 0.000 claims description 29
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 19
- UMGDCJDMYOKAJW-UHFFFAOYSA-N thiourea Chemical compound NC(N)=S UMGDCJDMYOKAJW-UHFFFAOYSA-N 0.000 claims description 17
- 229910052802 copper Inorganic materials 0.000 claims description 16
- BDAGIHXWWSANSR-UHFFFAOYSA-N methanoic acid Natural products OC=O BDAGIHXWWSANSR-UHFFFAOYSA-N 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 12
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 9
- 239000010936 titanium Substances 0.000 claims description 9
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- 235000012431 wafers Nutrition 0.000 claims description 9
- XSQUKJJJFZCRTK-UHFFFAOYSA-N Urea Natural products NC(N)=O XSQUKJJJFZCRTK-UHFFFAOYSA-N 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 7
- 238000005979 thermal decomposition reaction Methods 0.000 claims description 7
- OSWFIVFLDKOXQC-UHFFFAOYSA-N 4-(3-methoxyphenyl)aniline Chemical compound COC1=CC=CC(C=2C=CC(N)=CC=2)=C1 OSWFIVFLDKOXQC-UHFFFAOYSA-N 0.000 claims description 6
- 235000019253 formic acid Nutrition 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 230000006835 compression Effects 0.000 claims description 4
- 238000007906 compression Methods 0.000 claims description 4
- 238000005304 joining Methods 0.000 claims description 4
- 239000007788 liquid Substances 0.000 claims description 3
- 238000007669 thermal treatment Methods 0.000 claims 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000005751 Copper oxide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- UCKMPCXJQFINFW-UHFFFAOYSA-N Sulphide Chemical compound [S-2] UCKMPCXJQFINFW-UHFFFAOYSA-N 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- -1 but not limited to Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- BWFPGXWASODCHM-UHFFFAOYSA-N copper monosulfide Chemical class [Cu]=S BWFPGXWASODCHM-UHFFFAOYSA-N 0.000 description 1
- 229910000431 copper oxide Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000005486 sulfidation Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 238000004073 vulcanization Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种基板的制造方法，包括：一种基板的制造方法，其特征在于，包括：提供半导体基板，所述半导体基板包括具有凹陷的第一介质层和设置在所述凹陷中的第一金属层，所述第一金属层包括第一金属；在所述半导体基板上形成第二介质层，以覆盖所述第一介质层和所述第一金属层；在所述第二介质层中形成第一开口，所述第一开口使得所述第一金属层的至少部分上表面露出；对所述第一金属层进行化学处理，以形成所述第一金属的化合物；以及形成第二金属层，所述第二金属层至少覆盖所述第一金属的化合物。所述基板可以是晶片。
Description
技术领域
本公开涉及基板制造方法和基板接合方法。
背景技术
在现有技术的利用金属-金属接合(bonding)基板(例如，晶片)的技术中，在化学机械抛光(CMP)对基板表面进行平坦化之后，金属表面可能会出现凹陷(dishing)(对于铜(Cu))尤其如此。因此，会导致基板接合后接触面出现孔洞(void)，影响键合强度。因此，要实现Cu-Cu键合，对铜线的表面形貌有较高要求，不能突出或者凹陷太多。
另一方面，同时，在Cu-Cu键合过程中，如果铜线表面发生氧化，会使表面电阻率急剧增大，会使得需要更高的温度才能实现Cu-Cu键合。
因此，需要改进的基板接合技术。
发明内容
根据本公开一个方面，提供了一种基板的制造方法，其特征在于，包括：提供半导体基板，所述半导体基板包括具有凹陷的第一介质层和设置在所述凹陷中的第一金属层，所述第一金属层包括第一金属；在所述半导体基板上形成第二介质层，以覆盖所述第一介质层和所述第一金属层；在所述第二介质层中形成第一开口，所述第一开口使得所述第一金属层的至少部分上表面露出；对所述第一金属层进行化学处理，以形成所述第一金属的化合物；以及形成第二金属层，所述第二金属层至少覆盖所述第一金属的化合物。
根据本公开一个方面，提供了一种基板接合方法，其特征在于，包括：提供第一基板，所述第一基板是根据如任意实施例所述的方法制备的；以及提供第二基板，所述第二基板具有所述第一金属层；接合所述第一基板的第二金属层和第二基板的第一金属层，以接合所述第一基板和第二基板。
根据本公开一个方面，提供了一种基板接合方法，其特征在于，包括：提供第一基板和第二基板，所述第一基板和第二基板是根据如任意实施例所述的方法制备的；以及接合所述第一基板的第二金属层和第二基板的第二金属层，以接合所述第一基板和第二基板。
在一些实施例中，所述第一基板和第二基板是晶片。
通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本公开的示例性实施例，并且连同说明书一起用于解释本公开的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：
图1A和1B是示出了一种基板接合技术的示意性截面图；
图2是根据本公开一些实施例的基板的制造方法的流程图；
图3A-3G分别是示出根据本公开一些实施例的基板的制造方法制备的基板在各处理步骤的示意截面图；以及
图4是根据本公开一些实施例的基板接合方法的流程图。
注意，在以下说明的实施方式中，有时在不同的附图之间共同使用同一附图标记来表示相同部分或具有相同功能的部分，而省略其重复说明。在本说明书中，使用相似的标号和字母表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
为了便于理解，在附图等中所示的各结构的位置、尺寸及范围等有时不表示实际的位置、尺寸及范围等。因此，所公开的发明并不限于附图等所公开的位置、尺寸及范围等。
具体实施方式
现在将参照附图来详细描述本公开的各种示例性实施例。应注意：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。另外，对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在说明书及权利要求中的词语“前”、“后”、“顶”、“底”、“之上”、“之下”等，如果存在的话，用于描述性的目的而并不一定用于描述不变的相对位置。应当理解，这样使用的词语在适当的情况下是可互换的，使得在此所描述的本公开的实施例，例如，能够在与在此所示出的或另外描述的那些取向不同的其他取向上操作。
在此示例性描述的任意实现方式并不一定要被解释为比其它实现方式优选的或有利的。而且，本公开不受在上述技术领域、背景技术、发明内容或具体实施方式中所给出的任何所表述的或所暗示的理论所限定。
另外，仅仅为了参考的目的，还可以在下面描述中使用某种术语，并且因而并非意图限定。例如，除非上下文明确指出，否则涉及结构或元件的词语“第一”、“第二”和其它此类数字词语并没有暗示顺序或次序。
还应理解，“包括/包含”一词在本文中使用时，说明存在所指出的特征、整体、步骤、操作、单元和/或组件，但是并不排除存在或增加一个或多个其它特征、整体、步骤、操作、单元和/或组件以及/或者它们的组合。
在本公开中，术语“提供”从广义上用于涵盖获得对象的所有方式，因此“提供某对象”包括但不限于“购买”、“制备/制造”、“布置/设置”、“安装/装配”、和/或“订购”对象等。
以下对至少一个示例性实施例的描述仅仅是说明性的，并非是对本公开及其应用或使用的任何限制。
在利用金属-金属接合(bonding)基板(例如，晶片)的技术中，在化学机械抛光(CMP)对基板表面进行平坦化之后，金属表面可能会出现凹陷，对于铜(Cu)由此如此。
图1A和1B是示出一种基板接合技术的示意性截面图。如图1A所示，基板100在第一表面具有第一绝缘层103和第一金属层105。第二基板110在第一表面具有第二绝缘层113和第二金属层115。在对基板100和110进行平坦化处理(例如，化学机械抛光(CMP))之后，在金属层105和115的表面会形成凹陷(dishing)107和117。这里，应理解，为了图示清楚起见，图中各部件的尺寸并不必然按照比例绘制，某些部件的尺寸可能相对于其他部件被放大。
因此，在接合的过程中，会导致基板接合后接触面出现孔洞(void)121，如图1B所示。从而，影响基板接合强度，降低了成品率和可靠性。
基于此，本申请的发明人提出了在此公开的发明，提供了新颖的基板接合技术，以减轻或消除上述的一个或多个问题。
图2是根据本公开一个实施例的基板的制造方法的流程图。图3A-3D分别是示出根据本公开该实施例的基板制造方法制造的基板在各处理步骤的示意截面图。下面结合图2和图3A-3G来进行说明。
根据本公开的实施例，提供了一种基板的制造方法。如图2所示，所述基板制造方法可以包括以下步骤。
在步骤S201，提供半导体基板。所述半导体基板可以是例如半导体晶片。如图3A所示，半导体基板300包括具有凹陷3011的第一介质层301和设置在所述凹陷中的第一金属层303。第一金属层303包括第一金属，例如但不限于铜(Cu)。
基板200还可以具有衬底(图中未示出)。第一介质层301可以形成在衬底上。所述衬底可以包括(但不限于)下列中的一个或多个：半导体层、绝缘层、导体层等等。第一导电层可以301可以连接到设置在衬底中的其他部件，例如，布线，有源或无源元件等。
在一些实施例中，提供半导体基板可以包括：提供初始半导体基板，其包括具有凹陷3011的第一绝缘层301；在所述初始半导体基板上形成第一金属材料层，所述第一金属材料层填充所述凹陷3011；对所述第一金属材料层进行平坦化，以使得在所述平坦化处理之后保留的所述第一金属材料层(也即，第一金属层303)和所述第一绝缘层的上表面基本齐平。
接着，在步骤S203，在所述半导体基板上形成第二介质层，以覆盖所述第一介质层和所述第一金属层。如图3A所示，在半导体基板300上形成第二介质层305，以覆盖所述第一介质层301和所述第一金属层303。在一些实现方式中，第二介质层305可以包括一个或多个层。在图3A所示的实施例中，第二介质层305包括两层：层305_1和层305_2。层305_1可以由例如但不限于氮化硅形成。层305_2可以由例如但不限于未掺杂的硅酸盐玻璃(USG)形成。
之后，在步骤S205，在所述第二介质层中形成开口，所述开口使得所述第一金属层的至少部分上表面露出。如图3B所示，在第二介质层305中形成开口(第一开口)307，所述开口307使得第一金属层303的至少部分上表面露出。
之后，可选地，在步骤S213，在所述半导体基板上形成阻挡层，所述阻挡层覆盖所述第一开口的侧壁，并使得所述第一金属层的所述至少部分上表面的至少一部分露出。
在一些实施例中，如图3C所示，在半导体基板上形成阻挡层309。阻挡层309覆盖所述第一开口的底表面(也即，第一金属层303的露出的上表面)和侧壁。之后，如图3D所示，对阻挡层309进行刻蚀，以形成开口(第二开口)311，以使得所述第一金属层的所述至少部分上表面的至少一部分露出。如图3D所示，阻挡层309覆盖所述第一开口307的侧壁，其开口311使得所述第一金属层303的所述至少部分上表面的至少一部分露出。
阻挡层309可以包括一层或多层。例如在一些实施例中，阻挡层可以包括钽(Ta)和氮化钽(TaN)的叠层；但本公开不限于此。
应理解，在其他实施例中，也可以省略该步骤S213。
之后，在步骤S207，对所述第一金属层进行化学处理，以形成所述第一金属的化合物。如图3E所示，通过第一开口307或第二开口311对第一金属层303进行化学处理，以形成第一金属(例如，铜)的化合物313。
这里，示意性地以附图标记313所指示的图案表示第一金属的化合物。应理解，该图示仅仅为了图示和描述的方便，是示例性，而不是限制性的；也不表示在实际制造过程所形成的第一金属的化合物的形状、尺寸或图案。
在一些实施例中，所述第一金属的化合物被选择为适于热分解以形成所述第一金属。在另一实施例中，所述第一金属的化合物被选择为适于被还原以形成所述第一金属。
在一些实现方式中，可以利用包含下列中的至少一个的液体对所述第一金属层进行化学处理：甲酸、乙酸、硫脲。
例如，在一个具体实现方式中，可以采用甲酸体积百分比为5％的甲酸溶液对第一金属层的露出表面进行喷涂。从而，可以使得使铜表面的氧化铜与甲酸反应生成Cu(COOH)2，反应方程式如下：
CuO+2HCOOH→Cu(COOH)2+H2O。
在另一具体实现方式中，可以采用硫脲(CH4N2S)或硫脲溶液(也即，包含硫脲的溶液)来对第一金属层进行硫化处理。硫化处理可以在90℃至400℃的温度范围以及在几分钟至几小时的时间范围内进行。例如，可以利用硫脲溶液在90℃对第一金属层105和第二金属层115中的一者或两者进行硫化处理数分钟至1小时(例如，30分钟)。又例如，可以通过反应釜利用硫脲溶液在150-350℃的温度对第一金属层105和第二金属层115中的一者或两者进行硫化处理数分钟至30分钟。
之后，在步骤S209，形成第二金属层，所述第二金属层至少覆盖所述第一金属的化合物。如图3G所示，在衬底上形成第二金属层315，所述第二金属层315至少覆盖所述第一金属的化合物313。
在一些实施例中，在形成所述阻挡层的情况下，在所述半导体基板上形成第二金属层可以包括以下步骤：
首先，如图3F所示，在所述半导体基板上形成金属材料层315，所述金属材料层315覆盖所述第一金属层的被化学处理的表面和所述阻挡层。之后，如图3G所示，对所述金属材料层315进行平坦化处理，以使得所述金属材料层的上表面与所述第二介质层的上表面基本齐平。这里平坦化处理后的金属材料层被以317指示。如图3G所示，在该平坦化处理中，第二介质层305上的阻挡层209被去除，而开口311的侧壁处的阻挡209被保留。
在其中不形成所述阻挡层的实施例中，在所述半导体基板上形成第二金属层的工艺过程可以与图3F和3G中所示的类似，只是其中不形成阻挡层309。
例如，在其中不形成所述阻挡层的实施例中，在所述半导体基板上形成第二金属层可以包括以下步骤：
首先，在所述半导体基板上形成金属材料层，所述金属材料层覆盖所述第一金属层的被化学处理的表面和所述第二介质层。之后，对所述金属材料层进行平坦化处理，以使得所述金属材料层的上表面与所述第二介质层的上表面基本齐平。
在一些实施例中，所述第二金属层包括第二金属。在一些实施例中，所述第二金属层被选择为适于使得第一金属在其中扩散。例如，所述第二金属包括钛。铜(Cu)具有比钛低的表面激活能(a loweractivation energy at the surface)和比钛中的空位(vacancy)体积小的原子尺寸。因此，铜易于通过钛中的空位扩散。
在一些实施例中，所述第二金属层的厚度可以为几
之间的任何数值，例如可以为单原子层厚、
或者
等等。
之后，所述方法还可以包括：在步骤S211，进行处理，以将所述第一金属的化合物转变回所述第一金属。
在一些实施例中，所述第一金属的化合物适于热分解；因此，通过进行热处理，可以使所述第一金属的化合物热分解以形成所述第一金属。例如，Cu(COOH)2可以被加热分解，反应方程式如下：Cu(COOH)2→Cu+2CO2+H2。如此，可以分解形成铜。铜可以通第二金属层(例如钛)中的空位扩散到第二金属层的表面。该第二金属层的表面可以用于与另一基板上的第一金属的层或扩散有第一金属的第二金属层键合。
在另一些实施例中，可以在还原气氛中进行热处理。如此，可以在还原气氛中对所形成的金属材料的硫化物进行还原处理。从而，可以使得第一金属的化合物(例如，铜的硫化物)被还原成铜，并可能在表面处形成铜的晶须。类似地，铜可以通第二金属层(例如钛)中的空位扩散到第二金属层的表面。该第二金属层的表面可以用于与另一基板上的第一金属的层或扩散有第一金属的第二金属层键合。
所述还原气氛可以包括(但不限于)氢气。所述还原气氛可以包括氢气和惰性气体的混合气体。在一些实现方式中，所述还原处理在150℃至400℃的温度范围以及在几分钟至几小时的时间范围内进行。优选地，可以在350℃或以下的温度在氢气气氛中进行还原处理几分钟至1小时(例如，30分钟)。
根据本公开的实施例，第一金属(例如，铜)可以通第二金属层(例如钛)中的空位扩散到第二金属层的表面，从而可以改善表面粗糙度，例如，降低CMP处理带来的凹陷(dishing)，并改善金属-金属(例如，Cu-Cu)接合的可靠性。该第二金属层的表面可以用于与另一基板上的第一金属的层或扩散有第一金属的第二金属层键合。
根据本公开的一个方面，还提供了一种基板(例如，晶片)的接合方法。如图4所示，所述基板接合方法可以包括以下步骤。
在步骤S401，提供第一基板和第二基板。所述第一基板和第二基板中的至少一个是根据如前述任意实施例的制造方法制备的。
例如，在一些实施例中，所述第一基板是根据如前述任意实施例的制造方法制备的，而所述第二基板不是根据如前述任意实施例的制造方法制备的；所述第二基板可以具有所述第一金属(例如，Cu)层。
在这样的实施例中，在步骤S403，接合所述第一基板的第二金属层和第二基板的第一金属层，以接合所述第一基板和第二基板。
在另一些实施例中，所述第一基板和第二基板都是根据如前述任意实施例的制造方法制备的。在这样的实施例中，在步骤S403，接合所述第一基板的第二金属层和第二基板第二金属层，以接合所述第一基板和第二基板。
在一些实施例中，接合所述第一基板的金属层和第二基板的金属层可以包括：以压接的方式接合所述第一基板的第二金属层和第二基板的第二金属层，以接合所述第一基板和第二基板。
在一些实施例中，所述方法还包括：在步骤S405，对接合的第一基板和第二基板进行退火处理。从而，可以进一步改善了接合界面，增强了接合强度。
在一些实施例中，退火处理可以在300℃至400℃的温度范围以及在几分钟至几小时的时间范围内进行。例如，可以在350℃的温度在几分钟至1小时的时间范围内(例如，30分钟)进行退火处理。
本公开还教导了以下项目。
项目1.一种基板的制造方法，其特征在于，包括：提供半导体基板，所述半导体基板包括具有凹陷的第一介质层和设置在所述凹陷中的第一金属层，所述第一金属层包括第一金属；在所述半导体基板上形成第二介质层，以覆盖所述第一介质层和所述第一金属层；在所述第二介质层中形成第一开口，所述第一开口使得所述第一金属层的至少部分上表面露出；对所述第一金属层进行化学处理，以形成所述第一金属的化合物；以及形成第二金属层，所述第二金属层至少覆盖所述第一金属的化合物。
项目2.如项目1所述的方法，其特征在于，在形成所述第一开口之后且在所述化学处理之前，还包括：在所述半导体基板上形成阻挡层，其中，所述阻挡层覆盖所述第一开口的侧壁，并使得所述第一金属层的所述至少部分上表面的至少一部分露出。
项目3.如项目2所述的方法，其特征在于，在所述半导体基板上形成阻挡层包括：在所述半导体基板上形成阻挡材料层，所述阻挡材料层覆盖所述第一开口的侧壁和所露出的所述第一金属层；以及在所述阻挡材料层中形成第二开口，以使得所述第一金属层的所述至少部分上表面的至少一部分露出。
项目4.如项目1所述的方法，其特征在于，提供半导体基板包括：提供初始半导体基板，其包括具有凹陷的第一绝缘层；在所述初始半导体基板上形成第一金属材料层，所述第一金属材料层填充所述凹陷；对所述第一金属材料层进行平坦化，以使得在所述平坦化处理之后保留的所述第一金属层和所述第一绝缘层的上表面基本齐平。
项目5.如项目1所述的方法，其特征在于，所述第二介质层包括第二绝缘层和第三绝缘层的叠层。
项目6.如项目1所述的方法，其特征在于，对所述第一金属层进行化学处理包括：利用包含下列中的至少一个的液体对所述第一金属层进行处理：甲酸、乙酸、硫脲。
项目7.如项目1所述的方法，其特征在于，在所述半导体基板上形成第二金属层包括：在所述半导体基板上形成金属材料层，所述金属材料层覆盖所述第一金属层的被化学处理的表面和所述第二介质层；对所述金属材料层进行平坦化处理，以使得所述金属材料层的上表面与所述第二介质层的上表面基本齐平。
项目8.如项目2所述的方法，其特征在于，在所述半导体基板上形成第二金属层包括：在所述半导体基板上形成金属材料层，所述金属材料层覆盖所述第一金属层的被化学处理的表面和所述阻挡层；对所述金属材料层进行平坦化处理，以使得所述金属材料层的上表面与所述第二介质层的上表面基本齐平。
项目9.如项目1所述的方法，其特征在于，所述第一金属包括铜，所述第二金属层包括第二金属，所述第二金属包括钛。
项目10.如项目9所述的方法，其特征在于，其中所述第二金属层的厚度为
项目11.如项目1所述的方法，其特征在于，其中所述第二金属层被选择为适于使得第一金属在其中扩散。
项目12.如项目1所述的方法，其特征在于，所述基板是晶片。
项目13.如项目1所述的方法，其特征在于，其中所述第一金属的化合物适于热分解，在形成所述第二金属层之后，所述方法还包括：进行热处理，以使得所述第一金属的化合物热分解以形成所述第一金属。
项目14.如项目11所述的方法，其特征在于，在形成所述第二金属层之后，还包括：在还原气氛中进行热处理。
项目15.如项目13或14所述的方法，其特征在于，所述热处理是通过热接合工艺进行的。
项目16.一种基板接合方法，其特征在于，包括：提供第一基板，所述第一基板是根据如项目1-15中任一项所述的方法制备的；以及提供第二基板，所述第二基板具有所述第一金属层；接合所述第一基板的第二金属层和第二基板的第一金属层，以接合所述第一基板和第二基板。
项目17.一种基板接合方法，其特征在于，包括：提供第一基板和第二基板，所述第一基板和第二基板是根据如项目1-15中任一项所述的方法制备的；以及接合所述第一基板的第二金属层和第二基板的第二金属层，以接合所述第一基板和第二基板。
项目18.如项目16或17所述的方法，其特征在于，接合所述第一基板的第一金属层和第二基板的第二金属层包括：以压接的方式接合所述第一基板的第二金属层和第二基板的第二金属层，以接合所述第一基板和第二基板。
项目19.如项目16或17所述的方法，其特征在于，还包括：对接合的所述第一基板和第二基板进行退火处理。
项目20.如项目16或17所述的方法，其特征在于，所述第一基板和第二基板是晶片。
项目21.如项目16或17所述的方法，其特征在于，还包括：在还原性的气氛中，对接合的所述第一基板和第二基板进行退火处理。
根据本公开的实施例，可以金属(例如，Cu-Cu)键合过程中防止或减少金属氧化物，并且不会对制程造成污染。根据本公开的实施例，还可以降低对用于金属接合的金属表面形貌的要求，从而提高金属键合的可靠性。另外，根据本公开的实施例，还可以减小金属层表面上的凹陷，可以进一步降低孔洞，提高接合强度。此外，还可以提高产品的可靠性和良品率。
需要说明的是，在本说明书中，使用同样的附图标记来指示相同的部件，因此，当在之前的附图或说明中已经就一部件进行了说明的情况下，所描述或图示的内容可以同样地或者适应性地适用于后面出现的相同部件。
本领域技术人员应当意识到，在上述操作或步骤之间的边界仅仅是说明性的。多个操作可以结合成单个操作，单个操作可以分布于附加的操作中，并且操作可以在时间上至少部分重叠地执行。而且，另选的示例性实施例可以包括特定操作的多个实例，并且在其他各种示例性实施例中可以改变操作顺序。但是，其它的修改、变化和替换同样是可能的。因此，本说明书和附图应当被看作是说明性的，而非限制性的。
虽然已经通过示例对本公开的一些特定示例性实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。在此公开的各示例性实施例可以任意组合，而不脱离本公开的精神和范围。本领域的技术人员还应理解，可以对示例性实施例进行多种修改而不脱离本公开的范围和精神。本公开的范围由所附权利要求来限定。
Claims (21)
1.一种基板的制造方法，其特征在于，包括：
提供半导体基板，所述半导体基板包括具有凹陷的第一介质层和设置在所述凹陷中的第一金属层，所述第一金属层包括第一金属；
在所述半导体基板上形成第二介质层，以覆盖所述第一介质层和所述第一金属层；
在所述第二介质层中形成第一开口，所述第一开口使得所述第一金属层的至少部分上表面露出；
对所述第一金属层进行化学处理，以形成所述第一金属的化合物，其中所述第一金属的化合物适于热分解；
形成第二金属层，所述第二金属层至少覆盖所述第一金属的化合物；以及
进行热处理，以使得所述第一金属的化合物热分解以形成所述第一金属。
2.如权利要求1所述的方法，其特征在于，在形成所述第一开口之后且在所述化学处理之前，还包括：
在所述半导体基板上形成阻挡层，
其中，所述阻挡层覆盖所述第一开口的侧壁，并使得所述第一金属层的所述至少部分上表面的至少一部分露出。
3.如权利要求2所述的方法，其特征在于，在所述半导体基板上形成阻挡层包括：
在所述半导体基板上形成阻挡材料层，所述阻挡材料层覆盖所述第一开口的侧壁和所露出的所述第一金属层；以及
在所述阻挡材料层中形成第二开口，以使得所述第一金属层的所述至少部分上表面的至少一部分露出。
4.如权利要求1所述的方法，其特征在于，提供半导体基板包括：
提供初始半导体基板，其包括具有凹陷的第一绝缘层；
在所述初始半导体基板上形成第一金属材料层，所述第一金属材料层填充所述凹陷；
对所述第一金属材料层进行平坦化，以使得在所述平坦化处理之后保留的所述第一金属层和所述第一绝缘层的上表面齐平。
5.如权利要求1所述的方法，其特征在于，所述第二介质层包括第二绝缘层和第三绝缘层的叠层。
6.如权利要求1所述的方法，其特征在于，对所述第一金属层进行化学处理包括：
利用包含下列中的至少一个的液体对所述第一金属层进行处理：
甲酸、乙酸、硫脲。
7.如权利要求1所述的方法，其特征在于，在所述半导体基板上形成第二金属层包括：
在所述半导体基板上形成金属材料层，所述金属材料层覆盖所述第一金属层的被化学处理的表面和所述第二介质层；
对所述金属材料层进行平坦化处理，以使得所述金属材料层的上表面与所述第二介质层的上表面齐平。
8.如权利要求2所述的方法，其特征在于，在所述半导体基板上形成第二金属层包括：
在所述半导体基板上形成金属材料层，所述金属材料层覆盖所述第一金属层的被化学处理的表面和所述阻挡层；
对所述金属材料层进行平坦化处理，以使得所述金属材料层的上表面与所述第二介质层的上表面齐平。
9.如权利要求1所述的方法，其特征在于，
所述第一金属包括铜，
所述第二金属层包括第二金属，所述第二金属包括钛。
10.如权利要求9所述的方法，其特征在于，其中所述第二金属层的厚度为
11.如权利要求1所述的方法，其特征在于，其中所述第二金属层被选择为适于使得第一金属在其中扩散。
12.如权利要求1所述的方法，其特征在于，所述基板是晶片。
13.如权利要求1所述的方法，其特征在于，进行热处理，以使得所述第一金属的化合物热分解以形成所述第一金属包括：
在还原气氛中进行热处理。
14.如权利要求1所述的方法，其特征在于，所述热处理是通过热接合工艺进行的。
15.一种基板接合方法，其特征在于，包括：
提供第一基板，所述第一基板是根据如权利要求1-14中任一项所述的方法制备的；以及
提供第二基板，所述第二基板具有第一金属层；
接合所述第一基板的第二金属层和第二基板的第一金属层，以接合所述第一基板和第二基板。
16.如权利要求15所述的方法，其特征在于，接合所述第一基板的第二金属层和第二基板的第一金属层包括：
以压接的方式接合所述第一基板的第二金属层和第二基板的第一金属层，以接合所述第一基板和第二基板。
17.一种基板接合方法，其特征在于，包括：
提供第一基板和第二基板，所述第一基板和第二基板是根据如权利要求1-14中任一项所述的方法制备的；以及
接合所述第一基板的第二金属层和第二基板的第二金属层，以接合所述第一基板和第二基板。
18.如权利要求17所述的方法，其特征在于，接合所述第一基板的第二金属层和第二基板的第二金属层包括：
以压接的方式接合所述第一基板的第二金属层和第二基板的第二金属层，以接合所述第一基板和第二基板。
19.如权利要求15或17所述的方法，其特征在于，还包括：
对接合的所述第一基板和第二基板进行退火处理。
20.如权利要求15或17所述的方法，其特征在于，所述第一基板和第二基板是晶片。
21.如权利要求15或17所述的方法，其特征在于，还包括：
在还原性的气氛中，对接合的所述第一基板和第二基板进行退火处理。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910772481.0A CN110473827B (zh) | 2019-08-21 | 2019-08-21 | 基板制造方法和基板接合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910772481.0A CN110473827B (zh) | 2019-08-21 | 2019-08-21 | 基板制造方法和基板接合方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110473827A CN110473827A (zh) | 2019-11-19 |
| CN110473827B true CN110473827B (zh) | 2021-07-23 |
Family
ID=68513174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910772481.0A Active CN110473827B (zh) | 2019-08-21 | 2019-08-21 | 基板制造方法和基板接合方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110473827B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113035729B (zh) * | 2021-03-10 | 2023-04-07 | 联合微电子中心有限责任公司 | 混合键合方法及键合用衬底 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6100186A (en) * | 1998-04-14 | 2000-08-08 | Micron Technology, Inc. | Method of selectively forming a contact in a contact hole |
| CN107492538A (zh) * | 2016-06-09 | 2017-12-19 | 三星电子株式会社 | 晶片到晶片接合结构 |
| CN109216267A (zh) * | 2014-12-23 | 2019-01-15 | 英特尔公司 | 解耦过孔填充 |
-
2019
- 2019-08-21 CN CN201910772481.0A patent/CN110473827B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6100186A (en) * | 1998-04-14 | 2000-08-08 | Micron Technology, Inc. | Method of selectively forming a contact in a contact hole |
| CN109216267A (zh) * | 2014-12-23 | 2019-01-15 | 英特尔公司 | 解耦过孔填充 |
| CN107492538A (zh) * | 2016-06-09 | 2017-12-19 | 三星电子株式会社 | 晶片到晶片接合结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110473827A (zh) | 2019-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220165692A1 (en) | Low temperature bonded structures | |
| JP4529880B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN112956011A (zh) | 微电子学中在低温下进行直接金属间键合的层结构 | |
| CN117954388A (zh) | 低温结合结构 | |
| TW202401505A (zh) | 用於接合的膨脹控制 | |
| JP6695351B2 (ja) | ハロゲン系前駆体から金属配線を保護するための方法及び装置 | |
| TWI222168B (en) | High density raised stud microjoining system and methods of fabricating the same | |
| KR101577867B1 (ko) | 금속 캡 장치 및 방법 | |
| JP5528027B2 (ja) | 配線構造の製造方法 | |
| CN101308810B (zh) | 集成电路结构及其制作方法 | |
| TWI518843B (zh) | 內連線結構及形成內連線結構的方法 | |
| US8198732B2 (en) | Semiconductor device | |
| US10008448B2 (en) | Dielectric/metal barrier integration to prevent copper diffusion | |
| KR101342681B1 (ko) | 반도체 구조를 함께 직접 결합시키는 방법, 및 이러한 방법을 사용하여 형성되는 결합된 반도체 구조 | |
| CN104934409A (zh) | 后道工序互连层上的通孔预填充 | |
| JP2011523780A (ja) | 導電性コンタクトの組み込みのための構造体及びプロセス | |
| CN102511078A (zh) | 具有铜插塞的半导体器件 | |
| CN106328583B (zh) | Cvd金属晶种层 | |
| CN110473827B (zh) | 基板制造方法和基板接合方法 | |
| TWI442476B (zh) | 半導體之微襯墊形成 | |
| JP4638140B2 (ja) | 半導体素子の銅配線形成方法 | |
| US7514340B2 (en) | Composite integrated device and methods for forming thereof | |
| JP5953701B2 (ja) | 接続基板、半導体装置、接続基板の製造方法 | |
| CN110085515B (zh) | 晶片接合方法 | |
| US11211348B2 (en) | First wafer, fabricating method thereof and wafer stack |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230725 Address after: 223001 Room 318, Building 6, east of Zhenda Steel Pipe Company, south of Qianjiang Road, Huaiyin District, Huai'an City, Jiangsu Province Patentee after: Huaian Xide Industrial Design Co.,Ltd. Address before: 223300 no.599, East Changjiang Road, Huaiyin District, Huai'an City, Jiangsu Province Patentee before: HUAIAN IMAGING DEVICE MANUFACTURER Corp. |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20240929 Address after: 471000, Group 12, North Side of Luoyan Expressway, Shijiawan Village, Guxian Town, Yanshi District, Luoyang City, Henan Province Patentee after: Luoyang Changlong Industrial Co.,Ltd. Country or region after: China Address before: 223001 Room 318, Building 6, east of Zhenda Steel Pipe Company, south of Qianjiang Road, Huaiyin District, Huai'an City, Jiangsu Province Patentee before: Huaian Xide Industrial Design Co.,Ltd. Country or region before: China |