JP2000277606A - 電子装置およびその製造方法 - Google Patents

電子装置およびその製造方法

Info

Publication number
JP2000277606A
JP2000277606A JP11076814A JP7681499A JP2000277606A JP 2000277606 A JP2000277606 A JP 2000277606A JP 11076814 A JP11076814 A JP 11076814A JP 7681499 A JP7681499 A JP 7681499A JP 2000277606 A JP2000277606 A JP 2000277606A
Authority
JP
Japan
Prior art keywords
insulating film
film
copper
aryl ether
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11076814A
Other languages
English (en)
Inventor
Shunichi Fukuyama
俊一 福山
Yoshihiro Nakada
義弘 中田
Jo Yamaguchi
城 山口
Katsumi Suzuki
克己 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP11076814A priority Critical patent/JP2000277606A/ja
Publication of JP2000277606A publication Critical patent/JP2000277606A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 配線層間に用いるに好適な低誘電率の絶縁膜
を用い、高速動作可能な電子装置の製造技術を提供す
る。 【解決手段】 配線層間に用いる絶縁膜として、アリー
ルエーテル系、アルキル基乃至アリール基乃至アルキレ
ン基で置換したアリールエーテルからなる絶縁膜を使用
する。配線層に銅系材料を選んだ場合にも、銅拡散防止
性能が十分でありかつ置換基のないアリールエーテルに
比べても誘電率がより低いため、好ましく用いることが
できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体デバイス,
表示デバイス,MCM(マルチチップモジュール)等の
電子装置およびその製造方法に関し、詳しくは、これら
デバイスの内部に用いる配線を上下方向で互いに接続し
て回路動作させる多層配線の形成技術の改良に関する。
【0002】
【従来の技術】半導体集積回路で多用されている多層配
線の形成は、下地をなすシリコン基板乃至その上に形成
された配線の上を覆うように、シリコン酸化膜系の絶縁
膜が形成され、さらにこの絶縁膜を周知のフォトリソグ
ラフィー工程を通して選択的にエッチング形成してでき
る開口窓内に、別の導電膜を埋め込み形成して上層配線
層との接続をとるのが一般である。従来からこのような
導電膜として汎用されてきたものは低抵抗のアルミニウ
ム系材料であったが、近年のデバイスの微細化、高速化
はいっそう低い配線抵抗性を要求し、このため、アルミ
ニウムにとって代えて銅系材料が配線層材料として選ば
れようとしている。銅はアルミニウムとは違いパターニ
ングすなわち所望の部分だけを残すようにエッチングし
て配線パターンを形成することがやや難しいため、従来
のドライエッチングによるパターニングに代えて先に形
成した配線溝の中に先ずめっき手法を用いて銅系材料を
埋め込み、次に配線部分以外を化学機械的研磨(CM
P)技術で除去するという方法が主流化しつつある(こ
の方法を通してできた配線構造は、絶縁物の窪みに金属
が埋め込まれ表面が平坦となった構造が工芸品の象眼
(damascene)に似るため「ダマシン構造」と呼ばれ
る。)が、銅はアルミニウムに比べてシリコン酸化膜系
の絶縁材料に対して工程途中の加熱などによって拡散す
る問題もあって、配線溝の構造を工夫することも必要に
なってくる。
【0003】従来、配線溝の中に形成される銅系材料と
溝の周囲をなすシリコン系酸化膜とを単純に接触する構
成を改め、配線溝に沿って薄いシリコン窒化膜を被着形
成して銅配線とシリコン系酸化膜との接触を遮断するよ
うに構成することが提案されてはいる。しかし、シリコ
ン窒化膜はシリコン酸化膜に比べて誘電率が著しく高い
材料である。確かに、銅が絶縁膜中に拡散してしまう問
題の解消にはなるだろうが、絶縁膜の誘電率が高くなる
分絶縁膜の容量が増し高速動作の足かせとなってしまう
ので、これでは未だ片手落ちである。
【0004】そこで、既に銅系材料からなる配線層を採
用し銅の絶縁膜への拡散と絶縁膜容量のいっそうの低減
との両立を絶縁膜材料の改良によって可能にしようと、
新たな技術が模索されている。
【0005】現在までに、シリコン窒化膜並の銅拡散防
止を可能にし、かつ比較的低い誘電率の絶縁膜として、
アリールエーテルの採用が検討され始めたが、より高
速、より高集積のデバイスにおいては、層間絶縁膜とし
てアリールエーテルからなる絶縁膜よりももっと誘電率
を下げる必要がある。
【0006】
【発明が解決しようとする課題】前項において述べたよ
うに、銅系材料からなる配線層を採用し、銅の絶縁膜へ
の拡散と絶縁膜容量のいっそうの低減とを両立可能にし
た技術は未だ改良の余地があり、特に今後の超高集積,
高速デバイスに採用しても高速性能を損なわず、かつ量
産レベルで行うにふさわしい工程数の少ない技術の確立
が本発明の解決しようとする課題である。
【0007】
【課題を解決するための手段】本発明では、上記の課題
を解決するための手段として、例えば以下を用いる。
【0008】配線層に接し、アルキル基かアリール基か
アルキレン基かの少なくとも一つを置換基として有する
アリールエーテル系単量体が重合してなる絶縁膜を、配
線層間に用いる電子装置。特に、このような電子装置が
銅を配線層として用いる場合には、効果が高く、また銅
配線層がダマシン配線である場合に好適に用いることが
できる。さらに、このような電子装置において、アリー
ルエーテル系単量体の骨格にエチニル結合を含んだ場合
には、硬化性に富むため絶縁膜として特に好適である。
【0009】製造方法については、例えば以下を手段と
する。 (1)基板表面乃至基板表面に形成される層表面に、ア
ルキル基かアリール基かアルキレン基かの少なくとも一
つを置換基として有するアリールエーテル系単量体が重
合してなる絶縁膜を被着形成する工程と、次いで、
(2)該絶縁膜中に開口窓を形成する工程と、次いで、
(3)該開口窓内を埋めるように銅を含む配線層を形成
する工程とを有する電子装置の製造方法。さらに、前記
工程(2)の後、前記開口窓壁を覆うように銅を含む導
電材料からなるシード層を被着形成する工程と、次い
で、前記シード層に重ね、かつ少なくとも前記開口窓内
を埋め込むように、めっき法によって銅を含むめっき層
を形成する工程を追加しても良い。
【0010】以上のように、本発明では、従来、銅系配
線層が窓内に形成され、直に銅系配線層と接する構成に
あるアリールエーテル絶縁膜に置き換えて、アルキル化
アリールエーテル絶縁膜等、芳香環の少なくとも一部の
水素を適当な官能基で置換したアリールエーテル系絶縁
膜を使用する。このような本発明は、芳香環の一部の水
素をメチル基等アルキル基に置換した場合に誘電率が低
下することを本発明者等が実験の結果明らかとなったも
ので、通常のアリールエーテル絶縁膜の誘電率が2.8
である一方、例えば芳香環の二カ所の水素をメチル基に
置換したジメチルアリールエーテルの場合には、誘電率
は2.4であった。すなわち、一般的な酸化膜系材料と
は異なり銅拡散防止の効果が顕著であるのに加えて、誘
電率が一般的な酸化膜系材料よりもずっと低い。
【0011】したがって、銅系配線層を採用した時には
銅拡散防止の効果もあるが、銅以外の材料からなる配線
層の間に介在させる層間絶縁膜の材料としてこのアリー
ルエーテル系絶縁膜を採用した場合にも誘電率が低いと
いう点では依然同様の効果があり有利である。
【0012】一方、アルキル基の中でもメチル基が最も
耐熱性が高いことも発明者等の実験から明らかになっ
た。置換基として炭化水素系官能基以外を導入する(例
えばハロゲンを導入する)ことも考えられるが、この場
合には置換基部分の極性が著しく高くなって絶縁膜材料
として用いづらくなる。
【0013】さらには、アリールエーテル単量体の骨格
にエチニル基を含む場合には、加熱によって硬化しやす
くなり耐熱温度が400℃以上にもなり、半導体デバイ
スの製造技術には好適である。なお、アリールエーテル
単量体の骨格にエチニル基を含まなくても、側鎖にアル
キレンを導入した場合には、やはり同様に、硬化しやす
くなりまた耐熱温度が400℃以上になるという効果が
得られることも明らかとなった。
【0014】
【発明の実施の形態】(第一の実施態様)それでは、本
発明の第一の実施態様を、図1〜図3を引用しつつ説明
する。図1中(1)参照。
【0015】図1は、本発明の第一の実施態様の工程説
明図であり、装置断面図を工程順に沿って示したもので
ある。
【0016】シリコン基板上にMOS型トランジスタを
形成後、基板全体を覆うように、プラズマCVD酸化膜
を約1.5μmの厚さ形成する。このプラズマCVD酸
化膜にCMP(化学機械的研磨)法を施し表面を平坦化
する。CMP(化学機械的研磨)装置としては、図7に
示すような装置を用いる。続いて、シリコン窒化膜を
0.3μmの厚さ形成し、さらにレジストパターンを用
いた通常のフォトリソグラフィー工程を経てドライエッ
チングによって電極取り出し用の開口窓を形成した。開
口窓内から外へと延在するように、十分厚くW(タング
ステン)膜をCVD(化学気相成長)法により形成し、
次いで開口窓内にのみW(タングステン)膜を残すよ
う、シリコン窒化膜をエッチングストッパとして利用し
全面CMP(化学機械的研磨)法によってエッチバック
する。
【0017】続いて、前記したシリコン窒化膜およびW
(タングステン)膜に重ねて全面にジメチルアリールエ
ーテル絶縁膜を被着形成する。この際の形成方法は、先
ずジメチルアリールエーテルをシクロヘキサノンに10
重量%希釈にした溶液をスピンコートし、次いで、ジメ
チルアリールエーテル絶縁膜を加熱、焼成し、熱処理後
の厚さが0.8μmとなるように形成する。続いて、こ
のジメチルアリールエーテル絶縁膜の表面にシリコン窒
化膜を0.3μmの厚さ形成する。以上の工程を経て、
(1)の構造が完成する。図1中(2)参照。
【0018】次いで、前記W(タングステン)膜の位置
に合わせて開口窓を設ける。この際、前記したシリコン
窒化膜の表面にレジスト膜を先ず被着形成し、これに通
常のフォトリソグラフィー工程を経て所望の位置に開口
を設けたレジストパターンにする。続いて、このレジス
トパターンをマスクとして利用した酸素プラズマを用い
たドライエッチング工程を経て、W(タングステン)膜
の表面を底部に露出するようにジメチルアリールエーテ
ル絶縁膜に開口窓を設ける。
【0019】続いて、前記した開口窓内から開口窓外の
シリコン窒化膜表面にかけて延在するように、全面に先
ずTaN(窒化タンタル)膜を50nm厚さ被着形成す
る。さらに、TaN(窒化タンタル)膜に重ねて薄く5
0nm厚さ銅をスパッタリングし、シード層とする。次
に、薄く形成したシード層を基礎に、電解めっきを施し
て銅を開口窓内を埋め込んでかつ十分な厚さ被着形成す
る。さらに、十分厚く形成された銅を表面からCMP
(化学機械的研磨)法を用いてエッチバックする。この
際、図7に図示した装置を用いればよく、エッチングス
トッパ膜にはシリコン窒化膜を使用すればよい。続い
て、以上形成された構造の全面に再びジメチルアリール
エーテル絶縁膜を被着形成する。前記(1)を参照して
形成した際と同じ要領で加熱焼成し、厚さは0.8μm
とする。このジメチルアリールエーテル絶縁膜の表面に
レジスト膜を被着形成し、これに通常のフォトリソグラ
フィー工程を経て所望の位置に開口を設けたレジストパ
ターンにする。続いて、このレジストパターンをマスク
として利用した酸素プラズマを用いたドライエッチング
工程を経て、銅配線層の表面を底部に露出するようにジ
メチルアリールエーテル絶縁膜に開口窓を設け、(2)
に図示した構造は完成する。図2中(3)参照。
【0020】先ず、前記(2)に図示した構造の表面全
面に、HSQ(水素化シルセスキオキサン)膜を300
nm形成する。この場合の形成方法には、HSQ(水素
化シルセスキオキサン)をスピンコートし、酸素濃度1
00ppm以下の窒素中で400℃,30分間加熱す
る。次に、前工程で形成した銅配線層の位置に合わせて
銅配線層の幅よりも十分広い開口を有するレジストマス
クを形成するが、この場合の方法には通常のフォトリソ
グラフィー手法を採用すればよい。次いで、このレジス
トマスクを利用し、酸素プラズマエッチングを施して前
記HSQ膜に銅配線層を底部に露出してかつ銅配線層よ
りも十分に幅の広い開口部を設ける。続いて、レジスト
マスクを酸素の中性活性種を利用したダウンフローアッ
シングで灰化除去して、(3)の構造が完成する。図2
中(4)参照。
【0021】続いて、(3)に図示した構造の全面に一
様に、先ずTaN(窒化タンタル)膜を50nm厚さ被
着形成する。図3中(5)参照。
【0022】さらに、前記したTaN(窒化タンタル)
膜に重ねて薄く50nm厚さ銅をスパッタリングし、シ
ード層とする。次に、薄く形成したシード層を基礎に、
電解めっきを施して銅を開口窓内を埋め込んでかつ十分
な厚さ被着形成する。図3中(6)参照。
【0023】続いて、再び図7に示すようなCMP(化
学機械的研磨)装置を使用し、十分厚く形成された銅を
表面からCMP(化学機械的研磨)法を用いてエッチバ
ックし、窓の中にだけ銅を残すようにする。
【0024】以上でジメチルアリールエーテル絶縁膜を
用いた半導体デバイスの主要部が完成することとなる
が、(2)から(3)にかけての工程では、銅配線層の
上に凹部が形成されたまま厚い最上層絶縁膜が一旦は全
面に形成されることとなるので、例えば、CVD(化学
気相成長)法を用いてこの最上層絶縁膜を形成するのだ
とすれば、凹部の形状を反映した窪みがこの最上層絶縁
膜の表面にもできてしまうことになって、フォトリソグ
ラフィー工程での露光時、この窪み表面で乱反射が起こ
る等、パターニングを乱す大きい要因になる場合が出て
くる。このようなパターニング時の問題点が大きく見え
てしまう場合には、上記の工程に代えて、以下のような
第二の実施態様を用いることが有利であると言える。
【0025】(第二の実施態様)それでは、本発明の第
二の実施態様を、図4〜図6を引用しつつ説明する。図
4中(1)参照。
【0026】図4は、本発明の第二の実施態様の工程説
明図であり、装置断面図を工程順に沿って示したもので
ある。
【0027】(1)においての形成要領は、基本的に第
一の実施態様の場合と同じである。シリコン基板上にM
OS型トランジスタを形成後、基板全体を覆うように、
プラズマCVD酸化膜を約1.5μmの厚さ形成する。
このプラズマCVD酸化膜にCMP(化学機械的研磨)
法を施し表面を平坦化する。続いて、シリコン窒化膜を
0.3μmの厚さ形成し、さらにレジストパターンを用
いた通常のフォトリソグラフィー工程を経てドライエッ
チングによって電極取り出し用の開口窓を形成した。開
口窓内から外へと延在するように、十分厚くW(タング
ステン)膜をCVD(化学気相成長)法により形成し、
次いで開口窓内にのみW(タングステン)膜を残すよ
う、シリコン窒化膜をエッチングストッパとして利用し
全面CMP(化学機械的研磨)法によってエッチバック
する。
【0028】続いて、前記したシリコン窒化膜およびW
(タングステン)膜に重ねて全面にジメチルアリールエ
ーテル絶縁膜を被着形成する。この際の形成方法は、先
ずジメチルアリールーテルをシクロヘキサノンを10重
量%希釈した溶液をスピンコートし、次いで、ジメチル
アリールエーテル絶縁膜を加熱、焼成し、熱処理後の厚
さが0.8μmとなるように形成する。続いて、このジ
メチルアリールエーテル絶縁膜の表面にシリコン窒化膜
を0.3μmの厚さ形成する。以上の工程を経て、
(1)の構造が完成する。図4中(2)参照。
【0029】次いで、前記W(タングステン)膜の位置
に合わせて開口窓を設ける。この際、前記したシリコン
窒化膜の表面にレジスト膜を先ず被着形成し、これに通
常のフォトリソグラフィー工程を経て所望の位置に開口
を設けたレジストパターンにする。続いて、このレジス
トパターンをマスクとして利用した酸素プラズマを用い
たドライエッチング工程を経て、W(タングステン)膜
の表面を底部に露出するようにジメチルアリールエーテ
ル絶縁膜に開口窓を設ける。
【0030】続いて、前記した開口窓内から開口窓外の
シリコン窒化膜表面にかけて延在するように、全面に先
ずTaN(窒化タンタル)膜を50nm厚さ被着形成す
る。ここでTaNを用いる理由は、主に無機膜は一般的
に銅の拡散が心配されるので、それを避けるための拡散
バリアとしての機能に期待してのものであるが、エッチ
ングストッパとしての作用も大きい。TaNが最も銅拡
散バリアの作用が高いが、高融点金属ナイトライド膜で
あれば一応使用することはできる。さらに、TaN(窒
化タンタル)膜に重ねて薄く50nm厚さ銅をスパッタ
リングし、シード層とする。次に、薄く形成したシード
層を基礎に、電解めっきを施して銅を開口窓内を埋め込
んでかつ十分な厚さ被着形成する。さらに、十分厚く形
成された銅を表面からCMP(化学機械的研磨)法を用
いてエッチバックする。この際のエッチングストッパ膜
にはシリコン窒化膜を使用すればよい。続いて、以上形
成された構造の表面全面に再びジメチルアリールエーテ
ル絶縁膜を被着形成する。前記(1)を参照して形成し
た際と同じ要領で加熱焼成し、厚さは0.8μmとす
る。さらに、この後、HSQ膜をも重ねて全面に被着形
成する。このように、下地のジメチルアリールエーテル
絶縁膜がまだパターニングされる前の段階で重ねてスピ
ンコートにて厚さ300nmHSQ膜を被着形成するこ
とになるので、HSQ膜表面には凹凸が形成されること
がない。したがって一般的にはHSQ膜のパターニング
時がより綺麗に行えるという有利性がある。さて、この
HSQ膜の表面にレジスト膜を被着形成し、これに通常
のフォトリソグラフィー工程を経て所望の位置に開口を
設けたレジストパターンにする。続いて、このレジスト
パターンをマスクとして利用した酸素プラズマを用いた
ドライエッチング工程を経て、銅配線層の表面を底部に
露出するようにHSQ膜とジメチルアリールエーテル絶
縁膜とを順次開口し、深い窓を設け、(2)に図示した
構造は完成する。図5中(3)参照。
【0031】次に、前記した構造の最上部にあるHSQ
膜の表面にレジスト膜を被着形成し、これに通常のフォ
トリソグラフィー工程を経て、パターニングしたものを
マスクとする。この場合のマスクの開口は、既に形成し
た銅配線層の上部で前記開口よりも十分に広い領域とす
る。このような広い開口を有するマスクを用いて、酸素
プラズマを用いたドライエッチング工程を経て、HSQ
膜はパターニング除去され、銅配線層の上部に銅配線層
幅よりも十分に広い開口窓が形成され、(3)の構造が
完成する。図5中(4)参照。
【0032】さらにこの後、表面全面にTaN(窒化タ
ンタル)膜を薄く被着形成する。無機膜への図6中
(5)参照。
【0033】TaN(窒化タンタル)膜全面に薄く銅を
スパッタリング形成し、続いて、電解めっきを施して前
記形成した開口窓の中を完全に埋め込んでさらに十分厚
く形成する。図6中(6)参照。
【0034】十分に厚く形成された銅の表面から少しづ
つCMP(化学機械的研磨)法を使用してエッチバック
し、開口窓の中にのみ銅を残して他を全て除去する。こ
うして、(6)の構造が完成する。以上が本発明の第二
の実施態様の工程説明である。
【0035】以上の第一,第二の実施態様で説明した工
程にて製造された半導体装置は、比較のために作成した
アリールエーテル膜を絶縁膜として用いた多層配線に比
べて約15%の容量低減が見られた。表1,表2参照。
【0036】アリールエーテルとしては、次のようなも
のを用いることができる。
【0037】
【表1】
【0038】
【表2】
【0039】これらの化合物のうち、(A),(B)に
は骨格に三重結合(エチニル基)がないため、膜が硬化
しにくいという難点があるが、反面他の(C)〜(F)
にはいずれもエチニル基があるため、膜の硬化がたやす
く、したがって電子装置の製造技術に好適に用いること
ができる。(A),(B)の場合には、アルキレン基を
側鎖に導入することで硬化が難しい点を改良することが
できる。
【0040】また、銅配線層が形成される絶縁膜自体を
置換基を有するアリールエーテル系絶縁膜で形成するだ
けでなく、当該絶縁膜の上層をなす絶縁膜をも置換基を
有するアリールエーテル系絶縁膜とするのが好ましい。
その理由は、銅配線層をパターニングした後に銅配線層
の表面を露出しようとして形成する開口は、銅配線層自
体のパターニングとは独立したもので自己整合性がない
ため、銅配線層に向けて上層絶縁膜を開口する際のパタ
ーニングでは銅配線層の開口から少しずれてパターニン
グされてしまう問題は十分に生じうる。このような場合
には、銅が上層絶縁膜に向けて拡散することをも防止す
る必要があり、かかる必要からも上層絶縁膜をもアリー
ルエーテル系絶縁膜とする方が銅拡散防止にはより確実
だと言える。また、プロセスの容易性等から、上層絶縁
膜を無機絶縁膜で構成する場合にはラダー型シロキサン
を用いることが好ましい。ラダー型シロキサンは、無機
膜の中でも誘電率が3.0と比較的低いうえに、分子中
に構造欠陥がない分吸水性が少ないので、プロセス途中
での脱ガスが起こりにくく好適なのである。
【0041】さらに、配線層材料として銅以外のものを
利用することは勿論できる。この場合にも低誘電率特定
については同様の効果が期待できる。
【0042】
【発明の効果】以上の説明から明らかなように、本発明
では、特に銅系材料を用いたダマシン配線構造の多層配
線において効果が高く、銅系材料と酸化膜との間に銅の
拡散防止効果は従来のアリールエーテル絶縁膜と同等の
効果が期待でき、かつ誘電率をいっそう低くできるた
め、低容量効果のある絶縁膜の適用と低抵抗配線材料の
銅の効果を最大限に活かした多層配線の形成が可能にな
り、ひいては、配線容量乃至絶縁膜容量が大きいことに
よる動作時間遅延の問題、所謂「配線遅延」が少ない高
速動作可能な多層回路基板の形成が可能となるという効
果がある。
【図面の簡単な説明】
【図1】 本発明の第一の実施態様の工程説明図(装置
断面図,その1)
【図2】 本発明の第一の実施態様の工程説明図(装置
断面図,その2)
【図3】 本発明の第一の実施態様の工程説明図(装置
断面図,その3)
【図4】 本発明の第二の実施態様の工程説明図(装置
断面図,その1)
【図5】 本発明の第二の実施態様の工程説明図(装置
断面図,その2)
【図6】 本発明の第二の実施態様の工程説明図(装置
断面図,その3)
【図7】 CMP(化学機械研磨)装置の説明図(装置
斜視図)
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山口 城 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 鈴木 克己 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 Fターム(参考) 4M104 AA01 BB18 CC01 DD08 DD16 DD43 DD72 GG09 5F033 HH11 HH32 JJ01 JJ11 JJ19 JJ32 KK01 KK11 MM01 MM02 MM12 NN06 NN07 PP15 PP27 QQ09 QQ12 QQ48 QQ49 RR04 RR21 SS15 SS22 VV04 XX24 5F043 AA37 AA38 DD15 DD16 GG03 5F058 AC10 AD02 AD09 AD11 AE05 AF04 AG01 AG04 AG10 AH02 BD04 BD10 BF07 BH10 BJ01

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 配線層に接し、アルキル基かアリール基
    かアルキレン基かの少なくとも一つを置換基として有す
    るアリールエーテル系単量体が重合してなる絶縁膜を、
    配線層間に用いることを特徴とする電子装置。
  2. 【請求項2】 銅を含む層と、 該銅を含む層に接するように、アルキル基かアリール基
    かアルキレン基かの少なくとも一つを置換基として有す
    るアリールエーテル系単量体が重合してなる絶縁膜とを
    有することを特徴とする電子装置。
  3. 【請求項3】 基板表面乃至基板表面に形成される層表
    面に被着形成される、アルキル基かアリール基かアルキ
    レン基かの少なくとも一つを置換基として有するアリー
    ルエーテル系単量体が重合してなる絶縁膜と、 該絶縁膜に設けられてなる開口窓と、 該開口窓内を埋めるように形成される銅を含む配線層と
    を有することを特徴とする電子装置。
  4. 【請求項4】 前記アリールエーテル系単量体の骨格に
    エチニル結合を含む請求項1乃至3記載の電子装置。
  5. 【請求項5】 (1)基板表面乃至基板表面に形成され
    る層表面に、アルキル基かアリール基かアルキレン基か
    の少なくとも一つを置換基として有するアリールエーテ
    ル系単量体が重合してなる絶縁膜を被着形成する工程
    と、 次いで、(2)該絶縁膜中に開口窓を形成する工程と、 次いで、(3)該開口窓内を埋めるように銅を含む配線
    層を形成する工程とを有することを特徴とする電子装置
    の製造方法。
  6. 【請求項6】 前記工程(2)の後、前記開口窓壁を覆
    うように銅を含む導電材料からなるシード層を被着形成
    する工程と、 次いで、前記シード層に重ね、かつ少なくとも前記開口
    窓内を埋め込むように、めっき法によって銅を含むめっ
    き層を形成する工程とを有する請求項5記載の電子装置
    の製造方法。
  7. 【請求項7】 基板表面乃至基板表面に形成される層表
    面に、アルキル基かアリール基かアルキレン基かの少な
    くとも一つを置換基として有するアリールエーテル系単
    量体が重合してなる絶縁膜と無機系絶縁膜とを順次形成
    する工程と、 該無機系絶縁膜表面に非感光性膜を形成する工程と、 該非感光性膜表面に、非感光性膜表面を底部に露出する
    第一の開口を有する感光性膜を形成する工程と、 該感光性膜表面に、該第一の開口を通して前記非感光性
    膜表面を露出する第二の開口を有するレジストマスクを
    形成する工程と、 該レジストマスクを用い、前記非感光性膜に前記第一の
    開口相当の窓を設け、前記有機系絶縁膜を除去する工程
    とを有することを特徴とする電子装置の製造方法。
  8. 【請求項8】 前記無機系絶縁膜として、感光性を有す
    る絶縁材料を用いる請求項7記載の電子装置の製造方
    法。
  9. 【請求項9】 前記有機系絶縁膜と前記無機系絶縁膜と
    の間に、0.1μm以下の非感光性の無機系絶縁膜を介在さ
    せる請求項7記載の電子装置の製造方法。
  10. 【請求項10】 前記無機系絶縁膜として、梯子構造の
    シロキサンを用いる請求項7あるいは請求項9記載の電
    子装置の製造方法。
  11. 【請求項11】 前記アリールエーテル系単量体の骨格
    にエチニル結合を含む請求項5乃至10記載の電子装置
    の製造方法。
JP11076814A 1999-03-19 1999-03-19 電子装置およびその製造方法 Withdrawn JP2000277606A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11076814A JP2000277606A (ja) 1999-03-19 1999-03-19 電子装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11076814A JP2000277606A (ja) 1999-03-19 1999-03-19 電子装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2000277606A true JP2000277606A (ja) 2000-10-06

Family

ID=13616150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11076814A Withdrawn JP2000277606A (ja) 1999-03-19 1999-03-19 電子装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2000277606A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031652A (ja) * 2001-07-18 2003-01-31 Sony Corp 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031652A (ja) * 2001-07-18 2003-01-31 Sony Corp 半導体装置およびその製造方法
JP4538995B2 (ja) * 2001-07-18 2010-09-08 ソニー株式会社 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
US5679608A (en) Processing techniques for achieving production-worthy, low dielectric, low dielectric, low interconnect resistance and high performance IC
TW543116B (en) Mechanically reinforced highly porous low dielectric constant films
JP4166576B2 (ja) 多層スピンオン多孔性誘電体からなるlow−k配線構造
US6770975B2 (en) Integrated circuits with multiple low dielectric-constant inter-metal dielectrics
JP5224636B2 (ja) エアギャップを伴うダマシーン構造を有する半導体デバイスの製造方法およびエアギャップを伴うダマシーン構造を有する半導体デバイス
JP2002009150A (ja) 半導体装置、その製造方法及び製造装置
JP2004523910A (ja) 2つのスピン・オン誘電材料から構成されるハイブリッド型低誘電率相互接続構造
US20170110369A1 (en) Electronic device and method for producing same
JP3193335B2 (ja) 半導体装置の製造方法
US20070249164A1 (en) Method of fabricating an interconnect structure
JP2003509847A (ja) デュアルダマシンプロセスにおける低誘電率エッチストップ層
US6429115B1 (en) Method of manufacturing multilevel interconnects including performing a surface treatment to form a hydrophilic surface layer
KR20010019643A (ko) 저유전율 절연막을 갖는 다층 금속배선의 형성방법
US6452275B1 (en) Fabrication of integrated circuits with borderless vias
US20030096496A1 (en) Method of forming dual damascene structure
JP2000277606A (ja) 電子装置およびその製造方法
JP2002270691A (ja) 配線構造
US7132306B1 (en) Method of forming an interlevel dielectric layer employing dielectric etch-back process without extra mask set
US20070049005A1 (en) Method for forming dual damascene pattern in semiconductor manufacturing process
JP4311947B2 (ja) 半導体装置
TW544857B (en) Manufacturing method of dual damascene structure
JP2002170882A (ja) 配線構造の製造方法
JP2002170883A (ja) 半導体装置における配線構造の製造方法
JP2002270690A (ja) 半導体装置における配線構造
KR20030038521A (ko) 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060606