JPH1065002A - コンタクトホール形成方法 - Google Patents
コンタクトホール形成方法Info
- Publication number
- JPH1065002A JPH1065002A JP8222238A JP22223896A JPH1065002A JP H1065002 A JPH1065002 A JP H1065002A JP 8222238 A JP8222238 A JP 8222238A JP 22223896 A JP22223896 A JP 22223896A JP H1065002 A JPH1065002 A JP H1065002A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon oxide
- bst
- forming
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 32
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 32
- 238000005530 etching Methods 0.000 claims abstract description 24
- 239000011229 interlayer Substances 0.000 claims abstract description 20
- 239000010410 layer Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 229910015844 BCl3 Inorganic materials 0.000 abstract 1
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 abstract 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 17
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 238000009835 boiling Methods 0.000 description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Chemical compound [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 description 4
- 239000000460 chlorine Substances 0.000 description 4
- IATRAKWUXMZMIY-UHFFFAOYSA-N strontium oxide Chemical compound [O-2].[Sr+2] IATRAKWUXMZMIY-UHFFFAOYSA-N 0.000 description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 4
- 229910052788 barium Inorganic materials 0.000 description 3
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 3
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052712 strontium Inorganic materials 0.000 description 3
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 150000002222 fluorine compounds Chemical class 0.000 description 2
- 229910000464 lead oxide Inorganic materials 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- YEXPOXQUZXUXJW-UHFFFAOYSA-N oxolead Chemical compound [Pb]=O YEXPOXQUZXUXJW-UHFFFAOYSA-N 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000001552 radio frequency sputter deposition Methods 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 description 1
- 229910016036 BaF 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 238000005477 sputtering target Methods 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 所定領域のストッパ膜を容易に除去すること
ができる。 【解決手段】 メモリセル部をＳＡＣホールとするＤＲ
ＡＭにおいて、（Ａ）、（ａ）で、シリコン基板３１に
ゲート酸化膜３３を介してゲート電極３２とカバーシリ
コン酸化膜３４を形成し、拡散層３５を形成する。
（Ｂ）、（ｂ）で、ＳＡＣのストッパ膜となるＢＳＴ膜
またはＰＺＴ膜３７を全面に形成し、駆動回路部のＢＳ
Ｔ膜またはＰＺＴ膜３７をフッ酸溶液を用いたエッチン
グにより除去し、全面にＣＶＤシリコン酸化膜の層間絶
縁膜３８を形成する。（Ｃ）、（ｃ）で、ＣＦ4 および
ＣＨＦ3 を主成分とするガスを用いて層間絶縁膜３８を
エッチングし、Ｃｌ2 またはＢＣｌ3 を主成分とするガ
スでメモリセル部のＢＳＴ膜またはＰＺＴ膜３７を方向
性エッチングし、シリコン酸化膜３３ｅ、３３ｆをし
て、メモリセル部と駆動回路部にコンタクトホールを形
成する。
ができる。 【解決手段】 メモリセル部をＳＡＣホールとするＤＲ
ＡＭにおいて、（Ａ）、（ａ）で、シリコン基板３１に
ゲート酸化膜３３を介してゲート電極３２とカバーシリ
コン酸化膜３４を形成し、拡散層３５を形成する。
（Ｂ）、（ｂ）で、ＳＡＣのストッパ膜となるＢＳＴ膜
またはＰＺＴ膜３７を全面に形成し、駆動回路部のＢＳ
Ｔ膜またはＰＺＴ膜３７をフッ酸溶液を用いたエッチン
グにより除去し、全面にＣＶＤシリコン酸化膜の層間絶
縁膜３８を形成する。（Ｃ）、（ｃ）で、ＣＦ4 および
ＣＨＦ3 を主成分とするガスを用いて層間絶縁膜３８を
エッチングし、Ｃｌ2 またはＢＣｌ3 を主成分とするガ
スでメモリセル部のＢＳＴ膜またはＰＺＴ膜３７を方向
性エッチングし、シリコン酸化膜３３ｅ、３３ｆをし
て、メモリセル部と駆動回路部にコンタクトホールを形
成する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＤＲＡＭ等の半導
体装置においてＳＡＣ（セルフアライン・コンタクト）
を形成するのに好適なコンタクトホール形成方法に関す
るものである。
体装置においてＳＡＣ（セルフアライン・コンタクト）
を形成するのに好適なコンタクトホール形成方法に関す
るものである。
【０００２】
【従来の技術】半導体装置におけるコンタクトホールの
形成工程は、チップの微細化および高集積化によるパタ
ーンアスペクト比の急速な増大をともない、最も形成が
難しい工程の一つとなっている。例えば、パターンルー
ルが０．２５ミクロンのデバイスでは、パターンアスペ
クト比が５〜１０程度、ホール径が０．２ミクロン以下
のコンタクトホールを形成する必要があるが、これを形
成するためのエッチングが非常に困難になってきてい
る。この問題を解決するものとしてＳＡＣと呼ばれる構
造がある。ＳＡＣホールの形成方法は、ゲート電極を覆
うようにストッパ膜を形成してから、ＣＶＤ酸化膜から
なる層間絶縁膜を形成し、前記層間絶縁膜をエッチング
してコンタクトホールを形成する際に、前記ストッパ膜
によりゲート電極を露出させないようにしたものであ
る。
形成工程は、チップの微細化および高集積化によるパタ
ーンアスペクト比の急速な増大をともない、最も形成が
難しい工程の一つとなっている。例えば、パターンルー
ルが０．２５ミクロンのデバイスでは、パターンアスペ
クト比が５〜１０程度、ホール径が０．２ミクロン以下
のコンタクトホールを形成する必要があるが、これを形
成するためのエッチングが非常に困難になってきてい
る。この問題を解決するものとしてＳＡＣと呼ばれる構
造がある。ＳＡＣホールの形成方法は、ゲート電極を覆
うようにストッパ膜を形成してから、ＣＶＤ酸化膜から
なる層間絶縁膜を形成し、前記層間絶縁膜をエッチング
してコンタクトホールを形成する際に、前記ストッパ膜
によりゲート電極を露出させないようにしたものであ
る。
【０００３】従来上記のストッパ膜としては窒化膜が用
いられていたが、層間絶縁膜と窒化膜はともにフロロカ
ーボン系のガスによりエッチングされるため、層間絶縁
膜エッチング条件のプロセスマージンが狭いという問題
があった。
いられていたが、層間絶縁膜と窒化膜はともにフロロカ
ーボン系のガスによりエッチングされるため、層間絶縁
膜エッチング条件のプロセスマージンが狭いという問題
があった。
【０００４】そこで上記の問題を解決するものとして、
ストッパ膜としてアルミ酸化膜を用いる方法が開示され
た。
ストッパ膜としてアルミ酸化膜を用いる方法が開示され
た。
【０００５】図２は従来のＳＡＣホール形成工程の一例
を示す半導体装置の断面構造図である。図２（ａ）に示
すように、シリコン基板１１表面にゲート酸化膜１３、
多結晶シリコン膜を積層し、この多結晶シリコン膜をパ
ターニングして、ゲート電極１２ａ、１２ｂを形成す
る。次にゲート電極１２ａ、１２ｂ表面を覆うようにア
ルミ酸化膜１４ａ、１４ｂを形成し、またシリコン基板
１１に拡散層１７を形成する。次に全面に層間絶縁膜１
５を形成し、さらにコンタクトホールパターンをフォト
レジスト１６によりパターニングする。
を示す半導体装置の断面構造図である。図２（ａ）に示
すように、シリコン基板１１表面にゲート酸化膜１３、
多結晶シリコン膜を積層し、この多結晶シリコン膜をパ
ターニングして、ゲート電極１２ａ、１２ｂを形成す
る。次にゲート電極１２ａ、１２ｂ表面を覆うようにア
ルミ酸化膜１４ａ、１４ｂを形成し、またシリコン基板
１１に拡散層１７を形成する。次に全面に層間絶縁膜１
５を形成し、さらにコンタクトホールパターンをフォト
レジスト１６によりパターニングする。
【０００６】次に図２（ｂ）に示すように、フォトレジ
スト１６をマスクにして層間絶縁膜１５、ゲート酸化膜
１３をＣＦ4 またはＣＨＦ3 を主成分とするフロロカー
ボン系のガスを用いた方向性エッチングで除去し、コン
タクトホール１９を形成する。このときアルミ酸化膜１
４ａ、１４ｂはほとんどエッチングされずに残留するの
で、コンタクトホールパターンを大きくしても、コンタ
クトホール１９内に埋め込まれる配線とゲート電極１２
ａ、１２ｂがショートすることがない。
スト１６をマスクにして層間絶縁膜１５、ゲート酸化膜
１３をＣＦ4 またはＣＨＦ3 を主成分とするフロロカー
ボン系のガスを用いた方向性エッチングで除去し、コン
タクトホール１９を形成する。このときアルミ酸化膜１
４ａ、１４ｂはほとんどエッチングされずに残留するの
で、コンタクトホールパターンを大きくしても、コンタ
クトホール１９内に埋め込まれる配線とゲート電極１２
ａ、１２ｂがショートすることがない。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来の技術においてストッパ膜として用いられているアル
ミ酸化膜は等方性のラジカルエッチングやウエットエッ
チングではほとんどエッチングされず、また方向性イオ
ンエッチングではＣｌ2 またはＢＣｌ3 を主成分とする
塩素系ガスを用いてエッチングできるが、ＳＡＣを形成
しない領域でアルミ酸化膜を除去したい領域がある場合
に、その領域のゲート電極等の側壁部に形成されたアル
ミ酸化膜を除去するには非常に時間がかかり、不必要な
部分をエッチングしてしまうという問題があった。
来の技術においてストッパ膜として用いられているアル
ミ酸化膜は等方性のラジカルエッチングやウエットエッ
チングではほとんどエッチングされず、また方向性イオ
ンエッチングではＣｌ2 またはＢＣｌ3 を主成分とする
塩素系ガスを用いてエッチングできるが、ＳＡＣを形成
しない領域でアルミ酸化膜を除去したい領域がある場合
に、その領域のゲート電極等の側壁部に形成されたアル
ミ酸化膜を除去するには非常に時間がかかり、不必要な
部分をエッチングしてしまうという問題があった。
【０００８】例えば、ＤＲＡΜにおいては、メモリセル
部に比べて駆動回路部を構成するトランジスタの電気的
特性により厳しい性能が要求され、またメモリセル部に
比べて駆動回路部のパターンルールは緩く、ＳＡＣを採
用するに至らない。このような場合に、ゲート電極のサ
イドウォール膜としてシリコン酸化膜以外の膜（すなわ
ちアルミ酸化膜）が残留しているトランジスタは、サイ
ドウォール膜がシリコン酸化膜であるトランジスタに比
べて良い電気的特性を示さない。そこで駆動回路部にお
いては、トランジスタの電気的特性を良くするために、
ゲート電極の側壁に残留するアルミニウム酸化膜を除去
する必要がある。
部に比べて駆動回路部を構成するトランジスタの電気的
特性により厳しい性能が要求され、またメモリセル部に
比べて駆動回路部のパターンルールは緩く、ＳＡＣを採
用するに至らない。このような場合に、ゲート電極のサ
イドウォール膜としてシリコン酸化膜以外の膜（すなわ
ちアルミ酸化膜）が残留しているトランジスタは、サイ
ドウォール膜がシリコン酸化膜であるトランジスタに比
べて良い電気的特性を示さない。そこで駆動回路部にお
いては、トランジスタの電気的特性を良くするために、
ゲート電極の側壁に残留するアルミニウム酸化膜を除去
する必要がある。
【０００９】本発明は、このような従来の問題を解決す
るものであり、層間絶縁膜エッチング条件のプロセスマ
ージンを充分にとることができ、かつストッパ膜を容易
に除去することが可能なコンタクトホール形成方法を提
供することを目的とするものである。
るものであり、層間絶縁膜エッチング条件のプロセスマ
ージンを充分にとることができ、かつストッパ膜を容易
に除去することが可能なコンタクトホール形成方法を提
供することを目的とするものである。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に本発明のコンタクトホール形成方法は、ストッパ膜と
してＢＳＴ膜あるいはＰＺＴ膜を用いることを特徴とす
るものである。
に本発明のコンタクトホール形成方法は、ストッパ膜と
してＢＳＴ膜あるいはＰＺＴ膜を用いることを特徴とす
るものである。
【００１１】ここでＢＳＴ膜とは、スパッタ法等により
形成された、バリウムとストロンチウムとチタンと酸素
からなる非晶質膜であり、またＰＺＴ膜とは、スパッタ
法等により形成された、鉛とジルコニウムとチタンと酸
素からなる非晶質膜である。
形成された、バリウムとストロンチウムとチタンと酸素
からなる非晶質膜であり、またＰＺＴ膜とは、スパッタ
法等により形成された、鉛とジルコニウムとチタンと酸
素からなる非晶質膜である。
【００１２】上記のＢＳＴ膜あるいはＰＺＴ膜は、酸化
バリウムと酸化ストロンチウムと酸化チタンの焼結体ま
たは酸化鉛と酸化ジルコニウムと酸化チタンの焼結体と
は異なり、フッ酸溶液を用いてゲート電極等の側壁部も
含めて完全にかつ容易に除去することができる。また上
記のフロロカーボン系ガスを用いたエッチングにおいて
は、シリコン酸化膜に対する選択比としてアルミ酸化膜
と同等の１／１５〜１／１００程度を確保でき、また上
記の塩素系ガスを用いたエッチングにおいては、シリコ
ン酸化膜に対する選択比として２〜３程度を確保でき
る。すなわちＳＡＣホール形成におけるストッパ膜とし
て充分に機能する。
バリウムと酸化ストロンチウムと酸化チタンの焼結体ま
たは酸化鉛と酸化ジルコニウムと酸化チタンの焼結体と
は異なり、フッ酸溶液を用いてゲート電極等の側壁部も
含めて完全にかつ容易に除去することができる。また上
記のフロロカーボン系ガスを用いたエッチングにおいて
は、シリコン酸化膜に対する選択比としてアルミ酸化膜
と同等の１／１５〜１／１００程度を確保でき、また上
記の塩素系ガスを用いたエッチングにおいては、シリコ
ン酸化膜に対する選択比として２〜３程度を確保でき
る。すなわちＳＡＣホール形成におけるストッパ膜とし
て充分に機能する。
【００１３】従って、上記のＢＳＴ膜あるいはＰＺＴ膜
をストッパ膜として用いることにより、ゲート電極と配
線がショートすることがないＳＡＣホールを形成できる
とともに、ＤＲＡＭの駆動回路部のようなストッパ膜を
除去することが好ましい領域において、容易に除去する
ことが可能となる。
をストッパ膜として用いることにより、ゲート電極と配
線がショートすることがないＳＡＣホールを形成できる
とともに、ＤＲＡＭの駆動回路部のようなストッパ膜を
除去することが好ましい領域において、容易に除去する
ことが可能となる。
【００１４】
【発明の実施の形態】図１は本発明の実施の形態を示す
コンタクトホール形成工程におけるＤＲＡＭメモリセル
部と駆動回路部の断面構造図であり、メモリセル部のみ
ＳＡＣホールとする。図１において、（Ａ）〜（Ｄ）は
メモリセル部のホール形成過程を示し、（ａ）〜（ｄ）
はそれぞれ（Ａ）〜（Ｄ）に対応する駆動回路部のホー
ル形成過程を示す。
コンタクトホール形成工程におけるＤＲＡＭメモリセル
部と駆動回路部の断面構造図であり、メモリセル部のみ
ＳＡＣホールとする。図１において、（Ａ）〜（Ｄ）は
メモリセル部のホール形成過程を示し、（ａ）〜（ｄ）
はそれぞれ（Ａ）〜（Ｄ）に対応する駆動回路部のホー
ル形成過程を示す。
【００１５】まず、図１の（Ａ）および（ａ）におい
て、シリコン基板３１表面にゲート酸化膜となる膜厚５
〜１０［ｎｍ］のシリコン酸化膜３３と、ゲート電極と
なる膜厚１５０〜４００［ｎｍ］の多結晶シリコン膜３
２と、ＣＶＤ等により形成され、カバーシリコン酸化膜
となる膜厚１００〜２００［ｎｍ］のシリコン酸化膜３
４をこの順に積層し、シリコン酸化膜３４と多結晶シリ
コン膜３２をエッチングによりパターニングしてゲート
電極３２ａ〜３２ｄおよびカバーシリコン酸化膜３４ａ
〜３４ｄを形成する。尚、ゲート電極下のシリコン酸化
膜３３は、ゲート酸化膜３３ａ〜３３ｄとなる（ゲート
酸化膜間のシリコン酸化膜３３を３３ｅ、３３ｆとす
る）。最後にイオン注入により拡散層３５ａ、３５ｂを
形成する。
て、シリコン基板３１表面にゲート酸化膜となる膜厚５
〜１０［ｎｍ］のシリコン酸化膜３３と、ゲート電極と
なる膜厚１５０〜４００［ｎｍ］の多結晶シリコン膜３
２と、ＣＶＤ等により形成され、カバーシリコン酸化膜
となる膜厚１００〜２００［ｎｍ］のシリコン酸化膜３
４をこの順に積層し、シリコン酸化膜３４と多結晶シリ
コン膜３２をエッチングによりパターニングしてゲート
電極３２ａ〜３２ｄおよびカバーシリコン酸化膜３４ａ
〜３４ｄを形成する。尚、ゲート電極下のシリコン酸化
膜３３は、ゲート酸化膜３３ａ〜３３ｄとなる（ゲート
酸化膜間のシリコン酸化膜３３を３３ｅ、３３ｆとす
る）。最後にイオン注入により拡散層３５ａ、３５ｂを
形成する。
【００１６】次に、図１の（Ｂ）および（ｂ）におい
て、ストッパとなる膜厚５〜５０［ｎｍ］のＢＳＴ膜ま
たはＰＺＴ膜３７を全面に形成する。
て、ストッパとなる膜厚５〜５０［ｎｍ］のＢＳＴ膜ま
たはＰＺＴ膜３７を全面に形成する。
【００１７】上記のＢＳＴ膜は、例えば酸化バリウムと
酸化ストロンチウムと酸化チタンの焼結体をスパッタタ
ーゲットとして用い、ＲＦスパッタにより形成する。同
様に上記のＰＺＴ膜は、例えば酸化鉛と酸化ジルコニウ
ムと酸化チタンの焼結体をスパッタターゲットとして用
い、ＲＦスパッタにより形成する。このときのＢＳＴ膜
またはＰＺＴ膜の成膜基板温度は室温〜４００℃、圧力
は数[mtorr] 〜１００[mtorr] 、スパッタガスとしては
Ａｒに酸素を１０〜２０％添加したものを用いる。この
ようにして形成されたＢＳＴ膜はバリウムとストロンチ
ウムとチタンと酸素からなる非晶質膜であり、またＰＺ
Ｔ膜は鉛とジルコニウムとチタンと酸素からなる非晶質
膜である。このＢＳＴ膜およびＰＺＴ膜はフッ酸溶液に
溶解する性質を有する。
酸化ストロンチウムと酸化チタンの焼結体をスパッタタ
ーゲットとして用い、ＲＦスパッタにより形成する。同
様に上記のＰＺＴ膜は、例えば酸化鉛と酸化ジルコニウ
ムと酸化チタンの焼結体をスパッタターゲットとして用
い、ＲＦスパッタにより形成する。このときのＢＳＴ膜
またはＰＺＴ膜の成膜基板温度は室温〜４００℃、圧力
は数[mtorr] 〜１００[mtorr] 、スパッタガスとしては
Ａｒに酸素を１０〜２０％添加したものを用いる。この
ようにして形成されたＢＳＴ膜はバリウムとストロンチ
ウムとチタンと酸素からなる非晶質膜であり、またＰＺ
Ｔ膜は鉛とジルコニウムとチタンと酸素からなる非晶質
膜である。このＢＳＴ膜およびＰＺＴ膜はフッ酸溶液に
溶解する性質を有する。
【００１８】次にメモリセル部のＢＳＴ膜またはＰＺＴ
膜３７をフォトレジストでマスクし、５％濃度のフッ酸
溶液を用いたウェットエッチングにより駆動回路部のＢ
ＳＴ膜またはＰＺＴ膜３７を除去する。これにより駆動
回路部においては、ゲート電極３２ｃ、３２ｄの側壁部
も含めてＢＳＴ膜またはＰＺＴ膜３７が完全に除去され
る。最後にメモリセル部のフォトレジストを除去して、
主にＣＶＤによるシリコン酸化膜からなる膜厚５００〜
１５００[nm]の層間絶縁膜３８を形成する。
膜３７をフォトレジストでマスクし、５％濃度のフッ酸
溶液を用いたウェットエッチングにより駆動回路部のＢ
ＳＴ膜またはＰＺＴ膜３７を除去する。これにより駆動
回路部においては、ゲート電極３２ｃ、３２ｄの側壁部
も含めてＢＳＴ膜またはＰＺＴ膜３７が完全に除去され
る。最後にメモリセル部のフォトレジストを除去して、
主にＣＶＤによるシリコン酸化膜からなる膜厚５００〜
１５００[nm]の層間絶縁膜３８を形成する。
【００１９】次に、図１の（Ｃ）および（ｃ）におい
て、層間絶縁膜３８の表面にフォトレジスト３９により
コンタクトホールパターンを形成し、フォトレジスト３
９をマスクとして層間絶縁膜３８をエッチングする。こ
の層間絶縁膜３８のエッチングは、平行平板型ＲＩＥ
（リアクティブ・イオン・エッチング）装置において、
エッチングガスとしてＡｒ／ＣＦ4 ／ＣＨＦ3 の混合ガ
スを用い、圧力１[torr]、ＲＦパワ−０．８[W/cm2] 、
Ａｒガス流量８００[sccm]、ＣＦ4 ガス流量８０[scc
m]、ＣＨＦ3 ガス流量４０[sccm]という条件でエッチン
グ処理する。このとき、層間絶縁膜３８の下地膜となる
ＢＳＴ膜またはＰＺＴ膜３７は、上記のエッチングガス
によるプラズマ中にさらされてもほとんどエッチングさ
れない。これはＢＳＴ膜中の金属元素、バリウム（Ｂ
ａ）、ストロンチウム（Ｓｒ）、チタン（Ｔｉ）、また
はＰＺＴ膜中の金属元素、鉛（Ｐｂ）、ジルコニウム
（Ｚｒ）、チタン（Ｔｉ）がフッ素と結合しても、これ
らのフッ素化合物の沸点が高く、除去されにくいためと
推定される。ちなみに上記のフッ素化合物の沸点は以下
の通りである。ＢａＦ2 の沸点は２１３７℃、ＳｒＦ2
の沸点は２４６０℃、ＴｉＦ3の沸点は２８４℃、Ｐｂ
Ｆ2 の沸点は１２９０℃。またＺｒＦ4 は昇華するので
沸点を持たないが、その昇華温度はＴｉＦ3 の沸点より
も高い。
て、層間絶縁膜３８の表面にフォトレジスト３９により
コンタクトホールパターンを形成し、フォトレジスト３
９をマスクとして層間絶縁膜３８をエッチングする。こ
の層間絶縁膜３８のエッチングは、平行平板型ＲＩＥ
（リアクティブ・イオン・エッチング）装置において、
エッチングガスとしてＡｒ／ＣＦ4 ／ＣＨＦ3 の混合ガ
スを用い、圧力１[torr]、ＲＦパワ−０．８[W/cm2] 、
Ａｒガス流量８００[sccm]、ＣＦ4 ガス流量８０[scc
m]、ＣＨＦ3 ガス流量４０[sccm]という条件でエッチン
グ処理する。このとき、層間絶縁膜３８の下地膜となる
ＢＳＴ膜またはＰＺＴ膜３７は、上記のエッチングガス
によるプラズマ中にさらされてもほとんどエッチングさ
れない。これはＢＳＴ膜中の金属元素、バリウム（Ｂ
ａ）、ストロンチウム（Ｓｒ）、チタン（Ｔｉ）、また
はＰＺＴ膜中の金属元素、鉛（Ｐｂ）、ジルコニウム
（Ｚｒ）、チタン（Ｔｉ）がフッ素と結合しても、これ
らのフッ素化合物の沸点が高く、除去されにくいためと
推定される。ちなみに上記のフッ素化合物の沸点は以下
の通りである。ＢａＦ2 の沸点は２１３７℃、ＳｒＦ2
の沸点は２４６０℃、ＴｉＦ3の沸点は２８４℃、Ｐｂ
Ｆ2 の沸点は１２９０℃。またＺｒＦ4 は昇華するので
沸点を持たないが、その昇華温度はＴｉＦ3 の沸点より
も高い。
【００２０】次に、図１の（Ｄ）および（ｄ）におい
て、フォトレジスト３９を除去し、層間絶縁膜３８をマ
スクとしてメモリセル部のＢＳＴ膜またはＰＺＴ膜３７
をエッチングする。この金属酸化膜混合膜３７のエッチ
ングは、ヘリコン波型エッチング装置において、エッチ
ングガスとしてＣ１2 ／ＢＣｌ3 の混合ガスを用い、圧
力２[mtorr] 、ソースパワー１０００[W]、バイアスバ
ワー１００[W]、Ｃｌ2 ガス流量５[sccm]、ＢＣｌ3 ガ
ス流量４５[sccm]という条件でエッチング処理する。ま
たこのエッチングは方向性エッチングであるため、ゲー
ト電極３２ａ、３２ｂの側壁部にはＢＳＴ膜またはＰＺ
Ｔ膜３７が残留する（残留ＢＳＴ膜または残留ＰＺＴ膜
３７ａ、３７ｂ）。このとき、カバーシリコン酸化膜３
４ａ〜３４ｄ、およびシリコン酸化膜３３ｅ、３３ｆは
上記のエッチングガスのプラズマ中にさらされてもほと
んどエッチングされない。すなわちカバーシリコン酸化
膜３４ａ、３４ｂによってゲート電極３２ａ、３２ｂが
露出することを防ぎ、またシリコン酸化膜３３ｃ、３３
ｄによって拡散層３５ａ、３５ｂがエッチングされてし
まうのを防ぐ。
て、フォトレジスト３９を除去し、層間絶縁膜３８をマ
スクとしてメモリセル部のＢＳＴ膜またはＰＺＴ膜３７
をエッチングする。この金属酸化膜混合膜３７のエッチ
ングは、ヘリコン波型エッチング装置において、エッチ
ングガスとしてＣ１2 ／ＢＣｌ3 の混合ガスを用い、圧
力２[mtorr] 、ソースパワー１０００[W]、バイアスバ
ワー１００[W]、Ｃｌ2 ガス流量５[sccm]、ＢＣｌ3 ガ
ス流量４５[sccm]という条件でエッチング処理する。ま
たこのエッチングは方向性エッチングであるため、ゲー
ト電極３２ａ、３２ｂの側壁部にはＢＳＴ膜またはＰＺ
Ｔ膜３７が残留する（残留ＢＳＴ膜または残留ＰＺＴ膜
３７ａ、３７ｂ）。このとき、カバーシリコン酸化膜３
４ａ〜３４ｄ、およびシリコン酸化膜３３ｅ、３３ｆは
上記のエッチングガスのプラズマ中にさらされてもほと
んどエッチングされない。すなわちカバーシリコン酸化
膜３４ａ、３４ｂによってゲート電極３２ａ、３２ｂが
露出することを防ぎ、またシリコン酸化膜３３ｃ、３３
ｄによって拡散層３５ａ、３５ｂがエッチングされてし
まうのを防ぐ。
【００２１】次にシリコン酸化膜３３ｅ、３３ｆをエッ
チングにより除去する。尚、このときのエッチング装置
およびエッチング条件は、例えば、上記の層間絶縁膜３
８のエッチングと同じとする。またこのときカバーシリ
コン酸化膜３４ａ〜３４ｄが若干エッチングされるが、
これはほとんど問題ないレベルにおさえることができ
る。最後にフォトレジストパターン３９を除去する。こ
のようにして、メモリセル部においてはゲート電極３２
ａ、３２ｂに対してセルフアライン的に形成され、かつ
ゲート電極が配線とショートすることがないコンタクト
ホール４１ａが得られ、また駆動回路部においてはゲー
ト電極３２ｃ、３２ｄの側壁部をシリコン酸化膜（層間
絶縁膜３８）とするコンタクトホール４１ｂが得られ
る。
チングにより除去する。尚、このときのエッチング装置
およびエッチング条件は、例えば、上記の層間絶縁膜３
８のエッチングと同じとする。またこのときカバーシリ
コン酸化膜３４ａ〜３４ｄが若干エッチングされるが、
これはほとんど問題ないレベルにおさえることができ
る。最後にフォトレジストパターン３９を除去する。こ
のようにして、メモリセル部においてはゲート電極３２
ａ、３２ｂに対してセルフアライン的に形成され、かつ
ゲート電極が配線とショートすることがないコンタクト
ホール４１ａが得られ、また駆動回路部においてはゲー
ト電極３２ｃ、３２ｄの側壁部をシリコン酸化膜（層間
絶縁膜３８）とするコンタクトホール４１ｂが得られ
る。
【００２２】このように上記実施の形態によれば、スト
ッパ膜として、ＢＳＴ膜またはＰＺＴ膜を用いることに
より、メモリセル部において、ゲート電極と配線がショ
ートすることがないＳＡＣホールを形成できるととも
に、駆動回路部においてゲート電極の側壁部がシリコン
酸化膜であるコンタクトホールを形成することが可能と
なり、駆動回路部トランジスタの電気的特性を改善する
ことができる。
ッパ膜として、ＢＳＴ膜またはＰＺＴ膜を用いることに
より、メモリセル部において、ゲート電極と配線がショ
ートすることがないＳＡＣホールを形成できるととも
に、駆動回路部においてゲート電極の側壁部がシリコン
酸化膜であるコンタクトホールを形成することが可能と
なり、駆動回路部トランジスタの電気的特性を改善する
ことができる。
【００２３】
【発明の効果】以上のように本発明によれば、ストッパ
膜としてＢＳＴ膜またはＰＺＴ膜を用いることにより、
ゲート電極と配線がショートすることがないＳＡＣホー
ルを形成できるとともに、ＤＲＡＭの駆動回路部のよう
なストッパ膜を除去することが好ましい領域において、
容易に除去することが可能となるという効果がある。
膜としてＢＳＴ膜またはＰＺＴ膜を用いることにより、
ゲート電極と配線がショートすることがないＳＡＣホー
ルを形成できるとともに、ＤＲＡＭの駆動回路部のよう
なストッパ膜を除去することが好ましい領域において、
容易に除去することが可能となるという効果がある。
【図１】本発明の実施の形態を示すコンタクトホール形
成工程におけるＤＲＡＭの断面構造図である。
成工程におけるＤＲＡＭの断面構造図である。
【図２】従来のコンタクト（ＳＡＣ）ホール形成工程の
一例を示す半導体装置の断面構造図である。
一例を示す半導体装置の断面構造図である。
３１ シリコン基板 ３２ａ〜３２ｄ ゲート電極 ３３ａ〜３３ｄ ゲート酸化膜（シリコン酸化膜） ３３ｅ、３３ｆ シリコン酸化膜 ３４ａ〜３４ｄ カバーシリコン酸化膜 ３５ａ、３５ｂ 拡散層 ３７ ＢＳＴ膜またはＰＺＴ膜 ３７ａ、３７ｂ 残留ＢＳＴ膜または残留ＰＺＴ膜 ３８ 層間絶縁膜（シリコン酸化膜） ３９ フォトレジスト ４１ａ、４１ｂ コンタクトホール
Claims (1)
- 【請求項１】 表面に第１のシリコン酸化膜を形成し、
この第１のシリコン酸化膜上に部分的に多結晶シリコン
膜と第２のシリコン酸化膜をこの順に積層して前記多結
晶シリコン膜からなる第１および第２の電極を形成し、
この第１、第２の電極に挟まれた領域に拡散層を形成し
たシリコン半導体基板上に、ＢＳＴ膜あるいはＰＳＴ膜
を形成する工程と、 前記第１および第２の電極および拡散層を形成した基板
領域以外の所定の領域において、前記ＢＳＴ膜あるいは
ＰＳＴ膜をフッ酸溶液を用いたエッチングにより除去す
る工程と、 この半導体基板の全面に酸化シリコンを主要成分とする
層間絶縁膜を形成する工程と、 前記拡散層形成領域の一部または全部を含むホール形成
領域において、前記層間絶縁膜を除去して開口を形成
し、これにより露出した前記ＢＳＴ膜あるいはＰＳＴ膜
をＣｌ2 またはＢＣｌ3 を主成分とするガスを用いて前
記第１および第２の電極の側壁に形成された部分が残る
ようにエッチングし、これにより露出した前記第１のシ
リコン酸化膜を除去して前記シリコン半導体基板表面に
達するコンタクトホールを形成する工程とを有すること
を特徴とするコンタクトホール形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8222238A JPH1065002A (ja) | 1996-08-23 | 1996-08-23 | コンタクトホール形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8222238A JPH1065002A (ja) | 1996-08-23 | 1996-08-23 | コンタクトホール形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1065002A true JPH1065002A (ja) | 1998-03-06 |
Family
ID=16779279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8222238A Withdrawn JPH1065002A (ja) | 1996-08-23 | 1996-08-23 | コンタクトホール形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1065002A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001082344A3 (en) * | 2000-04-21 | 2002-02-28 | Applied Materials Inc | Method of patterning lead zirconium titanate and barium strontium titanate |
| JP2003031652A (ja) * | 2001-07-18 | 2003-01-31 | Sony Corp | 半導体装置およびその製造方法 |
| KR100404479B1 (ko) * | 2001-06-21 | 2003-11-05 | 주식회사 하이닉스반도체 | 듀얼 다마신 배선 형성방법 |
| WO2005071722A1 (en) * | 2004-01-14 | 2005-08-04 | Lam Research Corporation | Selective etch of films with high dielectric constant |
| US7582554B2 (en) | 2006-05-25 | 2009-09-01 | Elpida Memory, Inc. | Method for manufacturing semiconductor device |
-
1996
- 1996-08-23 JP JP8222238A patent/JPH1065002A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001082344A3 (en) * | 2000-04-21 | 2002-02-28 | Applied Materials Inc | Method of patterning lead zirconium titanate and barium strontium titanate |
| KR100404479B1 (ko) * | 2001-06-21 | 2003-11-05 | 주식회사 하이닉스반도체 | 듀얼 다마신 배선 형성방법 |
| JP2003031652A (ja) * | 2001-07-18 | 2003-01-31 | Sony Corp | 半導体装置およびその製造方法 |
| JP4538995B2 (ja) * | 2001-07-18 | 2010-09-08 | ソニー株式会社 | 半導体装置およびその製造方法 |
| WO2005071722A1 (en) * | 2004-01-14 | 2005-08-04 | Lam Research Corporation | Selective etch of films with high dielectric constant |
| US7582554B2 (en) | 2006-05-25 | 2009-09-01 | Elpida Memory, Inc. | Method for manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6376383B2 (en) | Method for etching silicon layer | |
| US5686339A (en) | High dielectric constant capacitor and a fabricating method thereof | |
| US6054391A (en) | Method for etching a platinum layer in a semiconductor device | |
| JP3994017B2 (ja) | 半導体装置の製造方法 | |
| JP2006261630A (ja) | 半導体素子の製造方法 | |
| KR100332517B1 (ko) | 에칭 방법 및 에칭 마스크 | |
| US7547638B2 (en) | Method for manufacturing semiconductor device | |
| JPH1065002A (ja) | コンタクトホール形成方法 | |
| US20040082184A1 (en) | Polysilicon etching method | |
| JP2008300489A (ja) | 半導体装置及びその製造方法 | |
| JP3226166B2 (ja) | 強誘電体キャパシタおよびその製造方法並びに強誘電体メモリ | |
| JP2000082750A (ja) | 半導体装置の製造方法 | |
| JP2003224207A (ja) | 半導体装置およびその製造方法 | |
| US20070184626A1 (en) | Method of manufacturing ferroelectric capacitor and method of manufacturing semiconductor memory device | |
| JP2888213B2 (ja) | 半導体装置の製造方法 | |
| JP4299852B2 (ja) | 半導体装置の製造方法 | |
| JP2001338977A (ja) | 半導体装置の製造方法 | |
| KR100875647B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| JP4551725B2 (ja) | 半導体装置の製造方法 | |
| JP2005142453A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP4196898B2 (ja) | 半導体装置の製造方法 | |
| JP2006253532A (ja) | 半導体装置の製造方法 | |
| US6080619A (en) | Method for manufacturing DRAM capacitor | |
| KR20010063527A (ko) | 반도체소자의 게이트 패턴 형성방법 | |
| KR100333641B1 (ko) | 하부전극 손상을 방지할 수 있는 강유전체 메모리 소자의 캐패시터 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031104 |