JP2001267417A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2001267417A JP2001267417A JP2000081865A JP2000081865A JP2001267417A JP 2001267417 A JP2001267417 A JP 2001267417A JP 2000081865 A JP2000081865 A JP 2000081865A JP 2000081865 A JP2000081865 A JP 2000081865A JP 2001267417 A JP2001267417 A JP 2001267417A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- conductive plug
- interlayer insulating
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 低抵抗で信頼性の高い高密度多層配線を有す
る半導体装置の製造方法を提供することにある。 【解決手段】 基板１上に金属膜を堆積させ、レジスト
パターンにより金属膜をエッチングして下層配線４を形
成する。下層配線４に導電プラグを加工するためのレジ
ストパターンを形成し、レジストパターンをマスクとし
て下層配線４をエッチングして導電プラグ６を形成す
る。下層配線４及び導電プラグ６を有機ＳＯＧ膜７で埋
め込み、その後、導電プラグ６表面を露出させ、有機Ｓ
ＯＧ膜７上に第２配線８を形成する。
る半導体装置の製造方法を提供することにある。 【解決手段】 基板１上に金属膜を堆積させ、レジスト
パターンにより金属膜をエッチングして下層配線４を形
成する。下層配線４に導電プラグを加工するためのレジ
ストパターンを形成し、レジストパターンをマスクとし
て下層配線４をエッチングして導電プラグ６を形成す
る。下層配線４及び導電プラグ６を有機ＳＯＧ膜７で埋
め込み、その後、導電プラグ６表面を露出させ、有機Ｓ
ＯＧ膜７上に第２配線８を形成する。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置及び
その製造方法に係り、詳しくは、デバイス上に低誘電率
層間絶縁膜を利用した多層配線構造を持つ半導体装置の
製造方法に関する。
その製造方法に係り、詳しくは、デバイス上に低誘電率
層間絶縁膜を利用した多層配線構造を持つ半導体装置の
製造方法に関する。
【０００２】
【従来の技術】近年、半導体集積回路の更なる高集積化
を実現するために、配線の微細化、多層化を進めること
が要求されている。配線を多層化するには、各配線間に
層間絶縁膜を設け、上層と下層の配線を接続する部分に
は、コンタクトホール又はビアホール内に導電プラグを
形成し、上層配線と下層配線とを接続している。
を実現するために、配線の微細化、多層化を進めること
が要求されている。配線を多層化するには、各配線間に
層間絶縁膜を設け、上層と下層の配線を接続する部分に
は、コンタクトホール又はビアホール内に導電プラグを
形成し、上層配線と下層配線とを接続している。
【０００３】従来の導電プラグを用いた多層配線の製造
方法を図３（ａ）ないし図４（ｆ）に従い説明する。図
３（ａ）ないし図４（ｆ）は、従来の多層構造の半導体
装置の製造方法を工程別に示す断面図である。
方法を図３（ａ）ないし図４（ｆ）に従い説明する。図
３（ａ）ないし図４（ｆ）は、従来の多層構造の半導体
装置の製造方法を工程別に示す断面図である。
【０００４】まず、基板２１上に下層配線となるアルミ
ニウム（Ａｌ）などの金属膜を形成後、通常のリソグラ
フィ技術、ＲＩＥ等のドライエッチング技術を用いて、
この膜を所定の形状にパターニングして下層金属配線２
２を形成する（図３（ａ）参照）。
ニウム（Ａｌ）などの金属膜を形成後、通常のリソグラ
フィ技術、ＲＩＥ等のドライエッチング技術を用いて、
この膜を所定の形状にパターニングして下層金属配線２
２を形成する（図３（ａ）参照）。
【０００５】次に、基板２１上にＳＯＧ（Ｓｐｉｎ Ｏ
ｎ Ｇｌａｓｓ）膜を塗布・焼成して層間絶縁膜２３を
形成し、このＳＯＧ膜からなる層間絶縁膜２３上にシリ
コン酸化膜２４をプラズマＣＶＤ法により成膜する（図
３（ｂ）参照）。
ｎ Ｇｌａｓｓ）膜を塗布・焼成して層間絶縁膜２３を
形成し、このＳＯＧ膜からなる層間絶縁膜２３上にシリ
コン酸化膜２４をプラズマＣＶＤ法により成膜する（図
３（ｂ）参照）。
【０００６】次に、フォトレジスト２５を用い、通常の
露光法によりビアコンタクトホール用レジストパターン
を形成し（図３（ｃ）参照）、続いて、Ｃ4Ｆ8等のフロ
ロカーボン系ガスを用いてＳＯＧ膜２３とシリコン酸化
膜２４を異方性エッチングし、ビアコンタクトホール２
６を形成する（図４（ｄ）参照）。次に、アッシングに
よりレジスト４を除去する。
露光法によりビアコンタクトホール用レジストパターン
を形成し（図３（ｃ）参照）、続いて、Ｃ4Ｆ8等のフロ
ロカーボン系ガスを用いてＳＯＧ膜２３とシリコン酸化
膜２４を異方性エッチングし、ビアコンタクトホール２
６を形成する（図４（ｄ）参照）。次に、アッシングに
よりレジスト４を除去する。
【０００７】次に、ＣＶＤ法等を用いビアコンタクトホ
ール２６内にタングステン、モリブデン、チタン、アル
ミ等を埋め込み、導電プラグ２７を形成する（図４
（ｅ）参照）。
ール２６内にタングステン、モリブデン、チタン、アル
ミ等を埋め込み、導電プラグ２７を形成する（図４
（ｅ）参照）。
【０００８】次に、必要に応じて、不活性ガス（例え
ば、Ａｒ）を用いたスパッタエッチングにより、導電プ
ラグ２７表面の酸化膜等を除去し、マグネトロンスパッ
タ法を用いて、チタン膜、窒化チタン膜、アルミ合金膜
（Ａｌ−Ｓｉ（１％）−Ｃｕ（０．５％））、チタン
膜、窒化チタン膜を順次形成する。そして、通常のリソ
グラフィ技術、ＲＩＥ等のドライエッチング技術を用い
て、これらの膜を所定の形状にパターニングして上層金
属配線２８を形成する（図４（ｆ）参照）。
ば、Ａｒ）を用いたスパッタエッチングにより、導電プ
ラグ２７表面の酸化膜等を除去し、マグネトロンスパッ
タ法を用いて、チタン膜、窒化チタン膜、アルミ合金膜
（Ａｌ−Ｓｉ（１％）−Ｃｕ（０．５％））、チタン
膜、窒化チタン膜を順次形成する。そして、通常のリソ
グラフィ技術、ＲＩＥ等のドライエッチング技術を用い
て、これらの膜を所定の形状にパターニングして上層金
属配線２８を形成する（図４（ｆ）参照）。
【０００９】しかしながら、上記したように、タングス
テン、モリブデン、チタン、アルミ等を用いてビアコン
タクトホールに導電プラグを埋め込む方法では、プラグ
部分の抵抗が高くなるという問題がある。特に、微細な
プラグになると回路動作の高速化の妨げになる。また、
このような構造では配線材料、プラグ材料とも同一金属
を用いた場合に比べ、エレクトロマイグレーション耐性
も劣化するという問題がある。
テン、モリブデン、チタン、アルミ等を用いてビアコン
タクトホールに導電プラグを埋め込む方法では、プラグ
部分の抵抗が高くなるという問題がある。特に、微細な
プラグになると回路動作の高速化の妨げになる。また、
このような構造では配線材料、プラグ材料とも同一金属
を用いた場合に比べ、エレクトロマイグレーション耐性
も劣化するという問題がある。
【００１０】一方、配線を多層化するには、各配線間に
層間絶縁膜を設けるが、その層間絶縁膜の表面が平坦で
ないと、層間絶縁膜の上部に形成された配線に段差が生
じて断線などの故障が引き起こされる。
層間絶縁膜を設けるが、その層間絶縁膜の表面が平坦で
ないと、層間絶縁膜の上部に形成された配線に段差が生
じて断線などの故障が引き起こされる。
【００１１】従って、層間絶縁膜の表面（すなわち、デ
バイスの表面）は可能な限り平坦化されていなければな
らない。このように、デバイスの表面を平坦化する技術
は、平坦化技術と呼ばれ、配線の微細化、多層化に伴っ
てますます重要になっている。
バイスの表面）は可能な限り平坦化されていなければな
らない。このように、デバイスの表面を平坦化する技術
は、平坦化技術と呼ばれ、配線の微細化、多層化に伴っ
てますます重要になっている。
【００１２】平坦化技術において、よく用いられる層間
絶縁膜として、上記したＳＯＧ膜があり、特に、層間絶
縁膜材料のフロー特性を利用した平坦化技術において盛
んな検討がなされている。
絶縁膜として、上記したＳＯＧ膜があり、特に、層間絶
縁膜材料のフロー特性を利用した平坦化技術において盛
んな検討がなされている。
【００１３】ＳＯＧとは、シリコン化合物を有機溶剤に
溶解した溶液及びその溶液から形成される二酸化シリコ
ンを主成分とする膜の総称である。
溶解した溶液及びその溶液から形成される二酸化シリコ
ンを主成分とする膜の総称である。
【００１４】ＳＯＧ膜を形成するには、まず、シリコン
化合物を有機溶剤に溶解した溶液を基板上に滴下して基
板を回転させる。すると、その溶液の被膜は、配線によ
って形成される基板上の段差に対して、その凹部には厚
く、凸部には薄く、段差を緩和するように形成される。
その結果、その溶液の被膜の表面は平坦化される。
化合物を有機溶剤に溶解した溶液を基板上に滴下して基
板を回転させる。すると、その溶液の被膜は、配線によ
って形成される基板上の段差に対して、その凹部には厚
く、凸部には薄く、段差を緩和するように形成される。
その結果、その溶液の被膜の表面は平坦化される。
【００１５】次に、熱処理が施されると、有機溶剤が蒸
発すると共に重合反応が進行して、表面が平坦なＳＯＧ
膜が形成される。
発すると共に重合反応が進行して、表面が平坦なＳＯＧ
膜が形成される。
【００１６】ＳＯＧ膜には、一般式（１）で表されるよ
うに、シリコン化合物中に有機成分を含まない無機ＳＯ
Ｇ膜と、一般式（２）で表されるように、シリコン化合
物中に有機成分を含む有機ＳＯＧ膜とがある。
うに、シリコン化合物中に有機成分を含まない無機ＳＯ
Ｇ膜と、一般式（２）で表されるように、シリコン化合
物中に有機成分を含む有機ＳＯＧ膜とがある。
【００１７】［ＳｉＯ2］n ・・・（１） ［ＲXＳｉYＯZ］n ・・・（２） （ｎ，Ｘ，Ｙ，Ｚ：整数、Ｒ：アルキル基又はアリール
基）
基）
【００１８】無機ＳＯＧ膜は、水分及び水酸基を多量に
含んでいる上に、ＣＶＤ法によって形成されたシリコン
酸化膜に比べて、熱処理時にクラックが発生しやすいと
いう欠点がある。
含んでいる上に、ＣＶＤ法によって形成されたシリコン
酸化膜に比べて、熱処理時にクラックが発生しやすいと
いう欠点がある。
【００１９】一方、有機ＳＯＧ膜は、分子構造上、アル
キル基又はアリール基で結合が閉じている部分があるた
め、熱処理時におけるクラックの発生が抑制され、膜厚
の大きな層間絶縁膜を得ることができる。従って、有機
ＳＯＧ膜を用いれば、基板上の大きな段差に対しても十
分な平坦化が可能になる。
キル基又はアリール基で結合が閉じている部分があるた
め、熱処理時におけるクラックの発生が抑制され、膜厚
の大きな層間絶縁膜を得ることができる。従って、有機
ＳＯＧ膜を用いれば、基板上の大きな段差に対しても十
分な平坦化が可能になる。
【００２０】また、有機ＳＯＧ膜は、層間絶縁膜として
よく用いられるＣＶＤ法で形成したシリコン酸化膜やシ
リコン窒化膜に比べて比誘電率が低く、配線間容量が低
減されて信号遅延等の問題が生じにくいという利点もあ
る。
よく用いられるＣＶＤ法で形成したシリコン酸化膜やシ
リコン窒化膜に比べて比誘電率が低く、配線間容量が低
減されて信号遅延等の問題が生じにくいという利点もあ
る。
【００２１】
【発明が解決しようとする課題】しかしながら、有機Ｓ
ＯＧ膜は、上記した利点があるものの、有機ＳＯＧ膜が
ビアホールの側壁に露出するプロセスでは、ビアコンタ
クトホール形成時にリセス（ＳＯＧ部分の後退現象）や
ポイズンドビア（上下配線の接続不要）が発生するとい
う問題があった。
ＯＧ膜は、上記した利点があるものの、有機ＳＯＧ膜が
ビアホールの側壁に露出するプロセスでは、ビアコンタ
クトホール形成時にリセス（ＳＯＧ部分の後退現象）や
ポイズンドビア（上下配線の接続不要）が発生するとい
う問題があった。
【００２２】この発明の目的は、上記した従来技術の欠
点を改良し、特に低抵抗で信頼性の高い高密度多層配線
を有する半導体装置の製造方法を提供することにある。
点を改良し、特に低抵抗で信頼性の高い高密度多層配線
を有する半導体装置の製造方法を提供することにある。
【００２３】
【課題を解決するための手段】この発明は、少なくとも
２層以上の配線が形成され、上層と下層の配線を接続す
る導電プラグを有する半導体装置の製造方法において、
半導体基板上に第１配線を形成する工程と、前記第１配
線に導電プラグを加工するためのレジストパターンを形
成する工程と、このレジストパターンをマスクとして前
記第１配線をエッチングして導電プラグを形成する工程
と、前記第１配線及び導電プラグを被覆する層間絶縁膜
を形成する工程と、前記導電プラグ表面を露出させ、層
間絶縁膜上に第２配線を形成する工程、とを含むことを
特徴とする。
２層以上の配線が形成され、上層と下層の配線を接続す
る導電プラグを有する半導体装置の製造方法において、
半導体基板上に第１配線を形成する工程と、前記第１配
線に導電プラグを加工するためのレジストパターンを形
成する工程と、このレジストパターンをマスクとして前
記第１配線をエッチングして導電プラグを形成する工程
と、前記第１配線及び導電プラグを被覆する層間絶縁膜
を形成する工程と、前記導電プラグ表面を露出させ、層
間絶縁膜上に第２配線を形成する工程、とを含むことを
特徴とする。
【００２４】前記層間絶縁膜は、回転塗布により形成さ
れた低誘電率絶縁膜で構成するとよい。
れた低誘電率絶縁膜で構成するとよい。
【００２５】さらに、前記層間絶縁膜が、表面付近でイ
オン注入されて改質するとよい。
オン注入されて改質するとよい。
【００２６】上記した構成によれば、下層の第１配線と
導電プラグが同一金属で同時に形成できるので、低抵抗
で信頼性の高い接続用導電プラグを実現できる。また、
導電プラグを形成してから層間絶縁膜を堆積するため、
層間絶縁膜に低誘電率の有機ＳＯＧ膜を用いることがで
き、配線間容量の増加を抑制できる。
導電プラグが同一金属で同時に形成できるので、低抵抗
で信頼性の高い接続用導電プラグを実現できる。また、
導電プラグを形成してから層間絶縁膜を堆積するため、
層間絶縁膜に低誘電率の有機ＳＯＧ膜を用いることがで
き、配線間容量の増加を抑制できる。
【００２７】
【発明の実施の形態】以下、この発明の実施の形態につ
き、図１（ａ）ないし図２（ｇ）に従い説明する。 図
１（ａ）ないし図２（ｇ）は、この発明に係る半導体装
置の製造方法を工程順に示す断面図である。
き、図１（ａ）ないし図２（ｇ）に従い説明する。 図
１（ａ）ないし図２（ｇ）は、この発明に係る半導体装
置の製造方法を工程順に示す断面図である。
【００２８】図１（ａ）に示すように、まず、通常の方
法でトランジスタなどの半導体装置が形成された基板１
上にマグネトロンスパッタ法やＣＶＤ法などを用いてア
ルミニウム（Ａｌ）などの金属膜２を堆積する。なお、
この金属膜２の膜厚は、後述するように、下層配線と層
間絶縁膜の厚さを足した厚さにする。すなわち、通常の
下層配線の膜厚にさらに導電プラグ分の膜厚を加算した
膜厚に設定する。この金属膜２は、アルミニウム（Ａ
ｌ）以外に、チタン（Ｔｉ）、タングステン（Ｗ）、モ
リブデン（Ｍｏ）、タンタル（Ｔａ）の単層膜、或いは
これらの積層膜を用いることができる。
法でトランジスタなどの半導体装置が形成された基板１
上にマグネトロンスパッタ法やＣＶＤ法などを用いてア
ルミニウム（Ａｌ）などの金属膜２を堆積する。なお、
この金属膜２の膜厚は、後述するように、下層配線と層
間絶縁膜の厚さを足した厚さにする。すなわち、通常の
下層配線の膜厚にさらに導電プラグ分の膜厚を加算した
膜厚に設定する。この金属膜２は、アルミニウム（Ａ
ｌ）以外に、チタン（Ｔｉ）、タングステン（Ｗ）、モ
リブデン（Ｍｏ）、タンタル（Ｔａ）の単層膜、或いは
これらの積層膜を用いることができる。
【００２９】次に、図１（ｂ）に示すように、金属膜２
上にレジスト膜を塗布し、下層配線パターン用のマスク
を用いて露光、現像し、下層配線を加工するためのレジ
ストパターン３を形成する。
上にレジスト膜を塗布し、下層配線パターン用のマスク
を用いて露光、現像し、下層配線を加工するためのレジ
ストパターン３を形成する。
【００３０】続いて、図１（ｃ）に示すように、このレ
ジストパターン３をマスクとしてＲＩＥ等の異方性エッ
チングを行い、下層配線４を形成する。このエッチング
の際のガスとしては、アルミ（Ａｌ）、チタン（Ｔｉ）
の場合には、Ｃｌ系ガス、タングステン（Ｗ）、モリブ
デン（Ｍｏ）、タンタル（Ｔａ）の場合には、Ｆ系ガス
を用いればよい。そして、必要に応じて、下層配線４の
側壁を酸化させる。
ジストパターン３をマスクとしてＲＩＥ等の異方性エッ
チングを行い、下層配線４を形成する。このエッチング
の際のガスとしては、アルミ（Ａｌ）、チタン（Ｔｉ）
の場合には、Ｃｌ系ガス、タングステン（Ｗ）、モリブ
デン（Ｍｏ）、タンタル（Ｔａ）の場合には、Ｆ系ガス
を用いればよい。そして、必要に応じて、下層配線４の
側壁を酸化させる。
【００３１】次に、図１（ｄ）に示すように、形成され
た下層配線４上に導電プラグを加工するためのレジスト
パターン５を形成する。
た下層配線４上に導電プラグを加工するためのレジスト
パターン５を形成する。
【００３２】その後、図２（ｅ）に示すように、このレ
ジストパターン５をマスクにして、ＲＩＥ等の異方性エ
ッチングを行い、導電プラグ６を形成する。
ジストパターン５をマスクにして、ＲＩＥ等の異方性エ
ッチングを行い、導電プラグ６を形成する。
【００３３】続いて、図１（ｆ）に示すように、回転塗
布法により低誘電率層間絶縁膜７を成膜する。ここで低
誘電率層間絶縁膜とは、比誘電率が堆積法により形成し
たシリコン酸化膜よりも低い値を示すものをいう。無機
ＳＯＧ膜、有機ＳＯＧ膜は低誘電率層間絶縁膜の代表的
なものである。低誘電率層間絶縁膜７の膜厚は、導電プ
ラグ６を完全に埋没させる厚さが必要である。
布法により低誘電率層間絶縁膜７を成膜する。ここで低
誘電率層間絶縁膜とは、比誘電率が堆積法により形成し
たシリコン酸化膜よりも低い値を示すものをいう。無機
ＳＯＧ膜、有機ＳＯＧ膜は低誘電率層間絶縁膜の代表的
なものである。低誘電率層間絶縁膜７の膜厚は、導電プ
ラグ６を完全に埋没させる厚さが必要である。
【００３４】この実施形態では、低誘電率層間絶縁膜７
として、有機ＳＯＧ膜を用いた。
として、有機ＳＯＧ膜を用いた。
【００３５】この有機ＳＯＧ膜の形成方法は、まず、シ
リコン化合物を有機溶剤に溶解した溶液を基板上に滴下
して、基板１を回転させ、この溶液の被膜を基板１上に
形成する。次に、窒素雰囲気中において、１００℃で１
分間、２００℃で１分間、３００℃で１分間、２００℃
で３０分間、３００℃で３０分間、順次熱処理を施すこ
とで、アルコール系が蒸発すると共に重合反応が進行し
て、表面が平坦な有機ＳＯＧ膜が形成される。
リコン化合物を有機溶剤に溶解した溶液を基板上に滴下
して、基板１を回転させ、この溶液の被膜を基板１上に
形成する。次に、窒素雰囲気中において、１００℃で１
分間、２００℃で１分間、３００℃で１分間、２００℃
で３０分間、３００℃で３０分間、順次熱処理を施すこ
とで、アルコール系が蒸発すると共に重合反応が進行し
て、表面が平坦な有機ＳＯＧ膜が形成される。
【００３６】次に、図２（ｆ）に示すように、導電プラ
グ６が露出するまでＣＭＰ法により低誘電率層間絶縁膜
７研磨する。有機成分を含む有機ＳＯＧ膜は、ＣＭＰ法
による研磨は困難であるが、イオン注入により膜を改質
することにより容易にＣＭＰを行うことができるように
なる。この有機ＳＯＧ膜の改質は、イオン注入法を用い
て、不純物を注入することにより行われる。例えば、ア
ルゴンイオン（Ａｒ+）を加速エネルギー：１４０ｋｅ
Ｖ、ドーズ量：１×１０15ａｔｏｍｓ／ｃｍ2の条件で
有機ＳＯＧ膜にドープさせる。このイオン注入により、
有機ＳＯＧ膜の有機成分が分解されると共に、膜中に含
まれる水分及び水酸基が減少され、有機ＳＯＧ膜は有機
成分が含まれず、水分及び水酸基が僅かしか含まれない
ＳＯＧ膜に改質される。このように改質されたＳＯＧ膜
は、容易にＣＭＰを行うことができる。なお、ＣＭＰ法
の代わりにエッチバック法を用いて導電プラグ６を露出
させてもよい。
グ６が露出するまでＣＭＰ法により低誘電率層間絶縁膜
７研磨する。有機成分を含む有機ＳＯＧ膜は、ＣＭＰ法
による研磨は困難であるが、イオン注入により膜を改質
することにより容易にＣＭＰを行うことができるように
なる。この有機ＳＯＧ膜の改質は、イオン注入法を用い
て、不純物を注入することにより行われる。例えば、ア
ルゴンイオン（Ａｒ+）を加速エネルギー：１４０ｋｅ
Ｖ、ドーズ量：１×１０15ａｔｏｍｓ／ｃｍ2の条件で
有機ＳＯＧ膜にドープさせる。このイオン注入により、
有機ＳＯＧ膜の有機成分が分解されると共に、膜中に含
まれる水分及び水酸基が減少され、有機ＳＯＧ膜は有機
成分が含まれず、水分及び水酸基が僅かしか含まれない
ＳＯＧ膜に改質される。このように改質されたＳＯＧ膜
は、容易にＣＭＰを行うことができる。なお、ＣＭＰ法
の代わりにエッチバック法を用いて導電プラグ６を露出
させてもよい。
【００３７】続いて、図２（ｇ）に示すように、必要に
応じて、不活性ガス（例えば、Ａｒ）を用いたスパッタ
エッチングにより、導電プラグ６表面の酸化膜等を除去
し、マグネトロンスパッタ法を用いて、チタン膜、窒化
チタン膜、アルミ合金膜（Ａｌ−Ｓｉ（１％）−Ｃｕ
（０．５％））、チタン膜、窒化チタン膜を順次形成す
る。そして、通常のリソグラフィ技術、ＲＩＥ等のドラ
イエッチング技術を用いて、これらの膜を所定の形状に
パターニングして上層金属配線８を形成する。
応じて、不活性ガス（例えば、Ａｒ）を用いたスパッタ
エッチングにより、導電プラグ６表面の酸化膜等を除去
し、マグネトロンスパッタ法を用いて、チタン膜、窒化
チタン膜、アルミ合金膜（Ａｌ−Ｓｉ（１％）−Ｃｕ
（０．５％））、チタン膜、窒化チタン膜を順次形成す
る。そして、通常のリソグラフィ技術、ＲＩＥ等のドラ
イエッチング技術を用いて、これらの膜を所定の形状に
パターニングして上層金属配線８を形成する。
【００３８】以上のように、この実施の形態の半導体装
置の製造法によれば、従来法に比べて、低誘電率の層間
絶縁膜の加工を必要としないため、配線容量が低く信頼
性の高い多層配線構造を形成することができる。
置の製造法によれば、従来法に比べて、低誘電率の層間
絶縁膜の加工を必要としないため、配線容量が低く信頼
性の高い多層配線構造を形成することができる。
【００３９】なお、上記した実施形態においては、低誘
電率層間絶縁膜７として、有機ＳＯＧ膜を用いている
が、無機ＳＯＧ膜を用いてもよい。さらに、以下の材料
を用いてもよい。
電率層間絶縁膜７として、有機ＳＯＧ膜を用いている
が、無機ＳＯＧ膜を用いてもよい。さらに、以下の材料
を用いてもよい。
【００４０】（シロキサン系塗布材料） ：ケージ型ＨＳＱ，ラダー型ＭＳＱ（有機ＳＯＧ），水
素化アルキルＳＱや（有機ポリマー塗布材料） ：ポリアリーレンエーテル，パーフロロ炭化水素，ポリ
キノリン，フッ素化ポリイミド（多孔質塗布材料） ：キセロゲル，表面変性シリカコロイド（ＣＶＤポリマ
ー） ：フロロカーボン系ポリマー，芳香族炭化水素系ポリマ
ー
素化アルキルＳＱや（有機ポリマー塗布材料） ：ポリアリーレンエーテル，パーフロロ炭化水素，ポリ
キノリン，フッ素化ポリイミド（多孔質塗布材料） ：キセロゲル，表面変性シリカコロイド（ＣＶＤポリマ
ー） ：フロロカーボン系ポリマー，芳香族炭化水素系ポリマ
ー
【００４１】また、実施形態では、有機ＳＯＧ膜に注入
するイオンとしてアルゴンイオンを用いたが、結果とし
て有機ＳＯＧ膜を改質するものであればどのようなイオ
ンを用いてもよい。
するイオンとしてアルゴンイオンを用いたが、結果とし
て有機ＳＯＧ膜を改質するものであればどのようなイオ
ンを用いてもよい。
【００４２】具体的には、アルゴンイオン、ホウ素イオ
ン、窒素イオンなどの質量の比較的小さいイオンが適し
ているが、これら以外にも以下に示すイオンも十分に効
果が期待できる。
ン、窒素イオンなどの質量の比較的小さいイオンが適し
ているが、これら以外にも以下に示すイオンも十分に効
果が期待できる。
【００４３】アルゴン以外の不活性ガスイオン（ヘリウ
ムイオン、ネオンイオン、クリプトンイオン、キセノン
イオン、ラドンイオン）。不活性ガスは有機ＳＯＧ膜と
反応しないため、イオン注入によって悪影響が生じる恐
れが全くない。
ムイオン、ネオンイオン、クリプトンイオン、キセノン
イオン、ラドンイオン）。不活性ガスは有機ＳＯＧ膜と
反応しないため、イオン注入によって悪影響が生じる恐
れが全くない。
【００４４】ホウ素及び窒素以外のIII b,IV b,Ｖ b,VI
b,VII bの各族の元素単体イオン及びそれらの化合物イ
オン。特に、酸素、アルミ、イオウ、塩素、ガリウム、
ゲルマニウム、ヒ素、セレン、臭素、アンチモン、ヨウ
素、インジウム、スズ、テルル、鉛、ビスマスの元素単
体イオン及びそれらの化合物イオン。
b,VII bの各族の元素単体イオン及びそれらの化合物イ
オン。特に、酸素、アルミ、イオウ、塩素、ガリウム、
ゲルマニウム、ヒ素、セレン、臭素、アンチモン、ヨウ
素、インジウム、スズ、テルル、鉛、ビスマスの元素単
体イオン及びそれらの化合物イオン。
【００４５】IVa族,Ｖa族の元素単体イオン及びそれら
の化合物イオン。特に、チタン、バナジウム、ニオブ、
ハフニウム、タンタルの元素単体イオン及びそれらの化
合物イオン。
の化合物イオン。特に、チタン、バナジウム、ニオブ、
ハフニウム、タンタルの元素単体イオン及びそれらの化
合物イオン。
【００４６】各イオンを複数種類組み合わせて用いる。
この場合、各イオンの相乗作用により更に優れた効果を
得ることができる。
この場合、各イオンの相乗作用により更に優れた効果を
得ることができる。
【００４７】
【発明の効果】以上説明したように、この発明によれ
ば、新しい多層配線構造を適用することで、低抵抗で信
頼性の高い導電プラグを実現でき、低誘電率材料の加工
性を制限することなく、配線間容量の低減及び信頼性の
高い多層配線を有する半導体装置を形成することができ
る。
ば、新しい多層配線構造を適用することで、低抵抗で信
頼性の高い導電プラグを実現でき、低誘電率材料の加工
性を制限することなく、配線間容量の低減及び信頼性の
高い多層配線を有する半導体装置を形成することができ
る。
【図１】この発明に係る半導体装置の製造方法を工程順
に示す断面図である。
に示す断面図である。
【図２】この発明に係る半導体装置の製造方法を工程順
に示す断面図である。
に示す断面図である。
【図３】従来の多層構造の半導体装置の製造方法を工程
別に示す断面図である。
別に示す断面図である。
【図４】従来の多層構造の半導体装置の製造方法を工程
別に示す断面図である。
別に示す断面図である。
１ 基板 ２ 金属膜 ３ レジストパターン（下層配線用） ４ 下層配線 ５ レジストパターン（導電プラグ） ６ 導電プラグ
フロントページの続き Ｆターム(参考） 5F033 HH09 HH18 HH33 JJ08 JJ18 JJ19 JJ20 JJ21 KK08 KK18 KK19 KK20 KK21 MM05 NN19 PP06 PP15 QQ08 QQ09 QQ13 QQ14 QQ31 QQ48 QQ60 QQ61 QQ62 QQ63 QQ64 QQ65 QQ66 QQ94 RR09 RR21 RR25 RR29 SS11 SS22 XX33
Claims (3)
- 【請求項１】 少なくとも２層以上の配線が形成され、
上層と下層の配線を接続する導電プラグを有する半導体
装置の製造方法において、半導体基板上に第１配線を形
成する工程と、前記第１配線に導電プラグを加工するた
めのレジストパターンを形成する工程と、このレジスト
パターンをマスクとして前記第１配線をエッチングして
導電プラグを形成する工程と、前記第１配線及び導電プ
ラグを被覆する層間絶縁膜を形成する工程と、前記導電
プラグ表面を露出させ、層間絶縁膜上に第２配線を形成
する工程、とを含むことを特徴とする半導体装置の製造
方法。 - 【請求項２】 前記層間絶縁膜は、回転塗布により形成
された低誘電率絶縁膜であることを特徴とする請求項１
に記載の半導体装置の製造方法。 - 【請求項３】 前記層間絶縁膜が、表面付近でイオン注
入されて改質されいることを特徴とする請求項２に記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000081865A JP2001267417A (ja) | 2000-03-23 | 2000-03-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000081865A JP2001267417A (ja) | 2000-03-23 | 2000-03-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001267417A true JP2001267417A (ja) | 2001-09-28 |
Family
ID=18598736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000081865A Pending JP2001267417A (ja) | 2000-03-23 | 2000-03-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001267417A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008311630A (ja) * | 2007-06-18 | 2008-12-25 | Weyerhaeuser Co | ポリマー薄膜における自己整合ビアホールの形成 |
| US8463116B2 (en) | 2008-07-01 | 2013-06-11 | Tap Development Limited Liability Company | Systems for curing deposited material using feedback control |
-
2000
- 2000-03-23 JP JP2000081865A patent/JP2001267417A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008311630A (ja) * | 2007-06-18 | 2008-12-25 | Weyerhaeuser Co | ポリマー薄膜における自己整合ビアホールの形成 |
| US8463116B2 (en) | 2008-07-01 | 2013-06-11 | Tap Development Limited Liability Company | Systems for curing deposited material using feedback control |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6599830B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6197681B1 (en) | Forming copper interconnects in dielectric materials with low constant dielectrics | |
| US20020155693A1 (en) | Method to form self-aligned anti-via interconnects | |
| US7285853B2 (en) | Multilayer anti-reflective coating for semiconductor lithography and the method for forming the same | |
| JP5334616B2 (ja) | 相互接続を作製するための方法 | |
| US20040048468A1 (en) | Barrier metal cap structure on copper lines and vias | |
| EP0388862B1 (en) | Fabrication method of a semiconductor device having a planarized surface | |
| JP2009135518A (ja) | 相互接続の製造方法 | |
| US20170278785A1 (en) | Interconnect Structure for Semiconductor Devices | |
| WO2006078815A2 (en) | Single mask mim capacitor and resistor with in trench copper drift barrier | |
| JP2004319616A (ja) | 半導体装置及びその製造方法 | |
| US6387754B2 (en) | Method of forming an on-chip decoupling capacitor with bottom hardmask | |
| JP2003100724A (ja) | 誘電体エッチング用アルミニウムハードマスク | |
| US6265307B1 (en) | Fabrication method for a dual damascene structure | |
| US6734116B2 (en) | Damascene method employing multi-layer etch stop layer | |
| WO2008151166A1 (en) | Damascene process having retained capping layer through metallization for protecting low-k dielectrics | |
| US6821896B1 (en) | Method to eliminate via poison effect | |
| JP4108228B2 (ja) | 半導体装置の製造方法 | |
| US6803314B2 (en) | Double-layered low dielectric constant dielectric dual damascene method | |
| US11189562B1 (en) | Interconnection structure having increased conductive features and method of manufacturing the same | |
| US6894364B2 (en) | Capacitor in an interconnect system and method of manufacturing thereof | |
| US20060118955A1 (en) | Robust copper interconnection structure and fabrication method thereof | |
| US20030096496A1 (en) | Method of forming dual damascene structure | |
| JP2006216964A (ja) | ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法 | |
| JP2001313338A (ja) | 半導体装置の製造方法 |