JPS62269340A - 絶縁分離層にあけられた接触孔にタングステンを充填する方法 - Google Patents

絶縁分離層にあけられた接触孔にタングステンを充填する方法

Info

Publication number
JPS62269340A
JPS62269340A JP62111632A JP11163287A JPS62269340A JP S62269340 A JPS62269340 A JP S62269340A JP 62111632 A JP62111632 A JP 62111632A JP 11163287 A JP11163287 A JP 11163287A JP S62269340 A JPS62269340 A JP S62269340A
Authority
JP
Japan
Prior art keywords
layer
tungsten
etching
contact hole
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62111632A
Other languages
English (en)
Inventor
フイリンダー、グレワール
クラウス、コラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPS62269340A publication Critical patent/JPS62269340A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、絶縁分離層にエツチングによって作られた
接触孔に金属伝導材料を充填する方法に関するものであ
る。
〔従来の技術］ この種の方法は高密度集積半導体回路において構造化さ
れた半導体基板表面に電気導体路を形成させる際に必要
となるもので、充填金属伝導材料としてのタングステン
は絶縁分離層構造を備える半導体基板上に気相から全面
的に析出させた後戻しエツチングを行って接触孔内にタ
ングステンの接触栓を作り、続いて次の導体路面を形成
させていた。
半導体デバイスの小形化が進むにつれて１μｍ又はそれ
以下の構造寸法が実現するようになった。
半導体基板表面の微小な能動領域を電気的に制御するた
めにはこれらの領域間を金属導体路で結合しなければな
らない。この結合が特定の個所だけに生ずるようにする
ため導体路は例えばＳｉＯ□から成る絶縁分離層によっ
て半導体基板から分離する。半導体基板の能動領域との
結合は絶縁分離層にエツチングによってあけられた接触
孔を通して行われる。
超高密度集積デバイスにおいても同様な情況であって、
２つ又はそれ以上の導体路面が極めて緻密に集積された
能動領域への給電のため必要となる。この場合にも極め
て微小な孔を通して導体路面間に電気接触が作られる。
例えば寄生容量等の回路技術上の考察に基づき絶縁分離
層は０．７乃至１．５／／Ｉ１１の最小厚さをもってい
なければならないから、接触孔の深さ対直径比は１より
大きくなる。このように極めて小さくて深い接触孔の場
合導体路材料として陰極スパッタリングに適したアルミ
ニウム・シリコン合金を使用すると、導体路層の厚さは
接触孔の側面において著しく低下しその低下率は５５乃
至８０％に達する。導体路を流れる電流密度は極めて高
く例えばＩ　Ｘ　ｉ’　０　’　Ａ／ｃｍ２に達するか
ら、このような断面縮小により局部的な温度上昇が起り
異種材料間の境界面において望ましくない物質移動（拡
散、反応等）を助長する。これにより導体路の溶断も起
り得る。
深さ対直径比が１以下の接触孔をもつ層の形成に対して
も垂直側面において水平層厚さの２５乃至６０％を保持
するためには種々の手段を講じなければならない。
最近極めて良好な縁端被覆が可能なＣＶＤ法を接触孔の
充填に採用することが報告された（「ソリッド・ステイ
ト・テクノロジー（Ｓｏｌｉｄ　ＳｔａｔｅＴｅｃｈｎ
ｏｌｏｇｙ　）　Ｊ　１９８４年４月３１３−３１４頁
参照）。それによれば接触孔を含めて絶縁分離層の全面
にタングステンの金属化層を析出させる。
ＣＶＤ法による析出層の良好な縁端被覆性に基き接触孔
内で総ての方向からほぼ等しい速度で層が成長して接触
孔を埋める。この状態は層の厚さが接触孔直径の半分を
いくらか超えたときに生ずる。
ここで金属層に全面的なエツチングを行うと、金属は絶
縁分離層から完全に除去されているが接触孔は金属で埋
められている状態に到達する。この方法によれば最良の
結果として接触孔内にタングステンの同形析出が達成さ
れる。
〔発明が解決しようとする問題点〕
この発明の目的は上記の方法を改良して次の条件が満た
されるようにすることである。
（１）空洞のない接触孔充填が確保されること、（２）
絶縁分離層表面にタングステンが残らないこと、 （３）側面析出によるスペーサー形成が起こらないこと
、 （４）絶縁分離層に対して充分なエツチング選択性を示
すこと。
〔問題点を解決するための手段〕
この目的は特許請求の範囲第１項に特徴として挙げた工
程段（２）、（ｂ）、（ｃ）、（ｄ）を採用することに
よって達成される。この発明の種々の実施態様は特許請
求の範囲第２項以下に示されている。
〔実施例〕
図面を参照し実施例についてこの発明を更に詳細に説明
する。図面はこの発明により改良された戻しエツチング
を利用して接触孔をタングステンで埋める過程を示す。
第１図に示すように例えばシリコン基板１の表面に絶縁
分離層としてのホウ素・リン・ケイ酸塩ガラス層２を形
成させ、この層に直径約０．８μｍの接触孔３をエツチ
ングによって作る。デバイス（１，２，３）をフッ化水
素酸中で短詩間過エツチングを行ってタングステン層又
はタングステン＝　８− ・シリコン合金層の接着強度を高めた後、厚さ１０００
人の１：２．５タングステン・シリコン合金層４と厚さ
８０００人の純タングステン層５から成る二重層を全面
的に析出させる。そのためには低温壁反応器内で水素を
反応ガスとし低圧の六フッ化タングステンを４５０°Ｃ
で熱分解させる。タングステン・シリコン合金の中間層
４は後で行われる熱処理に際して拡散障壁となるもので
ある。
デバイス（１，２，３，４，５）には遠心鋳造と硬化処
理によってポリイミド又はフォトレジストの被覆層６を
設ける。
第２図では有機補助層６が酸素含有雰囲気中のプラズマ
エツチングによってタングステン層５の表面から大部分
除去され、接触孔３の区域にその一部６ａが島の形に残
される。この鳥形の残り６ａはタングステン表面層５と
その下のタングステン・シリコン合金層４を除去するた
め酸素と六フッ化イオウを含む雰囲気中で行われる次の
プラズマエツチングに際して接触栓５ａに対するエツチ
ングマスクとなるものである。このエツチング処理はマ
グネトロンエツチング装置内でホウ素・リン・ケイ酸塩
ガラス層２が露出するまで選択的に実施される。エツチ
ングの終点は５７８ｎｍのＷＦ６°スペクトル線を利用
して自動的に決定される。
第３図に示すように有機補助層６の残り６ａが除去され
、次の工程段において例えばアルミニウム・シリコン合
金から成る金属化面が陰極スパッタリングによって形成
される。この金属化面は図面に示されていない。
上記の工程により導体路面と半導体基板の間ならびに導
体路面相互間に確実な接触が形成される。
その信輔性は各層が準平坦基板上に設けられることによ
って生ずるものである。接触孔において層の厚さが低下
しないことによりこの個所においての実効電流密度が低
下し、接触の寿命が長くなる。
【図面の簡単な説明】
第１図乃至第３図はこの発明による製造工程の３つの段
階においての処理品の断面構成を示すもので、１ば半導
体基板、２は絶縁分離層、３は接触孔、４ばタングステ
ン・シリコン合金層、５は純タングステン層、６は有機
補助層、５ａは接続栓である。 ＩＧ　Ｉ ＩＧ　２ ＩＧ３

Claims (1)

  1. 【特許請求の範囲】 １）（ａ）絶縁分離層構造（２）を備える半導体基板（
    １）の表面にタングステン層（４、５）を全面析出させ
    た後有機材料の補助層（６）を全面的に形成させること
    、 （ｂ）接触孔表面（３）を除くタングステン層表面（４
    ）が再び露出するまで有機材料補助層（６）の異方性エ
    ッチングを行うこと、（ｃ）タングステン層（４、５）
    に対してその下にある絶縁分離層（２）に達するまで選
    択的戻しエッチングを行うこと、 （ｄ）接触孔（３）内に残された有機材料補助層部分（
    ６ａ）を除去すること を特徴とする高密度集積半導体回路の製作に際して絶縁
    分離層にエッチングによって作られた接触孔にタングス
    テンを充填する方法。 ２）接触孔（３）をもつ絶縁分離層（２）がホウ素又は
    リン等をドープされたＳｉＯ＿２であることを特徴とす
    る特許請求の範囲第１項記載の方法。 ３）フォトレジスト又はポリイミドの有機補助層（６）
    が使用されることを特徴とする特許請求の範囲第１項又
    は第２項記載の方法。 ４）工程段（ｂ）の異方性エッチングが酸素をエッチン
    グガスとするプラズマエッチングであることを特徴とす
    る特許請求の範囲第１項乃至第３項の１つに記載の方法
    。 ５）工程段（ｃ）の異方性エッチングがフッ素イオンと
    酸素を含むエッチングガスを使用するプラズマエッチン
    グであることを特徴とする特許請求の範囲第１項乃至第
    ４項の１つに記載の方法。 ６）六フッ化イオウ（ＳＦ＿６）と酸素の混合ガスが使
    用されることを特徴とする特許請求の範囲第５項記載の
    方法。 ７）工程段（ｄ）の補助層の残り（６ａ）の除去が酸素
    をエッチングガスとするプラズマエッチングによること
    を特徴とする特許請求の範囲第１項乃至第６項の１つに
    記載の方法。 ８）工程段（２）の全面的なタングステン析出（４、５
    ）の前に接触孔面（３）の湿化学過エッチングが実施さ
    れることを特徴とする特許請求の範囲第１項乃至第７項
    の１つに記載の方法。 ９）工程段（ａ）の全面的タングステン析出（５）の前
    にタングステン・シリコン合金（ＷＳｉ＿ｘ：ｘ＞２．
    ２）の障壁層が析出することを特徴とする特許請求の範
    囲第１項乃至第８項の１つに記載の方法。 １０）タングステン層に対するタングステン・シリコン
    合金層の厚さの比が１：８に設定されることを特徴とす
    る特許請求の範囲第９項記載の方法。 １１）タングステン・シリコン合金層（４）の厚さが１
    ０００Åに設定されることを特徴とする特許請求の範囲
    第９項又は第１０項記載の方法。 １２）異方性エッチングにマグネトロンエッチング装置
    が使用されることを特徴とする特許請求の範囲第１項乃
    至第１１項の１つに記載の方法。
JP62111632A 1986-05-12 1987-05-07 絶縁分離層にあけられた接触孔にタングステンを充填する方法 Pending JPS62269340A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3615893 1986-05-12
DE3615893.3 1986-05-12

Publications (1)

Publication Number Publication Date
JPS62269340A true JPS62269340A (ja) 1987-11-21

Family

ID=6300624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62111632A Pending JPS62269340A (ja) 1986-05-12 1987-05-07 絶縁分離層にあけられた接触孔にタングステンを充填する方法

Country Status (3)

Country Link
EP (1) EP0245627A1 (ja)
JP (1) JPS62269340A (ja)
KR (1) KR870011687A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69034137D1 (de) * 1990-10-01 2004-06-03 St Microelectronics Srl Herstellung von Kontaktanschlüssen bei der alles überdeckenden CVD-Abscheidung und Rückätzen
KR100187666B1 (ko) * 1995-02-24 1999-06-01 김주용 반도체 소자의 텅스텐 플러그 형성방법
JP2737764B2 (ja) * 1995-03-03 1998-04-08 日本電気株式会社 半導体装置及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4478679A (en) * 1983-11-30 1984-10-23 Storage Technology Partners Self-aligning process for placing a barrier metal over the source and drain regions of MOS semiconductors
US4708767A (en) * 1984-10-05 1987-11-24 Signetics Corporation Method for providing a semiconductor device with planarized contacts

Also Published As

Publication number Publication date
KR870011687A (ko) 1987-12-26
EP0245627A1 (de) 1987-11-19

Similar Documents

Publication Publication Date Title
US6057226A (en) Air gap based low dielectric constant interconnect structure and method of making same
US5614765A (en) Self aligned via dual damascene
US5543360A (en) Method of making a semiconductor device with sidewall etch stopper and wide through-hole having multilayered wiring structure
JPS63313837A (ja) 埋込み多重レベル間相互接続体装置
JPH01503021A (ja) シリコンウエハ内に貫通導体を形成する為の平担化方法
JP2720796B2 (ja) 半導体装置の製造方法
EP0248668A2 (en) Process for fabricating multilevel metal integrated circuits and structures produced thereby
KR20000035246A (ko) 반도체 구조물의 제조 방법
US6150241A (en) Method for producing a transistor with self-aligned contacts and field insulation
JPH0226055A (ja) 半導体装置の製造方法
JPS62269340A (ja) 絶縁分離層にあけられた接触孔にタングステンを充填する方法
US5930670A (en) Method of forming a tungsten plug of a semiconductor device
EP0256917B1 (en) Method of producing interconnection layers using cvd of metal
US6753265B2 (en) Method for manufacturing bit line
KR100307827B1 (ko) 반도체소자의 금속배선 콘택 형성방법
JP3323264B2 (ja) 半導体装置の製造方法
JP2874216B2 (ja) 半導体装置およびその製造方法
WO1995028000A2 (en) Method of manufacturing a semiconductor device with a multilayer wiring structure containing narrow vias
KR100197992B1 (ko) 반도체 소자의 금속배선 형성방법
KR100186985B1 (ko) 반도체 소자의 콘택홀 매립 금속배선 형성방법
KR100247643B1 (ko) 금속 배선 형성용 반응 챔버 및 이를 이용한 반도체 소자의 금속배선 형성방법
JPH08330251A (ja) 半導体装置の製造方法
JP3413697B2 (ja) 配線形成方法
JP2727574B2 (ja) 半導体装置の製造方法
JP2001156169A (ja) 半導体集積回路装置の製造方法