JP2845788B2 - コンタクトホールのプラグ形成方法 - Google Patents
コンタクトホールのプラグ形成方法Info
- Publication number
- JP2845788B2 JP2845788B2 JP7337095A JP33709595A JP2845788B2 JP 2845788 B2 JP2845788 B2 JP 2845788B2 JP 7337095 A JP7337095 A JP 7337095A JP 33709595 A JP33709595 A JP 33709595A JP 2845788 B2 JP2845788 B2 JP 2845788B2
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- forming
- plug
- film
- lower wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 45
- 230000015572 biosynthetic process Effects 0.000 title description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 43
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 40
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 27
- 238000010438 heat treatment Methods 0.000 claims description 19
- 229910052719 titanium Inorganic materials 0.000 claims description 15
- 229910045601 alloy Inorganic materials 0.000 claims description 13
- 239000000956 alloy Substances 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 13
- 229910052721 tungsten Inorganic materials 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 10
- 229910021332 silicide Inorganic materials 0.000 claims description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 7
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 5
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 88
- 239000010410 layer Substances 0.000 description 47
- 239000010936 titanium Substances 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 12
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 11
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 8
- 239000010937 tungsten Substances 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 6
- 229910016006 MoSi Inorganic materials 0.000 description 5
- 229910010038 TiAl Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000012790 adhesive layer Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910002796 Si–Al Inorganic materials 0.000 description 2
- 238000002083 X-ray spectrum Methods 0.000 description 2
- 238000005275 alloying Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910000765 intermetallic Inorganic materials 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
線形成時のコンタクトホールのプラグ形成方法に関し、
特にコンタクトホール下部の導電膜の容積を膨張させて
アスペクト比(aspect ratio、コンタクトホールの直径
に対する高さの比)を減少し、配線工程の単純化を可能
とするコンタクトホールのプラグ形成方法に関する。
線についての要求が高まってきており、同時に、素子の
水平寸度もデザインルールに基づいて減少してきてい
る。
D、Inter-Metal Dielectric)の厚さは殆ど変わらない
ので、金属層間の接続部分であるコンタクトホールのア
スペクト比が増大する。従って、コンタクトホールを形
成した後に、コンタクトホール下部の金属層を接続する
金属層の蒸着工程において、ステップカバレージ(段差
の被覆)不良やコンタクトホールの深さの相違が生じ
る。その結果、コンタクトホールを金属で完全に充填す
ることができず、配線の接続が不良になって、半導体素
子内に不具合が生じる。
れるている従来の方法には、図8〜図9に示すようなも
のがある。図示のように、CVD(化学気相蒸着)でタ
ングステン膜15を蒸着し、これをエッチバックして、
コンタクトホール12内にプラグを形成する。
すように、半導体基板10の上に形成された下部配線膜
と、後に形成する上部配線膜とを絶縁するために、層間
絶縁膜11を形成する。その後、層間絶縁膜11を選択
的に食刻して、下部配線膜を接続するためのコンタクト
ホール12を形成する。
クトホール12の内面上と層間絶縁膜11上とに、チタ
ンと窒化チタン(TiN/Ti)からなる障壁金属層1
4を形成する。
でタングステン膜15を障壁金属層14上に蒸着する。
その後、図9(D)示すように、タングステン膜15を
エッチバックして、コンタクトホール内部にのみタング
ステンを残存させることにより、コンタクトホール12
の内部にタングステンからなるプラグ16を形成する。
ニウム等からなる上部配線膜17を形成し、パターニン
グして、配線を形成する。
す。この例では、アルミニウムの流動性を用いてプラグ
を形成する。以下この方法を説明する。
板20の上に形成された下部配線膜と後に形成する上部
配線膜とを絶縁するために、層間絶縁膜21を形成す
る。次いで、層間絶縁膜21を選択食刻して、下部導電
膜を接続するためのコンタクトホール22を形成する。
タクトホール22の内面上と層間絶縁膜21上とに、チ
タンと窒化チタンとからなる障壁金属層24を形成す
る。
形成するアルミニウム層の接着強度を向上するために、
障壁金属層24上にチタンからなる接着層(Glue layer)
25を形成する。次いで、図11(D)に示すように、
接着層25の上に、アルミニウムを100℃前後の低い
温度で蒸着して、薄いアルミニウム層26を形成する。
次いで、アルミニウムを再度500℃以上の高い温度で
蒸着して、もう一つのアルミニウム層を形成する。この
状態ではアルミニウムが流動化して、コンタクトホール
22内を充填するアルミニウム層27が形成される。次
いで、アルミニウム層27をパターニングして、配線を
形成する。
法のうち、コンタクトホール12内にタングステンから
なるプラグ16を形成する方法においては、CVDでタ
ングステンを蒸着した後、タングステン膜15をエッチ
バックする必要があるので、工程コストが高く生産性も
低いという問題がある。
タクトホール22を充填する方法においては、コンタク
トホール22の直径が減少してアスペクト比が大になる
と、障壁金属層24と接着層25とはスパッタリング方
法で蒸着するので、障壁金属層24と接着層25との厚
さが、コンタクトホール22の上部において、コンタク
トホール22の下部におけるよりも厚くなるというオー
バハング効果(overhang effect)が生じる。また、高温
でアルミニウムを蒸着すると、アルミニウムとチタンと
が反応してTiAl3が形成され、アルミニウムの流動
を阻害して、コンタクトホール22が十分には充填され
なくなる。即ち、TiAl3が形成される時には、容積
が3倍以上に膨張して、図12に示すように、コンタク
トホール22の上部にTiAl328が形成されるため
に、コンタクトホール22の上部の直径が減少し、VL
SI(Very Large Scale Integration、超大規模集積回
路)に必要な、深いコンタクトホールを充填するアルミ
ニウムの流動が阻害され、アルミニウムプラグの形成が
難しくなるという問題がある。このような現象の詳細は
次の文献に記述されている。
ウ メイヤー; 『Al と Co、Cr、Mo、Ti、 Wとの薄膜反
応』(E.G.COLGAN AND J.W.MEYER,“THIN-FILM RE
ACTIONS OF Al WITH Co,Cr,Mo,Ti,AND W”J.MATE
R.RESO.VOL. 4 815(1989)) (2)ディー ジャワラニ他; 『チタンとアルミニウムと
の合金薄膜結合における金属間化合物の形成とエレクト
ロミグレーション寿命におけるその役割』( D.JAWARA
NI,J.P.STARK,H.KAWASAKI,J.O.OLOWOLAFE,C.
C.LEE,J.KLEIN,AND F.PINTCHOVSKI,“INTERMETAL
LIC COMPOUND FORMATION IN Ti/Al ALLOY THIN FILMCOU
PLES AND ITS ROLE IN ELECTROMIGRATION LIFE TIM
E”,J.ELECTROHEM SOC.,141,302(1994))本願発
明の目的は、上記従来技術における問題点を解決して、
コンタクトホール下部の導電膜の容積を膨張させてアス
ペクト比を減少し、エッチング比率を減少して配線工程
を単純化することを可能とするコンタクトホールのプラ
グ形成方法を提供することである。
に、本願発明のコンタクトホールのプラグ形成方法は、 (1)半導体基板上に金属ケイ化物と、金属と、金属ケ
イ化物とを積層して下部配線膜を形成する工程と、 (2)上記下部配線膜上に絶縁膜を形成し、上記絶縁膜
の上記下部配線膜に対応する部位にコンタクトホールを
形成する工程と、 (3)熱処理を施して、上記下部配線膜の合金反応と容
積膨張とにより、コンタクトホールの内部にプラグを形
成する工程と、を含んでなることを特徴とする。
o、Cr、Mo、Ta、Ti、Wから選んで用いること
を特徴とする。
てアルミニウムを用いることを特徴とする。
は、急速熱処理であって、該急速熱処理は、温度300
〜600℃において、1分間以内の時間施すことを特徴
とする。
温度、約30秒間の条件で施すことを特徴とする。
プラグを形成した後、絶縁膜上と上記コンタクトホール
上と上記プラグ上とに上部配線膜を形成することを特徴
とする。
コンタクトホールのプラグ形成方法は、半導体基板上に
形成した第1の導電膜と上記第1の導電膜上に形成した
第2の導電膜とからなる下部配線膜を形成する工程と、
上記下部配線膜上に絶縁膜を形成し、上記絶縁膜の上記
下部配線膜に対応する部位にコンタクトホールを形成す
る工程と、上記絶縁膜上と上記コンタクトホール内とに
第3の導電膜を形成する工程と、熱処理を施して、上記
第2の導電膜と上記第3の導電膜とを反応させて、容積
膨張して上記コンタクトホールの内部を埋める合金を形
成することによって、上記コンタクトホールの内部にプ
ラグを形成する工程と、上記第3の導電膜上と上記プラ
グの上に第4の導電膜を形成する工程と、を含んでなる
ことを特徴とする。
実施の形態1の製造工程部分断面図である。本発明の実
施の形態1は、コンタクトホールの直径が大きく、高さ
が小さい場合(アスペクト比が小さい場合)に適用可能
である。
板41上に酸化シリコン(SiO2)等からなる第1絶
縁膜42を形成し、第1絶縁膜42上に下部配線膜43
を形成する。この下部配線膜43は以下のように形成す
る。すなわち、第1絶縁膜42上にMoSixを約40
0Åの厚さに蒸着し、該MoSix上にアルミニウムを
約5000Åの厚さに蒸着し、該アルミニウム上にMo
Sixを約600Åの厚さに蒸着する。そこで、パタニ
ングを施して、下部配線パターン44を形成する。ここ
に、下部配線パターン44は、MoSix(厚さ約40
0Å)とアルミニウム(厚さ約5000Å)とMoSi
x(厚さ約600Å)とからなり、xの範囲は、x>
2.0である。
コンからなる第2絶縁膜45を第1絶縁膜42と下部配
線パターン44との上に蒸着し、下部配線パターン上の
第2絶縁膜45を選択食刻して、コンタクトホール46
を形成する。
al Annealing)を、温度300〜600℃、時間数秒〜
1分間、望ましくは、温度約400℃、時間約30秒
間、施す。熱処理を施した場合、コンタクトホール46
の下部に露出している下部配線パターン44に合金反応
が生じ、その結果、容積が膨張し、図1(C)に示すよ
うなプラグがコンタクトホール46内に形成される。
に、下部配線膜43の表面からの深さと元素濃度との関
係を示す。このうち、図2(A)は、MoSixを厚さ
約400Å、アルミニウムを厚さ約5000Å、MoS
ixを厚さ約600Å蒸着した直後におけるAl、S
i、O、Moの下部配線膜43の表面からの深さによる
分布を示す。図2(B)は、急速熱処理方式(RTA)
で、温度約400℃で時間約30秒間の熱処理を施した
後における合金化進行状態を示す。この状態では、Mo
−Si−Alの合金が多く発生しており、容積が大きく
膨張していることが分かる。
すX線スペクトル図である。このうち、図3(A)は、
MoSixを厚さ約400Å、アルミニウムを厚さ約5
000Å、MoSixを厚さ約600Å蒸着した直後に
おけるアルミニウム層内の元素スペクトルであるが、こ
こではAlスペクトルのみが存在することが示されてい
る。図3(B)は、急速熱処理方式(RTA)で、温度
約400℃で時間約30秒間の熱処理を施した後におけ
る状態を示す。この状態では、Mo−Si−Al合金が
多く発生しており、MoAl1.3Si0.7が最も多く存在
し、AlとSiとMoSi2とは比較的均一に分布して
いることが示されている。
なわち、アルミニウム層の上下に配置されているケイ化
物(MoSix)層内に存する過量のSi原子がアルミ
ニウムと反応して共晶(eutectic compound)を形成す
る。この際、耐火メタル(refractory metal)がこの反
応に参加して、プラグが形成されると考えられる。
ニウムを蒸着し、パタニングして、上部配線膜47を形
成する。
方法の実施の形態2の製造工程部分断面図である。実施
の形態2は、VLSIにおいて要求される、小さいコン
タクトホールの直径と、深いコンタクトホールの深さ、
すなわち、コンタクトホールのアスペクト比が大である
場合に適用可能である。このケースにおいては、コンタ
クトホールのアスペクト比は、下部配線膜自体の反応に
よって減少される。
法の実施の形態2においては、図4(A)に示すよう
に、半導体基板71上に第1絶縁膜72を形成した後、
下部配線膜79を形成する。この下部配線膜79は、以
下のように形成する。すなわち、MoSi2層73を厚
さ約400Åに形成した後、MoSi2層73の上にア
ルミニウム層74を厚さ約5000Åに形成し、アルミ
ニウム層74の上に再度MoSix層75を厚さ約60
0Åに程形成する。ここに、x>2.0である。
線膜79の上に酸化シリコン等からなる第2絶縁膜76
を形成し、第2絶縁膜76を選択食刻してコンタクトホ
ール77を形成する。
処理方式(RTA)で、温度約400℃で時間約30秒
間の熱処理を施す。この際、下部配線膜自体の反応によ
り、コンタクトホール77部位において、合金反応(M
oAlSi)と容積膨張とが生じ、その結果、コンタク
トホールの深さが小さくなり、アスペクト比が減少す
る。
方法と同様な方法で、アルミニウムを冷熱蒸着方式(co
ld-hot deposition method)により蒸着して、上部配線
膜78を形成する。
方法の実施の形態3の製造工程部分断面図である。実施
の形態3は、コンタクトホールの直径が小で、コンタク
トホールの深さが大である場合に適用可能である。
部配線膜との反応により合金が形成される。その結果、
コンタクトホールのアスペクト比が減少し、プラグが形
成される。
わち、図6(A)に示すように、先ず、半導体基板81
の上に酸化シリコン等からなる第1絶縁膜82を形成
し、第1絶縁膜82の上に下部配線膜91を形成する。
この下部配線膜91は、チタン層83を厚さ約500Å
に蒸着し、チタン層83の上にアルミニウム層84を厚
さ約5000Åに蒸着し、アルミニウム層84の上に窒
化チタン層85を厚さ約500Åに蒸着し、窒化チタン
層85の上にチタン層86を厚さ約500Åに蒸着して
形成する。(ここに、チタン層83とアルミニウム層8
4と窒化チタン層85とからなる層は、請求項7におけ
る第1の導電膜に相当し、チタン層86からなる層は請
求項7における第2の導電膜に相当する。)次いで、図
6(B)に示すように、下部配線膜91の上に第2絶縁
膜87を形成し、第2絶縁膜87を選択食刻してコンタ
クトホール92を形成する。
ニウム層88(請求項7における第3の導電膜に相当す
る。)を第2絶縁膜87の上とコンタクトホール92の
内面とに、厚さ約1000Åに形成する。
処理方式(RTA)で、温度約400℃で時間約30秒
間の熱処理を施す。この際、コンタクトホール92の下
部において、TiAl3層89が形成され、容積膨張が
生じる。その結果、コンタクトホール92の下部が充填
され、アスペクト比が減少する。
℃以上の高温でアルミニウムを形成して、上部配線膜9
0(請求項7における第4の導電膜に相当する。)を形
成する。この際、アルミニウムの流動が生じて、コンタ
クトホールが充分に充填され、下部配線膜と上部配線膜
とを接続するプラグが形成される。
ルのプラグ形成方法の実施においては、アルミニウムと
合金反応を起こす金属を使用する。アルミニウムと合金
反応を起こす金属としては、Co、Cr、Mo、Ta、
Ti、W等から1または1以上の金属を選ぶとよい。
グ形成方法によれば、コンタクトホールのアスペクト比
が大きい場合にも、下部配線膜自体の合金反応により、
コンタクトホールのアスペクト比を減少させ得るので、
VLSIに要求されるようなアスペクト比の大きいコン
タクトホールの場合にもコンタクトホールを確実に充填
してプラグを形成することが可能となり、またエッチン
グ比率を減少して配線工程を単純化することが可能とな
るという効果がある。
実施の形態1の製造工程部分断面図である。
度との関係を示すグラフである。
トル図である。
実施の形態2の製造工程部分断面図である。
実施の形態2の製造工程部分断面図である。
実施の形態3の製造工程部分断面図である。
実施の形態3の製造工程部分断面図である。
1例の製造工程部分断面図である。
1例の製造工程部分断面図である。
第2例の製造工程部分断面図である。
第2例の製造工程部分断面図である。
おける問題点を説明するための部分断面図である。
1絶縁膜、43、79、91…下部配線膜、44…下部
配線パターン、45、76、87…第2絶縁膜、46、
77、92…コンタクトホール、47、78、90…上
部配線膜、73…MoSi2層、74、84、88…ア
ルミニウム層、75…MoSix層、83、86…チタ
ン層、85…窒化チタン層、89…TiAl3層
Claims (7)
- 【請求項1】(1)半導体基板上に金属ケイ化物と、金
属と、金属ケイ化物とを積層して下部配線膜を形成する
工程と、 (2)上記下部配線膜上に絶縁膜を形成し、上記絶縁膜
の上記下部配線膜に対応する部位にコンタクトホールを
形成する工程と、 (3)熱処理を施して、上記下部配線膜の合金反応と容
積膨張とにより、コンタクトホールの内部にプラグを形
成する工程と、 を含んでなることを特徴とするコンタクトホールのプラ
グ形成方法。 - 【請求項2】請求項1に記載のコンタクトホールのプラ
グ形成方法において、上記金属ケイ化物の金属は、C
o、Cr、Mo、Ta、Ti、Wから選んで用いること
を特徴とするコンタクトホールのプラグ形成方法。 - 【請求項3】請求項1に記載のコンタクトホールのプラ
グ形成方法において、上記下部配線膜の金属としてアル
ミニウムを用いることを特徴とするコンタクトホールの
プラグ形成方法。 - 【請求項4】請求項1に記載のコンタクトホールのプラ
グ形成方法において、上記(3)工程の熱処理は、急速
熱処理であって、該急速熱処理は、温度300〜600
℃において、1分間以内の時間施すことを特徴とするコ
ンタクトホールのプラグ形成方法。 - 【請求項5】請求項4に記載のコンタクトホールのプラ
グ形成方法において、上記熱処理は400℃の温度、3
0秒間の条件で施すことを特徴とするコンタクトホール
のプラグ形成方法。 - 【請求項6】請求項1に記載のコンタクトホールのプラ
グ形成方法において、上記(3)工程を実施してプラグ
を形成した後、絶縁膜上と上記コンタクトホール上と上
記プラグ上とに上部配線膜を形成することを特徴とする
コンタクトホールのプラグ形成方法。 - 【請求項7】半導体基板上に形成した第1の導電膜と上
記第1の導電膜上に形成した第2の導電膜とからなる下
部配線膜を形成する工程と、 上記下部配線膜上に絶縁膜を形成し、上記絶縁膜の上記
下部配線膜に対応する部位にコンタクトホールを形成す
る工程と、 上記絶縁膜上と上記コンタクトホール内とに第3の導電
膜を形成する工程と、 熱処理を施して、上記第2の導電膜と上記第3の導電膜
とを反応させて、容積膨張して上記コンタクトホールの
内部を埋める合金を形成することによって、上記コンタ
クトホールの内部にプラグを形成する工程と、 上記第3の導電膜上と上記プラグの上に第4の導電膜を
形成する工程と、 を含んでなることを特徴とするコンタクトホールのプラ
グ形成方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1995-8455 | 1995-04-12 | ||
KR1019950008455A KR0165813B1 (ko) | 1995-04-12 | 1995-04-12 | 접속홀의 플러그 형성 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08288392A JPH08288392A (ja) | 1996-11-01 |
JP2845788B2 true JP2845788B2 (ja) | 1999-01-13 |
Family
ID=19411962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7337095A Expired - Fee Related JP2845788B2 (ja) | 1995-04-12 | 1995-12-25 | コンタクトホールのプラグ形成方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5824597A (ja) |
JP (1) | JP2845788B2 (ja) |
KR (1) | KR0165813B1 (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7943505B2 (en) * | 1997-03-14 | 2011-05-17 | Micron Technology, Inc. | Advanced VLSI metallization |
US6656834B1 (en) * | 2001-06-20 | 2003-12-02 | Advanced Micro Devices, Inc. | Method of selectively alloying interconnect regions by deposition process |
US6977437B2 (en) * | 2003-03-11 | 2005-12-20 | Texas Instruments Incorporated | Method for forming a void free via |
KR100573897B1 (ko) * | 2003-12-30 | 2006-04-26 | 동부일렉트로닉스 주식회사 | 반도체 제조 방법 |
US20060099800A1 (en) * | 2004-11-09 | 2006-05-11 | Chintamani Palsule | Method for fabricating low leakage interconnect layers in integrated circuits |
KR100711920B1 (ko) * | 2005-12-28 | 2007-04-27 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속 배선 및 그의 형성 방법 |
US7804148B2 (en) * | 2006-02-16 | 2010-09-28 | International Business Machines Corporation | Opto-thermal mask including aligned thermal dissipative layer, reflective layer and transparent capping layer |
TWI729457B (zh) | 2016-06-14 | 2021-06-01 | 美商應用材料股份有限公司 | 金屬及含金屬化合物之氧化體積膨脹 |
TWI719262B (zh) | 2016-11-03 | 2021-02-21 | 美商應用材料股份有限公司 | 用於圖案化之薄膜的沉積與處理 |
EP3539154A4 (en) | 2016-11-08 | 2020-06-03 | Applied Materials, Inc. | GEOMETRIC CONTROL OF PRESSURE COLUMNS FOR SAMPLE APPLICATIONS |
WO2018156710A1 (en) | 2017-02-22 | 2018-08-30 | Applied Materials, Inc. | Critical dimension control for self-aligned contact patterning |
US10636659B2 (en) | 2017-04-25 | 2020-04-28 | Applied Materials, Inc. | Selective deposition for simplified process flow of pillar formation |
US10840186B2 (en) | 2017-06-10 | 2020-11-17 | Applied Materials, Inc. | Methods of forming self-aligned vias and air gaps |
TW201906035A (zh) | 2017-06-24 | 2019-02-01 | 美商微材料有限責任公司 | 生產完全自我對準的介層窗及觸點之方法 |
US10573555B2 (en) | 2017-08-31 | 2020-02-25 | Micromaterials Llc | Methods of producing self-aligned grown via |
US10510602B2 (en) | 2017-08-31 | 2019-12-17 | Mirocmaterials LLC | Methods of producing self-aligned vias |
US10600688B2 (en) | 2017-09-06 | 2020-03-24 | Micromaterials Llc | Methods of producing self-aligned vias |
TWI723282B (zh) * | 2017-09-16 | 2021-04-01 | 美商應用材料股份有限公司 | 藉由矽化法之含金屬薄膜體積膨脹 |
JP2019106538A (ja) | 2017-12-07 | 2019-06-27 | マイクロマテリアルズ エルエルシー | 制御可能な金属およびバリアライナー凹部のための方法 |
EP3499557A1 (en) | 2017-12-15 | 2019-06-19 | Micromaterials LLC | Selectively etched self-aligned via processes |
TW201939628A (zh) | 2018-03-02 | 2019-10-01 | 美商微材料有限責任公司 | 移除金屬氧化物的方法 |
TW202002219A (zh) | 2018-05-08 | 2020-01-01 | 美商微材料有限責任公司 | 用來產生高的深寬比的完全自對準的通孔的選擇性移除過程 |
TW202011547A (zh) | 2018-05-16 | 2020-03-16 | 美商微材料有限責任公司 | 用於產生完全自對準的通孔的方法 |
US10699953B2 (en) | 2018-06-08 | 2020-06-30 | Micromaterials Llc | Method for creating a fully self-aligned via |
US11164938B2 (en) | 2019-03-26 | 2021-11-02 | Micromaterials Llc | DRAM capacitor module |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61218144A (ja) * | 1985-03-25 | 1986-09-27 | Hitachi Ltd | 電極・配線構造 |
US4970176A (en) * | 1989-09-29 | 1990-11-13 | Motorola, Inc. | Multiple step metallization process |
US5272101A (en) * | 1990-04-12 | 1993-12-21 | Actel Corporation | Electrically programmable antifuse and fabrication processes |
JP2660359B2 (ja) * | 1991-01-30 | 1997-10-08 | 三菱電機株式会社 | 半導体装置 |
DE4200809C2 (de) * | 1991-03-20 | 1996-12-12 | Samsung Electronics Co Ltd | Verfahren zur Bildung einer metallischen Verdrahtungsschicht in einem Halbleiterbauelement |
JP2921773B2 (ja) * | 1991-04-05 | 1999-07-19 | 三菱電機株式会社 | 半導体装置の配線接続構造およびその製造方法 |
JPH05267471A (ja) * | 1991-04-05 | 1993-10-15 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
KR940003566B1 (ko) * | 1991-04-15 | 1994-04-23 | 삼성전자 주식회사 | 반도체 장치의 다층배선의 형성방법 |
JP2755035B2 (ja) * | 1992-03-28 | 1998-05-20 | ヤマハ株式会社 | 多層配線形成法 |
JP2889430B2 (ja) * | 1992-05-14 | 1999-05-10 | シャープ株式会社 | コンタクト部形成方法 |
KR960010056B1 (ko) * | 1992-12-10 | 1996-07-25 | 삼성전자 주식회사 | 반도체장치 및 그 제조 방법 |
JPH07161813A (ja) * | 1993-12-08 | 1995-06-23 | Nec Corp | 半導体装置の製造方法 |
US5385868A (en) * | 1994-07-05 | 1995-01-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Upward plug process for metal via holes |
-
1995
- 1995-04-12 KR KR1019950008455A patent/KR0165813B1/ko not_active IP Right Cessation
- 1995-12-25 JP JP7337095A patent/JP2845788B2/ja not_active Expired - Fee Related
-
1997
- 1997-09-15 US US08/929,372 patent/US5824597A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR0165813B1 (ko) | 1999-02-01 |
KR960039147A (ko) | 1996-11-21 |
US5824597A (en) | 1998-10-20 |
JPH08288392A (ja) | 1996-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2845788B2 (ja) | コンタクトホールのプラグ形成方法 | |
JP2533414B2 (ja) | 半導体集積回路装置の配線接続構造およびその製造方法 | |
US6787468B2 (en) | Method of fabricating metal lines in a semiconductor device | |
US5759916A (en) | Method for forming a void-free titanium nitride anti-reflective coating(ARC) layer upon an aluminum containing conductor layer | |
JPS63142835A (ja) | 集積半導体回路とその製法 | |
JPH0897209A (ja) | 半導体装置およびその製造方法 | |
US5750439A (en) | Method of making aluminum alloy wiring with less silicon nodule | |
US5851920A (en) | Method of fabrication of metallization system | |
JPH07135188A (ja) | 半導体装置の製造方法 | |
JP3109269B2 (ja) | 半導体装置の製造方法 | |
JP3137719B2 (ja) | 半導体装置の製造方法 | |
JPH07201851A (ja) | 半導体装置の製造方法 | |
JP2850341B2 (ja) | 半導体装置の製造方法 | |
JP3085745B2 (ja) | 半導体装置の製造方法 | |
JP3301466B2 (ja) | 半導体装置の製造方法 | |
JP2001250829A (ja) | 金属配線製造方法 | |
JPH05251566A (ja) | 多層配線構造 | |
KR100252915B1 (ko) | 반도체소자의 배선구조 및 형성방법 | |
JPH05102328A (ja) | 窒化チタン膜の成膜方法および半導体装置の製造方法ならびに半導体装置 | |
JP2002313913A (ja) | コンタクトプラグ構造及びその製造方法 | |
JPS63147346A (ja) | 半導体集積回路装置 | |
JP3187065B2 (ja) | 半導体集積回路装置の製造方法 | |
JPH09246378A (ja) | 半導体集積回路装置およびその製造方法 | |
JP2000183063A (ja) | 半導体装置及びその製造方法 | |
JPH08153794A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071030 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081030 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091030 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091030 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101030 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111030 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111030 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131030 Year of fee payment: 15 |
|
LAPS | Cancellation because of no payment of annual fees |