KR960039147A - 접속홀의 플러그 형성 방법 - Google Patents

접속홀의 플러그 형성 방법 Download PDF

Info

Publication number
KR960039147A
KR960039147A KR1019950008455A KR19950008455A KR960039147A KR 960039147 A KR960039147 A KR 960039147A KR 1019950008455 A KR1019950008455 A KR 1019950008455A KR 19950008455 A KR19950008455 A KR 19950008455A KR 960039147 A KR960039147 A KR 960039147A
Authority
KR
South Korea
Prior art keywords
forming
layer
metal
semiconductor device
heat treatment
Prior art date
Application number
KR1019950008455A
Other languages
English (en)
Other versions
KR0165813B1 (ko
Inventor
홍정의
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019950008455A priority Critical patent/KR0165813B1/ko
Priority to JP7337095A priority patent/JP2845788B2/ja
Publication of KR960039147A publication Critical patent/KR960039147A/ko
Priority to US08/929,372 priority patent/US5824597A/en
Application granted granted Critical
Publication of KR0165813B1 publication Critical patent/KR0165813B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 디바이스에서 제1도전층과 층간절연층에 의하여 절연된 제2도전층을 홀을 통하여 연결하는 플러그 형성 방법이다. 이 방법은 (1) 제1도전층을 메탈실리사이드 MSix-Al-메탈실리사이드 MSix의 삼층구조를 갖도록 형성하는 단계, (2) 층간절연층을 형성하고 이 층간절연층에 홀을 형성하는 단계, (3) 급속열처리를 실시하여 홀부위에서 메탈-Si-Al 합금반응이 일어나게 하여 홀내에 플러그를 형성시키는 단계를 포함하여 이루어진다.
메탈실리사이드 MSix의 메탈 M은 Co, Cr, Mo, Ta, Ti 및 W중에서 하나를 선택하면 된다. 급속열처리는 열처리로(FURNACE)를 이용하거나 RTA 방식을 이용하여 300 내지 600℃로 약 30분(열처리로) 또는 30초(RTA)간 실시한다.내용 없음

Description

접속홀의 플러그 형성 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 일 실시예를 설명하기 위한 홀 부위의 일부단면도, 제5도는 본 발명의 하부전극의 표면에서의 깊이에 대한 원소농도를 나타내는 그래프.

Claims (12)

  1. (1) 기판위에 메탈실리사이드, 메탈, 그리고 메탈실리사이드로 적층된 하부배선층을 형성하는 단계, (2) 하부배선층에 대응하는 영역에 콘택홀을 가진 절연층을 기판위에 형성하는 단계, (3) 열처리를 실시하며, 하부배선층의 합금반응 및 부피팽창에 의해 콘택홀 내부에 플러그를 형성시키는 단계를 포함하는 것이 특징인 반도체소자 배선방법.
  2. 제1항에 있어서, 메탈실리사이드의 메탈은 Co, Cr, Mo, Ta, Ti 및 W 중에서 하나를 선택하여 사용하는 것이 특징인 반도체 소자 배선방법.
  3. 제1항에 있어서, 하부 배선층의 메달을 알루미늄을 사용하는 것이 특징인 반도체 소자 배선방법.
  4. 제1항에 있어서, (3)단계의 열처리는 RTA 방식으로 300 내지 600℃로, 약 수초에서 일분 정도로 실시하는 것이 특징인 반도체소자 배선방법.
  5. 제4항에 있어서, 열처리는, 약 400℃에서 30초간 실시하는 것이 특징인 반도체 소자 배선방법.
  6. 제1항에 있어서, (3)단계의 플러그 형성 공정후에, 상부배선층을 절연층과 콘택홀, 그리고 플러그 위에 형성하는 것이 특징인 반도체 소자 배선방법.
  7. 기판위에 하부배선층을 형성하는 단계, 하부배선층에 대응하는 영역에 콘택홀을 가진 절연층을 기판위에 형성하는 단계, 절연층과 콘택홀에 도전층을 형성하는 단계, 열처리에 의해, 하부배선층과 도전층의 합금반응 및 부피팽창에 의해 콘택홀 내부에 플러그를 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자 배선방법.
  8. 제7항에 있어서, 하부 배선층은 메탈, 메탈나이트라이드, A1, 메탈나이트라이드의 적층구조로 형성되는 것이 특징인 반도체 소자 배선방법.
  9. 제8항에 있어서, 메탈 M은 Co, Cr, Mo, Ta, Ti 및 W 중에서 하나를 선택하여 사용하는 특징인 반도체소자 배선방법.
  10. 제7항에 있어서, 하부배선층의 메탈은 TiN인 것이 특징인 반도체 소자 배선방법.
  11. 제7항에 있어서, 도전층은 알루미늄(Al)인 것이 특징인 반도체 소자 배선방법.
  12. 제7항에 있어서, 도전층위에 상부배선층을 형성하는 것이 특징인 반도체 소자 배선방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950008455A 1995-04-12 1995-04-12 접속홀의 플러그 형성 방법 KR0165813B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950008455A KR0165813B1 (ko) 1995-04-12 1995-04-12 접속홀의 플러그 형성 방법
JP7337095A JP2845788B2 (ja) 1995-04-12 1995-12-25 コンタクトホールのプラグ形成方法
US08/929,372 US5824597A (en) 1995-04-12 1997-09-15 Method of forming contact hole plug

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950008455A KR0165813B1 (ko) 1995-04-12 1995-04-12 접속홀의 플러그 형성 방법

Publications (2)

Publication Number Publication Date
KR960039147A true KR960039147A (ko) 1996-11-21
KR0165813B1 KR0165813B1 (ko) 1999-02-01

Family

ID=19411962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950008455A KR0165813B1 (ko) 1995-04-12 1995-04-12 접속홀의 플러그 형성 방법

Country Status (3)

Country Link
US (1) US5824597A (ko)
JP (1) JP2845788B2 (ko)
KR (1) KR0165813B1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040222525A1 (en) * 1997-03-14 2004-11-11 Rhodes Howard E. Advanced VLSI metallization
US6656834B1 (en) * 2001-06-20 2003-12-02 Advanced Micro Devices, Inc. Method of selectively alloying interconnect regions by deposition process
US6977437B2 (en) * 2003-03-11 2005-12-20 Texas Instruments Incorporated Method for forming a void free via
KR100573897B1 (ko) * 2003-12-30 2006-04-26 동부일렉트로닉스 주식회사 반도체 제조 방법
US20060099800A1 (en) * 2004-11-09 2006-05-11 Chintamani Palsule Method for fabricating low leakage interconnect layers in integrated circuits
KR100711920B1 (ko) * 2005-12-28 2007-04-27 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 및 그의 형성 방법
US7804148B2 (en) * 2006-02-16 2010-09-28 International Business Machines Corporation Opto-thermal mask including aligned thermal dissipative layer, reflective layer and transparent capping layer
TWI680535B (zh) 2016-06-14 2019-12-21 美商應用材料股份有限公司 金屬及含金屬化合物之氧化體積膨脹
TWI719262B (zh) 2016-11-03 2021-02-21 美商應用材料股份有限公司 用於圖案化之薄膜的沉積與處理
EP3539154A4 (en) 2016-11-08 2020-06-03 Applied Materials, Inc. GEOMETRIC CONTROL OF PRESSURE COLUMNS FOR SAMPLE APPLICATIONS
TW201839897A (zh) 2017-02-22 2018-11-01 美商應用材料股份有限公司 自對準接觸圖案化之臨界尺寸控制
US10636659B2 (en) 2017-04-25 2020-04-28 Applied Materials, Inc. Selective deposition for simplified process flow of pillar formation
US10840186B2 (en) 2017-06-10 2020-11-17 Applied Materials, Inc. Methods of forming self-aligned vias and air gaps
TW201906035A (zh) 2017-06-24 2019-02-01 美商微材料有限責任公司 生產完全自我對準的介層窗及觸點之方法
US10573555B2 (en) 2017-08-31 2020-02-25 Micromaterials Llc Methods of producing self-aligned grown via
US10510602B2 (en) 2017-08-31 2019-12-17 Mirocmaterials LLC Methods of producing self-aligned vias
WO2019050735A1 (en) 2017-09-06 2019-03-14 Micromaterials Llc METHODS FOR PRODUCING SELF-ALIGNED INTERCONNECTION HOLES
TWI723282B (zh) * 2017-09-16 2021-04-01 美商應用材料股份有限公司 藉由矽化法之含金屬薄膜體積膨脹
CN110034017A (zh) 2017-12-07 2019-07-19 微材料有限责任公司 用于使金属和阻挡层-衬垫可控凹陷的方法
EP3499557A1 (en) 2017-12-15 2019-06-19 Micromaterials LLC Selectively etched self-aligned via processes
TW201939628A (zh) 2018-03-02 2019-10-01 美商微材料有限責任公司 移除金屬氧化物的方法
US10790191B2 (en) 2018-05-08 2020-09-29 Micromaterials Llc Selective removal process to create high aspect ratio fully self-aligned via
TW202011547A (zh) 2018-05-16 2020-03-16 美商微材料有限責任公司 用於產生完全自對準的通孔的方法
US10699953B2 (en) 2018-06-08 2020-06-30 Micromaterials Llc Method for creating a fully self-aligned via
US11164938B2 (en) 2019-03-26 2021-11-02 Micromaterials Llc DRAM capacitor module

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61218144A (ja) * 1985-03-25 1986-09-27 Hitachi Ltd 電極・配線構造
US4970176A (en) * 1989-09-29 1990-11-13 Motorola, Inc. Multiple step metallization process
US5272101A (en) * 1990-04-12 1993-12-21 Actel Corporation Electrically programmable antifuse and fabrication processes
JP2660359B2 (ja) * 1991-01-30 1997-10-08 三菱電機株式会社 半導体装置
DE4200809C2 (de) * 1991-03-20 1996-12-12 Samsung Electronics Co Ltd Verfahren zur Bildung einer metallischen Verdrahtungsschicht in einem Halbleiterbauelement
JPH05267471A (ja) * 1991-04-05 1993-10-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2921773B2 (ja) * 1991-04-05 1999-07-19 三菱電機株式会社 半導体装置の配線接続構造およびその製造方法
KR940003566B1 (ko) * 1991-04-15 1994-04-23 삼성전자 주식회사 반도체 장치의 다층배선의 형성방법
JP2755035B2 (ja) * 1992-03-28 1998-05-20 ヤマハ株式会社 多層配線形成法
JP2889430B2 (ja) * 1992-05-14 1999-05-10 シャープ株式会社 コンタクト部形成方法
KR960010056B1 (ko) * 1992-12-10 1996-07-25 삼성전자 주식회사 반도체장치 및 그 제조 방법
JPH07161813A (ja) * 1993-12-08 1995-06-23 Nec Corp 半導体装置の製造方法
US5385868A (en) * 1994-07-05 1995-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Upward plug process for metal via holes

Also Published As

Publication number Publication date
US5824597A (en) 1998-10-20
KR0165813B1 (ko) 1999-02-01
JPH08288392A (ja) 1996-11-01
JP2845788B2 (ja) 1999-01-13

Similar Documents

Publication Publication Date Title
KR960039147A (ko) 접속홀의 플러그 형성 방법
KR960039281A (ko) 반도체 장치의 배선 구조 및 그 제조 방법
KR960015742A (ko) 반도체 장치 및 그 제조방법
KR950024268A (ko) 반도체장치의 제조방법
KR950021406A (ko) 멀티 레벨 상호 접속 구조를 가진 반도체 장치
KR970003513A (ko) 반도체 소자의 금속배선 형성방법
KR970030333A (ko) 반도체소자의 도전 배선 콘택 제조방법
KR960043029A (ko) 반도체 소자의 금속 배선 형성방법
KR980005478A (ko) 반도체 소자의 금속배선 형성방법
KR970008347A (ko) 반도체 소자의 금속층 형성방법
KR980005485A (ko) 반도체 소자의 금속배선 형성방법
KR970008490A (ko) 다층배선을 갖는 반도체 장치 및 그 제조방법
KR960026198A (ko) 반도체 소자의 콘택홀 매립방법
KR20030057719A (ko) 반도체 소자의 금속배선 및 그 형성방법
KR930011111A (ko) 티타늄 실리사이드를 이용한 콘택제조방법
KR960002576A (ko) 반도체소자의 금속배선 형성방법
KR970053579A (ko) 반도체 소자의 다층 금속 배선 방법
KR950024265A (ko) 반도체 장치의 금속 콘택부 구조 및 형성방법
KR960002682A (ko) 반도체 소자의 금속 배선 형성방법
KR970053548A (ko) 반도체소자의 적층 비아홀 형성방법
KR970052341A (ko) 반도체소자 제조방법
KR950021104A (ko) 반도체 장치의 금속 배선층 형성방법
KR980005463A (ko) 반도체 소자의 금속 배선 전처리 방법
KR980005519A (ko) 반도체 소자의 금속배선 형성방법
KR970063670A (ko) 반도체 소자의 베리어 금속층 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110825

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee