JPH08153794A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08153794A JPH08153794A JP31781094A JP31781094A JPH08153794A JP H08153794 A JPH08153794 A JP H08153794A JP 31781094 A JP31781094 A JP 31781094A JP 31781094 A JP31781094 A JP 31781094A JP H08153794 A JPH08153794 A JP H08153794A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- hole
- tin
- film
- connection hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 微細化および多層化された配線層間を接続す
るビアホ−ルにおいて、垂直に近いホ−ル形状の形成
と、ホ−ル底部での良好なオ−ミック接続を実現する半
導体装置およびその製造方法を提供する。 【構成】 密着層が上層に形成された第１の配線層上の
接続孔において、接続孔の底部の前記密着層が除去され
ており、接続孔の底面部と側面部には前記密着層と配線
層との合金層が形成され、接続孔は第２の配線層で埋め
込まれていることを特徴とする。
るビアホ−ルにおいて、垂直に近いホ−ル形状の形成
と、ホ−ル底部での良好なオ−ミック接続を実現する半
導体装置およびその製造方法を提供する。 【構成】 密着層が上層に形成された第１の配線層上の
接続孔において、接続孔の底部の前記密着層が除去され
ており、接続孔の底面部と側面部には前記密着層と配線
層との合金層が形成され、接続孔は第２の配線層で埋め
込まれていることを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置および半導体
装置の製造方法に係り、さらに詳しくは半導体装置の積
層配線におけるビアホ−ルの埋込み技術およびそれによ
り製作された半導体装置に関するものである。
装置の製造方法に係り、さらに詳しくは半導体装置の積
層配線におけるビアホ−ルの埋込み技術およびそれによ
り製作された半導体装置に関するものである。
【０００２】
【従来の技術】集積回路等に用いられる半導体装置にお
いては高集積化の要求が大であり、これを実現するため
配線はその微細化とともに多層化が要求されている。そ
れに伴い、配線層間を接続するコンタクトホ−ルおよび
ビアホ−ルの径も必然的に縮小され、配線の信頼性を確
保するためには、かかる微細化されたホ−ルへの導体等
の埋込み技術が、微細化に不可欠な要素技術のひとつと
なってきている。かかる埋込み技術としては、現在まで
に、高温Ａｌ（アルミニウム）スパッタ法、Ａｌリフロ
−法、またはＷ（タングステン）−ＣＶＤ法（Chemical
Vapor Deposition：気相成長法）等が提案されてい
る。
いては高集積化の要求が大であり、これを実現するため
配線はその微細化とともに多層化が要求されている。そ
れに伴い、配線層間を接続するコンタクトホ−ルおよび
ビアホ−ルの径も必然的に縮小され、配線の信頼性を確
保するためには、かかる微細化されたホ−ルへの導体等
の埋込み技術が、微細化に不可欠な要素技術のひとつと
なってきている。かかる埋込み技術としては、現在まで
に、高温Ａｌ（アルミニウム）スパッタ法、Ａｌリフロ
−法、またはＷ（タングステン）−ＣＶＤ法（Chemical
Vapor Deposition：気相成長法）等が提案されてい
る。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
た従来のホ−ルの埋め込み技術には、以下の様な問題点
があった。高温Ａｌスパッタ法は、５００℃以上の高温
でＡｌ系合金をスパッタ成膜し、微細ホ−ルへの埋め込
みと配線用メタル形成を同時に行う方法であり、一方、
Ａｌリフロ−法は、２００℃前後の温度でＡｌ系合金を
スパッタ成膜後、５００℃以上の高温熱処理によりホ−
ルへの埋め込みを行う技術である。いずれの技術も微細
ホ−ルにボイド（空孔）無く埋め込むためには、ホ−ル
の底および側壁部分に、Ａｌの濡れ性を向上させるため
にウエッテイングレイヤ−と呼ばれる層の形成が必要で
あり、通常は、４００℃程度でＡｌと合金を形成するＴ
ｉ（チタン）膜が用いられる。この時形成される合金
は、Ａｌ3Ｔｉであり、これがＡｌの濡れ性を向上させ
るとともに、エレクトロマイグレ−ション（以下ＥＭと
呼ぶ）の改善に寄与すると考えられている（電子通信学
会技法ＳＤＭ９３−５２（以下引用例１とする）参
照）。
た従来のホ−ルの埋め込み技術には、以下の様な問題点
があった。高温Ａｌスパッタ法は、５００℃以上の高温
でＡｌ系合金をスパッタ成膜し、微細ホ−ルへの埋め込
みと配線用メタル形成を同時に行う方法であり、一方、
Ａｌリフロ−法は、２００℃前後の温度でＡｌ系合金を
スパッタ成膜後、５００℃以上の高温熱処理によりホ−
ルへの埋め込みを行う技術である。いずれの技術も微細
ホ−ルにボイド（空孔）無く埋め込むためには、ホ−ル
の底および側壁部分に、Ａｌの濡れ性を向上させるため
にウエッテイングレイヤ−と呼ばれる層の形成が必要で
あり、通常は、４００℃程度でＡｌと合金を形成するＴ
ｉ（チタン）膜が用いられる。この時形成される合金
は、Ａｌ3Ｔｉであり、これがＡｌの濡れ性を向上させ
るとともに、エレクトロマイグレ−ション（以下ＥＭと
呼ぶ）の改善に寄与すると考えられている（電子通信学
会技法ＳＤＭ９３−５２（以下引用例１とする）参
照）。
【０００４】一方、Ｗ−ＣＶＤ法は、ＷＦ6ガスをＨ2で
還元しＷを成長させる技術であるが、層間絶縁膜のＳｉ
Ｏ2膜との密着性を確保するために密着層としてＴｉＮ
膜の形成が必要である。また、エッチングによる開孔後
のホ−ル底部分には残留物が存在し、さらに開孔部にＡ
ｌが露出している場合にはＡｌの酸化物が形成されるた
め、ホ−ル抵抗を低減するためにはかかる残留物および
酸化物の除去が必要である。
還元しＷを成長させる技術であるが、層間絶縁膜のＳｉ
Ｏ2膜との密着性を確保するために密着層としてＴｉＮ
膜の形成が必要である。また、エッチングによる開孔後
のホ−ル底部分には残留物が存在し、さらに開孔部にＡ
ｌが露出している場合にはＡｌの酸化物が形成されるた
め、ホ−ル抵抗を低減するためにはかかる残留物および
酸化物の除去が必要である。
【０００５】通常のプロセスでは、かかる残留物および
酸化物の除去のため、前記のＴｉ膜またはＴｉＮ膜の形
成前にＡｒ（アルゴン）によるスパッタエッチング処理
が行われているが、ホ−ル径が小さい程、強いパワ−で
かつ長い処理時間で行う必要があるため、その結果、ホ
−ルがテ−パ−状に変化し、ホ−ル径が広がってしまう
問題点がある（ＳＥＭＩテクノロジ−シンポジウム９３
予稿集Ｐ８７〜９５（以下引用例２とする）参照）。高
温Ａｌスパッタ法、Ａｌリフロ−法による埋め込みの場
合にはテ−パ−状のホ−ルが望ましいが、Ｗ−ＣＶＤ法
による埋め込みにおいては信頼性の確保のため、垂直に
近いホ−ル形状が望ましいため、かかる問題点はより顕
著である。
酸化物の除去のため、前記のＴｉ膜またはＴｉＮ膜の形
成前にＡｒ（アルゴン）によるスパッタエッチング処理
が行われているが、ホ−ル径が小さい程、強いパワ−で
かつ長い処理時間で行う必要があるため、その結果、ホ
−ルがテ−パ−状に変化し、ホ−ル径が広がってしまう
問題点がある（ＳＥＭＩテクノロジ−シンポジウム９３
予稿集Ｐ８７〜９５（以下引用例２とする）参照）。高
温Ａｌスパッタ法、Ａｌリフロ−法による埋め込みの場
合にはテ−パ−状のホ−ルが望ましいが、Ｗ−ＣＶＤ法
による埋め込みにおいては信頼性の確保のため、垂直に
近いホ−ル形状が望ましいため、かかる問題点はより顕
著である。
【０００６】また、コンタクトホ−ルの形成において
は、Ｔｉ膜のＮ2中熱処理によるＴｉのシリサイド化反
応でホ−ル底部分の残留物、酸化物が還元される効果を
利用して、オ−ミックコンタクトを得ており（ＳＤＭテ
クノロジ−シンポジウム９３予稿集Ｐ）、高温Ａｌスパ
ッタ法、Ａｌリフロ−法におけるＴｉもまた、Ａｌと反
応して合金化する際にホ−ル底部の残留物を還元してホ
−ル抵抗を低減させる作用があると言われている。かか
る作用はホ−ル底部分にＡｌが露出し、Ｔｉを直接Ａｌ
上に形成する場合に限られている。
は、Ｔｉ膜のＮ2中熱処理によるＴｉのシリサイド化反
応でホ−ル底部分の残留物、酸化物が還元される効果を
利用して、オ−ミックコンタクトを得ており（ＳＤＭテ
クノロジ−シンポジウム９３予稿集Ｐ）、高温Ａｌスパ
ッタ法、Ａｌリフロ−法におけるＴｉもまた、Ａｌと反
応して合金化する際にホ−ル底部の残留物を還元してホ
−ル抵抗を低減させる作用があると言われている。かか
る作用はホ−ル底部分にＡｌが露出し、Ｔｉを直接Ａｌ
上に形成する場合に限られている。
【０００７】ところが、配線メタル幅の微細化により、
０．５ｕｍ以下の配線の解像には配線メタル上の反射防
止膜の形成が不可欠であり、かかる反射防止膜として配
線のＥＭ（エレクトロマイグレ−ション）耐性向上と整
合性のあるＴｉＮ膜を用いることが多いため、ＴｉＮ膜
を反射防止膜として形成した構成の配線では、その上に
開孔されるホ−ルの底部にＴｉＮ膜が露出し、ＴｉとＡ
ｌが直接接することがないため、上述のホ−ル底部の残
留物還元効果は期待できないという問題点もある。
０．５ｕｍ以下の配線の解像には配線メタル上の反射防
止膜の形成が不可欠であり、かかる反射防止膜として配
線のＥＭ（エレクトロマイグレ−ション）耐性向上と整
合性のあるＴｉＮ膜を用いることが多いため、ＴｉＮ膜
を反射防止膜として形成した構成の配線では、その上に
開孔されるホ−ルの底部にＴｉＮ膜が露出し、ＴｉとＡ
ｌが直接接することがないため、上述のホ−ル底部の残
留物還元効果は期待できないという問題点もある。
【０００８】高温Ａｌスパッタ法、Ａｌリフロ−法で歩
留まり良く埋め込めるホ−ルサイズは０．５ｕｍ程度が
限界で、埋め込み材料がＡｌであるため、ホ−ル部分の
ＥＭ耐性の点でも問題がある。そのため、０．３５ｕｍ
前後のいわゆるサブハ−フミクロン世代以降のホ−ル埋
め込みでは、Ｗ−ＣＶＤ法、Ｃｕ−ＣＶＤ法が主流にな
ると考えられているため、上述の問題点はより深刻にな
ると予想される。
留まり良く埋め込めるホ−ルサイズは０．５ｕｍ程度が
限界で、埋め込み材料がＡｌであるため、ホ−ル部分の
ＥＭ耐性の点でも問題がある。そのため、０．３５ｕｍ
前後のいわゆるサブハ−フミクロン世代以降のホ−ル埋
め込みでは、Ｗ−ＣＶＤ法、Ｃｕ−ＣＶＤ法が主流にな
ると考えられているため、上述の問題点はより深刻にな
ると予想される。
【０００９】具体的には、Ｗ−ＣＶＤ法による埋め込み
を行った０．５ｕｍ径のビアホ−ルにおいて、１オ−ム
程度のホ−ル抵抗を合金化による還元作用なしで安定に
得るためには、ＳｉＯ2膜換算で１５０Å程度のスパッ
タエッチングが必要であるが、この条件では、ホ−ル上
端の開孔部が図１（ｂ）に示すように大きく削れてしま
い、この形状のままブランケットＷ−ＣＶＤ成膜とエッ
チバックを行うと図１（ｄ）に示すような埋め込み形状
が得られ、ホ−ルの上に形成するメタルのカバレッジが
劣化することになるという問題点があった。
を行った０．５ｕｍ径のビアホ−ルにおいて、１オ−ム
程度のホ−ル抵抗を合金化による還元作用なしで安定に
得るためには、ＳｉＯ2膜換算で１５０Å程度のスパッ
タエッチングが必要であるが、この条件では、ホ−ル上
端の開孔部が図１（ｂ）に示すように大きく削れてしま
い、この形状のままブランケットＷ−ＣＶＤ成膜とエッ
チバックを行うと図１（ｄ）に示すような埋め込み形状
が得られ、ホ−ルの上に形成するメタルのカバレッジが
劣化することになるという問題点があった。
【００１０】以上のように、半導体装置の微細化に伴う
信頼性の高い微細なホ−ルを得るためには、垂直に近い
ホ−ル形状の形成とホ−ル底部の残留物除去が必要だ
が、従来の半導体装置の製造方法ではその実現が困難で
あり、特にＴｉＮ膜を反射防止膜として形成した構成の
配線上に開孔されるホ−ルを、Ｗ−ＣＶＤ法により埋め
込む場合にその対策が不可欠となる。
信頼性の高い微細なホ−ルを得るためには、垂直に近い
ホ−ル形状の形成とホ−ル底部の残留物除去が必要だ
が、従来の半導体装置の製造方法ではその実現が困難で
あり、特にＴｉＮ膜を反射防止膜として形成した構成の
配線上に開孔されるホ−ルを、Ｗ−ＣＶＤ法により埋め
込む場合にその対策が不可欠となる。
【００１１】本発明は、上記の課題を解決するためにな
されたものであり、微細化および多層化された配線層間
を接続するビアホ−ルにおいて、垂直に近いホ−ル形状
の形成と、ホ−ル底部での良好なオ−ミック接続を実現
する半導体装置およびその製造方法を提供することを目
的とする。ひいては本発明は、高集積を実現する半導体
装置およびそのの製造方法を提供することを目的とす
る。
されたものであり、微細化および多層化された配線層間
を接続するビアホ−ルにおいて、垂直に近いホ−ル形状
の形成と、ホ−ル底部での良好なオ−ミック接続を実現
する半導体装置およびその製造方法を提供することを目
的とする。ひいては本発明は、高集積を実現する半導体
装置およびそのの製造方法を提供することを目的とす
る。
【００１２】
【課題を解決するための手段】上述した課題を解決する
ために、主たる本発明である半導体装置は、密着層が上
層に形成された第１の配線層上の接続孔において、接続
孔の底面部の前記密着層が除去され、接続孔の底面部と
側面部には前記密着層と配線層との合金層が形成されて
おり、接続孔は第２の配線層で埋め込まれていることを
特徴とする。
ために、主たる本発明である半導体装置は、密着層が上
層に形成された第１の配線層上の接続孔において、接続
孔の底面部の前記密着層が除去され、接続孔の底面部と
側面部には前記密着層と配線層との合金層が形成されて
おり、接続孔は第２の配線層で埋め込まれていることを
特徴とする。
【００１３】具体的には、前記密着層は、ＴｉＮ層であ
り、前記接続孔の底面部と側面部に形成されている合金
層はＡｌ−Ｔｉ合金層であって、第２の配線層はＡｌ系
合金であることを特徴とする。
り、前記接続孔の底面部と側面部に形成されている合金
層はＡｌ−Ｔｉ合金層であって、第２の配線層はＡｌ系
合金であることを特徴とする。
【００１４】また、他の本発明である半導体装置は、Ｔ
ｉＮ層が上層に形成されたＡｌ系配線層上の接続孔にお
いて、接続孔の底面部の前記ＴｉＮ層が除去され、接続
孔の底面部にはＡｌ−Ｔｉ合金層、側面部にはＴｉ層が
形成されており、接続孔はＷで埋め込まれていることを
特徴とする。
ｉＮ層が上層に形成されたＡｌ系配線層上の接続孔にお
いて、接続孔の底面部の前記ＴｉＮ層が除去され、接続
孔の底面部にはＡｌ−Ｔｉ合金層、側面部にはＴｉ層が
形成されており、接続孔はＷで埋め込まれていることを
特徴とする。
【００１５】さらに、他の本発明である半導体装置は、
ＴｉＮ層が上層に形成されたＡｌ系配線層上の接続孔に
おいて、接続孔の底面部には前記ＴｉＮ層とＡｌ−Ｔｉ
合金層の積層が形成され、前記接続孔の側面部にはＴｉ
Ｎ層とＴｉ層の積層が形成されており、接続孔はＷで埋
め込まれていることを特徴とする。
ＴｉＮ層が上層に形成されたＡｌ系配線層上の接続孔に
おいて、接続孔の底面部には前記ＴｉＮ層とＡｌ−Ｔｉ
合金層の積層が形成され、前記接続孔の側面部にはＴｉ
Ｎ層とＴｉ層の積層が形成されており、接続孔はＷで埋
め込まれていることを特徴とする。
【００１６】加えて、他の本発明である半導体装置は、
ＴｉＮ層が上層に形成されたＡｌ系配線層上の接続孔に
おいて、接続孔の底面部および前記配線層の上面にはＴ
ｉＮ層とＡｌ−Ｔｉ合金層の積層が形成され、接続孔の
側面部にはＴｉＮ層とＴｉ層の積層が形成され、接続孔
はＷで埋め込まれていることを特徴とする。
ＴｉＮ層が上層に形成されたＡｌ系配線層上の接続孔に
おいて、接続孔の底面部および前記配線層の上面にはＴ
ｉＮ層とＡｌ−Ｔｉ合金層の積層が形成され、接続孔の
側面部にはＴｉＮ層とＴｉ層の積層が形成され、接続孔
はＷで埋め込まれていることを特徴とする。
【００１７】
【作用】この発明によれば、以上のような半導体装置と
したので、ＴｉＮ膜を反射防止膜として形成した配線メ
タルの接続孔（ビアホ−ル）における開孔部分のみＴｉ
Ｎ／Ｔｉ膜を除去してＡｌを露出させてから、その部分
にＴｉ膜またはＴｉＮ／Ｔｉ膜の積層膜を形成するた
め、熱処理により起こるＡｌ−Ｔｉ合金化反応によりホ
−ル底部の残留物、酸化物を還元し、良好なオ−ミック
コンタクトを得ることができる。
したので、ＴｉＮ膜を反射防止膜として形成した配線メ
タルの接続孔（ビアホ−ル）における開孔部分のみＴｉ
Ｎ／Ｔｉ膜を除去してＡｌを露出させてから、その部分
にＴｉ膜またはＴｉＮ／Ｔｉ膜の積層膜を形成するた
め、熱処理により起こるＡｌ−Ｔｉ合金化反応によりホ
−ル底部の残留物、酸化物を還元し、良好なオ−ミック
コンタクトを得ることができる。
【００１８】さらにこの発明によれば、前述の合金化に
よる還元作用とスパッタエッチング自体による残留物除
去効果をバランス良く併用することが効果的であり、垂
直に近い形状を保ったままで信頼性の高い微細な低抵抗
ビアホ−ルを得ることが可能になる。詳しくは、以下実
施例を用いて説明する。
よる還元作用とスパッタエッチング自体による残留物除
去効果をバランス良く併用することが効果的であり、垂
直に近い形状を保ったままで信頼性の高い微細な低抵抗
ビアホ−ルを得ることが可能になる。詳しくは、以下実
施例を用いて説明する。
【００１９】
＜実施例１＞以下、本発明を好適な一実施例を図２を用
いて説明する。図２（ａ）乃至（ｆ）は、本発明である
半導体装置の製造方法の工程を示したものである。 （１）半導体基板１０１上に、ＴｉＮ５００Å／ＡｌＳ
ｉＣｕ５０００Åの積層膜１０２を基板温度２５０℃で
スパッタ法により成膜し、かかるＴｉＮを反射防止膜と
してリソグラフイ−を行った後、ＢＣｌ3、Ｃｌ2ガスを
用いたＲＩＥ（Reactive Ion Etching：反応性イオンエ
ッチング）法により配線メタルをパタ−ニングする（図
２(ａ)）。
いて説明する。図２（ａ）乃至（ｆ）は、本発明である
半導体装置の製造方法の工程を示したものである。 （１）半導体基板１０１上に、ＴｉＮ５００Å／ＡｌＳ
ｉＣｕ５０００Åの積層膜１０２を基板温度２５０℃で
スパッタ法により成膜し、かかるＴｉＮを反射防止膜と
してリソグラフイ−を行った後、ＢＣｌ3、Ｃｌ2ガスを
用いたＲＩＥ（Reactive Ion Etching：反応性イオンエ
ッチング）法により配線メタルをパタ−ニングする（図
２(ａ)）。
【００２０】（２）続いて、ＳｉＨ4ガスを原料とする
ＰＥＣＶＤ法により層間絶縁膜（ＳｉＯ2）１０３を形
成する（同図(ｂ)）。
ＰＥＣＶＤ法により層間絶縁膜（ＳｉＯ2）１０３を形
成する（同図(ｂ)）。
【００２１】（３）リソグラフイ−後、ＣＨＦ3、Ｃ
Ｆ4、Ａｒガスを用いたＲＩＥ法によりビアホ−ル１０
４を開孔する。さらにガスをＣＨＦ3、Ｏ2に変えて、ホ
−ル底部のＴｉＮ膜を除去する（同図(ｃ)）。
Ｆ4、Ａｒガスを用いたＲＩＥ法によりビアホ−ル１０
４を開孔する。さらにガスをＣＨＦ3、Ｏ2に変えて、ホ
−ル底部のＴｉＮ膜を除去する（同図(ｃ)）。
【００２２】（４）前処理としてＲＦスパッタエッチン
グを行った後、Ｗのウエッテイングレイヤ−のＴｉ膜１
０５を８００Å基板温度２５０℃でスパッタ法により成
膜する（同図(ｄ)）。
グを行った後、Ｗのウエッテイングレイヤ−のＴｉ膜１
０５を８００Å基板温度２５０℃でスパッタ法により成
膜する（同図(ｄ)）。
【００２３】（５）ＡｌＳｉＣｕ層１０６を５０００
Å、基板温度５５０℃でスパッタ法により成膜する（同
図(ｅ)）。このときこのプロセスでは、ＡｌＳｉＣｕと
Ｔｉの合金化反応によりＡｌＳｉＣｕの流動が促進さ
れ、ビアホ−ルにボイド無くＡｌＳｉＣｕが埋め込まれ
る。結果的に、ビアホ−ルの底面部と側壁部にはＡｌ−
Ｔｉ合金層１０７が形成される。
Å、基板温度５５０℃でスパッタ法により成膜する（同
図(ｅ)）。このときこのプロセスでは、ＡｌＳｉＣｕと
Ｔｉの合金化反応によりＡｌＳｉＣｕの流動が促進さ
れ、ビアホ−ルにボイド無くＡｌＳｉＣｕが埋め込まれ
る。結果的に、ビアホ−ルの底面部と側壁部にはＡｌ−
Ｔｉ合金層１０７が形成される。
【００２４】（６）ＴｉＮ層１０８を５００Å、基板温
度２５０℃でスパッタ法により成膜する。さらにＴｉＮ
膜を反射防止膜としてリソグラフイ−を行った後、ＢＣ
ｌ3、Ｃｌ2ガスを用いたＲＩＥ法により配線メタルをパ
タ−ニングする（同図(ｆ)）。ここで、（４）から
（６）の工程は、マルチチャンバ−装置を使って連続成
膜し、真空を破らずに行うことが望ましい。
度２５０℃でスパッタ法により成膜する。さらにＴｉＮ
膜を反射防止膜としてリソグラフイ−を行った後、ＢＣ
ｌ3、Ｃｌ2ガスを用いたＲＩＥ法により配線メタルをパ
タ−ニングする（同図(ｆ)）。ここで、（４）から
（６）の工程は、マルチチャンバ−装置を使って連続成
膜し、真空を破らずに行うことが望ましい。
【００２５】（７）配線メタルの信頼性を向上させるた
めシンタ−処理（４２０℃、２０分、Ｎ2雰囲気）を行
う。
めシンタ−処理（４２０℃、２０分、Ｎ2雰囲気）を行
う。
【００２６】＜実施例２＞以下、本発明を好適な第２の
実施例を図３を用いて説明する。図３（ａ）乃至（ｇ）
は、本発明である半導体装置の製造方法の工程を示した
ものである。 （１）実施例１（１）乃至（４）と同様の方法の工程を
行う（図３(ａ)乃至（ｄ））。
実施例を図３を用いて説明する。図３（ａ）乃至（ｇ）
は、本発明である半導体装置の製造方法の工程を示した
ものである。 （１）実施例１（１）乃至（４）と同様の方法の工程を
行う（図３(ａ)乃至（ｄ））。
【００２７】（２）ＷＦ6ガスを原料とする熱ＣＶＤ法
により、８０００ÅのＷ膜２０１を形成した後、Ｓ
Ｆ6、Ａｒガスを用いたＲＩＥ法によりビアホ−ル以外
のＷ膜が無くなるまでエッチバックを行う。（同図
(ｅ)）。このときこのプロセスでは、Ｗ成膜時の基板温
度が４５０℃程度であるため、Ａｌ合金とＴｉが直接接
しているビアホ−ル底面部にはＡｌ−Ｔｉ合金層２０２
が形成される。
により、８０００ÅのＷ膜２０１を形成した後、Ｓ
Ｆ6、Ａｒガスを用いたＲＩＥ法によりビアホ−ル以外
のＷ膜が無くなるまでエッチバックを行う。（同図
(ｅ)）。このときこのプロセスでは、Ｗ成膜時の基板温
度が４５０℃程度であるため、Ａｌ合金とＴｉが直接接
しているビアホ−ル底面部にはＡｌ−Ｔｉ合金層２０２
が形成される。
【００２８】（３）ＴｉＮ５００Å／ＡｌＳｉＣｕ５０
００Åの積層膜２０３を２５０℃でスパッタ法により成
膜する（同図（ｆ)）。 （４）ＴｉＮ膜２０４を反射防止膜としてリソグラフイ
−を行った後、ＢＣｌ3、Ｃｌ2ガスを用いたＲＩＥ法に
より配線メタルをパタ−ニングする（同図(ｇ)）。
００Åの積層膜２０３を２５０℃でスパッタ法により成
膜する（同図（ｆ)）。 （４）ＴｉＮ膜２０４を反射防止膜としてリソグラフイ
−を行った後、ＢＣｌ3、Ｃｌ2ガスを用いたＲＩＥ法に
より配線メタルをパタ−ニングする（同図(ｇ)）。
【００２９】（５）配線メタルの信頼性を向上させるた
めシンタ−処理（４２０℃、２０分、Ｎ2雰囲気）を行
う。
めシンタ−処理（４２０℃、２０分、Ｎ2雰囲気）を行
う。
【００３０】＜実施例３＞以下、本発明を好適な第３の
実施例を図４を用いて説明する。図４（ａ）乃至（ｆ）
は、本発明である半導体装置の製造方法の工程を示した
ものである。 （１）実施例１（１）乃至（３）と同様の方法の工程を
行う（図４(ａ)乃至（ｃ））。
実施例を図４を用いて説明する。図４（ａ）乃至（ｆ）
は、本発明である半導体装置の製造方法の工程を示した
ものである。 （１）実施例１（１）乃至（３）と同様の方法の工程を
行う（図４(ａ)乃至（ｃ））。
【００３１】（２）前処理としてＲＦスパッタエッチン
グを行った後、Ｗの密着層としてのＴｉＮ３００Å／Ｔ
ｉ２００Åの積層膜３０１を基板温度２５０℃でスパッ
タ法により成膜する（同図(ｄ)）。このとき、ＴｉＮ膜
は、Ｗの密着層としての役割と、大気中でのＴｉの酸化
バリア（防止）膜の役割を持っている（同図(ｄ)）。
グを行った後、Ｗの密着層としてのＴｉＮ３００Å／Ｔ
ｉ２００Åの積層膜３０１を基板温度２５０℃でスパッ
タ法により成膜する（同図(ｄ)）。このとき、ＴｉＮ膜
は、Ｗの密着層としての役割と、大気中でのＴｉの酸化
バリア（防止）膜の役割を持っている（同図(ｄ)）。
【００３２】（３）ＷＦ6ガスを原料とする熱ＣＶＤ法
により、８０００ÅのＷ膜３０２を形成した後、Ｓ
Ｆ6、Ａｒガスを用いたＲＩＥ法によりビアホ−ル以外
のＷ膜が無くなるまでエッチバックを行う。（同図
(ｅ)）。このときこのプロセスでは、Ｗ成膜時の基板温
度が４５０℃程度であるため、Ａｌ合金とＴｉが直接接
しているビアホ−ル底面部にはＡｌ−Ｔｉ合金層３０３
が形成される。ビアホ−ル側面部のＴｉは反応せずその
まま残るため、ビアホ−ルの底面部はＴｉＮ層とＡｌ−
Ｔｉ合金層の積層構造が、側面部はＴｉＮ層とＴｉ層の
積層構造が形成されることになる。
により、８０００ÅのＷ膜３０２を形成した後、Ｓ
Ｆ6、Ａｒガスを用いたＲＩＥ法によりビアホ−ル以外
のＷ膜が無くなるまでエッチバックを行う。（同図
(ｅ)）。このときこのプロセスでは、Ｗ成膜時の基板温
度が４５０℃程度であるため、Ａｌ合金とＴｉが直接接
しているビアホ−ル底面部にはＡｌ−Ｔｉ合金層３０３
が形成される。ビアホ−ル側面部のＴｉは反応せずその
まま残るため、ビアホ−ルの底面部はＴｉＮ層とＡｌ−
Ｔｉ合金層の積層構造が、側面部はＴｉＮ層とＴｉ層の
積層構造が形成されることになる。
【００３３】（４）ＴｉＮ５００Å／ＡｌＳｉＣｕ５０
００Åの積層膜３０４を２５０℃でスパッタ法により成
膜する。 （５）ＴｉＮ膜を反射防止膜としてリソグラフイ−を行
った後、ＢＣｌ3、Ｃｌ2ガスを用いたＲＩＥ法により配
線メタルをパタ−ニングする（同図(ｆ)）。
００Åの積層膜３０４を２５０℃でスパッタ法により成
膜する。 （５）ＴｉＮ膜を反射防止膜としてリソグラフイ−を行
った後、ＢＣｌ3、Ｃｌ2ガスを用いたＲＩＥ法により配
線メタルをパタ−ニングする（同図(ｆ)）。
【００３４】（６）配線メタルの信頼性を向上させるた
めシンタ−処理（４２０℃、２０分、Ｎ2雰囲気）を行
う。実施例３の方法で形成した場合には、ビアホ−ル底
面部のＴｉＮ層と反射防止膜として形成した積層配線の
ＴｉＮ層とは異なった時期に成膜されているため、基板
面に対する位置関係と膜厚は特別な場合を除いて異な
る。即ち、Ｗの密着層形成前にＲＦスパッタエッチング
を行ってビアホ−ル底部を削っているので、ビアホ−ル
底面部のＴｉＮ層は反射防止膜として形成した積層配線
のＴｉＮ層よりも基板面に対して低い位置になるのが一
般的である。
めシンタ−処理（４２０℃、２０分、Ｎ2雰囲気）を行
う。実施例３の方法で形成した場合には、ビアホ−ル底
面部のＴｉＮ層と反射防止膜として形成した積層配線の
ＴｉＮ層とは異なった時期に成膜されているため、基板
面に対する位置関係と膜厚は特別な場合を除いて異な
る。即ち、Ｗの密着層形成前にＲＦスパッタエッチング
を行ってビアホ−ル底部を削っているので、ビアホ−ル
底面部のＴｉＮ層は反射防止膜として形成した積層配線
のＴｉＮ層よりも基板面に対して低い位置になるのが一
般的である。
【００３５】＜実施例４＞この実施例では、配線メタル
のＥＭ耐性を向上させるため、反射防止膜のＴｉＮ膜と
ＡｌＳｉＣｕ膜との間にＴｉ膜を形成する。以下、本発
明を好適な第４の実施例を図５を用いて説明する。図５
（ａ）乃至（ｆ）は、本発明である半導体装置の製造方
法の工程を示したものである。 （１）半導体基板４０１上に、ＴｉＮ５００Å／Ｔｉ２
００Å／ＡｌＳｉＣｕ５０００Åの積層膜４０２を基板
温度２５０℃でスパッタ法により成膜し、かかるＴｉＮ
を反射防止膜としてリソグラフイ−を行った後、ＢＣｌ
3、Ｃｌ2ガスを用いたＲＩＥ法により配線メタルをパタ
−ニングする（図５(ａ)）。
のＥＭ耐性を向上させるため、反射防止膜のＴｉＮ膜と
ＡｌＳｉＣｕ膜との間にＴｉ膜を形成する。以下、本発
明を好適な第４の実施例を図５を用いて説明する。図５
（ａ）乃至（ｆ）は、本発明である半導体装置の製造方
法の工程を示したものである。 （１）半導体基板４０１上に、ＴｉＮ５００Å／Ｔｉ２
００Å／ＡｌＳｉＣｕ５０００Åの積層膜４０２を基板
温度２５０℃でスパッタ法により成膜し、かかるＴｉＮ
を反射防止膜としてリソグラフイ−を行った後、ＢＣｌ
3、Ｃｌ2ガスを用いたＲＩＥ法により配線メタルをパタ
−ニングする（図５(ａ)）。
【００３６】（２）続いて、ＳｉＨ4ガスを原料とする
ＰＥＣＶＤ法により層間絶縁膜４０３（ＳｉＯ2）を形
成する（同図(ｂ)）。
ＰＥＣＶＤ法により層間絶縁膜４０３（ＳｉＯ2）を形
成する（同図(ｂ)）。
【００３７】（３）リソグラフイ−後、ＣＨＦ3、Ｃ
Ｆ4、Ａｒガスを用いたＲＩＥ法によりビアホ−ル４０
４を開孔する。さらにガスをＣＨＦ3、Ｏ2に変えて、ホ
−ル底部のＴｉＮ膜を除去する（同図(ｃ)）。ここでＴ
ｉ膜は、除去してもしなくてもどちらでも良い。
Ｆ4、Ａｒガスを用いたＲＩＥ法によりビアホ−ル４０
４を開孔する。さらにガスをＣＨＦ3、Ｏ2に変えて、ホ
−ル底部のＴｉＮ膜を除去する（同図(ｃ)）。ここでＴ
ｉ膜は、除去してもしなくてもどちらでも良い。
【００３８】（４）前処理としてＲＦスパッタエッチン
グを行った後、Ｗのウエッテイングレイヤ−であるＴｉ
Ｎ３００Å／Ｔｉ２００Åの積層膜４０５を基板温度２
５０℃でスパッタ法により成膜する（同図(ｄ)）。この
とき、ＴｉＮ層は、Ｗの密着層としての役割と、大気中
でのＴｉの酸化バリア膜の役割を持っている。
グを行った後、Ｗのウエッテイングレイヤ−であるＴｉ
Ｎ３００Å／Ｔｉ２００Åの積層膜４０５を基板温度２
５０℃でスパッタ法により成膜する（同図(ｄ)）。この
とき、ＴｉＮ層は、Ｗの密着層としての役割と、大気中
でのＴｉの酸化バリア膜の役割を持っている。
【００３９】（５）ＷＦ6ガスを原料とする熱ＣＶＤ法
により、８０００ÅのＷ膜４０６を形成した後、Ｓ
Ｆ6、Ａｒガスを用いたＲＩＥ法によりビアホ−ル以外
のＷ膜が無くなるまでエッチバックを行う（同図
(ｅ)）。Ｗ成膜時の基板温度は４５０℃程度であるた
め、Ａｌ合金とＴｉが直接接しているビアホ−ル底面部
には、Ａｌ−Ｔｉ合金４０７が形成されることになる。
ビアホ−ル側面部のＴｉは、反応せずそのまま残ること
となるため、ビアホ−ルの底面部は、ＴｉＮ層とＡｌ−
Ｔｉ合金層の積層構造が、側面部にはＴｉＮ層とＴｉ層
の積層構造が形成されることになる。さらに、配線メタ
ル部分でもＡｌ合金とＴｉが直接接しているため、その
界面にもＡｌ−Ｔｉ合金が形成されることになり、配線
メタルの上面もＴｉＮ層とＡｌ−Ｔｉ合金層の積層構造
になる。（同図(ｅ)） そして、実施例３と述べたようにビアホ−ル底面部のＴ
ｉＮ／Ａｌ−Ｔｉ合金層の積層構造と配線メタル上面の
ＴｉＮ／Ａｌ−Ｔｉ合金層の積層構造とは、基板面に対
する位置関係と膜厚は特別の場合を除いて異なることに
なる。
により、８０００ÅのＷ膜４０６を形成した後、Ｓ
Ｆ6、Ａｒガスを用いたＲＩＥ法によりビアホ−ル以外
のＷ膜が無くなるまでエッチバックを行う（同図
(ｅ)）。Ｗ成膜時の基板温度は４５０℃程度であるた
め、Ａｌ合金とＴｉが直接接しているビアホ−ル底面部
には、Ａｌ−Ｔｉ合金４０７が形成されることになる。
ビアホ−ル側面部のＴｉは、反応せずそのまま残ること
となるため、ビアホ−ルの底面部は、ＴｉＮ層とＡｌ−
Ｔｉ合金層の積層構造が、側面部にはＴｉＮ層とＴｉ層
の積層構造が形成されることになる。さらに、配線メタ
ル部分でもＡｌ合金とＴｉが直接接しているため、その
界面にもＡｌ−Ｔｉ合金が形成されることになり、配線
メタルの上面もＴｉＮ層とＡｌ−Ｔｉ合金層の積層構造
になる。（同図(ｅ)） そして、実施例３と述べたようにビアホ−ル底面部のＴ
ｉＮ／Ａｌ−Ｔｉ合金層の積層構造と配線メタル上面の
ＴｉＮ／Ａｌ−Ｔｉ合金層の積層構造とは、基板面に対
する位置関係と膜厚は特別の場合を除いて異なることに
なる。
【００４０】（６）ＴｉＮ５００Å／Ｔｉ２００Å／Ａ
ｌＳｉＣｕ５０００Åの積層膜４０８を基板温度２５０
℃でスパッタ法により成膜する。さらにＴｉＮ膜を反射
防止膜としてリソグラフイ−を行った後、ＢＣｌ3、Ｃ
ｌ2ガスを用いたＲＩＥ法により配線メタルをパタ−ニ
ングする（同図(ｆ)）。
ｌＳｉＣｕ５０００Åの積層膜４０８を基板温度２５０
℃でスパッタ法により成膜する。さらにＴｉＮ膜を反射
防止膜としてリソグラフイ−を行った後、ＢＣｌ3、Ｃ
ｌ2ガスを用いたＲＩＥ法により配線メタルをパタ−ニ
ングする（同図(ｆ)）。
【００４１】（７）配線メタルの信頼性を向上させるた
めシンタ−処理（４２０℃、２０分、Ｎ2雰囲気）を行
う。この処理により、配線メタル上側にもＡｌ−Ｔｉ合
金層が形成される（同図(ｆ)）。
めシンタ−処理（４２０℃、２０分、Ｎ2雰囲気）を行
う。この処理により、配線メタル上側にもＡｌ−Ｔｉ合
金層が形成される（同図(ｆ)）。
【００４２】なお、＜実施例１＞から＜実施例４＞にお
いて上述した各構成要素は、本発明の趣旨を逸脱しない
範囲で自由に組合せることが可能である
いて上述した各構成要素は、本発明の趣旨を逸脱しない
範囲で自由に組合せることが可能である
【００４３】
【発明の効果】本発明の効果を検証するために、本発明
の実施例の構成および従来構成による半導体装置を作成
し、０．５ｕｍビアホ−ルの抵抗、歩留、および信頼性
の比較を行った。図６は、それらの結果を示したもので
ある。ホ−ル抵抗は、３０００個のビアホ−ルチェ−ン
の抵抗値測定から算出し、歩留は、ウエハ全５４チップ
のホ−ル抵抗測定で１．５Ω／ホ−ル（Ｗ埋め込みの場
合）、０．８Ω／ホ−ル（Ａｌ埋め込みの場合）以下を
ＯＫとした。信頼性は、ビアホ−ル部の配線メタルのカ
バレッジとＥＭ寿命により評価した。この結果から以下
の事項が検証された。
の実施例の構成および従来構成による半導体装置を作成
し、０．５ｕｍビアホ−ルの抵抗、歩留、および信頼性
の比較を行った。図６は、それらの結果を示したもので
ある。ホ−ル抵抗は、３０００個のビアホ−ルチェ−ン
の抵抗値測定から算出し、歩留は、ウエハ全５４チップ
のホ−ル抵抗測定で１．５Ω／ホ−ル（Ｗ埋め込みの場
合）、０．８Ω／ホ−ル（Ａｌ埋め込みの場合）以下を
ＯＫとした。信頼性は、ビアホ−ル部の配線メタルのカ
バレッジとＥＭ寿命により評価した。この結果から以下
の事項が検証された。
【００４４】（１）高温Ａｌスパッタ埋め込みによる場
合 下層の配線メタルに反射防止膜のＴｉＮを形成し、そ
のままウエッテイング層Ｔｉ成膜およびＡｌ埋め込みを
行ったもの（従来の構成）は特性（抵抗値、歩留、ＥＭ
耐性）が悪いが、ビアホ−ル底部のＴｉＮを除去してか
らウエッテイング層Ｔｉ成膜およびＡｌ埋め込みを行っ
たもの（本発明の実施例）は、反射防止膜のＴｉＮが無
い場合と同等の特性を示す。 高温Ａｌスパッタ埋め込みでは、スパッタエッチング
によるビアホ−ル形状変化の程度によらずメタルカバレ
ッジは１００％であり、本発明においてはＥＭ寿命に影
響していない。
合 下層の配線メタルに反射防止膜のＴｉＮを形成し、そ
のままウエッテイング層Ｔｉ成膜およびＡｌ埋め込みを
行ったもの（従来の構成）は特性（抵抗値、歩留、ＥＭ
耐性）が悪いが、ビアホ−ル底部のＴｉＮを除去してか
らウエッテイング層Ｔｉ成膜およびＡｌ埋め込みを行っ
たもの（本発明の実施例）は、反射防止膜のＴｉＮが無
い場合と同等の特性を示す。 高温Ａｌスパッタ埋め込みでは、スパッタエッチング
によるビアホ−ル形状変化の程度によらずメタルカバレ
ッジは１００％であり、本発明においてはＥＭ寿命に影
響していない。
【００４５】（２）Ｗ−ＣＶＤ埋め込みによる場合 ビアホ−ル底部のＴｉＮを除去せず密着層を形成した
場合（従来の構成）は、ビアホ−ル抵抗が高くスパッタ
エッチング量依存性を示すが、ＴｉＮを除去しＴｉＮ／
Ｔｉ積層構造の密着層を形成した場合（本発明の実施
例）は、スパッタエッチング量に依存せず安定した特性
が得られた。 ＥＭ寿命のスパッタエッチング量依存性は、ビアホ−
ル形状変化によりメタルカバレッジが低下したことに対
応した結果になっている。 密着層をＴｉＮ／Ｔｉ積層構造にする代わりに、反射
防止膜ＴｉＮの下にＴｉ膜を形成しても安定した特性が
得られた。
場合（従来の構成）は、ビアホ−ル抵抗が高くスパッタ
エッチング量依存性を示すが、ＴｉＮを除去しＴｉＮ／
Ｔｉ積層構造の密着層を形成した場合（本発明の実施
例）は、スパッタエッチング量に依存せず安定した特性
が得られた。 ＥＭ寿命のスパッタエッチング量依存性は、ビアホ−
ル形状変化によりメタルカバレッジが低下したことに対
応した結果になっている。 密着層をＴｉＮ／Ｔｉ積層構造にする代わりに、反射
防止膜ＴｉＮの下にＴｉ膜を形成しても安定した特性が
得られた。
【００４６】以上のように請求項１および２に示す本発
明の半導体装置によれば、少なくとも１層のＴｉＮ層が
上面に形成されたＡｌ系多層配線の接続孔において、接
続孔底面部のＴｉＮ層を除去してＡｌを露出させた後で
高温Ａｌスパッタプロセスを行うことにより、界面のＡ
ｌ−Ｔｉ合金化反応を起こさせているので、ＴｉＮ層が
上面に形成されたＡｌ系多層配線の接続孔においても、
合金化反応による接続孔底面部の残留物、酸化物の還元
効果を利用でき、低抵抗で高歩留である接続孔を形成す
ることができる。また、接続孔底面部の残留物、酸化物
を除去するために通常行われるスパッタエッチング処理
と、上記のＡｌ−Ｔｉ合金化反応による還元効果を併用
することができるので、過度のスパッタエッチング処理
による接続孔の寸法変動を抑えることができる。
明の半導体装置によれば、少なくとも１層のＴｉＮ層が
上面に形成されたＡｌ系多層配線の接続孔において、接
続孔底面部のＴｉＮ層を除去してＡｌを露出させた後で
高温Ａｌスパッタプロセスを行うことにより、界面のＡ
ｌ−Ｔｉ合金化反応を起こさせているので、ＴｉＮ層が
上面に形成されたＡｌ系多層配線の接続孔においても、
合金化反応による接続孔底面部の残留物、酸化物の還元
効果を利用でき、低抵抗で高歩留である接続孔を形成す
ることができる。また、接続孔底面部の残留物、酸化物
を除去するために通常行われるスパッタエッチング処理
と、上記のＡｌ−Ｔｉ合金化反応による還元効果を併用
することができるので、過度のスパッタエッチング処理
による接続孔の寸法変動を抑えることができる。
【００４７】また、請求項３から９に示す本発明の半導
体装置によれば、少なくとも１層のＴｉＮ層が上面に形
成されたＡｌ系多層配線の接続孔において、接続孔底面
部のＴｉＮ層を除去してＡｌを露出させた後で、Ｔｉ膜
またはＴｉＮ／Ｔｉ積層膜を密着層としたＷ−ＣＶＤ埋
め込みプロセスを行うことにより、界面のＡｌ−Ｔｉ合
金化反応を起こさせているので、ＴｉＮ層が上面に形成
されたＡｌ系多層配線の接続孔においても、合金化反応
による接続孔底面部の残留物、酸化物の還元効果を利用
でき、低抵抗で高歩留である接続孔を形成することがで
きる。また、接続孔底面部の残留物、酸化物を除去する
ために通常行われるスパッタエッチング処理と上記のＡ
ｌ−Ｔｉ合金化反応による還元効果が併用できるので、
過度のスパッタエッチング処理による接続孔の寸法変動
と、Ｗ−ＣＶＤ埋め込みプロセスにとって好ましくない
テ−パ−形状化を抑えられ、接続孔上部の配線メタルカ
バレッジ不足によるＥＭ寿命低下を防止できる。
体装置によれば、少なくとも１層のＴｉＮ層が上面に形
成されたＡｌ系多層配線の接続孔において、接続孔底面
部のＴｉＮ層を除去してＡｌを露出させた後で、Ｔｉ膜
またはＴｉＮ／Ｔｉ積層膜を密着層としたＷ−ＣＶＤ埋
め込みプロセスを行うことにより、界面のＡｌ−Ｔｉ合
金化反応を起こさせているので、ＴｉＮ層が上面に形成
されたＡｌ系多層配線の接続孔においても、合金化反応
による接続孔底面部の残留物、酸化物の還元効果を利用
でき、低抵抗で高歩留である接続孔を形成することがで
きる。また、接続孔底面部の残留物、酸化物を除去する
ために通常行われるスパッタエッチング処理と上記のＡ
ｌ−Ｔｉ合金化反応による還元効果が併用できるので、
過度のスパッタエッチング処理による接続孔の寸法変動
と、Ｗ−ＣＶＤ埋め込みプロセスにとって好ましくない
テ−パ−形状化を抑えられ、接続孔上部の配線メタルカ
バレッジ不足によるＥＭ寿命低下を防止できる。
【００４８】即ち、本発明によって、微細化および多層
化された配線層間を接続するビアホ−ルにおいて、垂直
に近いホ−ル形状の形成と、ホ−ル底部での良好なオ−
ミック接続を実現する半導体装置を得ることができる。
ひいては本発明は、高集積を実現する半導体装置および
その製造方法を提供することができる。
化された配線層間を接続するビアホ−ルにおいて、垂直
に近いホ−ル形状の形成と、ホ−ル底部での良好なオ−
ミック接続を実現する半導体装置を得ることができる。
ひいては本発明は、高集積を実現する半導体装置および
その製造方法を提供することができる。
【図１】従来技術である半導体装置の製作工程を示す断
面図である。
面図である。
【図２】本発明の実施例１である半導体装置の製作工程
を示す断面図である。
を示す断面図である。
【図３】本発明の実施例２である半導体装置の製作工程
を示す断面図である。
を示す断面図である。
【図４】本発明の実施例３である半導体装置の製作工程
を示す断面図である。
を示す断面図である。
【図５】本発明の実施例４である半導体装置の製作工程
を示す断面図である。
を示す断面図である。
【図６】本発明構成と従来構成による半導体装置の特性
測定結果を示す表である。
測定結果を示す表である。
【図７】カバレッジの算出方法を示す断面図である。
１０５ Ｔｉ膜 １０６ ＡｌＳｉＣｕ膜 １０７ Ａｌ−Ｔｉ合金膜 １０８ ＴｉＮ膜
Claims (9)
- 【請求項１】密着層が上層に形成された第１の配線層上
の接続孔において、接続孔の底面部の前記密着層が除去
され、接続孔の底面部と側面部には前記密着層と配線層
との合金層が形成されており、接続孔は第２の配線層で
埋め込まれていることを特徴とする半導体装置。 - 【請求項２】前記密着層は、ＴｉＮ層であり、前記接続
孔の底面部と側面部に形成されている合金層はＡｌ−Ｔ
ｉ合金層であって、第２の配線層はＡｌ系合金であるこ
とを特徴とする請求項１に記載の半導体装置。 - 【請求項３】ＴｉＮ層が上層に形成されたＡｌ系配線層
上の接続孔において、接続孔の底面部の前記ＴｉＮ層が
除去され、接続孔の底面部にはＡｌ−Ｔｉ合金層、側面
部にはＴｉ層が形成されており、接続孔はＷで埋め込ま
れていることを特徴とする半導体装置。 - 【請求項４】ＴｉＮ層が上層に形成されたＡｌ系配線層
上の接続孔において、接続孔の底面部には前記ＴｉＮ層
とＡｌ−Ｔｉ合金層の積層が形成され、前記接続孔の側
面部にはＴｉＮ層とＴｉ層の積層が形成されており、接
続孔はＷで埋め込まれていることを特徴とする半導体装
置。 - 【請求項５】前記接続孔の底面部に形成されているＴｉ
Ｎ層の膜厚と、前記接続孔の下部であって前記Ａｌ系配
線層上のＴｉＮ層の膜厚とが異なっていることを特徴と
する請求項４に記載の半導体装置。 - 【請求項６】前記接続孔の底面部に形成されているＴｉ
Ｎ層が、前記接続孔の下部であって前記Ａｌ系配線層上
のＴｉＮ層よりも低い位置に形成されていることを特徴
とする請求項４に記載の半導体装置。 - 【請求項７】ＴｉＮ層が上層に形成されたＡｌ系配線層
上の接続孔において、接続孔の底面部および前記配線層
の上面にはＴｉＮ層とＡｌ−Ｔｉ合金層の積層が形成さ
れ、接続孔の側面部にはＴｉＮ層とＴｉ層の積層が形成
され、接続孔はＷで埋め込まれていることを特徴とする
半導体装置。 - 【請求項８】前記接続孔の底面部に形成されているＴｉ
Ｎ層とＡｌ−Ｔｉ合金層の積層、接続孔の下部であって
前記Ａｌ系配線層上のＴｉＮ層とＡｌ−Ｔｉ合金層の積
層において、ＴｉＮ層およびＡｌ−Ｔｉ合金層それぞれ
の膜厚が異なっていることを特徴とする請求項７に記載
の半導体装置。 - 【請求項９】前記接続孔の底面部に形成されているＴｉ
Ｎ層とＡｌ−Ｔｉ合金層の積層が、前記接続孔の下部で
あって前記Ａｌ系配線層上のＴｉＮ層とＡｌ−Ｔｉ合金
層の積層よりも低い位置に形成されていることを特徴と
する請求項７に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31781094A JPH08153794A (ja) | 1994-09-30 | 1994-12-21 | 半導体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6-237943 | 1994-09-30 | ||
| JP23794394 | 1994-09-30 | ||
| JP31781094A JPH08153794A (ja) | 1994-09-30 | 1994-12-21 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08153794A true JPH08153794A (ja) | 1996-06-11 |
Family
ID=26533448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31781094A Pending JPH08153794A (ja) | 1994-09-30 | 1994-12-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08153794A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10135212A (ja) * | 1996-10-30 | 1998-05-22 | Sgs Thomson Microelectron Inc | 多層メタリゼーション用低温アルミニウムリフロー |
| JP2003031579A (ja) * | 2001-07-18 | 2003-01-31 | Denso Corp | センサ及びその製造方法 |
-
1994
- 1994-12-21 JP JP31781094A patent/JPH08153794A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10135212A (ja) * | 1996-10-30 | 1998-05-22 | Sgs Thomson Microelectron Inc | 多層メタリゼーション用低温アルミニウムリフロー |
| JP2003031579A (ja) * | 2001-07-18 | 2003-01-31 | Denso Corp | センサ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2533414B2 (ja) | 半導体集積回路装置の配線接続構造およびその製造方法 | |
| US7553756B2 (en) | Process for producing semiconductor integrated circuit device | |
| US7671470B2 (en) | Enhanced mechanical strength via contacts | |
| US6951809B2 (en) | Method for manufacturing semiconductor device | |
| JP2655213B2 (ja) | 半導体装置の配線接続構造およびその製造方法 | |
| US6306761B1 (en) | Method of manufacturing semiconductor device | |
| JPH0917785A (ja) | 半導体装置のアルミニウム系金属配線 | |
| US6569756B1 (en) | Method for manufacturing a semiconductor device | |
| JPH09283624A (ja) | 半導体装置の製造方法 | |
| JPH08153794A (ja) | 半導体装置 | |
| US6509649B1 (en) | Semiconductor device and fabricating method thereof | |
| JP2830540B2 (ja) | 多層配線の製造方法 | |
| US6440841B2 (en) | Method of fabricating vias | |
| JPH10335461A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US6368959B1 (en) | Method of manufacturing semiconductor device | |
| JP3339901B2 (ja) | 多層配線構造の半導体装置及びその製造方法 | |
| JPH05251566A (ja) | 多層配線構造 | |
| JP2002176098A (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| JPH11297699A (ja) | 拡散バリア層およびその製造方法 | |
| JPH09237768A (ja) | 半導体装置及びその製造方法 | |
| JPH07122639A (ja) | 多層配線構造の形成方法 | |
| JPH10233442A (ja) | 半導体装置及びその製造方法 | |
| JPH1140516A (ja) | 半導体装置の製造方法 | |
| JPH09246378A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH05102150A (ja) | 半導体装置及びその製造方法 |