CN101521199A - 硅衬底及其制造方法 - Google Patents

硅衬底及其制造方法 Download PDF

Info

Publication number
CN101521199A
CN101521199A CN200910008337A CN200910008337A CN101521199A CN 101521199 A CN101521199 A CN 101521199A CN 200910008337 A CN200910008337 A CN 200910008337A CN 200910008337 A CN200910008337 A CN 200910008337A CN 101521199 A CN101521199 A CN 101521199A
Authority
CN
China
Prior art keywords
silicon substrate
silicon
carbon
atom
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910008337A
Other languages
English (en)
Other versions
CN101521199B (zh
Inventor
栗田一成
表秀一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of CN101521199A publication Critical patent/CN101521199A/zh
Application granted granted Critical
Publication of CN101521199B publication Critical patent/CN101521199B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7849—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being provided under the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供一种硅衬底，其是由利用CZ法以碳浓度为1.0×1016原子/cm3以上1.6×1017原子/cm3以下、初始氧浓度为1.4×1018原子/cm3以上1.6×1018原子/cm3以下的方式培育的硅单晶制造而成的，其厚度为40μm以下5μm以上，而且其背面被赋予了产生200MPa以下5MPa以上的残余应力的外吸除。

Description

硅衬底及其制造方法
技术领域
本发明涉及硅衬底及其制造方法，特别是涉及一种提高吸除能力、用于供存储元件、逻辑元件等薄的元件的制造的硅衬底的最佳的技术。
本申请对2008年2月29日申请的日本专利申请第2008-049847号主张优先权，将其内容引入本说明书。
背景技术
包含硅的薄的半导体器件是通过在将利用CZ(直拉)法等拉制的硅单晶进行切片而制成的硅衬底上形成电路而制造的。硅衬底中混入重金属杂质时，器件特性会显著恶化。
作为硅衬底中混入重金属杂质的主要原因，有：第一，在包含提拉单晶、切片、倒角及抛光、磨削、蚀刻等表面处理的制造硅衬底的工序中，受到金属污染；第二，在于硅衬底上形成电路、及形成电路后对晶片背面进行切削使其厚度减至50μm左右等工序即制造器件的工序中，受到重金属污染。
因此，一直利用的是在硅衬底上形成氧析出物的IG(内吸除)法、在硅衬底的背面形成背侧损伤(Backside Damage)等吸除点的EG(外吸除)法。
日本特开平6-338507号公报中，提出有用IG法进行处理的技术。在日本特开2006-313922号公报的第0005段中，记载有EG法的例子以及涉及碳离子注入的技术。
由此，作为用于固体摄像元件的硅衬底，使用通过在外延生长之前实施氧析出热处理从而形成氧析出物的内吸除法而得到的硅衬底、或通过在硅衬底上离子注入碳离子等离子的离子注入法而得到的硅衬底。
但是，最近，随着器件减薄化的进展，要求器件的厚度为50μm到40μm以下、30μm左右。但是，对重金属污染的产生而言，特别是在器件制造的最终工序的减薄化工序中最容易发生。利用如上述的目前的IG(内吸除)法时，当器件的减薄化达到上述程度时，由于在其减薄化工序中发挥IG效果的IG层的大部分被除去，因此，存在无法呈现充分的吸除能力、从而导致器件不良的问题。
另外，如日本特开2009-313922号公报中所述，对碳注入衬底实施高温热处理时，通过碳注入，形成的晶体缺陷(晶格应变等)得以缓解，从而可能会导致吸除槽(ゲツタリングシンク)的功能下降。
本发明是鉴于上述情况而完成的，其目的在于，提供一种硅衬底及其制造方法，上述硅衬底的特征在于，即使进行器件的减薄化，也具有充分的吸除能力，而且可以防止硅衬底发生破裂或缺损等，可以提高器件收率。
发明内容
本发明的硅衬底是由利用CZ法以碳浓度为1.0×1016原子/cm3以上1.6×1017原子/cm3以下、初始氧浓度为1.4×1018原子/cm3以上1.6×1018原子/cm3以下的方式培育的硅单晶制造而成的。该硅衬底在表面形成有器件，上述硅衬底的厚度为40μm以下5μm以上，而且上述硅衬底的背面被赋予了产生200Mpa以下5Mpa以上的残余应力的外吸除。
优选本发明的硅衬底的上述残余应力是对上述硅衬底背面进行磨削加工后进行CMP加工而赋予的。
优选本发明的硅衬底的上述残余应力是对上述硅衬底背面进行磨削加工后、在CMP加工中用包含胶质二氧化硅或硅晶或者类金刚石碳的硬度为200HV以上1000HV以下的硬质浆液进行CMP加工而赋予的。
在本发明的硅衬底的制造方法中，首先，利用CZ法以碳浓度为1.0×1016原子/cm3以上1.6×1017原子/cm3以下、初始氧浓度为1.4×1018原子/cm3以上1.6×1018原子/cm3以下的方式培育硅单晶。然后，将该硅单晶切片，制成晶片，在该晶片的表面形成器件后，将形成有上述器件的上述晶片的厚度减至40μm以下5μm以上，对其背面实施赋予外吸除的加工，其中，产生200Mpa以下5Mpa以上的残余应力。由此，得到本发明的硅衬底，从而解决了上述课题。
作为上述产生残余应力的加工，可以是在对上述硅衬底背面进行磨削加工后进行CMP加工。
更优选上述产生残余应力的加工是在对上述硅衬底背面进行磨削加工后，利用包含胶质二氧化硅或硅晶或者类金刚石碳的、硬度为200HV以上1000HV以下的硬质浆液进行CMP加工。
本发明的存储元件的硅衬底，可以利用上述任一项上述的制造方法来制造。
上述氧浓度可以根据ASTM F121-1979进行测定。
上述碳浓度可以根据使用了FT-IR的方法进行测定。
另外，硬度可以根据使用了维氏硬度计的方法进行测定。
本发明的适于制造存储元件、逻辑元件、固体摄像元件等的硅衬底具有通过添加碳而产生的析出物的核(重金属的吸除槽)。特别是对本发明的硅衬底而言，不管是在器件制造的最终工序的减薄化工序中还是在其后，都可以利用IG和EG呈现出充分的吸除能力，而且可以防止硅衬底产生破裂或缺损。
通过用这样的硅衬底制造存储元件、逻辑元件等，在构成元件的电路、晶体管、埋入式二极管等中不会产生由重金属污染引起的缺陷，可以提高器件元件的产品合格率。
因而，根据本发明，可以提供一种具有高吸除能力、可以减低金属污染的影响的硅衬底。而且，利用该硅衬底，可以解决制造成本、元件工序中的成品率恶化等问题。
附图说明
图1a是表示硅衬底的制造程序的一实施方式的剖面图；
图1b是表示硅衬底的制造程序的一实施方式的剖面图；
图1c是表示硅衬底的制造程序的一实施方式的剖面图；
图2a是表示硅衬底的制造程序的一实施方式的剖面图；
图2b是表示硅衬底的制造程序的一实施方式的剖面图；
图2c是表示硅衬底的制造程序的一实施方式的剖面图；
图3是表示本发明的硅衬底的制造程序的流程图；
图4是CZ提拉炉的纵向剖面图；
图5是表示通过添加氢而引起的提拉速度区域的变化的模式图；
图6是说明本发明实施例中的热处理的图；
图7a是表示存储元件的制造程序的剖面图；
图7b是表示存储元件的制造程序的剖面图；
图7c是表示存储元件的制造程序的剖面图；
图8a是表示固体摄像元件的制造程序的剖面图；
图8b是表示固体摄像元件的制造程序的剖面图；
图8c是表示固体摄像元件的制造程序的剖面图；
图8d是表示固体摄像元件的制造程序的剖面图；
图8e是表示固体摄像元件的制造程序的剖面图；
图8f是表示固体摄像元件的制造程序的剖面图。
具体实施方式
下面，参照附图来详细说明本发明的硅衬底和其制造方法的一实施方式。
图1a～图1c～及图2a～图2c～是表示本实施方式的硅衬底的制造方法的各工序的剖面图。图3是表示本实施方式的硅衬底的制造方法的流程图。图中，符号W0是硅衬底。
本实施方式中，对用于存储元件的器件制造的硅衬底进行说明。
本实施方式的硅衬底的制造方法具有晶片制造工序A和器件制造工序B。如图3所示，晶片制造工序A具有硅单晶提拉工序S1、晶片加工工序S2、外延层成膜工序S3。如图3所示，器件制造(作り
Figure A200910008337D0007112334QIETU
)工序B具有器件形成工序S4、减薄化工序S5、整饰(finishing)工序S6。
首先，在图3所示的硅单晶提拉工序S1中，在石英坩锅内层压配置硅晶的原料即多晶硅，进而在该多晶硅表面上涂敷适量的石墨粉末，同时投入作为掺杂剂的B(硼)。然后，根据例如直拉法(CZ法)使多晶硅等熔融，并将硅晶种浸渍于该熔液中，并将其在氢气氛围内提拉，如后述那样制造添加有碳的CZ结晶。另外，CZ结晶是通过直拉法制造的结晶的称呼，也包含外加磁场的CZ结晶。
对于含硼的p型硅单晶而言，在多晶硅原料阶段添加碳，从该添加有碳的原料的熔液培育硅单晶，同时控制硅单晶中的氧浓度Oi并提拉硅单晶。下面，对添加有碳的CZ硅单晶的提拉进行说明。下面，对直径300mm的晶片进行说明，但本发明不限于此。
图4是适合制造本实施方式的硅单晶的CZ炉的纵向剖面图。CZ炉具备配置于燃烧室内的中心部的坩锅(石英坩锅)101、和配置于坩锅101外侧的加热器102。坩锅101为由外侧的石墨坩锅101a保持在内侧收容原料熔液103的石英坩锅101的双重结构，通过被称作支架的支撑轴101b进行旋转及升降驱动。在坩锅101的上方设有圆筒形状的隔热体107。隔热体107具有以石墨作外壳，且在该外壳的内部充填了石墨毛毡的结构。隔热体107的内面为内径从上端部朝向下端部逐渐减小的锥面。隔热体107的上部的外面为与内面对应的锥面，下部的外面形成为大致笔直(垂直)面，隔热体107的下部的厚度随着朝向下方而渐增。
该例的CZ炉例如可培育目标直径(DC)为310mm、体长例如为1200mm、直径300mm的单晶。
隔热体107的规格例子例举如下。进入坩锅的部分的外径例如为570mm，最下端的最小内径S例如为370mm，半径方向的宽度(厚度)W例如为100mm。另外，坩锅101的外径例如为650mm，隔热体107的下端距熔液面的高度H例如为60mm。另外，锥面的倾斜度α例如为21°。
其次，对用于培育添加有碳的CZ硅单晶的操作条件的设定方法进行说明。
首先，向坩锅内装入高纯度的硅的多晶，并按照结晶中的电阻率达到p-型的方式添加作为掺杂剂的硼。
硼(B)浓度为p+型时，是指相当于电阻率8×10-3Ωcm以上且10×10-3Ωcm以下的浓度，为p型时，是指相当于电阻率0.1Ωcm以上且100Ωcm以下的浓度，为p-型时，是指相当于电阻率0.01Ωcm以上且0.1Ωcm以下的浓度。
另外，p/p-型是指在p-型衬底上层压了p型外延层的晶片。
另外，电阻率可使用4探针电阻率测定器进行测定。
本实施方式中，向硅熔液中添加掺杂剂，使得硅衬底中的碳浓度达到上述的范围，即1.0×1016原子/cm3以上且1.6×1017原子/cm3以下。
另外，控制结晶旋转速度、坩锅旋转速度、加热条件、外加磁场条件、提拉速度等，使得硅衬底中的氧浓度达到上述的氧浓度，即1.4×1018原子/cm3以上且1.6×1018原子/cm3以下。
然后，将装置内设为惰性气体氛围，且负压1.33kPa以上且26.7kPa以下(10torr以上且200torr以下)，并向惰性气体(氩气等)中混合氢气使其达到3体积％以上且20体积％以下，之后使混合气体流入炉内。对于压力而言，理想的是1.33kPa(10torr)以上，优选4kPa以上且26.7kPa以下(30torr以上且200torr以下)，更优选4kPa以上且9.3kPa以下(30torr以上且70torr以下)。对于压力的下限而言，由于氢的分压降低时熔液及结晶中的氢浓度降低，因此为防止这些问题而规定上述下限的压力。对于压力的上限而言，由于炉内的压力增大时结晶中的碳浓度高出所期望值且引起结晶的位错，因此为防止这些问题而规定上述上限的压力。另外，结晶中的碳浓度高出期望值是由于：在炉内的压力增大时，Ar等惰性气体在熔液上的气体流速降低，从而自碳加热器及碳部件脱气后的碳及自熔液蒸发出的SiO等反应物气体难以排出。另外，结晶的位错因如下情况而引起，即，当炉内的压力增大时，SiO在炉内的熔液上部的1100℃左右或其更低的部分产生凝集，从而产生粉屑并落入熔液中。
其次，利用加热器102进行加热，使硅熔融，制成熔液(原料熔液)103。其次，将安装于晶种夹头105的硅晶种浸渍于熔液(原料熔液)103中，边使坩锅(石英坩锅)101及提拉轴104旋转边进行结晶106的提拉。结晶方位为{100}、{111}或{110}中任一方位，在进行了用于结晶无位错化的晶种拉延(しぼり)后，形成台肩(shoulder)部，作成例如310mm的目标体直径。
之后，以一定的提拉速度培育体部，直至达到例如全长1200mm，在以与常规相同的条件缩径并进行了尾部拉延后，结束结晶成长。在此，提拉速度根据电阻率、硅单晶径尺寸、使用的单晶提拉装置的热区结构(热环境)等适当选择。例如，可定性地采用包含在单晶面内产生OSF环的区域的提拉速度。提拉速度的下限可设为在单晶面内产生OSF环区域且不产生位错簇的提拉速度以上。
另外，可将上述惰性氛围中的氢浓度相对于炉内压4.0kPa以上且9.33kPa以下(30torr以上且70torr以下)设为3体积％以上且20体积％以下的范围。理想的炉内压为1.33kPa(10torr)以上，优选4.0kPa以上且26.kPa以下(30torr以上且200torr以下)，更优选4.0kPa以上且9.3kPa(30torr以上且70torr以下)。对于其下限值而言，由于氢的分压降低时熔液及结晶中的氢浓度降低，故而为防止这些问题而规定上述下限的压力。对于上限值而言，由于炉内的压力增大时结晶中的碳浓度高出期望值且引起结晶位错，因此，为防止这些而规定上述上限压力。结晶中的碳浓度高出期望值是由于：在炉内的压力增大时，Ar等惰性气体在熔液上的气体流速降低，从而自碳加热器及碳部件脱气后的碳及自熔液蒸发出的SiO等反应物气体难以排出。另外，结晶的位错因如下情况而引起，即，当炉内的压力增大时，SiO在炉内的熔液上部的1100℃左右或其更低的部分产生凝集，产生粉屑(dust)并落入熔液中。作为氢分压，优选40Pa以上且400Pa以下。
在含氢的惰性氛围中培育时，硅单晶中的氢浓度可通过氛围中的氢分压来控制。对于向结晶中导入氢而言，氛围中的氢熔解于硅熔液达到稳定(平衡)状态，另外，对于结晶，在凝固时通过浓度偏析来分配液相和固相中的浓度。
熔液中的氢浓度由亨利法则根据气相中的氢分压来决定。凝固之后的结晶中氢浓度可通过控制氛围中的氢分压以在结晶的轴方向达到一定的浓度进行控制。
根据这样的硅单晶培育方法，通过在含氢的惰性氛围中提拉硅单晶，在结晶直径方向整个区域不含有COP及位错簇。另外，能够将可提拉晶格间硅优势区域(PI区域)的硅单晶的PI区域提拉速度的范围扩大，将单晶直体部制成不含位错簇的晶格间硅优势区域(PI区域)。同时，根据这样的硅单晶培育方法，由于OSF环的宽度缩小，从而目前在提拉无原生缺陷的单晶时，可扩大必须设定为非常窄的范围的PI区域提拉速度，从而可以以极其容易且比目前快的提拉速度培育无原生缺陷的单晶。而且，在以在结晶面内产生OSF环区域的条件提拉硅单晶时，可缩小OSF环的宽度来降低其影响。
在此，PI区域提拉速度范围为以在氢氛围中和无氢的惰性氛围中进行比较时上述凝固之后的结晶内的轴方向温度梯度G的值为一定而无变化的状态进行比较的范围。
具体而言，通过设为氢氛围，与无氢时相比，可提拉由晶格间硅型的无原生(Grown-in)缺陷区域(PI区域)构成的无原生缺陷单晶的PI区域提拉速度范围可达4倍以上。例如，如图5所示，可增大到4.5倍的余地来进行提拉，通过这样的范围的提拉速度，可提拉所希望的单晶。
此时，减小产生OSF环的区域。另外，PV区域(空位型的无原生缺陷的区域)的大小不会因添加氢而变化。
在本实施方式中，通过如上所述地添加氢，容易提拉无原生缺陷的单晶。另外，通过添加碳，也可以降低OSF环的影响。通过这些协同效果，可降低使外延层在该晶片上成长时因OSF环引起的缺陷；可进行具有上述所希望品质的单晶的提拉；及提高作业效率，可大幅度削减硅单晶或由该硅单晶制造的硅衬底的制造成本。
在图3所示的硅单晶提拉工序S1之后，利用图3所示的晶片加工工序S2加工添加有碳的高浓度硼CZ硅单晶，得到图1a所示的含碳硅衬底W0。
晶片加工工序S2中的硅衬底(晶片)W0的加工方法为通常的加工方法。通过ID锯或线锯等切断装置将添加有碳的高浓度硼CZ硅单晶切片，并将得到的硅晶片退火，之后，对表面进行抛光、清洗等表面处理工序。另外，除这些工序之外，还有研磨、清洗、磨削等各种工序，根据工序顺序的变更、省略等目的，适当变更使用工序。
这样得到的硅衬底W0，硼(B)浓度为p-型，碳浓度为1.0×1016原子/cm3以上且1.6×1017原子/cm3以下，及氧浓度为1.4×1018原子/cm3以上且1.6×1018原子/cm3以下。
碳以固溶形态含于硅中，因此，将碳用硅取代，导入硅晶格中。即，碳的原子半径与硅原子相比小，因此，在将碳配位于取代位置时，结晶的应力场成为压缩应力场，晶格间的氧及杂质容易被压缩应力场捕获。以该取代位置碳为起点，在例如后述的器件形成工序S4中，容易高密度地发现伴随位错的碳和氧的析出物，可赋予硅衬底W0以高的吸除效果。由此，在器件形成工序S4中，也可具有充分的吸除能力。
这样的碳的添加浓度需要限定在上述的范围。这是因为，在碳浓度不足上述范围时，碳·氧系析出物的形成促进变得不活跃，因此不能形成上述高密度的碳·氧系析出物。
另一方面，当超出上述范围时，虽然促进碳·氢系析出物的形成，得到高密度的碳·氢系析出物，但析出物的尺寸被抑制，其结果是析出物周边的应变减弱的倾向增强。因此，由于应变效果弱，故而用于捕获杂质的效果(吸除能力)减小。
另外，硅衬底W0中的氧浓度需要限制在上述范围。这是因为，在氧浓度不足上述范围时，不能促进碳·氧析出物的形成，因此不能得到上述高密度的碳·氧系析出物。
另一方面，当超出上述范围时，氧析出物的尺寸减小，母体硅原子和析出物界面的应变效果被缓解，从而应变引起的吸除效果可能降低。
另外，作为这些对析出物的影响，通过设为更高的硼浓度，促进了硼·碳·氧引起的复合缺陷形成。
其次，在图3所示的晶片加工工序S2中，在对添加有碳的CZ结晶即上述硅衬底W0的表面进行镜面加工后，进行例如组合了SC1及SC2的RCA清洗。
之后，在图3所示的外延层成膜工序S3中，使外延层在上述硅衬底W0的表面成长。因此，将上述硅衬底W0装入外延成长炉内，使用各种CVD法(化学气相成长法)，如图1b所示使硼(B)浓度为p型的外延层W0a成长。
图1b所示的形成有外延层W0a的p/p-型的硅衬底W1如图1c所示，根据需要在该外延层W0a上形成氧化膜W0b，进而形成氮化膜W0c，制成硅晶片(硅衬底)W2，之后将其供应给器件制造工序B。
在此，被供应给器件制造工序B的硅衬底W1或硅衬底W2的硅衬底W0为包含硼以及固溶碳的CZ结晶。但是，该结晶成长中形成的氧析出核、或氧析出物因外延成长时的热处理而收缩，因此，在硅衬底W1阶段的硅衬底W0上不能通过光学显微镜观察到明显的氧化析出物。
为确保用于吸除重金属的吸除槽，在外延层W0a成长后，赋予以下条件。作为可期待促进氧化析出物等析出的温度条件，需要以优选600℃以上且800℃以下实施0.25小时以上且3小时以下的低温热处理，并以取代位置碳为起点，析出硼·碳·氧系的氧析出物W07。
另外，硼·碳·氧系析出物是指含有硼·碳的复合体(簇)即析出物。
若以含有固溶碳的硅衬底W1为初始材料，则该氧析出物W07在经过器件制造工序B的初期阶段的过程中遍及硅衬底W0整体自然析出。因此，可从外延层正下方遍及硅衬底W0的全厚度形成对于器件制造工序B中的金属污染的吸除能力高的吸除槽。因此，实现在外延层的接近区域的吸除。
为实现该吸除，硼·碳·氧系复合体即氧析出物(体内微缺陷BMD：Bulk Mirco Defect)W07优选其尺寸为10nm以上100nm以下，且以1.0×106个/cm3以上且1.0×1011个/cm3以下存在于硅衬底W0中。
另外，该情况下的BMD尺寸是指硅衬底的厚度方向截面的在TEM观察图像中的析出物的对角线长度，由该观察视野内的析出物的平均值表示。
另外，BMD的密度可使用光学显微镜观察光蚀刻后的截面来测定。
将氧析出物W07的尺寸设为上述范围中的下限以上是为了增加使用在母体硅原子和氧析出物的界面生成的应变效果来捕获(吸除)晶格间杂质(例重金属等)的几率。另外，当氧析出物W07的尺寸超出上述范围时，硅衬底强度降低、或者出现在外延层产生位错等影响，故而不优选。
另外，由于硅晶中的重金属的捕获(吸除)依赖于在母体硅原子和氧析出物的界面产生的应变及界面能级密度(体积密度)，因此，氧析出物W07在硅衬底中的密度优选设定在上述的范围。
在图3所示的器件形成工序S4中，在图1c所示的硅晶片W2表面上形成成为器件的构造，如图2a所示，制造厚度T3优选1000μm以下且500μm以上、更优选800μm以下且600μm以上、特别优选700μm左右的硅衬底W3。此外，将硅衬底W3的具有器件构造的部分称作器件区域W0d。
作为器件形成工序S4，也可以采用存储元件的通常的制造工序。虽然为其一例，但未必特别地限定于其结构·工序。
器件形成工序S4中，形成具有浮动门(flowing gate)的MOS-FET(金属氧化物半导体接合晶体管)。由此，制造在表面形成有成为存储元件的部分的硅衬底W3。
在上述器件形成工序S4中，例如在栅极氧化膜形成工序、元件分离工序及及多晶硅栅电极形成等工序中，通常进行600℃以上且1000以下的热处理，该热处理中，可析出上述的氧析出物W07，在之后的工序中，可作为吸除槽起作用。
另外，这些器件形成工序S4中的热处理条件可对应于图6所示的各条件。
另外，在器件制造工序B之前进行用于实现上述的氧析出物W07的析出的热处理的情况下，理想的是以上述600℃以上且800℃以下、0.25小时以上且3小时以下的条件进行在氧气、和氩气、氮气等惰性气体的混合氛围中进行的热处理。由此，可使硅衬底具有IG(吸除)效果。在此，关于高浓度硼衬底，由于不必须进行该热处理工序，故而可省略之。
另外，具有IG效果的热处理与器件制造工序B或其之前的工序无关，当该热处理低于上述的温度范围时，硼·碳·氧的复合体形成不足，在衬底产生了金属污染的情况下，不能发现充分的吸除能力，因而不优选。另外，当比上述的温度范围高时，氧析出物的凝集过剩，结果导致吸除槽的密度不足，故而不优选。
另外，该热处理中，若为能够发现与600℃、30分钟的条件相同的析出的热处理温度·时间以上，则温度的波动及处理时间的增减也可以设定为不同的条件。另外，若为可发现与800℃、4小时的条件相同的析出的热处理温度·时间以下，则温度的波动及处理时间的增减也可以设定为不同的条件。
其次，通过图3所示的减薄化工序S5，将硅衬底W3作成优选厚度10μm以上且30μm以下、更优选厚度30μm左右的衬底W5。
图3所示的减薄化工序S5中，首先，作为磨削处理工序，通过磨削加工将图2a所示的厚度为T3的上述硅衬底W3的背面W3a减薄，制成图2b所示的厚度为T4的衬底W4。另外，硅衬底W3的硅衬底W0通过磨削加工成为加工改性层W0f和块(bulk)层W0e。
作为此时的条件，例如如下设定。
厚度T3；700μm、厚度T4；60μm(50～80μm)、背面形成无规(random)的加工改性层的表面状态；粗糙度5nm。
另外，磨削加工优选通过磨床等进行。
厚度T4优选为50μm以上且80μm以下的范围。
另外，粗糙度优选4nm以上且8nm以下的范围，更优选5nm左右。
减薄化工序S5中，在进行磨削处理工序之后，利用包含胶质二氧化硅或硅晶或类金刚石碳的、硬度200HV以上且1000HV以下左右的硬质浆液，通过CMP加工工序制成图2c所示的厚度T5的衬底W5。
作为此时的条件，如下设定。
厚度T5；30μm、表面状态；粗糙度5nm。
另外，CMP加工工序得到的厚度T5优选为10μm以上且40μm以下的范围，更优选为30μm左右。另外，粗糙度优选为4nm以上且8nm以下的范围，更优选为5nm左右。
作为该CMP处理条件，如下设定。
利用硬度200HV以上且1000HV以下、粒径10nm以上且100nm以下的、包含胶质二氧化硅或硅晶或类金刚石碳的磨料的重量比为1wt％以上且5wt以下的浆液，在包含氧化铝的基盘上进行压力100g/cm2以上且500g/cm2以下、处理时间10sec以上且60sce以下的处理。
之后，作为抛光工序，进行压力100g/cm2以上且500g/cm2以下、处理时间10sec以上且60sce以下的处理。由此，衬底W5其厚度为40μm以下且5μm以上，并且其背面W5a被赋予产生200Mpa以下且5Mpa以上的残余应力的外吸除。此时，背面W5a的表面状态为不产生裂纹、缺损的程度，粗糙度为5nm左右。
另外，厚度优选40μm以下且5μm以上，更优选为35μm以下且25μm以上，特别优选为30μm左右。另外，粗糙度优选为3nm以上且7nm以下的范围，更优选为5nm左右。
在此，残余应力的测定是通过显微拉曼装置以截面入射的方法进行的。
另外，粗糙度的测定可使用Nomarski型表面粗糙度测定装置等进行测定。
本实施方式的硅衬底W5中，在提拉晶锭时掺杂碳，将氧浓度设定在规定的范围，由此，在DZ层下的块层W0e中具有IG能力。另外，将加工改性层W0f的背面W5a的减薄化处理下的CMP加工在中途停止，之后通过抛光加工将背面半抛光，由此具有EG能力。因此，即使在IG层的膜厚因减薄化而减小的状态下，也能够通过背面EG维持具有充分的吸除能力的状态，因此，在用于厚度T5为30μm左右的存储元件、对应MCP存储元件衬底、特别是闪存元件的情况下，也能够排除金属污染的影响。同时，通过CMP处理和半抛光来进行减薄化，并以控制了背面的网纹的状态结束处理，因此，可防止裂纹、缺损的产生，而制成成品率高的硅衬底。
下面，基于附图说明本发明的硅衬底和其制造方法的其它实施方式。
本实施方式中，与上述实施方式不同点是作为逻辑元件的器件制造所使用的硅衬底，共通的构成要素标注相同的符号，省略其说明。
本实施方式中，在晶片制造工序A中，提拉硼(B)浓度为p+型的硅单晶晶锭，同时将外延层的碳浓度设为p型，将图7c所示的硅衬底W3设为p/p+型。
首先，准备图7a所示的经由晶片制造工序A在p-型硅衬底30上形成有p型外延层(含高浓度杂质层)31的硅衬底W2。
在器件形成工序S4中，如图7b所示，在该外延层31上形成杂质浓度比p型的低的含低浓度杂质层32。
其次，作为第一预退火处理，在惰性气体氛围下以温度1000℃以上例如1200℃进行热处理，将硅衬底W2表面附近的氧除去。通过将硅衬底W2表面附近的氧除去，抑制缺陷的产生。
第一预退火处理之后，在惰性气体氛围下以温度1000℃以下例如800℃进行第二预退火处理，使晶格间氧析出，生成大量的结晶缺陷(氧析出物)。
其次，如图7c所示，通过杂质注入等在衬底表面附近形成元件活性区域33a。另外，在衬底的表面形成氧化膜及配线层等层压构造，并形成晶体管及电容(未图示)。其次，形成将形成有元件活性区域33a的衬底的表面覆盖的表面保护膜(未图示)，制成硅衬底W3。
在硅衬底W3表面附近形成具有pn结等的元件活性区域(器件区域)33a。元件活性区域33a形成至距下部半导体芯片30的表面20μm左右的深度。在含低浓度杂质的层32上，含高浓度杂质的层31中包含的硼形成扩散到含低浓度杂质的层32中的杂质扩散区域32a。杂质扩散区域32a具有数μm左右的厚度。
这样制造表面形成有成为逻辑元件的部分的衬底W3。
另外，图7c的硅衬底W3上的硅衬底30与图2a的硅衬底W0对应。另外，含高浓度杂质的层31、含低浓度杂质的层32、杂质扩散区域32a及元件活性区域(器件区域)33a与图2a的器件区域W0d对应。
形成有成为逻辑元件的部分的硅衬底W3为上部半导体芯片，其是例如DRAM以外的存储元件半导体装置、CPU、DSP(Digital SignalProcessor)等。或者形成有成为逻辑元件的部分的硅衬底W3也可以为下部半导体芯片，其是例如DRAM等存储元件半导体装置。这些下部半导体芯片及上部半导体芯片为MCP(Multi Chip Package)衬底，并且通过接合引线连接而制成多芯片封装。
另外，在器件制造工序B的减薄化工序中，对硅基盘W3的背面进行加工，如图2c所示，厚度T5为40μm左右。
本实施方式的硅衬底中，提拉晶锭时掺杂碳，并将氧浓度设定在规定的范围，由此在DZ层下的块具有IG能力。另外，将背面的减薄化处理中的CMP加工在中途停止，之后将背面半抛光，由此具有EG能力，因此，可维持具有充分的吸除能力的状态。因此，即使在设为厚度T5为40μm左右的逻辑元件、SoC的情况下，也能够排除金属污染的影响，同时防止裂纹、缺损的发生，可制成成品率高的硅衬底。
例如，可以用作NAND-FLASH或NOR-FLASH等多芯片封装(MCP)用的晶片等。这时，由于器件结构也为CMOS，因此，上述硼(B)浓度为相当于电阻率为8×10-3Ωcm以上且10×10-3Ωcm以下的浓度、碳浓度为1.0×1016原子/cm3以上且1.6×1017原子/cm3以下、氧浓度为1.4×1018原子/cm3以上且1.6×1018原子/cm3以下的范围，及背面残余应力为上述范围，从而可以维持利用IG及EG的高吸除能力。
而且，作为将本发明方式适应于固体摄像元件的上述器件形成工序S4，可以采用固体摄像元件的通常的制造工序。作为其一例，将CCD器件示于图8a～图8f，但不必特别限定于该工序。
即，对器件形成工序S4而言，首先，如图8a所示，准备在图1b所示的p+型硅衬底1上形成有p型外延层2的硅衬底3。然后，如图8b所示，在该外延层2的规定位置形成第一n型阱区域11。其后，如图8c所示，在表面形成栅极绝缘膜12，同时，在第一n型阱区域11内部，通过离子注入选择性地注入p型及n型杂质，分别形成构成垂直输送电阻器的p型输送沟道(channel)区域13、n型沟道截止区域14及第二n型阱区域15。
然后，如图8d所示，在栅极绝缘膜12表面的规定位置形成输送电极16。其后，如图8e所示，通过在p型输送沟道区域13和第二n型阱区域15之间选择性地注入p型及n型杂质，形成层压n型正电荷蓄积区域17和p型杂质扩散区域18而成的光敏二极管19。
进而，如图8f所示，在表面形成层间绝缘膜20后，在除光敏二极管19的正上方之外的层间绝缘膜20的表面形成遮光膜21，由此可以制造成为固体摄像元件的衬底W3。
这里，成为固体摄像元件的上述器件形成工序S4中的热处理条件，对应于图6所示的各条件。
具体而言，相对将外延层2成膜后的硅衬底3(对应于图1b所示的将外延层W0a成膜后的硅衬底W1)，从图6所示的初始开始到工序1、工序2、工序3、工序4、工序5各自对应于形成光敏二极管和输送用晶体管的工序的各工序结束的时刻(图8a～图8f)。
另外，对外延层2(图1b所示的外延层W0a)的厚度而言，在器件为固体摄像元件时，从提高元件的分光灵敏度特性的理由考虑，优选设定为2μm以上且10μm以下的范围。
另外，在图1c所示的硅晶片W2中，通过器件制造工序B中在外延层W0a上形成埋入式光敏二极管，也可以制成固体摄像元件。
这里，硅晶片W2中的氧化膜W0b及氮化膜W0c的厚度，从设计传输晶体管的驱动电压时的限制方面考虑，优选将氧化膜W0b的厚度设定为50nm以上且100nm以下，将氮化膜W0c、具体指固体摄像元件中的多晶硅栅极膜的厚度设定为1.0μm以上且2.0μm以下。
作为硅衬底，优选p+型的原因在于，容易进行器件的设计。详细来讲，通过使用p+型晶片(硅衬底)，可以防止器件动作时产生的游离电荷使意料之外的寄生晶体管动作的、所谓的闩锁现象，从而容易进行器件的设计。另外，具有使用槽结构的电容器时，在应用p+型晶片的情况下可防止外加电压时槽周围的耗尽层扩大的优点。
进而，在掺杂了高浓度硼(B)的硅单晶中，与其他掺杂剂相比，热处理容易发生氧析出物的凝集。可以认为，这是由于高浓度硼(B)及氧等杂质成簇而成为氧析出物的核而容易形成缺陷的缘故。
而且，已知这种由硼引起的通过热处理引起的氧析出物的凝集在高氧浓度的硅晶中尤为显著。
发明人等分析和研究了碳、氧及硼的状态、行为，结果发现，对在硼浓度为相当于电阻率为8×10-3Ωcm以上且10×10-3Ωcm以下的浓度、碳浓度为1.0×1016原子/cm3以上且1.6×1017原子/cm3以下、氧浓度为1.0×1018原子/cm3以上且10×1018原子/cm3以下的条件下提拉的硅单晶而言，如果经过对晶片进行加工使外延层成膜、并在600℃以上且800℃以下进行热处理的工序，则作为BMD的大小、密度，可以制造可以形成吸除重金属所需要的吸除槽、具有充分的吸除能力的硅衬底。
其中，在设定为p+的含有高浓度硼的衬底的情况下，可不实施上述热处理地促进析出。
进而，在添加有高浓度硼的硅晶中，在1.0×1016原子/cm3以上且1.6×1017原子/cm3以下的范围内添加碳的情况下，在结晶成长过程中，可形成以碳、硼或氧为核的吸除槽。这些吸除槽在高温热处理时也稳定地存在，且即使在晶膜成长后也可存在。因而，从外延成长之后开始作为氧析出的核发挥作用，在器件热处理工序中成长，对于器件热处理工序中的重金属污染，可作为吸除槽有效地发挥作用。
在本发明的制造方法中，可以具有如下工序：利用CZ法提拉硅单晶的工序，上述硅单晶中，硼浓度(B)为相当于电阻率为8×10-3Ωcm以上且10×10-3Ωcm以下的浓度，碳浓度为1.0×1016原子/cm3以上且1.6×1017原子/cm3以下，氧浓度为1.4×1018原子/cm3以上且1.6×1018原子/cm3以下；
热处理工序，对由提拉起的硅单晶切片而成的硅衬底进行热处理以形成氧析出物。
对本发明的制造方法而言，上述形成氧析出物的热处理可以在600℃以上且800℃、处理时间为0.25小时以上3小时以下、在氧气和氩气或氮气等惰性气体的混合氛围中进行。
另外，在本发明的制造方法中，优选具有如下工序：在进行上述形成氧析出物的热处理之前，在上述切片而成的硅衬底表面成膜硼(B)浓度为相当于电阻率为0.1Ωcm以上且100Ωcm以下的浓度的硅外延层。
而且，对本发明的制造方法而言，可以在培育上述硅单晶时的惰性氛围气中添加氢。这时，可以将在上述提拉硅单晶工序中的惰性气体中添加了氢的氛围气的气压设为负压1.33kPa以上且26.7kPa以下，将上述氛围气中的氢气浓度设定为3体积％以上且20体积％以下。
另外，本发明的硅衬底为利用上述任一项所述的制造方法制造而成的，也可以采用如下手段：在成为内吸除槽的BMD中，大小为10nm以上且100nm以下的BMD的存在密度为1.0×106个/cm3以上且1.0×1011个/cm3以下。
这里，这时的BMD尺寸是指硅衬底的厚度方向截面的TEM图像中的析出物的对角线长度，用该观察视野内的析出物的平均值表示。
用本发明方式得到固体摄像元件的硅衬底时，制成在固体摄像元件的埋入式光敏二极管的正下方的位置形成有大小为10nm以上且100nm以下的BMD的存在密度为1.0×106个/cm3以上且1.0×1011个/cm3以下的吸除层的硅衬底，
在利用上述制造方法制造而成的硅衬底的正上方形成硼(B)浓度为相当于电阻率为0.1Ωcm以上且100Ωcm以下的浓度的硅外延层，
在上述外延层的正下方设置上述吸除层。
下面，对本发明中认为是呈现高吸除能力的模型进行说明。
在掺杂剂(B)浓度为1×1015原子/cm3(0.5原子/cm3以上且5×1015原子/cm3以下)、电阻率为10Ωcm的p-衬底中，将碳浓度设定为1×1017原子/cm3(0.5原子/cm3以上且1×1017原子/cm3以下)，以使存在的氧浓度超过硼(B)浓度的方式掺杂碳时，将氧浓度设定为1.4×1018原子/cm3以上且1.6×1018原子/cm3以下程度。于是，由于碳和氧的浓度比硼(B)浓度高，且为同级，因此可以认为，在这样的衬底中，容易配对的是碳-氧。因而，可以认为，硅晶中与吸除槽的结合状态有关的是形成碳-氧对。
在此，由于碳的原子半径比硅的小，因此，当进入硅的晶格点时，其附近形成应变、应变场。通过对该状态的衬底进行DK(施体杀手donorkiller)或器件制造工序B下的热处理等，晶格间的氧汇集在碳-氧对附近的应变场，形成BMD。这样，在接近器件区域或容易引起重金属污染的晶片表面的位置，在硅衬底中掺杂碳，其附近产生应变，因此，重金属扩散而进行吸除。其结果获得吸除效果。即，由于具有碳-氧对，从而成为氧析出物的核生成中心(核化中心)。
与之相对，在为掺杂剂(B)浓度为1×1018原子/cm3左右(0.5×1018原子/cm3以上且5×1018原子/cm3以下)的掺杂剂的p+衬底或p++衬底的情况下，与上述p-衬底相比，硼(B)浓度增大三位左右以上。因此，与上述p-衬底相比，认为由于高达与碳浓度和氧浓度为同程度的硼(B)浓度的影响，从而容易对碳-氧配对硼-氧、碳-硼。另外，形成这些碳-氧、硼-氧、碳-硼的复合体、及除此以外的碳-硼-氧及它们与硅关联的大量的复合体。它们与碳-氧对同样具有应变场，因此，所有这些对及复合体成为析出核。即，在高浓度掺杂的衬底中，可形成大量的应变场，因此，与具有p-的硼(B)浓度的衬底相比，存在绝对优势的析出核，可成为吸除槽的析出密度也绝对优势地提高。
另外，预想上述复合体的形成也与硅晶中的空位(Vacancy)和晶格间型硅(Interstitial-Si)相关。
另外，本发明的硅衬底中，这些析出核为硼·碳·氧引起的复合缺陷。
另外，在器件元件的制造中，防止重金属污染尤为重要，因此，通过在衬底背面形成作为通过上述的B、O得到的IG进而作为EG的网纹，结果可得到充分的吸除能力。
另外，p/p+型的硅衬底具有强力的吸除特性，因此，作为对重金属污染敏感的元件用的硅衬底是有效的。另外，在电子器件制造工序B中，配线规则的微细化进展越快，硅衬底的平坦度对器件的成品率造成的影响越大，因此，要求高平坦度。如本发明的硅衬底，若为掺杂了碳的高硼浓度的p+衬底，则可不形成平坦化恶化的PBS而具有充分的吸除能力。
另外，在开始器件制造工序B之前发现充分的吸除效果，需要在器件工序中维持该效果，因此，在p型硅衬底的制造工序中，在未掺杂碳的情况下，为提高析出量，优选使氧浓度高达10×1018原子/cm3以上且20×1018原子/cm3以下。但是，若这样提高衬底中的氧浓度，则可能产生位错延伸到外延层的外延缺陷。与之相对，如本发明的硅衬底，具有通过以上述浓度掺杂碳，抑制产生0.5μm程度以上的大小的堆垛层错(SF)的效果。
另外，如本发明的硅衬底，通过以上述浓度掺杂碳，也可以抑制二次缺陷从析出核的伸展。为释放大小0.5μm以上且5μm以下的析出物中产生的应变，在该应变场的附近产生二次位错。但是，通过如上那样掺杂C，可形成大量大小为0.5nm以上且100nm以下的析出物，因此，即使释放应变也只是产生小的二次位错，其结果是位错不会伸展到外延层。而且，由于可使这样小的析出核以密度1.0×1010个/cm3以上且1.0×1013个/cm3以下大量存在，故而可以发现充分的吸除能力。
以上对本发明的最佳实施方式进行了说明，但本发明不限于上述实施方式。在不脱离本发明宗旨的范围内可进行构成的附加、省略、置换及其它变更。本发明不受限上述说明，只受权利要求限定。

Claims (9)

1.一种硅衬底，其是由利用CZ法以碳浓度为1.0×1016原子/cm3以上1.6×1017原子/cm3以下、初始氧浓度为1.4×1018原子/cm3以上1.6×1018原子/cm3以下的方式培育的硅单晶制造而成的，其特征在于，其表面形成有器件，所述硅衬底的厚度为40μm以下5μm以上，而且所述硅衬底的背面被赋予了产生200Mpa以下5Mpa以上的残余应力的外吸除。
2.如权利要求1所述的硅衬底，其中，所述残余应力是对所述硅衬底背面进行磨削加工后进行CMP加工而赋予的。
3.如权利要求1所述的硅衬底，其中，所述残余应力是对所述硅衬底背面进行磨削加工后，用包含胶质二氧化硅或硅晶或者类金刚石碳的、硬度为200HV以上1000HV以下的硬质浆液进行CMP加工而赋予的。
4.一种硅衬底的制造方法，其特征在于，其具有如下工序：
利用CZ法以碳浓度为1.0×1016原子/cm3以上1.6×1017原子/cm3以下、初始氧浓度为1.4×1018原子/cm3以上1.6×1018原子/cm3以下的方式培育硅单晶的工序；
将所述硅单晶切片，制造晶片的工序；
在所述晶片表面形成器件的工序；
将形成有所述器件的所述晶片的厚度减至40μm以下5μm以上的工序；
并对所述晶片的背面实施赋予产生200Mpa以下5Mpa以上的残余应力的外吸除的加工。
5.如权利要求4所述的硅衬底的制造方法，其中，产生所述残余应力的加工是所述硅衬底背面的磨削加工及其后的CMP加工。
6.如权利要求4所述的硅衬底的制造方法，其特征在于，所述产生残余应力的加工是所述硅衬底背面的磨削加工及其后进行的用包含胶质二氧化硅或硅晶或者类金刚石碳的硬度为200HV以上1000HV以下的硬质浆液进行的CMP加工。
7.一种硅衬底，其具备利用权利要求4所述的硅衬底的制造方法制造而成的存储元件。
8.一种硅衬底，其具备利用权利要求5所述的硅衬底的制造方法制造而成的存储元件。
9.一种硅衬底，其具备利用权利要求6所述的硅衬底的制造方法制造而成的存储元件。
CN2009100083376A 2008-02-29 2009-02-26 硅衬底及其制造方法 Active CN101521199B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008049847A JP5568837B2 (ja) 2008-02-29 2008-02-29 シリコン基板の製造方法
JP2008-049847 2008-02-29
JP2008049847 2008-02-29

Publications (2)

Publication Number Publication Date
CN101521199A true CN101521199A (zh) 2009-09-02
CN101521199B CN101521199B (zh) 2012-05-23

Family

ID=40793293

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100083376A Active CN101521199B (zh) 2008-02-29 2009-02-26 硅衬底及其制造方法

Country Status (6)

Country Link
US (1) US7915145B2 (zh)
EP (1) EP2096667B1 (zh)
JP (1) JP5568837B2 (zh)
KR (1) KR101073419B1 (zh)
CN (1) CN101521199B (zh)
TW (1) TWI395843B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103065944A (zh) * 2013-01-14 2013-04-24 陆伟 一种便携式器件晶圆的制造方法
CN103077927A (zh) * 2013-01-11 2013-05-01 无锡华润上华科技有限公司 一种nor闪存器件的退火工艺及nor闪存器件
CN103094216A (zh) * 2013-01-11 2013-05-08 无锡华润上华科技有限公司 一种nor闪存器件的退火工艺及nor闪存器件
CN105026624A (zh) * 2013-04-03 2015-11-04 胜高股份有限公司 外延硅片及其制造方法
CN106463403A (zh) * 2014-06-02 2017-02-22 胜高股份有限公司 硅晶片及其制造方法
CN109154101A (zh) * 2016-05-24 2019-01-04 硅电子股份公司 生产单晶硅半导体晶片的方法、生产单晶硅半导体晶片的设备和单晶硅半导体晶片

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5343371B2 (ja) 2008-03-05 2013-11-13 株式会社Ｓｕｍｃｏ シリコン基板とその製造方法
JP2010034128A (ja) * 2008-07-25 2010-02-12 Sumco Corp ウェーハの製造方法及び該方法により得られたウェーハ
DE102010027411A1 (de) * 2010-07-15 2012-01-19 Osram Opto Semiconductors Gmbh Halbleiterbauelement, Substrat und Verfahren zur Herstellung einer Halbleiterschichtenfolge
KR20120032329A (ko) * 2010-09-28 2012-04-05 삼성전자주식회사 반도체 소자
JP5825931B2 (ja) * 2011-08-25 2015-12-02 グローバルウェーハズ・ジャパン株式会社 固体撮像素子の製造方法
US8713966B2 (en) 2011-11-30 2014-05-06 Corning Incorporated Refractory vessels and methods for forming same
US8907494B2 (en) 2013-03-14 2014-12-09 International Business Machines Corporation Electrical leakage reduction in stacked integrated circuits having through-silicon-via (TSV) structures
JP6020342B2 (ja) 2013-05-10 2016-11-02 信越半導体株式会社 シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
JP6366383B2 (ja) * 2014-06-27 2018-08-01 株式会社ディスコ 加工装置
JP6531729B2 (ja) * 2016-07-19 2019-06-19 株式会社Sumco シリコン試料の炭素濃度評価方法、シリコンウェーハ製造工程の評価方法、シリコンウェーハの製造方法およびシリコン単結晶インゴットの製造方法
US10326013B2 (en) 2016-11-23 2019-06-18 Microchip Technology Incorporated Method of forming a field-effect transistor (FET) or other semiconductor device with front-side source and drain contacts
US10522367B2 (en) * 2017-03-06 2019-12-31 Qualcomm Incorporated Gettering layer formation and substrate
TWI673834B (zh) * 2018-09-26 2019-10-01 矽品精密工業股份有限公司 電子封裝件及其製法
DE102020132289A1 (de) * 2020-12-04 2022-06-09 Vishay Semiconductor Gmbh Verfahren zum herstellen einer fotodiode
FR3122524A1 (fr) * 2021-04-29 2022-11-04 Stmicroelectronics (Crolles 2) Sas Procédé de fabrication de puces semiconductrices

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56140632A (en) * 1980-04-01 1981-11-04 Nec Corp Method for giving strain to semiconductor wafer
JPS5721826A (en) * 1980-07-15 1982-02-04 Nec Corp Manufacture of semiconductor single crystal wafer
JP2726583B2 (ja) * 1991-11-18 1998-03-11 三菱マテリアルシリコン株式会社 半導体基板
JP3384506B2 (ja) * 1993-03-30 2003-03-10 ソニー株式会社 半導体基板の製造方法
JP4613886B2 (ja) 1993-03-30 2011-01-19 ソニー株式会社 固体撮像素子の製造方法、及び半導体基板の製造方法
US5571373A (en) * 1994-05-18 1996-11-05 Memc Electronic Materials, Inc. Method of rough polishing semiconductor wafers to reduce surface roughness
JP2719113B2 (ja) * 1994-05-24 1998-02-25 信越半導体株式会社 単結晶シリコンウェーハの歪付け方法
JP3534207B2 (ja) * 1995-05-16 2004-06-07 コマツ電子金属株式会社 半導体ウェーハの製造方法
JPH11162991A (ja) * 1997-12-01 1999-06-18 Nec Corp 半導体装置の製造方法
JP3582569B2 (ja) * 1998-02-10 2004-10-27 三菱住友シリコン株式会社 シリコンウェーハの裏面ゲッタリング処理方法
US7160385B2 (en) * 2003-02-20 2007-01-09 Sumitomo Mitsubishi Silicon Corporation Silicon wafer and method for manufacturing the same
JP4048481B2 (ja) * 2002-10-04 2008-02-20 沖電気工業株式会社 電子ビーム近接露光方法
JP3732472B2 (ja) * 2002-10-07 2006-01-05 沖電気工業株式会社 Ｍｏｓトランジスタの製造方法
JP4943636B2 (ja) * 2004-03-25 2012-05-30 エルピーダメモリ株式会社 半導体装置及びその製造方法
JP4759948B2 (ja) * 2004-07-28 2011-08-31 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2006073580A (ja) * 2004-08-31 2006-03-16 Sumco Corp シリコンエピタキシャルウェーハ及びその製造方法
JP4885548B2 (ja) * 2006-01-20 2012-02-29 株式会社ディスコ ウェーハの研磨方法
JP2007220825A (ja) * 2006-02-15 2007-08-30 Sumco Corp シリコンウェーハの製造方法
JP4867518B2 (ja) * 2006-08-03 2012-02-01 株式会社デンソー 半導体装置の製造方法
JP2008049847A (ja) 2006-08-24 2008-03-06 Mazda Motor Corp 自動車用シート装置
JP2009094326A (ja) * 2007-10-10 2009-04-30 Disco Abrasive Syst Ltd ウェーハの研削方法
JP2009259959A (ja) * 2008-04-15 2009-11-05 Sumco Corp 薄厚シリコンウェーハおよびその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103077927A (zh) * 2013-01-11 2013-05-01 无锡华润上华科技有限公司 一种nor闪存器件的退火工艺及nor闪存器件
CN103094216A (zh) * 2013-01-11 2013-05-08 无锡华润上华科技有限公司 一种nor闪存器件的退火工艺及nor闪存器件
CN103065944A (zh) * 2013-01-14 2013-04-24 陆伟 一种便携式器件晶圆的制造方法
CN103065944B (zh) * 2013-01-14 2015-06-24 武汉新芯集成电路制造有限公司 一种便携式器件晶圆的制造方法
CN105026624A (zh) * 2013-04-03 2015-11-04 胜高股份有限公司 外延硅片及其制造方法
CN105026624B (zh) * 2013-04-03 2017-08-15 胜高股份有限公司 外延硅片及其制造方法
CN106463403A (zh) * 2014-06-02 2017-02-22 胜高股份有限公司 硅晶片及其制造方法
CN109154101A (zh) * 2016-05-24 2019-01-04 硅电子股份公司 生产单晶硅半导体晶片的方法、生产单晶硅半导体晶片的设备和单晶硅半导体晶片
US10844513B2 (en) 2016-05-24 2020-11-24 Siltronic Ag Method for producing a semiconductor wafer of monocrystalline silicon, device for producing a semiconductor wafer of monocrystalline silicon and semiconductor wafer of monocrystalline
CN109154101B (zh) * 2016-05-24 2021-01-15 硅电子股份公司 生产单晶硅半导体晶片的方法、生产单晶硅半导体晶片的设备和单晶硅半导体晶片

Also Published As

Publication number Publication date
US7915145B2 (en) 2011-03-29
EP2096667B1 (en) 2013-05-08
JP2009206431A (ja) 2009-09-10
TWI395843B (zh) 2013-05-11
US20090218661A1 (en) 2009-09-03
EP2096667A3 (en) 2011-06-15
EP2096667A2 (en) 2009-09-02
JP5568837B2 (ja) 2014-08-13
KR101073419B1 (ko) 2011-10-17
KR20090093854A (ko) 2009-09-02
TW200944626A (en) 2009-11-01
CN101521199B (zh) 2012-05-23

Similar Documents

Publication Publication Date Title
CN101521199B (zh) 硅衬底及其制造方法
US10355092B2 (en) Silicon epitaxial wafer and method of producing silicon epitaxial wafer
EP2098620A1 (en) Method of manufacturing silicon substrate
KR101847481B1 (ko) 실리콘 에피택셜 웨이퍼, 그의 제조 방법
TW201001554A (en) Silicon substrate and manufacturing method of the same
TWI442478B (zh) 矽基板及其製造方法
JPWO2009075288A1 (ja) シリコン基板とその製造方法
JPWO2009075257A1 (ja) シリコン基板とその製造方法
US11621330B2 (en) Semiconductor wafer of monocrystalline silicon and method of producing the semiconductor wafer
TWI436429B (zh) 製造磊晶矽晶圓的方法以及磊晶矽晶圓
JP2011054622A (ja) シリコン基板とその製造方法
JP5401809B2 (ja) シリコン基板とその製造方法
JP5401808B2 (ja) シリコン基板とその製造方法
JP5830215B2 (ja) エピタキシャルウエーハ並びにその製造方法
KR100977631B1 (ko) 고저항 실리콘 단결정과 그 제조방법 및 웨이퍼
US9945048B2 (en) Semiconductor structure and method
KR20100025728A (ko) 에피택셜 웨이퍼 제조 방법, 이를 적용한 에피택셜 웨이퍼,및 반도체 소자
JP2001080992A (ja) シリコンウエーハ及びその製造方法
JP2011054654A (ja) 薄厚化デバイス素子用シリコンウェーハの製造方法
JP2011023533A (ja) シリコン基板とその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant