FR3122524A1 - Procédé de fabrication de puces semiconductrices - Google Patents

Procédé de fabrication de puces semiconductrices Download PDF

Info

Publication number
FR3122524A1
FR3122524A1 FR2104505A FR2104505A FR3122524A1 FR 3122524 A1 FR3122524 A1 FR 3122524A1 FR 2104505 A FR2104505 A FR 2104505A FR 2104505 A FR2104505 A FR 2104505A FR 3122524 A1 FR3122524 A1 FR 3122524A1
Authority
FR
France
Prior art keywords
substrate
layer
monocrystalline silicon
heat treatment
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR2104505A
Other languages
English (en)
Inventor
Pierpaolo Monge Roffarello
Isabella MICA
Didier Dutartre
Alexandra Abbadie
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
STMicroelectronics SRL
Original Assignee
STMicroelectronics Crolles 2 SAS
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS, STMicroelectronics SRL filed Critical STMicroelectronics Crolles 2 SAS
Priority to FR2104505A priority Critical patent/FR3122524A1/fr
Priority to US17/729,191 priority patent/US20220352028A1/en
Publication of FR3122524A1 publication Critical patent/FR3122524A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Element Separation (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Procédé de fabrication de puces semiconductrices La présente description concerne un procédé de fabrication d'une puce semiconductrice, comportant les étapes suivantes : a) prévoir un substrat (101) en silicium monocristallin dopé ;b) former par épitaxie, sur et en contact avec la face supérieure du substrat (101), une couche (103) en silicium monocristallin dopé ; c) avant ou après l'étape b), et avant toute autre étape de traitement thermique à une température comprise entre 600°C et 900°C, appliquer au substrat un traitement thermique de dénudage, à une température supérieure ou égale à 1000°C pendant plusieurs heures. Figure pour l'abrégé : Fig. 2

Description

Procédé de fabrication de puces semiconductrices
La présente description concerne de façon générale le domaine des procédés de fabrication de puces semiconductrices.
On s'intéresse ici plus particulièrement à la fabrication de puces semiconductrices en technologie BCD (BIPOLAR-CMOS-DMOS), c'est-à-dire des puces comportant à la fois des transistors bipolaires, des transistors CMOS (de l'anglais "Complementary Metal Oxide Semiconductor" – métal oxyde semiconducteur complémentaire) et des transistors DMOS (de l'anglais "Double Diffused Metal Oxide Semiconductor" – métal oxyde semiconducteur à double diffusion).
Les procédés connus de fabrication de puces semiconductrices en technologie BCD présentent divers inconvénients qu'il serait souhaitable de pallier en tout ou partie.
Un objet d'un mode de réalisation pallie tout ou partie des inconvénients des procédés connus de fabrication de puces semiconductrices en technologie BCD.
Un mode de réalisation prévoit un procédé de fabrication d'une puce semiconductrice, comportant les étapes suivantes :
a) prévoir un substrat en silicium monocristallin dopé ;
b) former par épitaxie, sur et en contact avec la face supérieure du substrat, une couche en silicium monocristallin dopé ;
c) avant ou après l'étape b), et avant toute autre étape de traitement thermique à une température comprise entre 600°C et 900°C, appliquer au substrat un traitement thermique de dénudage, à une température supérieure ou égale à 1000°C pendant plusieurs heures.
Selon un mode de réalisation, le substrat est dopé de type P et la couche de silicium monocristallin est dopée de type P.
Selon un mode de réalisation, le substrat a un premier niveau de dopage, et la couche de silicium monocristallin a un deuxième niveau de dopage inférieur au premier niveau.
Selon un mode de réalisation, le substrat présente un niveau de dopage supérieur à 5*1017atomes/cm3, par exemple supérieur à 1018atomes/cm3.
Selon un mode de réalisation, le substrat est dopé au bore.
Selon un mode de réalisation, la couche épitaxiée présente un niveau de dopage inférieur à 1016atomes/cm3, par exemple de l'ordre de 1015atomes/cm3.
Selon un mode de réalisation, à l'étape c), le substrat est maintenu à une température supérieure ou égale à 1100°C pendant au moins quatre heures.
Selon un mode de réalisation, le procédé comprend, après les étapes b) et c), une étape de formation de tranchées verticales d'isolation traversant la couche épitaxiée et débouchant dans le substrat.
Selon un mode de réalisation, le procédé comprend une étape de formation d'une couche isolante sur les parois latérales et au fond des tranchées, et une étape de remplissage des tranchées par un matériau électriquement conducteur, par exemple du silicium polycristallin.
Un autre mode de réalisation prévoit un procédé de fabrication d'un substrat semiconducteur, comportant les étapes suivantes :
a) prévoir un premier substrat en silicium monocristallin dopé ;
b) former par épitaxie, sur et en contact avec la face supérieure du premier substrat, une couche en silicium monocristallin dopé ;
c) avant ou après l'étape b), et avant toute autre étape de traitement thermique à une température comprise entre 600°C et 900°C, appliquer au premier substrat un traitement thermique de dénudage, à une température supérieure ou égale à 1000°C pendant plusieurs heures.
Un autre mode de réalisation prévoit un dispositif comportant un substrat en silicium monocristallin dopé et, sur et en contact avec la face supérieure du substrat, une couche épitaxiée en silicium monocristallin dopé, dans lequel le substrat comprend une couche supérieure dénudée présentant une concentration en oxygène interstitiel inférieure à la concentration en oxygène interstitiel d'une partie inférieure du substrat, ladite couche dénudée s'étendant depuis la face supérieure du substrat et présentant une épaisseur supérieure ou égale à 15 µm.
Selon un mode de réalisation, le substrat est dopé de type P et la couche de silicium monocristallin est dopée de type P.
Selon un mode de réalisation, le substrat a un premier niveau de dopage, et la couche de silicium monocristallin a un deuxième niveau de dopage inférieur au premier niveau.
Selon un mode de réalisation, la couche dénudée présente une densité de BMD inférieure à la densité de BMD de la partie inférieure du substrat.
Selon un mode de réalisation, le dispositif comporte une tranchée d'isolation latérale, ladite tranchée s'étendant verticalement à travers la couche épitaxiée et débouchant dans la couche dénudée du substrat.
Selon un mode de réalisation, une distance supérieure ou égale à 10 µm sépare le fond de la tranchée d'isolation latérale de la face inférieure de la couche dénudée.
Selon un mode de réalisation, le dispositif comporte des transistors formés dans et sur la couche épitaxiée.
Selon un mode de réalisation, les transistors comportent des transistors bipolaires, des transistors CMOS, et des transistors DMOS.
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
la est une vue en coupe représentant de façon schématique une portion d'un exemple d'une puce semiconductrice ;
la est une vue en coupe représentant de façon schématique une portion d'un exemple d'une puce semiconductrice selon un mode de réalisation ;
la est un diagramme illustrant l'évolution, en fonction de la profondeur, de la concentration en oxygène interstitiel dans le substrat d'une puce semiconductrice selon un mode de réalisation ;
la est un diagramme illustrant l'évolution, en fonction de la profondeur, de la densité de micro défauts dans le substrat d'une puce semiconductrice selon un mode de réalisation ;
la est un diagramme représentant, sous forme de blocs, un exemple d'un procédé de fabrication d'une puce semiconductrice selon un mode de réalisation ; et
la est un diagramme représentant, sous forme de blocs, un autre exemple d'un procédé de fabrication d'une puce semiconductrice selon un mode de réalisation.

Claims (10)

  1. Procédé de fabrication d'une puce semiconductrice, comportant les étapes suivantes :
    a) prévoir un substrat (101) en silicium monocristallin dopé ;
    b) former par épitaxie, sur et en contact avec la face supérieure du substrat (101), une couche (103) en silicium monocristallin dopé ;
    c) avant ou après l'étape b), et avant toute autre étape de traitement thermique à une température comprise entre 600°C et 900°C, appliquer au substrat un traitement thermique de dénudage, à une température supérieure ou égale à 1000°C pendant plusieurs heures.
  2. Procédé selon la revendication 1, dans lequel le substrat (101) est dopé de type P et la couche de silicium monocristallin (103) est dopée de type P.
  3. Procédé selon la revendication 2, dans lequel le substrat (101) a un premier niveau de dopage, et la couche de silicium monocristallin (103) a un deuxième niveau de dopage inférieur au premier niveau.
  4. Procédé selon l'une quelconque des revendications 1 à 3, dans lequel le substrat (101) présente un niveau de dopage supérieur à 5*1017atomes/cm3, par exemple supérieur à 1018atomes/cm3.
  5. Procédé selon l'une quelconque des revendications 1 à 4, dans lequel le substrat (101) est dopé au bore.
  6. Procédé selon l'une quelconque des revendications 1 à 5, dans lequel la couche épitaxiée (103) présente un niveau de dopage inférieur à 1016atomes/cm3, par exemple de l'ordre de 1015atomes/cm3.
  7. Procédé selon l'une quelconque des revendications 1 à 6, dans lequel, à l'étape c), le substrat (101) est maintenu à une température supérieure ou égale à 1100°C pendant au moins quatre heures.
  8. Procédé selon l'une quelconque des revendications 1 à 7, comprenant, après les étapes b) et c), une étape de formation de tranchées verticales d'isolation (105) traversant la couche épitaxiée (103) et débouchant dans le substrat (101).
  9. Procédé selon la revendication 8, comprenant une étape de formation d'une couche isolante (107) sur les parois latérales et au fond des tranchées (105), et une étape de remplissage des tranchées (109) par un matériau électriquement conducteur, par exemple du silicium polycristallin.
  10. Procédé de fabrication d'un substrat semiconducteur, comportant les étapes suivantes :
    a) prévoir un premier substrat (101) en silicium monocristallin dopé ;
    b) former par épitaxie, sur et en contact avec la face supérieure du premier substrat (101), une couche (103) en silicium monocristallin dopé ;
    c) avant ou après l'étape b), et avant toute autre étape de traitement thermique à une température comprise entre 600°C et 900°C, appliquer au premier substrat un traitement thermique de dénudage, à une température supérieure ou égale à 1000°C pendant plusieurs heures.
FR2104505A 2021-04-29 2021-04-29 Procédé de fabrication de puces semiconductrices Pending FR3122524A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR2104505A FR3122524A1 (fr) 2021-04-29 2021-04-29 Procédé de fabrication de puces semiconductrices
US17/729,191 US20220352028A1 (en) 2021-04-29 2022-04-26 Semiconductor chip manufacturing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2104505 2021-04-29
FR2104505A FR3122524A1 (fr) 2021-04-29 2021-04-29 Procédé de fabrication de puces semiconductrices

Publications (1)

Publication Number Publication Date
FR3122524A1 true FR3122524A1 (fr) 2022-11-04

Family

ID=79019306

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2104505A Pending FR3122524A1 (fr) 2021-04-29 2021-04-29 Procédé de fabrication de puces semiconductrices

Country Status (2)

Country Link
US (1) US20220352028A1 (fr)
FR (1) FR3122524A1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023140839A1 (fr) * 2022-01-20 2023-07-27 Applied Materials, Inc. Procédés de formation de structures de tranchée dans des substrats

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1475829A1 (fr) * 2002-01-25 2004-11-10 Shin-Etsu Handotai Co., Ltd Plaquette epitaxiale en silicium et son procede de production
US20060084222A1 (en) * 2004-10-18 2006-04-20 Michael Rennie Process for fabricating a semiconductor device having deep trench structures
US20090102024A1 (en) * 2005-05-13 2009-04-23 Sharp Kabushiki Kaisha Semiconductor device and method for fabricating same
EP2096667A2 (fr) * 2008-02-29 2009-09-02 Sumco Corporation Substrat de silicium et son procédé de fabrication

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4631803A (en) * 1985-02-14 1986-12-30 Texas Instruments Incorporated Method of fabricating defect free trench isolation devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1475829A1 (fr) * 2002-01-25 2004-11-10 Shin-Etsu Handotai Co., Ltd Plaquette epitaxiale en silicium et son procede de production
US20060084222A1 (en) * 2004-10-18 2006-04-20 Michael Rennie Process for fabricating a semiconductor device having deep trench structures
US20090102024A1 (en) * 2005-05-13 2009-04-23 Sharp Kabushiki Kaisha Semiconductor device and method for fabricating same
EP2096667A2 (fr) * 2008-02-29 2009-09-02 Sumco Corporation Substrat de silicium et son procédé de fabrication

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
DEREN YANG ET AL: "Impurity engineering of Czochralski silicon used for ultra large-scaled-integrated circuits", JOURNAL OF CRYSTAL GROWTH, ELSEVIER, AMSTERDAM, NL, vol. 311, no. 3, 14 October 2008 (2008-10-14), pages 837 - 841, XP025947303, ISSN: 0022-0248, DOI: 10.1016/J.JCRYSGRO.2008.09.194 *
TSUI R K ET AL: "THE EFFECTS OF SUBSTRATE OXYGEN CONTENT AND PREANNEALING ON THE PROPERTIES OF SILICON EPITAXIAL LAYERS", JOURNAL OF THE ELECTROCHEMICAL SOCIETY,, vol. 131, no. 1, 1 January 1984 (1984-01-01), pages 180 - 185, XP000840992, ISSN: 0013-4651 *

Also Published As

Publication number Publication date
US20220352028A1 (en) 2022-11-03

Similar Documents

Publication Publication Date Title
EP0179693B1 (fr) Structure de circuit intégré comportant des transistors CMOS à tenue en tension élevée, et son procédé de fabrication
EP0057126B1 (fr) Procédé de fabrication d'une structure de transistors
US5326718A (en) Method for manufacturing a laterally limited, single-crystal region on a substrate and the employment thereof for the manufacture of an MOS transistor and a bipolar transistor
JP6121501B2 (ja) 半導体ウエハーの製造方法と低格子間酸素濃度を有する半導体デバイス
CN101924130A (zh) 具有沟槽式接触孔的沟槽式mosfet及其制备方法
FR3122524A1 (fr) Procédé de fabrication de puces semiconductrices
EP1406307A1 (fr) Circuit intégré à couche enterrée fortement conductrice
EP1111684A1 (fr) Procédé de fabrication de composants de puissance verticaux
EP1808890A1 (fr) Procédé de réalisation d'une couche monocristalline sur une couche diélectrique
JP5301091B2 (ja) 半導体装置の製造方法
JP7446212B2 (ja) 半導体装置およびその製造方法
FR2794285A1 (fr) Procede de fabrication de dispositifs bipolaires a jonction base-emetteur autoalignee
EP1407486B1 (fr) Procede de fabrication d'un transistor sur un substrat soi
CN101459158A (zh) 半导体装置及其制造方法
EP2211381A1 (fr) Caisson isolé à faible capacité parasite pour composants électroniques
FR2813707A1 (fr) Fabrication d'un transistor bipolaire
FR3098014A1 (fr) Composé intermétallique
JPS63166271A (ja) Ｍｉｓ型半導体装置の製造方法
EP1223614A1 (fr) Procédé de fabrication d'un substrat monocristallin, et circuit intégré comportant un tel substrat
JPH01319969A (ja) 半導体装置の製造方法
CN113611740B (zh) 半导体器件的制备方法
EP1146554A1 (fr) Procédé de formation de couches enterrées
FR2868203A1 (fr) Procede de fabrication d'un transistor bipolaire a base extrinseque monocristalline
EP1098364A1 (fr) Procédé de fabrication de composants de puissance verticaux
EP0872893A1 (fr) Transistor PNP latéral dans une technologie BICMOS

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20221104

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4