TW201643281A - 矽晶圓之製造方法 - Google Patents

矽晶圓之製造方法 Download PDF

Info

Publication number
TW201643281A
TW201643281A TW105126517A TW105126517A TW201643281A TW 201643281 A TW201643281 A TW 201643281A TW 105126517 A TW105126517 A TW 105126517A TW 105126517 A TW105126517 A TW 105126517A TW 201643281 A TW201643281 A TW 201643281A
Authority
TW
Taiwan
Prior art keywords
wafer
ingot
concentration
lpd
atoms
Prior art date
Application number
TW105126517A
Other languages
English (en)
Other versions
TWI580826B (zh
Inventor
Satoshi Kudo
Kouzou Nakamura
Toshiyuki Muranaka
Shuhei Matsuda
Tegi Kim
Keiichiro Hiraki
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of TW201643281A publication Critical patent/TW201643281A/zh
Application granted granted Critical
Publication of TWI580826B publication Critical patent/TWI580826B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Thermal Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

此製造方法，係包含：將含有硼做為受體之矽單結晶切片，得到未熱處理矽晶圓之工程；對於未熱處理矽晶圓，求得硼濃度之工程；對於未熱處理矽晶圓，求得氧供體濃度之工程，根據在求得硼濃度之工程所得到之硼濃度，以及在求得氧供體濃度之工程所得到之氧供體濃度，判斷是否對於未熱處理矽晶圓實施在300℃以上之溫度之熱處理。藉由此，可得到偏在於晶圓上之LPD減低的矽晶圓。

Description

矽晶圓之製造方法
本發明係關於LPD減低，可適當地使用於半導體元件之基板等之矽晶圓及其製造方法。
用於半導體元件之半導體基板，係由從矽單結晶之晶錠切出之矽晶圓所製造。此用途之矽單結晶，通常，係藉由柴可拉斯基法(以下，稱為「CZ法」)所製造。在CZ法，係在設置於反應室內下部之坩鍋內使結晶原料融解，使種結晶接觸於所得到之溶液的表面，藉由一邊使種結晶(以及坩鍋)繞著其軸回轉，一邊將種結晶拉起，而在種結晶之下方使單結晶成長。
藉由CZ法所得到之單結晶，係含有：將其直徑從種結晶之直徑開始逐漸長大之部分之圓錐狀的肩部，肩部下方之圓柱狀的主體部，在主體部下方之倒圓錐狀之尾部。可藉由外圓磨床而以外圓研磨使主體部具有既定尺寸之直徑而完成，之後，從單結晶除去肩部及尾部。然後，將主體部切片，可得到矽晶圓，對於此矽晶圓，依序施以粗磨、倒角、蝕刻、研磨等之工程，而可得到半導體基板用之矽晶圓。
對於如此之矽晶圓，進行各種檢查。例如，在矽晶圓之表面，為了調查做為凹凸而出現之缺陷，有利用在晶圓 表面之雷射光之反射之方法。如此之缺陷(LPD；光點缺陷)，若照射具有可視光~紫外光域之波長之雷射光，可做為輝點而觀察。亦即，做為LPD可檢出之缺陷，係存在於晶圓之表面。
在第1圖，係表示在矽晶圓上做為輝點而觀察之LPD之分布的一例。如此之LPD的分布，可藉由將在晶圓各部之雷射的反射光(含散射光)，藉由在晶圓全面檢出而可得到。例如，將晶圓，在其中心附近，一邊使其在面內回轉，一邊對於該晶圓之表面，以點狀照射雷射光，藉由使照射部在晶圓之直徑方向移動，而可對於晶圓全面檢出雷射之反射光。從所檢出之反射光的強度分布，可特定出LPD之有無，以及尺寸。藉由如此之方法，以LPD的尺寸來說，例如，最小可檢出26nm程度者。在LPD之觀察之前，由於不需要對於晶圓做特別之前處理，因此藉由此方法，可容易地觀察在晶圓之表面上做為凹凸而出現的缺陷。
若以SEM(Scanning Electron Microscope；掃描式電子顯微鏡)觀察LPD，則可知具有成為從晶圓表面之突出部者，與形成於晶圓表面之凹部者。第2圖，係突出部之形態的LPD之SEM照片，第3圖係凹部之形態的LPD之SEM照片。
LPD之成因各種各樣。LPD有例如起因於機械加工而產生者(參照專利文戲1)，以及關係於結晶成長時所導入之缺陷(成長缺陷)(參照專利文獻2)。
在專利文獻3，開示了含有：將從無缺陷矽單結晶切片、鏡面研磨之矽晶圓，在500℃以上600℃以下之溫度，熱處理4小時以上6小時以下之熱處理工程；與將熱處理工程 後之矽晶圓，使其研磨量為1.5μm以上而再研磨之再研磨工程之矽晶圓之製造方法。根據專利文獻3，藉由此方法，可將LPD減低至極限，而可以良好的良率製造在檢查工程及出貨階段，不良品發生率低之矽晶圓。
【先前技術文獻】
【專利文獻】
專利文獻1：日本專利特開2011-42536號公報
專利文獻2：日本專利特開2001-261493號公報
專利文獻3：日本專利特開2013-4825號公報
專利文獻4：日本專利特開2010-267846號公報
本發明者等，發現了至今為止沒有被報告之新型的LPD。具體而言，本發明者等發現之LPD，係與矽晶圓中之硼濃度及氧供體濃度有密切的關聯，偏在分布於晶圓上。以下，將如此之LPD稱為「偏在LPD」。偏在LPD的密度，相較於以往所被報告之LPD之密度，極為低，在目前的時間點，偏在LPD被認為不會對從矽晶圓所製造之元件的特性造成影響。然而，將來在半導體元件之電路圖樣之微細化更進行之情況等，偏在LPD有產生問題之可能性。
在此，此發明之目的，在於可消滅或減低偏在LPD之矽晶圓之製造方法，以及偏在LPD消滅或減低之矽晶圓。
此發明之另一目的，在於提供可防止或抑制偏在LPD之發生之矽晶圓的製造方法，以及偏在LPD之發生被防 止或抑制之矽晶圓。
本發明者等，使用經過與最終製品同等之加工工程之晶圓，觀察晶圓之表面上的LPD，得到關於其分布的數據，彙整至少25片份之前述觀察數據時，發現在晶圓上存在著偏在成圓形狀或環型狀(2個同心圓之間的領域)而分布之特異的LPD(偏在LPD)。因此，調查關於如此之偏在LPD發生之條件。
其結果，發現偏在LPD多被發現於在硼(B)濃度與氧(O)供體濃度幾乎相同，且這些濃度在特定範圍內之晶圓。換言之，偏在LPD，係在硼濃度與氧供體濃度幾乎相同之情況可發現之特異的現象，若硼濃度與氧供體濃度之間有一定程度之濃度差的情況不會發生。
又，本發明者等，發現在矽單結晶之晶錠之成長結束經過50天後，從此晶錠切出之晶圓，偏在LPD多被發現。換言之，偏在LPD，若矽單結晶之晶錠之成長結束後至切出晶圓為止的時間為一定程度短時間之情況不會發生。
又，將在晶圓觀察到偏在LPD之部分進行元素分析，在成為從晶圓表面之突出部者(參照第2圖)，檢出鎳(Ni)，在晶圓表面上形成凹部者(參照第3圖)，檢出銅(Cu)。鎳以及銅之分析，係藉由歐傑電子能譜儀(Auger Electron Spectronscopy)法分析而進行。
從以上結果，偏在LPD，其形成之原因之一被認為是幾乎硼濃度與氧供體濃度幾乎相同之p/n型反轉(混在)領 域，這些的濃度係在特定的範圍內，隨著結晶成長完成後時間的經過，鎳或是銅被捕捉。
本發明者等，反覆進行精心銳意的研究之結果，發現偏在LPD會由於熱處理而消滅或減低。藉由熱處理，做為表面上之凹凸而顯現之偏在LPD消滅或減低之詳細的機制雖尚不清楚，但被認為是和一旦被捕捉之鎳或銅，由於被賦予熱而被解放有關。
又，本發明者發現若在矽單結晶之晶錠的結晶成長完成後50天以內，從此晶錠切出晶圓，則即使此晶錠之硼濃度及氧供體濃度在上述特定的範圍內，在切出的晶圓中，幾乎(或是完全)不會產生偏在LPD，之後幾乎也不會產生偏在LPD。亦即，藉由在既定期間內從晶錠切出晶圓，偏在LPD之產生可被防止或抑制。此現象之詳細機制雖尚不清楚，但被認為是和一旦從晶錠切出晶圓，則Ni或銅相較於被捕捉在p/n型反轉領域，更容易聚集至晶圓表面有關。
在上述專利文獻3，記載著：在表面Cu濃度為1.19×109cm-2(atoms/cm2)之晶圓或表面Ni濃度2.6×108cm-2之晶圓，LPD被檢出。相對於此，本發明者等藉由WSA(晶圓表面分析)法測定檢出偏在LPD之晶圓之表面Cu濃度及表面Ni濃度，發現皆在1×107cm-2以下。WSA法，具體而言，係將含有不純物之回收液，藉由感應耦合電漿質譜分析(ICP-MS；Inductively Coupled Plasma Mass Spectrometry)法分析者。
特定鎳，以及銅之對於晶圓之導入路徑是有困難的。如此之鎳以及銅，例如，有起源於製造矽單結晶之所使用 之原料以及石英坩鍋，以及從加工晶圓之初期工程到最終工程之間所使用的構件，例如，在各工程所使用之懸浮液等之消耗劑等之可能性。
在本發明者等所觀察之晶圓之LPD的密度低(例如，平均1片直徑約300mm(約12英吋)之矽晶圓為5~30個)，在1片的晶圓，難以發現LPD之分布具有特徵。然而，若對於複數片之晶圓，彙整數據，則可知道晶圓上之LPD之分布具有特徵。具體而言，所觀察之LPD，係在晶圓之中心附近分布成同心圓狀，例如，在直徑約300mm之晶圓，從中心開始半徑100mm內之圓形領域，LPD密度相對性的高，以及，在從晶圓中心半徑50mm~100mm之間之環狀領域之LPD密度相對性的高。
若從本發明者等所觀察之形成了LPD(偏在LPD)之矽晶圓，製造半導體元件，現在雖沒有產生問題，但將來，在半導體元件之電路圖樣之微細化進行之情況等，有產生問題之可能性。
本發明，係得到了以上的知識而完成者，以下述(A)~(F)之矽晶圓之製造方法，以及下述(G)以及(H)之矽晶圓為要旨。
(A)一種矽晶圓之製造方法，其特徵在於：關於未熱處理矽晶圓，若硼濃度在5×1014atoms/cm3以上，且為7×1014atoms/cm3以下，且氧供體濃度為4×1014個/cm3以上，且為8×1014個/cm3以下之情況，對於前述未熱處理矽晶圓，實施在300℃以上之溫度之熱處理。
(B)一種矽晶圓之製造方法，其特徵在於：關於矽單結晶之晶錠，或是從該晶錠切出之晶塊，若硼濃度在5×1014atoms/cm3以上，且為7×1014atoms/cm3以下，且氧供體濃度為4×1014個/cm3以上，且為8×1014個/cm3以下之情況，在前述晶錠之結晶成長完成後50天以內，從前述晶錠或晶塊切出晶圓。
(C)一種矽晶圓之製造方法，包含：將含有硼做為受體之矽單結晶切片而得到未熱處理矽晶圓之工程；對於前述未熱處理矽晶圓，求得硼濃度之工程；與對於前述未熱處理矽晶圓，求得氧供體濃度之工程，其特徵在於：根據前述在求得硼濃度之工程所求得之硼濃度，以及前述在求得氧供體濃度之工程所求得之氧供體濃度，判斷是否對於前述未熱處理矽晶圓實施在300℃以上之溫度之熱處理。
(D)一種矽晶圓之製造方法，包含：對於從含有硼做為受體之矽單結晶之晶錠或是從該晶錠切出之晶塊，求得硼濃度之工程；與對於前述晶錠或晶塊，求得氧供體濃度之工程，其特徵在於：根據前述在求得硼濃度之工程所求得之硼濃度，以及前述在求得氧供體濃度之工程所求得之氧供體濃度，判斷是否在前述晶錠之結晶成長完成後50天以內，從前述晶錠或晶塊切出晶圓。
(E)一種矽晶圓之製造方法，關於從含有硼做為受體之矽單結晶之晶錠或是從該晶錠切出之晶塊，滿足前述硼濃度在5×1014atoms/cm3以上，且為7×1014atoms/cm3以下，且前述氧供體濃度為4×1014個/cm3以上，且為8×1014個/cm3以下 之要件之情況，其特徵在於：在超過前述晶錠之結晶成長完成後50天，而從前述晶錠或晶塊切出晶圓之情況，對於該切出之晶圓，施以在300℃以上之溫度之熱處理。
(F)一種矽晶圓之製造方法，關於從含有硼做為受體之矽單結晶之晶錠或是從該晶錠切出之晶塊，滿足前述硼濃度在5×1014atoms/cm3以上，且為7×1014atoms/cm3以下，且前述氧供體濃度為4×1014個/cm3以上，且為8×1014個/cm3以下之要件之情況，其特徵在於：在超前述晶錠之結晶成長完成後50天以內從前述晶錠或晶塊切出晶圓之情況，對於該切出之晶圓，不施以在300℃以上之溫度之熱處理。
(G)一種矽晶圓，係為了在半導體元件製造產線中監控顆粒用之顆粒監控晶圓，其特徵在於：藉由上述(A)~(F)中任一項之製造方法所製造。
(H)一種矽晶圓，係不含有COP及差排團之矽晶圓，其特徵在於：藉由上述(A)~(F)中任一項之製造方法所製造。
在此，「未熱處理矽晶圓」係指沒有實施在300℃以上之溫度之熱處理的晶圓。
在此，關於晶錠，「結晶成長完了」之時間點，係將此單結晶從單結晶成長所使用之溶液切離後，此單結晶表面溫度成為室溫(30℃)以下之時間點。
在本發明之矽晶圓之製造方法中，藉由適當地根據未熱處理矽晶圓之硼濃度以及氧供體濃度，判斷在300℃以 上之溫度之熱處理之必要性，可得到偏在LPD不存在或減低之矽晶圓。
在本發明之矽晶圓之其他之製造方法中，藉由根據矽單結晶之晶錠，或是從該晶錠切出之晶塊之硼濃度及氧供體濃度，適當地判斷在此晶錠之結晶成長完成後50天以內，將晶圓從此晶錠或晶塊切出之必要性，可得到偏在LPD之發生被防止或被抑制之矽晶圓。
本發明之矽晶圓，偏在LPD不存在或是減低。
第1圖係表示在矽晶圓上LPD之分布之例之圖。
第2圖係突出部之形態之LPD之SEM照片。
第3圖係凹部之形態之LPD之SEM照片。
第4圖係表示硼濃度，以及氧供體濃度與LPD之發生之有無之關係圖。
第5圖係表示晶錠之種別與結晶成長完成後切出晶圓為止之日數之關係圖。
本發明之第1之製造方法，係以「關於未熱處理矽晶圓，若硼濃度在5×1014atoms/cm3以上，且為7×1014atoms/cm3以下，且氧供體濃度為4×1014個/cm3以上，且為8×1014個/cm3以下之情況，對於前述未熱處理矽晶圓，實施在300℃以上之溫度之熱處理。」為特徵。
具有5×1014~7×1014atoms/cm3之硼濃度之矽晶圓 之電阻率(進行供體殺手熱處理再作測定後之電阻率)為19~26Ω．cm，亦即，對應通常電阻。供體殺手熱處理，係指為了消去氧供體(n型摻雜物作用之氧配合物)之熱處理，例如，可為在650~700℃進行10~60分鐘之熱處理。
硼濃度，為5×1014~7×1014atoms/cm3，且氧供體濃度為4×1014~8×1014個/cm3之範圍，硼(受體)濃度與供體濃度可說是相同。在此範圍，p/n型容易發生反轉，在p/n型反轉領域鎳或銅被捕捉為容易發生偏在LPD之原因之一。偏在LPD，可藉由在300℃以上之溫度之熱處理，而消滅或減低。
LPD，在晶圓上，有顯示偏在分布者(偏在LPD)與不顯示偏在分布者。這被認為是由於成因互相不同之故。藉由本發明，根據硼濃度以及氧供體濃度，而可推定LPD之有無(密度的高低)的，是指在未熱處理矽晶圓上顯示偏在分布之LPD。
LPD是否為「偏在LPD」，係如以下所判斷。首先，使用KLA Tencor公司製Surfscan SP2做為LPD評價裝置，以High Sensitivity mode，將測定ch/Size，設定為”Dark field”、”Composite”、”Oblique”、”37nm”(最小粒徑)，觀察晶圓表面之LPD，得到關於該分布之數據。然後，在至少彙整25片份之前述觀察數據時，在晶圓上呈圓形狀或環狀(2個同心圓之間的領域)分布之LPD為偏在LPD。
但是，在該圓形狀或環狀，LPD分布領域地面積，為在晶圓全面之10%~70%之範圍內。在此，所謂LPD呈圓形狀或環狀分布，係指在該圓形狀或環狀之領域之LPD密度，為晶圓上之其以外之領域的LPD密度之5倍以上。換言之， 在晶圓上，適當地描畫與該晶圓同心之圓或環時(但是，此圓或環之面積，為晶圓全面之面積之10%~70%者)，在該圓或環之內部之LPD密度，為在晶圓上其以外領域之LPD密度之5倍以上時，當做形成了偏在LPD。
硼濃度N，係將在供體殺手處理後，藉由四點探針法測定之矽晶圓的電阻率ρ(Ω．cm)，以下述(1)式換算(ASTM-F723換算)而可求得。
N(atoms/cm3)=(1.330×1016)/ρ+(1.082×1017)/ρ×[1+(54.56×ρ)1.105] (1)
氧供體濃度TD，係使用矽單結晶之電阻率與濃度之關係，對於矽晶圓，可從供體殺手熱處理之實施前的電阻率ρBef(Ω．cm)與實施後之電阻率ρAft(Ω．cm)，藉由下述(2)式，或是(3)式來求得。關於p/n型反轉領域，可使用下述(3)式，對於其以外，可使用下述(2)式。
TD(個/cm3)=1.39×1016×(1/ρAft-1/ρBef) (2)
TD(個/cm3)=1.39×1016/ρAft+5.0×1015/ρBef) (3)
本發明之第2之製造方法，係以「關於矽單結晶之晶錠，或是從該晶錠切出之晶塊，若硼濃度在5×1014atoms/cm3以上，且為7×1014atoms/cm3以下，且氧供體濃度為4×1014個/cm3以上，且為8×1014個/cm3以下之情況，在前述晶錠之結晶成長完成後50天以內，從前述晶錠或晶塊切出晶圓」為特徵。
硼濃度以及氧供體濃度之測定，可進行同於在本發明之第1製造方法中之測定。測定，例如，可對於從晶錠或晶塊切出之測定用晶圓來進行，沒有必要對於製品用的所有晶 圓之切片，與測定用之晶圓之切片一起進行。為了根據晶錠或晶塊之硼濃度及氧供體濃度之測定結果而在晶錠之結晶成長完成後50天以內進行製品用的晶圓之切出，該測定必須在晶錠之結晶成長完成後50天以內進行。
本發明之第3之製造方法，係以「包含：將含有硼做為受體之矽單結晶切片而得到未熱處理矽晶圓之工程；對於前述未熱處理矽晶圓，求得硼濃度之工程；與對於前述未熱處理矽晶圓，求得氧供體濃度之工程，根據前述在求得硼濃度之工程所求得之硼濃度，以及前述在求得氧供體濃度之工程所求得之氧供體濃度，判斷是否對於前述未熱處理矽晶圓實施在300℃以上之溫度之熱處理」為特徵。
前述判斷，關於前述未熱處理矽晶圓，若不滿足前述硼濃度在5×1014atoms/cm3以上，且為7×1014atoms/cm3以下，且前述氧供體濃度為4×1014個/cm3以上，且為8×1014個/cm3以下之要件的情況，則可判斷對於前述未熱處理矽晶圓，不施以在300℃以上之溫度之熱處理，而進行研磨。
前述判斷，關於前述未熱處理矽晶圓，若滿足前述硼濃度在5×1014atoms/cm3以上，且為7×1014atoms/cm3以下，且前述氧供體濃度為4×1014個/cm3以上，且為8×1014個/cm3以下之要件的情況，則可判斷對於前述未熱處理矽晶圓，施以在300℃以上之溫度之熱處理後，進行研磨。
本發明之第4製造方法，係以「包含：對於從含有硼做為受體之矽單結晶之晶錠或是從該晶錠切出之晶塊，求得硼濃度之工程；與對於前述晶錠或晶塊，求得氧供體濃度之工 程，根據前述在求得硼濃度之工程所求得之硼濃度，以及前述在求得氧供體濃度之工程所求得之氧供體濃度，判斷是否在前述晶錠之結晶成長完成後50天以內，從前述晶錠或晶塊切出晶圓」
前述判斷，關於前述晶錠或晶塊，若滿足前述硼濃度在5×1014atoms/cm3以上，且為7×1014atoms/cm3以下，且前述氧供體濃度為4×1014個/cm3以上，且為8×1014個/cm3以下之要件的情況，則可判斷在前述晶錠之結晶成長完成後50天以內，從前述晶錠或前述晶塊切出晶圓。
在本發明之第1及第3之製造方法，關於未熱處理矽晶圓之硼濃度及氧供體濃度之測定，沒有必要在晶錠之結晶成長完成後50天以內進行。若在晶錠之結晶成長完成後50天以內進行該測定之情況，在該時間點在未熱處理矽晶圓，被預想沒有形成偏在LPD。然而，如此之未熱處理矽晶圓，硼濃度在5×1014atoms/cm3以上，且為7×1014atoms/cm3以下，且氧供體濃度為4×1014個/cm3以上，且為8×1014個/cm3以下，若時間經過，有產生偏在LPD之可能性。關於如此之晶圓，藉由施以在300℃以上之溫度之熱處理，可防止或抑制偏在LPD之發生。
在本發明之第5及第6之製造方法，根據晶錠或晶塊之硼濃度以及氧供體濃度，以及從晶錠或晶塊切出晶圓之時期，實施或是不實施在300℃以上之溫度之熱處理。
本發明之第5之製造方法，係以「關於含有硼做為受體之矽單結晶之晶錠或是從該晶錠切出之晶塊，滿足前述 硼濃度在5×1014atoms/cm3以上，且為7×1014atoms/cm3以下，且前述氧供體濃度為4×1014個/cm3以上，且為8×1014個/cm3以下之要件之情況，在超過前述晶錠之結晶成長完成後50天，從前述晶錠或晶塊切出晶圓之情況，對於該切出之晶圓，施以在300℃以上之溫度之熱處理」為特徵。
從滿足硼濃度在5×1014atoms/cm3以上，且為7×1014atoms/cm3以下，且氧供體濃度為4×1014個/cm3以上，且為8×1014個/cm3以下之要件之晶錠或晶塊，在超過晶錠之結晶成長完成後50天而切出的晶圓，有形成了偏在LPD之可能性。藉由對於如此之晶圓，進行在300℃以上之溫度之熱處理，可消滅或減低已形成之偏在LPD。
本發明之第6之製造方法，係以「關於從含有硼做為受體之矽單結晶之晶錠或是從該晶錠切出之晶塊，滿足前述硼濃度在5×1014atoms/cm3以上，且為7×1014atoms/cm3以下，且前述氧供體濃度為4×1014個/cm3以上，且為8×1014個/cm3以下之要件之情況，在前述晶錠之結晶成長完成後50天以內從前述晶錠或晶塊切出晶圓之情況，對於該切出之晶圓，不施以在300℃以上之溫度之熱處理」為特徵。
從滿足硼濃度在5×1014atoms/cm3以上，且為7×1014atoms/cm3以下，且氧供體濃度為4×1014個/cm3以上，且為8×1014個/cm3以下之要件之晶錠或晶塊，在晶錠之結晶成長完成後50天以內切出之晶圓，不僅沒有形成偏在LPD之可能性極高，且之後偏在LPD形成之可能性極低。因此，在此情況，對於所切出之晶圓，即使不施以在300℃以上之溫度之 熱處理，在大部分的情況，也可得到偏在LPD實質上不存在之矽晶圓。又，由於不施以熱處理，可更減低製造矽晶圓所需要之時間及成本。
本發明之矽晶圓，係以「在半導體元件製造產線中監控顆粒用之顆粒監控晶圓，藉由上述製造方法中任一項方法所製造」為特徵。
顆粒監控晶圓，係所謂檔片，與製品用之晶圓分別被投入半導體元件製造產線。顆粒係藉由檢查晶圓表面之表面檢查裝置而檢出。然而，表面檢查裝置也會檢出晶圓表面之結晶缺陷。檢出之結晶缺陷與顆粒不一定可以區別。本發明之矽晶圓，由於LPD的數量顯著地減低，因此藉由將此矽晶圓做為顆粒監控晶圓使用，可藉由表面檢查裝置，正確地評價存在於晶圓表面之顆粒數(密度)。
本發明之另一矽晶圓，係以「不含有COP及差排團之矽晶圓，藉由上述製造方法之任一種而製造」為特徵。
COP(晶體原生顆粒)，係在單結晶成長時，應構成晶格之缺少了原子之空孔的凝集體(微小空洞)，差排團係在晶格間被過剩包入之晶格間矽的凝集體。製造半導體元件時，若在將晶圓表面熱氧化時，存在於表面附近之COP被包入氧化膜，則會使半導體元件之GOI(Gate Oxide Integrity閘極氧化層)特性劣化，又，差排團也會成為元件之特性不良的原因等，皆會對元件特性造成不好的影響。
藉由從不含有COP及差排團之無缺陷的領域所形成之矽晶圓製造半導體元件(元件)，可使如此特性的劣化以及 不良不會產生。不含有COP以及差排團之矽晶圓，可藉由從不含有COP及差排團之矽單結晶之晶錠切出而得到。藉由柴可拉斯基法製造矽單結晶之情況，藉由適當控制對於在拉起後不久之單結晶內的成長方向之溫度斜率G之矽單結晶拉起速度V之比V/G，可製造不含COP及差排團之矽單結晶(例如，參照上述專利文獻4)
說明關於與本發明之第1實施形態有關之矽晶圓之製造方法。首先，藉由CZ法，使矽單結晶成長。此時，在矽單結晶中，摻雜硼做為受體。接著，將所得到之矽單結晶的晶錠切片，得到未熱處理矽晶圓。然後，對於此未熱處理矽晶圓，依序施以粗磨、倒角、研磨、以及蝕刻。
接著，對於所得到之未熱處理矽晶圓，求得硼濃度以及氧供體濃度。將晶圓從矽單結晶之晶錠切出時，首先，可將矽單結晶，在軸方向分割成數個晶塊而切斷，從各晶塊切出晶圓。製品用之未熱處理矽晶圓，係在硼濃度及氧供體濃度測定用之未熱處理矽晶圓(評價用試料)之外，例如，可在求得硼濃度及氧供體濃度後，從矽單結晶之晶錠切出。各晶圓(未熱處理矽晶圓)之硼濃度以及氧供體濃度，可根據上述(1)~(3)式來求得。
根據所求得之硼濃度以及氧供體濃度，對於未熱處理矽晶圓，根據是否判斷硼濃度在5×1014~7×1014atoms/cm3，且氧供體濃度在4×1014~8×1014個/cm3，判斷是否對於此矽晶圓進行熱處理。又，在未熱處理矽晶圓中，測定硼濃度及氧供體濃度之部分(領域)，可為晶圓面內之多 點，也可僅為中心的一點。在任一情況，判斷是否進行熱處理皆為可能。
又，是否進行熱處理之判斷可以批次單位來進行。從同一晶塊切出之矽晶圓，被當作為同一批次。若晶塊為長型之情況，也可將該晶塊細分化者定義為批次。以批次單位判斷之情況，係從批次的一部分之未熱處理矽晶圓，或是從批次原本之晶塊一部分採取之評價用試料，根據上述(1)~(3)式求得硼濃度及氧供體濃度，而可做為該批次全體之硼濃度及氧供體濃度。
熱處理，可在300℃以上，且800℃以下，進行1秒~3600秒。此熱處理時間，相對於專利文獻3之方法所需要的熱處理時間極為短。在本發明之熱處理，例如，可藉由適合短時間熱處理之燈退火來進行。熱處理，例如，也可在650~800℃，進行1秒以上。又，可將供體殺手等其他目的之熱處理，做為在本發明之熱處理(為了消滅或減低偏在LPD之熱處理)實施。
硼濃度在5×1014~7×1014atoms/cm3，且氧供體濃度在4×1014~8×1014個/cm3之晶圓，偏在LPD存在之可能性高。偏在LPD存在之情況，藉由此熱處理，偏在LPD消滅或減低。熱處理之後，對於此矽晶圓進行研磨。此研磨，其進行係和未熱處理矽晶圓是否含有偏在LPD無關係(亦即，不是由於與偏在LPD之關係而特別進行)，係製造半導體用矽晶圓時通常進行的研磨。
藉由本發明之熱處理，在前述研磨工程前進行為 佳，即使在一度進行前述研磨工程後由於任何理由再度進行研磨之情況，也以在該(最初的)研磨工程前進行為佳。
滿足硼濃度在5×1014~7×1014atoms/cm3，且氧供體濃度在4×1014~8×1014個/cm3之要件之未熱處理矽晶圓或評價用試料有1片或複數片之情況，也可以含有該未熱處理矽晶圓或評價用試料之批次單位來進行熱處理。
另一方面，根據所求得之硼濃度以及氧供體濃度，對於矽晶圓，無法判斷硼濃度在5×1014~7×1014atoms/cm3，且氧供體濃度在4×1014~8×1014個/cm3之情況，在此矽晶圓，沒有形成偏在LPD之可能性很高。在此情況，對於此矽晶圓，不進行熱處理，而進行前述研磨。例如，在同時滿足下述要件A及B之情況也可不進行熱處理而進行前述研磨。
A：判斷硼濃度在5×1014~10×1014atoms/cm3，且氧供體濃度在1×1014~11×1014個/cm3之情況。
B：不被判斷硼濃度在5×1014~7×1014atoms/cm3，且氧供體濃度在4×1014~8×1014個/cm3之情況。
將未熱處理矽晶圓或評價用試料之硼濃度及氧供體濃度，做為含有該未熱處理矽晶圓或評價用試料之批次的硼濃度，以及氧供體濃度之情況，不滿足硼濃度在5×1014~7×1014atoms/cm3，且氧供體濃度在4×1014~8×1014個/cm3之要件時，也可對於該批次之全部的矽晶圓，不進行熱處理，而進行研磨。
在任一情況，研磨後，洗淨矽晶圓，可得到做為經拋光晶 圓之製品。
接著，對於與本發明之第2實施型態有關之矽晶圓之製造方法說明。首先，以同於在第1實施形態之製造方法，實施矽單結晶晶錠之成長。接著，從此晶錠，至少切出硼濃度及氧供體濃度測定用之晶圓。可將此晶錠一旦切斷成晶塊，從此晶塊切出測定用之晶圓以及製品用之晶圓。
然後，對於此晶圓，在結晶成長完成後50天以內，實施硼濃度及氧供體濃度之測定。其結果，若判斷硼濃度在5×1014atoms/cm3以上，且為7×1014atoms/cm3以下，且氧供體濃度為4×1014個/cm3以上，且為8×1014個/cm3以下之情況，在晶錠之結晶成長完了後50天以內，將製品用晶圓從晶錠切出。藉由此，可抑制或防止將晶圓切出後，偏在LPD之產生。所切出晶圓之厚度，例如在直徑約300mm之晶圓，可為0.8~1.5mm。
另一方面，若無法判斷硼濃度在5×1014~7×1014atoms/cm3，且氧供體濃度在4×1014~8×1014個/cm3之情況，從晶錠切出晶圓之時期沒有特別限制。亦即，在此情況，即使是直接以晶錠的狀態保管，偏在LPD隨著時間經過而產生之可能性極低之故，因此製品用的晶圓，可在晶錠之結晶成長結束後50天之內從晶錠切出，也可在晶錠之結晶成長後經過50天後切出。
晶圓之切出後，係同於本發明之第1實施形態，實施研磨以後之工程。
【實施例】
<實施例1>
對於觀察到偏在LPD之未熱處理矽晶圓與沒有觀察到偏在LPD之未熱處理矽晶圓，對於晶圓之中心1點，求得硼濃度以及氧供體濃度。任一之未熱處理矽晶圓皆為不含有COP及差排團者。硼濃度，係使用上述(1)式，藉由上述方法求得。氧供體濃度，係使用上述(2)式或(3)式，藉由上述方法求得。又，晶圓上是否存在偏在LPD，係對於LPD之分布，彙整晶圓25片份之數據，藉由上述方法判斷。在上述觀察到偏在LPD之未熱處理矽晶圓，LPD密度相對高之領域較其他的領域，LPD密度高5~14倍。
第4圖，係彙整以上的結果，顯示硼濃度以及氧供體濃度與偏在LPD發生之有無之關係的圖。從第4圖，可知在觀察到偏在LPD之未處理矽晶圓之大部分，硼濃度在5×1014~7×1014atoms/cm3，且氧供體濃度在4×1014~8×1014個/cm3之範圍。
藉由將如此之未熱處理矽晶圓，在650℃進行3秒~30分鐘之熱處理，可使在晶圓表面觀察到之偏在LPD密度大幅降低。藉由熱處理，在偏在LPD領域之LPD的密度成為數分之1以下，但在偏在LPD領域外之LPD密度幾乎沒有變化。其結果，在偏在LPD領域與偏在LPD領域外之LPD密度變得沒有太大的差異，對於偏在LPD領域以外領域之LPD密度之偏在LPD領域之LPD密度之比，在熱處理後，不到5。
如此，確認藉由本發明可消滅或減低偏在LPD。但是，在上述硼濃度及氧供體濃度之範圍，也存在沒有觀察到 偏在LPD之未熱處理晶圓。然而，藉由將此範圍之未熱處理矽晶圓一起熱處理，可省去對於每1片晶圓確認偏在LPD之有無之麻煩。
又，在此試驗，在硼濃度未滿5×1014atoms/cm3，或是7×1014atoms/cm3，或是氧供體濃度未滿4×1014個/cm3或是超過8×1014個/cm3之範圍之未熱處理晶圓，沒有觀察到偏在LPD。
<實施例2>
藉由柴可拉斯基法使420根之矽單結晶晶錠成長，變更結晶成長完成後到從晶錠切出晶圓為止的日數(以下，稱為「前導時間」)，對於切出之晶圓，在測定硼濃度以及氧供體濃度之同時，調查偏在LPD之有無。
第5圖，係表示各晶圓之種別之前導時間之圖。在第5圖的右部，表示關於前導時間之直方圖。
做為晶圓之種別，記為「(a)偏在LPD非發生晶圓」者(以下，稱為「種別(a)」)，為沒有發生偏在LPD之晶圓。種別(a)之晶圓，含有滿足硼濃度在5×1014atoms/cm3以上，且為7×1014atoms/cm3以下，且氧供體濃度為4×1014個/cm3以上，且為8×1014個/cm3以下之要件者，與不滿足此要件者。種別(a)之晶圓中，前導時間超過50天之晶圓，皆為不滿足硼濃度在5×1014atoms/cm3以上，且為7×1014atoms/cm3以下，且氧供體濃度為4×1014個/cm3以上，且為8×1014個/cm3以下之要件者。
記為「(b)偏在LPD發生晶圓」者(以下，稱為「種別(b)」。)，係偏在LPD發生之晶圓，其皆滿足硼濃度在 5×1014atoms/cm3以上，且為7×1014atoms/cm3以下，且氧供體濃度為4×1014個/cm3以上，且為8×1014個/cm3以下之要件。
相對於種別(a)之平均前導時間為39.8074日，種別(b)之平均前導時間為60.2720日。進行t檢定，發現種別(a)之平均前導時間與種別(b)之平均前導時間之差，為有意義水準之5%而為有意義的。
從第5圖，發現發生偏在LPD之晶圓，皆為在結晶成長完成後經過50天後從晶錠切出者。從此結果可知，藉由在結晶成長完了後50天以內從晶錠將晶圓切出，可防止偏在LPD之發生。

Claims (6)

  1. 一種矽晶圓之製造方法，其特徵在於：從硼濃度在5×1014atoms/cm3以上且為7×1014atoms/cm3以下、且氧供體濃度為4×1014個/cm3以上且為8×1014個/cm3以下之矽單結晶之晶錠或是從該晶錠切出之晶塊，在前述晶錠之結晶成長完成後50天以內，切出晶圓。
  2. 如申請專利範圍第1或2項之矽晶圓製造方法，其中，對從前述晶錠或晶塊切出的晶圓進行供體殺手熱處理再作測定後之情況，前述晶圓的電阻率為19Ω．cm以上，且為26Ω．cm以下。
  3. 一種矽晶圓之製造方法，包含：對於從含有硼做為受體之矽單結晶之晶錠或是從該晶錠切出之晶塊，求得硼濃度之工程；及對於前述晶錠或晶塊，求得氧供體濃度之工程，其特徵在於：根據前述在求得硼濃度之工程所求得之硼濃度，以及前述在求得氧供體濃度之工程所求得之氧供體濃度，若前述晶錠或晶塊滿足前述硼濃度在5×1014atoms/cm3以上且為7×1014atoms/cm3以下、且前述氧供體濃度為4×1014個/cm3以上且為8×1014個/cm3以下之要件之情況，則判斷在前述晶錠之結晶成長完成後50天以內，從前述晶錠或晶塊切出晶圓。
  4. 如申請專利範圍第3項之矽晶圓之製造方法，其中，係以批次單位判斷是否在前述晶錠之結晶成長完成後50天以 內，從前述晶錠或晶塊切出晶圓。
  5. 一種矽晶圓之製造方法，關於從含有硼做為受體之矽單結晶之晶錠或是從該晶錠切出之晶塊，滿足前述硼濃度在5×1014atoms/cm3以上，且為7×1014atoms/cm3以下，且前述氧供體濃度為4×1014個/cm3以上，且為8×1014個/cm3以下之要件之情況，其特徵在於：在超過前述晶錠之結晶成長完成後50天，從前述晶錠或晶塊切出晶圓之情況，對於該切出之晶圓，施以在300℃以上之溫度之熱處理。
  6. 一種矽晶圓之製造方法，關於從含有硼做為受體之矽單結晶之晶錠或是從該晶錠切出之晶塊，滿足前述硼濃度在5×1014atoms/cm3以上，且為7×1014atoms/cm3以下，且前述氧供體濃度為4×1014個/cm3以上，且為8×1014個/cm3以下之要件之情況，其特徵在於：在前述晶錠之結晶成長完成後50天以內從前述晶錠或晶塊切出晶圓之情況，對於該切出之晶圓，不施以在300℃以上之溫度之熱處理。
TW105126517A 2014-06-02 2015-06-01 Silicon wafer manufacturing method TWI580826B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014114335 2014-06-02

Publications (2)

Publication Number Publication Date
TW201643281A true TW201643281A (zh) 2016-12-16
TWI580826B TWI580826B (zh) 2017-05-01

Family

ID=54766375

Family Applications (2)

Application Number Title Priority Date Filing Date
TW105126517A TWI580826B (zh) 2014-06-02 2015-06-01 Silicon wafer manufacturing method
TW104117600A TWI571541B (zh) 2014-06-02 2015-06-01 Silicon wafer manufacturing method

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW104117600A TWI571541B (zh) 2014-06-02 2015-06-01 Silicon wafer manufacturing method

Country Status (7)

Country Link
US (1) US10526728B2 (zh)
JP (2) JP6187689B2 (zh)
KR (1) KR101895817B1 (zh)
CN (1) CN106463403B (zh)
DE (1) DE112015002599T5 (zh)
TW (2) TWI580826B (zh)
WO (1) WO2015186288A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI705416B (zh) * 2017-10-11 2020-09-21 日商Ｓｕｍｃｏ股份有限公司 半導體晶圓的評價方法以及半導體晶圓的製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6187689B2 (ja) * 2014-06-02 2017-08-30 株式会社Sumco シリコンウェーハの製造方法
JP6614066B2 (ja) * 2016-08-22 2019-12-04 株式会社Ｓｕｍｃｏ シリコン接合ウェーハの製造方法
JP6711327B2 (ja) 2017-07-18 2020-06-17 株式会社Sumco シリコンウェーハ製造工程の評価方法およびシリコンウェーハの製造方法
JP7463934B2 (ja) 2020-10-07 2024-04-09 信越半導体株式会社 Ｎ型シリコン単結晶ウェーハの製造方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6031232A (ja) * 1983-07-29 1985-02-18 Toshiba Corp 半導体基体の製造方法
JPH0786289A (ja) * 1993-07-22 1995-03-31 Toshiba Corp 半導体シリコンウェハおよびその製造方法
US5629216A (en) * 1994-06-30 1997-05-13 Seh America, Inc. Method for producing semiconductor wafers with low light scattering anomalies
JP2862229B2 (ja) 1996-01-26 1999-03-03 ローム株式会社 半導体装置製造計画作成装置および半導体装置製造計画作成方法
KR100541882B1 (ko) * 1998-05-01 2006-01-16 왁커 엔에스씨이 코포레이션 실리콘 반도체 기판 및 그의 제조 방법
TW505710B (en) * 1998-11-20 2002-10-11 Komatsu Denshi Kinzoku Kk Production method for silicon single crystal and production device for single crystal ingot, and heat treating method for silicon single crystal wafer
JP4078782B2 (ja) 2000-03-14 2008-04-23 株式会社Ｓｕｍｃｏ 高品質シリコン単結晶の製造方法
US6663708B1 (en) * 2000-09-22 2003-12-16 Mitsubishi Materials Silicon Corporation Silicon wafer, and manufacturing method and heat treatment method of the same
JP4607304B2 (ja) * 2000-09-26 2011-01-05 信越半導体株式会社 太陽電池用シリコン単結晶及び太陽電池用シリコン単結晶ウエーハ並びにその製造方法
JP4822582B2 (ja) * 2000-12-22 2011-11-24 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 ボロンドープされたシリコンウエハの熱処理方法
JP2008545605A (ja) * 2005-05-19 2008-12-18 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 高抵抗率シリコン構造体およびその製造方法
KR101313326B1 (ko) * 2006-12-29 2013-09-27 에스케이하이닉스 주식회사 후속 열처리에 의해 산소 침전물로 되는 유핵의 분포가제어된 실리콘 웨이퍼 및 그 제조방법
JP5568837B2 (ja) * 2008-02-29 2014-08-13 株式会社Ｓｕｍｃｏ シリコン基板の製造方法
JP5561918B2 (ja) * 2008-07-31 2014-07-30 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
JP5537802B2 (ja) * 2008-12-26 2014-07-02 ジルトロニック アクチエンゲゼルシャフト シリコンウエハの製造方法
US8263484B2 (en) * 2009-03-03 2012-09-11 Sumco Corporation High resistivity silicon wafer and method for manufacturing the same
JP5407473B2 (ja) * 2009-03-25 2014-02-05 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP5515406B2 (ja) 2009-05-15 2014-06-11 株式会社Ｓｕｍｃｏ シリコンウェーハおよびその製造方法
JP2010283144A (ja) * 2009-06-04 2010-12-16 Sumco Corp シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法
JP5707682B2 (ja) 2009-08-21 2015-04-30 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
WO2011105255A1 (ja) * 2010-02-26 2011-09-01 株式会社Sumco 半導体ウェーハの製造方法
FR2959351B1 (fr) * 2010-04-26 2013-11-08 Photowatt Int Procede de preparation d’une structure de type n+pp+ ou de type p+nn+ sur plaques de silicium
JP5585652B2 (ja) * 2010-07-08 2014-09-10 株式会社Ｓｕｍｃｏ シリコンウェーハの研磨方法
WO2012167104A1 (en) * 2011-06-03 2012-12-06 Memc Singapore Pte, Ltd. Processes for suppressing minority carrier lifetime degradation in silicon wafers
JP5682471B2 (ja) 2011-06-20 2015-03-11 信越半導体株式会社 シリコンウェーハの製造方法
KR101246493B1 (ko) * 2011-07-08 2013-04-01 주식회사 엘지실트론 웨이퍼의 결함 평가방법
WO2013056186A1 (en) * 2011-10-12 2013-04-18 The Regents Of The University Of California Semiconductor processing by magnetic field guided etching
JP5772553B2 (ja) 2011-12-06 2015-09-02 信越半導体株式会社 シリコン単結晶の評価方法およびシリコン単結晶の製造方法
JP5621791B2 (ja) * 2012-01-11 2014-11-12 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及び電子デバイス
JP6111572B2 (ja) * 2012-09-12 2017-04-12 富士電機株式会社 半導体装置および半導体装置の製造方法
FR2997096B1 (fr) * 2012-10-23 2014-11-28 Commissariat Energie Atomique Procede de formation d'un lingot en silicium de resistivite uniforme
JP2014236093A (ja) * 2013-05-31 2014-12-15 サンケン電気株式会社 シリコン系基板、半導体装置、及び、半導体装置の製造方法
DE112014006165B4 (de) * 2014-01-14 2023-02-09 Sumco Corporation Verfahren zur Herstellung eines Silicium-Wafers
JP6156188B2 (ja) * 2014-02-26 2017-07-05 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP6187689B2 (ja) * 2014-06-02 2017-08-30 株式会社Sumco シリコンウェーハの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI705416B (zh) * 2017-10-11 2020-09-21 日商Ｓｕｍｃｏ股份有限公司 半導體晶圓的評價方法以及半導體晶圓的製造方法

Also Published As

Publication number Publication date
JP2017200878A (ja) 2017-11-09
US20170044688A1 (en) 2017-02-16
TW201608064A (zh) 2016-03-01
JPWO2015186288A1 (ja) 2017-04-20
CN106463403A (zh) 2017-02-22
JP6388058B2 (ja) 2018-09-12
KR101895817B1 (ko) 2018-09-07
TWI571541B (zh) 2017-02-21
CN106463403B (zh) 2020-05-05
KR20170005107A (ko) 2017-01-11
WO2015186288A1 (ja) 2015-12-10
JP6187689B2 (ja) 2017-08-30
TWI580826B (zh) 2017-05-01
US10526728B2 (en) 2020-01-07
DE112015002599T5 (de) 2017-04-06

Similar Documents

Publication Publication Date Title
JP6388058B2 (ja) シリコンウェーハの製造方法
TWI376435B (en) Silicon wafer having good intrinsic getterability and method for its production
KR101997561B1 (ko) 실리콘 단결정봉의 제조방법
JPH08298233A (ja) 正確に定められた深さの無欠陥層を有する較正用ウエーハの製造方法および較正用ウエーハ
KR102373801B1 (ko) 실리콘 웨이퍼의 품질 평가 방법, 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼
JP5682471B2 (ja) シリコンウェーハの製造方法
JP5998225B2 (ja) 結晶関連欠陥の位置を示す方法
TWI486493B (zh) 矽單結晶的檢查方法及製造方法
KR100566824B1 (ko) 실리콘 반도체기판 및 그의 제조방법
JP6569613B2 (ja) シリコンウェーハの評価方法及び製造方法
JP2001081000A (ja) シリコン単結晶の結晶欠陥評価方法
JP4154891B2 (ja) シリコン単結晶の製造方法
JP2004119446A (ja) アニールウエーハの製造方法及びアニールウエーハ
JP5012721B2 (ja) シリコンエピタキシャルウェーハ
JP2007142063A (ja) シリコン単結晶ウエーハ、これを用いたデバイスの製造方法、並びにそのシリコン単結晶ウエーハの製造方法及び評価方法
JP2002179496A (ja) シリコン単結晶の育成方法およびシリコンウェーハ
JP5782996B2 (ja) 単結晶の製造方法
JP2023172356A (ja) シリコン単結晶基板の評価方法
KR101238840B1 (ko) 웨이퍼의 결함 검출 방법
JP2002118114A (ja) シリコンウェーハとその製造方法