JP2003347374A - Soi基板のhf欠陥評価方法 - Google Patents

Soi基板のhf欠陥評価方法

Info

Publication number
JP2003347374A
JP2003347374A JP2002153083A JP2002153083A JP2003347374A JP 2003347374 A JP2003347374 A JP 2003347374A JP 2002153083 A JP2002153083 A JP 2002153083A JP 2002153083 A JP2002153083 A JP 2002153083A JP 2003347374 A JP2003347374 A JP 2003347374A
Authority
JP
Japan
Prior art keywords
defect
map
defects
soi
measurement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002153083A
Other languages
English (en)
Other versions
JP4252258B2 (ja
Inventor
Takehiro Tsunemori
丈弘 常森
Kazuhiro Yamamoto
一弘 山本
Tsuyoshi Kubota
剛志 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumitomo Mitsubishi Silicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Mitsubishi Silicon Corp filed Critical Sumitomo Mitsubishi Silicon Corp
Priority to JP2002153083A priority Critical patent/JP4252258B2/ja
Publication of JP2003347374A publication Critical patent/JP2003347374A/ja
Application granted granted Critical
Publication of JP4252258B2 publication Critical patent/JP4252258B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【課題】 HF欠陥を短時間で高精度に評価し、HF欠
陥の分布を示すマップも得られるSOI基板のHF欠陥
評価方法を提供する。 【解決手段】 SOI基板40をHFエッチ(S10
3)する前の第1のマップ(S102)と、HFエッチ
後の第2のマップ(S105)とを対比し、合致したL
PD10aだけをHF欠陥と判定する(S106)。よ
って、HF欠陥以外のLPD(パーティクル、ピットな
ど)を検出するおそれがあるパーティクルカウンタによ
る評価にもかかわらず、HF欠陥を高精度に評価でき
る。また、パーティクルカウンタは観測エリアが大きい
ので、SOI層の全面のHF欠陥の評価時間を短縮でき
る。しかも、HF欠陥の分布を示すマップも得られる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明はSOI基板のHF
欠陥評価方法、詳しくはSOI基板をHF溶液を使用し
てエッチングした際に検出されるSOI基板中のHF欠
陥(結晶欠陥)を評価する技術に関する。
【0002】
【従来の技術】SOI層と支持基板用ウェーハとの間に
埋め込み酸化膜が介在されたSOI基板の欠陥の一種と
して、HF欠陥が知られている。HF欠陥とは、SOI
基板を49wt%のHF溶液に、室温で10分間程度浸
すことで検出されるSOI層中の結晶欠陥である。HF
欠陥の形状的な特徴は、図3(a),(b)に示すよう
に、SOI層10の表面に存在するピットタイプのLP
D(Light Point Defects:微小欠
陥)10aと、このLPD10aの直下の埋め込み酸化
膜20の部分に形成されたLPD10aより若干大径な
円筒形状の微小空洞20aとが連通している点である。
この微小空洞20aは、走査型電子顕微鏡(Scann
ing Electron Microscope:S
EM)などで観察した際、同心円状のコントラストとし
て視認することができる。このようなHF欠陥が発生す
るのは、まずSOI層10の表面に存在するピットタイ
プのLPD10aを通して、HF溶液が埋め込み酸化膜
20に浸透する。そして、この浸透したHF溶液によ
り、LPD10aの直下の埋め込み酸化膜20が部分的
にエッチングされるためである。
【0003】このHF欠陥の発生原因としては、SOI
層10中に存在するCOP(Crystal Orig
inated Particle)、転位、TSF(T
etrahedral Stacking Faul
t)、金属汚染によりSOI層10に形成されたシリサ
イドなどが挙げられる。これらの欠陥が、SOI基板製
造の高温アニール工程、洗浄工程および薄膜化工程など
において、ウェーハ表面にピットを形成すると考えられ
る。これらのピットのうち、SOI層10と埋め込み酸
化膜20との界面と、ウェーハ表面とを連通するものが
HF欠陥であると考えられる。なお、このHF欠陥はS
OI層10の層厚に依存し、この層厚が0.2μm以下
にあっては、薄くなるほど高密度にHF欠陥が発生する
ことが分かっている。これは、前述したようにHF欠陥
を形成するには、SOI層10と埋め込み酸化膜20と
の界面と、ウェーハ表面とを連通するようなピットが形
成されている必要があり、SOI層10の層厚が薄くな
るほど、このピットがSOI層10と埋め込み酸化膜2
0との界面と、ウェーハ表面とを連通する確率が高くな
るためである。従来、このHF欠陥の評価方法として
は、走査型電子顕微鏡、原子間力顕微鏡(Atomic
ForceMicroscope:AFM)、光学顕
微鏡などを利用した目視によるものが知られている。
【0004】
【発明が解決しようとした課題】しかしながら、このよ
うな走査型電子顕微鏡などを使用するHF欠陥の評価で
は、いずれも観察エリアが小さな目視による評価とな
る。そのため、この評価に長時間を要していた。ところ
で、近年では、MOSメモリの高集積化に伴ってLSI
の微細化が進み、64〜256メガビットのDRAMを
得るため、0.2μm以下の薄いSOI層10を有する
薄膜SOI基板40の需要が増大すると予測される。ま
た、さらに集積度が高い1ギガビットのDRAMの要請
が多くなれば、DRAMの高集積化の観点から、SOI
基板の中でも薄膜SOI基板40の占める割合がさらに
大きくなると考えられる。これを踏まえ、今日、薄膜S
OI基板40の評価時に大きな問題となっているHF欠
陥を、短時間で高精度に評価することができる技術の開
発が待望されている。
【0005】
【発明の目的】そこで、この発明は、HF欠陥を短時間
で高精度に評価することができ、しかもHF欠陥の分布
を示すマップが得られるSOI基板のHF欠陥評価方法
を提供することを、その目的としている。
【0006】
【課題を解決するための手段】請求項1に記載の発明
は、SOI層と、これを支持する支持基板用ウェーハと
の間に埋め込み酸化膜が介在されたSOI基板の表面を
パーティクルカウンタにより測定し、前記SOI層の微
小欠陥を検出する第1の測定工程と、この第1の測定結
果に基づき、前記微小欠陥の分布を示す第1のマップを
作成する第1のマッピング工程と、前記SOI層の表面
をHF溶液によりエッチングするHFエッチング工程
と、このHFエッチング後のSOI基板を、パーティク
ルカウンタにより測定し、第1の測定工程で検出した微
小欠陥よりもサイズが大きい前記SOI層の微小欠陥を
検出する第2の測定工程と、この第2の測定結果に基づ
き、前記微小欠陥の分布を示す第2のマップを作成する
第2のマッピング工程と、前記第1のマップと第2のマ
ップとを対比し、合致した位置に存在する微小欠陥をH
F欠陥と判定するHF欠陥判定工程とを備えたSOI基
板のHF欠陥評価方法である。
【0007】SOI基板の種類は限定されない。例え
ば、(1) 支持基板用ウェーハに埋め込み酸化膜を介して
貼り合わせた活性層用ウェーハを表面研削、表面研磨し
て薄膜のSOI層を形成した貼り合わせSOIウェー
ハ、(2) このSOI層の薄膜化に選択エッチングを採用
したELTRANSOIウェーハ、(3) このSOI層の
薄膜化に水素イオン剥離を採用したスマートカットSO
Iウェーハ、または、(4)SOI層の薄膜化に局所プラ
ズマエッチングを採用したPACE−SOIウェーハ、
(5) 単結晶シリコンウェーハ中に高濃度の酸素イオンを
注入し、その後、高温熱処理によりシリコンと酸素とを
反応させてシリコンウェーハ内に埋め込み酸化膜を形成
するSIMOXなどを採用することができる。活性層に
は、他の製法により作製されたウェーハに比べて、ウェ
ーハ内部にCOPが多量に存在するCZウェーハを採用
した方が、この発明の効果が顕著となる。CZウェーハ
とは、CZ法によって引き上げられたシリコンインゴッ
トに、所定のウェーハ加工を施して得られたシリコンウ
ェーハである。
【0008】SOI層の厚さは限定されない。厚膜の場
合には1〜10μmである。また、薄膜の場合には0.
02〜0.5μmである。ただし、薄膜のSOI層の方
が、この発明の効果が顕著となる。微小欠陥(LPD)
は、大別すると、ウェーハ表面に付着したパーティクル
などの微細な異物(凸型の微小欠陥)、および、COP
およびHF欠陥などの微細なピット(凹型の微小欠陥)
の2種類がある。パーティクルカウンタとは、ウェーハ
表面をレーザ光により走査し、微小欠陥からの光散乱強
度を測定することにより、微小欠陥の位置と大きさを認
識する装置である。ただし、薄膜のSOI層の場合に
は、レーザ光がSOI層と埋め込み酸化膜との界面でも
散乱することがある。そのため、例えばHF欠陥の埋め
込み酸化膜側の部分、すなわち外部には直接露出してい
ない同心円状の微小空洞、および、その他の実体のない
凹凸がノイズとして検出される。
【0009】レーザ光としては、ヘリウム−ネオンレー
ザ光、アルゴンレーザ光などを採用することができる。
このようなレーザ光を収束して照射し、パーティクルか
らの散乱光を広い立体角でフォトマルチプライヤ(光電
子増倍管)またはフォトダイオードにより受光するのが
一般的である。受光に際しては、光ファイバ、積分球、
楕円鏡、放物面鏡、広角レンズなどのいずれか、あるい
は、これらを組み合わせた光学系などを用いて、散乱光
を広い立体角で集光するように構成されている。レーザ
スポットの走査方式には、大別してXY走査方式と、螺
旋回転方式の2通りがある。何れかによりウェーハ表面
を全面走査することにより、所定のパーティクルマッ
プ、ヒストグラム表示が得られる。
【0010】HFエッチングとしては、SOI基板をH
F溶液の中に浸漬する方法、HF溶液の液面にSOI基
板のSOI層の表面だけを接触させる片面エッチングに
よる方法などが挙げられる。HF溶液の温度は室温(1
8〜23℃)程度でよく、HF溶液は試薬をそのまま用
いる。第1のマップと第2のマップとのマッチングは、
例えばパーティクルカウンタに組み込まれたモニタの画
面上で行うことができる。第1の測定工程で検出される
微小欠陥のサイズは、任意である。また、第2の測定工
程で検出される微小欠陥のサイズも、第1の測定工程で
検出される欠陥サイズに比べて大きければ、任意であ
る。これらの第1の測定工程および第2の測定工程にお
ける各欠陥サイズは、SOI層の種類、SOI層の厚さ
および埋め込み酸化膜厚さなどにより、適宜、決定する
ことができる。
【0011】また、請求項2に記載の発明は、前記第1
の測定工程では、0.2μm以上の微小欠陥を測定し、
前記第2の測定工程では、5μm以上の微小欠陥を測定
する請求項1に記載のSOI基板のHF欠陥評価方法で
ある。第1の測定時に測定されるLPDの大きさは、S
OI基板の種類、SOI層の厚さ、埋め込み酸化膜の厚
さに依存するが、0.2μm程度が好ましい。LPDが
小さ過ぎると、ウェーハ全面にわたって多数のノイズを
検出してしまい、実際のLPDと区別し難くなる。ま
た、第2の測定時に測定されるLPDの大きさは、前工
程でのHFエッチング時間に依存する。しかしながら、
5μm以上が好ましい。LPDが小さ過ぎると、HF欠
陥ではない他のLPDを検出してしまい、それらの欠陥
とHF欠陥との区別が困難になる。また、LPDが大き
過ぎれば、LPDを見落とすおそれがある。
【0012】
【作用】この発明によれば、SOI基板をHFエッチン
グする前にパーティクルカウンタを用いて作成された小
さい微小欠陥の第1のマップと、HFエッチング後にパ
ーティクルカウンタを用いて作成された大きい微小欠陥
の第2のマップとを対比し、合致したマップ上で同一位
置にある微小欠陥だけをHF欠陥と判定する。これによ
り、HF欠陥以外の微小欠陥も検出するパーティクルカ
ウンタによる測定であるにもかかわらず、HF欠陥を高
精度に評価することができる。
【0013】これに対して、HFエッチング後の第2の
マップだけでHF欠陥を評価すると、HFエッチング後
から第2の測定までの間に、新たにパーティクルなどが
SOI層の表面に付着し、それを検出するおそれがあ
る。新たなパーティクルとしては、HF溶液により埋め
込み酸化膜が空洞化した部分の直上部分に位置するSO
I層の部分が欠落したものなどが挙げられる。しかしな
がら、HFエッチング前に測定した第1のマップでは、
このような新しいパーティクルは検出されていない。し
たがって、第1のマップと第2のマップとを重ね合わせ
れば、HF欠陥とパーティクルとを容易に区別すること
ができる。
【0014】さらに、ウェーハ表面のLPDを測定する
際、SOI層と埋め込み酸化膜との界面からの影響によ
り、実体のない凹凸(ヘイズ)を検出するおそれがあ
る。しかしながら、HFエッチング後の第2の測定時
に、比較的大きなサイズのLPDを検出しているので、
ヘイズはほとんど検出されない。仮に検出されても、ヘ
イズの発生位置はランダムで、第1の測定時の検出位置
と一致することはほとんどない。以上のことから、この
発明の評価方法によれば、高い精度でHF欠陥評価を行
うことができる。さらには、HF欠陥の分布を示すマッ
プも得られる。また、パーティクルカウンタでは、その
観測エリアがSOI層の全面となり、光学顕微鏡、走査
型電子顕微鏡、原子間力顕微鏡などに比べて大きい。そ
のため、SOI層の全域のHF欠陥を評価する時間が短
縮される。
【0015】
【発明の実施の形態】以下、この発明の実施例を図面を
参照して説明する。ここでは、SOI基板として貼り合
わせSOI基板を例にとる。図1は、この発明の一実施
例に係るSOI基板のHF欠陥評価方法を示すフローシ
ートである。図2(a)は、この発明の一実施例に係る
第1のマッピング工程で作成された第1のマップであ
る。図2(b)は、この発明の一実施例に係る第2のマ
ッピング工程で作成された第2のマップである。図2
(c)は、この発明の一実施例に係るHF欠陥判定工程
で作成されたマッチングマップである。図2(d)は、
実際のHF欠陥を示すマップである。
【0016】図1に示すように、この発明の一実施例の
貼り合わせSOI基板のHF欠陥評価方法は、主に、第
1の測定、第1のマッピング、HFエッチング、第2の
測定、第2のマッピング、HF欠陥の判定という各工程
から構成される。次に、これらの工程を詳細に説明す
る。まず、HF欠陥が評価される貼り合わせSOI基板
を作製する(S100)。すなわち、CZ法により引き
上げられた単結晶シリコンインゴットをスライスし、研
磨して、直径200mm、厚さ700〜800μmの2
枚の鏡面仕上げされたシリコンウェーハを用意する。こ
のうち、活性層用ウェーハには、熱酸化炉を用いた熱酸
化処理により、その露出面の全体に絶縁性のシリコン酸
化膜が形成されている。次いで、活性層用ウェーハと支
持基板用ウェーハとを常温で重ね合わせ、貼り合わせウ
ェーハを作製する。これにより、2枚のウェーハの間に
埋め込み酸化膜が現出される。その後、この貼り合わせ
ウェーハに、雰囲気ガスに酸素を使用し、加熱温度80
0℃以上の貼り合わせ熱処理を施す。次に、活性層用ウ
ェーハの外周部を研削し、貼り合わせ不良部分を除去す
る。それから、活性層用ウェーハを表面研削し、さらに
表面研磨することで、厚さ200μmのSOI層を有す
る貼り合わせSOI基板が作製される。
【0017】次に、貼り合わせSOI基板のSOI層の
表面に存在する0.2μm以上のLPDを、パーティク
ルカウンタにより測定する第1の測定を施す(S10
1)。具体的には、SOI層の表面を純水でリンスし、
乾燥し、これをパーティクルカウンタの測定ステージに
配置する。そして、パーティクルカウンタの発光部から
発射されたArレーザ光をいったん集光する。その後、
Arレーザ光をSOI層の表面に向かって照射し、さら
にSOI層の表面でArレーザ光を走査しながら、この
表面で反射した散乱光の強度を測定する。これにより、
SOI層の表面に存在するLPDが検出される。ここで
は、パーティクルカウンタとして、テンコール社製の
「Surfscan−6200」を使用している。測定
されたLPDのデータに基づき、SOI層の表面におけ
るLPDの分布を示す第1のマップが作成される(S1
02)。図2(a)に、作成された第1のマップを示
す。第1のマップ中のLPDには、評価の対象であるH
F欠陥以外に、ピットなどの凹型の微小欠陥と、パーテ
ィクルなどの凸型の微小欠陥と、SOI層と埋め込み酸
化膜との界面の影響を受けた実体のない凹凸などのノイ
ズを含んでいる。
【0018】それから、貼り合わせSOI基板を49w
t%、20℃のHF溶液に10分間浸漬し、SOI層の
表面をHFエッチングする(S103)。これにより、
SOI層の表面に存在するピットタイプのLPDを通し
て、HF溶液が埋め込み酸化膜に浸透する。そして、こ
の浸透したHF溶液により、LPDの直下の微小空洞形
成部の埋め込み酸化膜が部分的にエッチングされる。こ
れにより、微小空洞が大きくなる。しかも、このHF溶
液により、SOI層の表面に付着したパーティクルなど
の凸型のLPDが除去される。
【0019】次に、第2の測定工程を行う。すなわち、
HFエッチング後の5μm以上のLPDをパーティクル
カウンタにより測定する(S104)。ここでは、第1
の測定時のパーティクルカウンタを使用し、同様の操作
で第1の測定時よりも欠陥サイズが大きいLPDを測定
する。得られたLPDデータに基づき、5μm以上のL
PDの分布図である第2のマップを作成する(S10
5)。図2(b)に、この第2のマップを示す。この第
2のマップ中のLPDには、HF欠陥以外に、HFエッ
チング後から第2の測定時までにSOI層の表面に付着
した5μm以上の凸型のLPD(パーティクルなど)を
含んでいる。なお、第1の測定時に比べて、測定の対象
となる欠陥サイズが大きくなるので、この第2の測定で
はノイズである、SOI層と埋め込み酸化膜との界面か
ら影響を受けた実体のない凹凸がほとんど検出されな
い。仮に検出されたとしても、無秩序に発生するので、
大半は第1の測定時とは異なる位置で検出される。
【0020】次いで、第1のマップと第2のマップとを
対比し、HF欠陥を判定する(S106)。具体的に
は、パーティクルカウンタの制御部に組み込まれた第1
のマップと第2のマップとのマッチング手段(図示せ
ず)を使用する。すなわち、マッチング手段により第1
のマップと第2のマップとを重ね合わせ、この重ね合わ
せ状態で合致した位置に存在するLPDをHF欠陥と判
定する。この際、作成されたマッチングマップを図2
(c)に示す。このようにHF欠陥を判定するので、H
F欠陥以外のLPDを検出する可能性があるパーティク
ルカウンタを使用したHF欠陥の測定にもかかわらず、
HF欠陥を高精度に評価することができる。
【0021】すなわち、HFエッチング後の第2のマッ
プだけでHF欠陥を評価すると、第2の測定時の欠陥サ
イズが第1の測定時より大きいことから、微細なピット
は測定されない。また、第2の測定時に検出された前記
実体のない凹凸であるノイズは、ほとんど第1の測定時
とは異なる位置で検出されるので、マッチングによる選
別によって除外される。さらには、HFエッチング後か
ら第2の測定までの間に、新たにSOI層の表面に付着
したパーティクルなどの凸型のLPDは、当然、HFエ
ッチング前の第1の測定時に測定された凸型のLPDと
は位置が異なる。その結果、同様にマッチングによる選
別によって除外される。その結果、HF欠陥を高い精度
で評価することができる。さらには、HF欠陥の分布を
示すマップも得られる。また、パーティクルカウンタ
は、その観測エリアが走査型電子顕微鏡(SEM)など
に比べてSOI層の全面と、大きくなる。その結果、S
OI層の全域のHF欠陥を評価するための時間を短縮す
ることができる。図2(d)には、実際に光学顕微鏡を
用いてHF欠陥を実測したマップを示す。この実測マッ
プを、図2(b)に示すHFエッチング後の第2のマッ
プと、図2(c)に示すマッチングマップと対比する。
その結果、この実測のマップは、第2のマップよりもマ
ッチングマップの方に、酷似していることが判明した。
【0022】
【発明の効果】この発明によれば、HFエッチング前の
第1のマップと、HFエッチング後の第2のマップとを
対比し、合致したマップ上で同一位置にあるLPDだけ
をHF欠陥と判定するようにしたので、別種の凸型また
は凹型の微小欠陥を、HF欠陥として検出するおそれが
少ない。また、パーティクルカウンタは、従来の走査型
電子顕微鏡よりも観測エリアが大きい。その結果、HF
欠陥を短時間で高精度に評価することができ、しかもH
F欠陥の分布を示すマップが得られる。
【図面の簡単な説明】
【図1】この発明の一実施例に係るSOI基板のHF欠
陥評価方法を示すフローシートである。
【図2】(a)は、この発明の一実施例に係る第1のマ
ッピング工程で作成された第1のLPDマップである。
(b)は、この発明の一実施例に係る第2のマッピング
工程で作成された第2のマップである。(c)は、この
発明の一実施例に係るHF欠陥判定工程で作成されたマ
ッチングマップである。(d)は、実際のHF欠陥を示
すマップである。
【図3】(a)は、SOI基板のHF欠陥を示す拡大平
面図である。(b)は、SOI基板のHF欠陥を示す拡
大断面図である。
【符号の説明】
10 活性層、 10a LPD(微小欠陥)、 20 埋め込み酸化膜、 20a 微小空洞、 30 支持基板用ウェーハ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 久保田 剛志 東京都港区芝浦一丁目2番1号 三菱住友 シリコン株式会社内 Fターム(参考) 4M106 AA20 BA10 CA42 DB21

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 SOI層と、これを支持する支持基板用
    ウェーハとの間に埋め込み酸化膜が介在されたSOI基
    板の表面をパーティクルカウンタにより測定し、前記S
    OI層の微小欠陥を検出する第1の測定工程と、 この第1の測定結果に基づき、前記微小欠陥の分布を示
    す第1のマップを作成する第1のマッピング工程と、 前記SOI層の表面をHF溶液によりエッチングするH
    Fエッチング工程と、 このHFエッチング後のSOI基板を、パーティクルカ
    ウンタにより測定し、第1の測定工程で検出した微小欠
    陥よりもサイズが大きい前記SOI層の微小欠陥を検出
    する第2の測定工程と、 この第2の測定結果に基づき、前記微小欠陥の分布を示
    す第2のマップを作成する第2のマッピング工程と、 前記第1のマップと第2のマップとを対比し、合致した
    位置に存在する微小欠陥をHF欠陥と判定するHF欠陥
    判定工程とを備えたSOI基板のHF欠陥評価方法。
  2. 【請求項2】 前記第1の測定工程では、0.2μm以
    上の微小欠陥を測定し、 前記第2の測定工程では、5μm以上の微小欠陥を測定
    する請求項1に記載のSOI基板のHF欠陥評価方法。
JP2002153083A 2002-05-27 2002-05-27 Soi基板のhf欠陥評価方法 Expired - Fee Related JP4252258B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002153083A JP4252258B2 (ja) 2002-05-27 2002-05-27 Soi基板のhf欠陥評価方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002153083A JP4252258B2 (ja) 2002-05-27 2002-05-27 Soi基板のhf欠陥評価方法

Publications (2)

Publication Number Publication Date
JP2003347374A true JP2003347374A (ja) 2003-12-05
JP4252258B2 JP4252258B2 (ja) 2009-04-08

Family

ID=29770238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002153083A Expired - Fee Related JP4252258B2 (ja) 2002-05-27 2002-05-27 Soi基板のhf欠陥評価方法

Country Status (1)

Country Link
JP (1) JP4252258B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006203087A (ja) * 2005-01-24 2006-08-03 Sumco Corp 薄膜soiウェーハのマイクロラフネス評価方法
JP2007150153A (ja) * 2005-11-30 2007-06-14 Sumco Corp 半導体基板の製造方法および品質評価方法
JP2013516063A (ja) * 2009-12-23 2013-05-09 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド ウエハプロセシング中に半導体ウエハに与えられる汚染物混入の量をモニタリングするための方法
JP2013120900A (ja) * 2011-12-08 2013-06-17 Shin Etsu Handotai Co Ltd イオン注入機の基板保持具の劣化判定方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006203087A (ja) * 2005-01-24 2006-08-03 Sumco Corp 薄膜soiウェーハのマイクロラフネス評価方法
JP2007150153A (ja) * 2005-11-30 2007-06-14 Sumco Corp 半導体基板の製造方法および品質評価方法
JP2013516063A (ja) * 2009-12-23 2013-05-09 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド ウエハプロセシング中に半導体ウエハに与えられる汚染物混入の量をモニタリングするための方法
US8822242B2 (en) 2009-12-23 2014-09-02 Sunedison Semiconductor Limited (Uen201334164H) Methods for monitoring the amount of metal contamination in a process
JP2013120900A (ja) * 2011-12-08 2013-06-17 Shin Etsu Handotai Co Ltd イオン注入機の基板保持具の劣化判定方法

Also Published As

Publication number Publication date
JP4252258B2 (ja) 2009-04-08

Similar Documents

Publication Publication Date Title
JP3813512B2 (ja) 貼り合わせ基板の評価方法及び評価装置、半導体装置の製造方法
US20030153162A1 (en) Method for producing bonded wafer and bonded wafer
JPWO2012063859A1 (ja) 赤外光を用いたスルーホールパターン検査方法
JP2002076082A (ja) シリコンウエーハの検査方法及び製造方法、半導体デバイスの製造方法及びシリコンウエーハ
US7623228B1 (en) Front face and edge inspection
JP4252258B2 (ja) Soi基板のhf欠陥評価方法
JP2010021242A (ja) 貼り合わせ用ウェーハの欠陥検出方法
JP2005166846A (ja) Soi基板のhf欠陥の測定方法
WO2003001185A1 (en) Systems and methods for inspection of transparent mask substrates
JP2001015567A (ja) 半導体基板の評価装置および評価方法
EP1968102B1 (en) Method of evaluation of bonded wafer
US20070025609A1 (en) Method of detecting defect of a pattern in a semiconductor device
JP3784300B2 (ja) シリコンウエハの微小欠陥の評価方法
JPH09210918A (ja) シリコンウエハ表面の異物検出光学系
JPH1174493A (ja) Soiウエーハの欠陥検査方法
JP4617788B2 (ja) 貼り合わせウェーハの評価方法及び貼り合わせウェーハの評価装置
JPH0582633A (ja) 貼りあわせ基体とその製造方法
JP2003194732A (ja) Soiウエーハの評価方法
JPH0346314A (ja) 半導体基板の接合時又は研磨時前の処理方法
JP4370812B2 (ja) Soiウェーハの検査方法
KR200207691Y1 (ko) 웨이퍼 검사 시스템
KR100501110B1 (ko) 실리콘웨이퍼의 표면 근방 결함 분석 방법
CN1555486A (zh) 利用x射线检查半导体材料的晶片的方法
JP2010135451A (ja) 貼り合わせ基板のボイド検査方法
JPH11340294A (ja) 半導体チップ不良解析方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051014

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060811

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061005

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20061212

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20070112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090121

R150 Certificate of patent or registration of utility model

Ref document number: 4252258

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130130

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140130

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees