JP2005166846A - Soi基板のhf欠陥の測定方法 - Google Patents

Soi基板のhf欠陥の測定方法 Download PDF

Info

Publication number
JP2005166846A
JP2005166846A JP2003402304A JP2003402304A JP2005166846A JP 2005166846 A JP2005166846 A JP 2005166846A JP 2003402304 A JP2003402304 A JP 2003402304A JP 2003402304 A JP2003402304 A JP 2003402304A JP 2005166846 A JP2005166846 A JP 2005166846A
Authority
JP
Japan
Prior art keywords
defect
defects
map
soi substrate
soi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003402304A
Other languages
English (en)
Inventor
Tsuneaki Fujise
経明 藤瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumitomo Mitsubishi Silicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Mitsubishi Silicon Corp filed Critical Sumitomo Mitsubishi Silicon Corp
Priority to JP2003402304A priority Critical patent/JP2005166846A/ja
Publication of JP2005166846A publication Critical patent/JP2005166846A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】
HF欠陥を短時間で高精度に評価し、HF欠陥の分布を示すマップも得られるSOI基板のHF欠陥評価方法を提供する。
【解決手段】
第1のHFエッチング後のSOI基板のSOI層表面をパーティクルカウンタで測定し、小さい欠陥をマッピングして第1のマップを作成する。この後、第2のHFエッチングを行い、その表面をカウンタで測定して上記より大きい欠陥について第2のマップを作成する。第1,第2のマップを対比して、同一座標で、第2の測定時の大きさが第1の測定時より大きい欠陥だけをHF欠陥と判定する。この結果、パーティクルカウンタによる測定で、HF欠陥を高精度に評価できる。
【選択図】図1

Description

この発明はSOI基板のHF欠陥の測定方法、詳しくはSOI基板中のHF欠陥(結晶欠陥)を評価するSOI基板のHF欠陥の測定方法に関する。
SOI層と支持基板用ウェーハとの間に埋め込み酸化膜が介在されたSOI基板10の欠陥の一種として、HF欠陥が知られている。HF欠陥とは、SOI基板10の表面をHF溶液を用いてエッチングすることにより検出されるSOI層中の結晶欠陥である。
図4(a)および図4(b)に示すように、HF欠陥の形状的な特徴は、SOI層11の表面に存在するピットタイプのLPD(Light Point Defects:微小欠陥)14と、このLPD14の直下の埋め込み酸化膜12の部分に形成されたLPD14より若干大径な円筒形状の微小空洞15とが連通している点である。
このようなHF欠陥が発生するのは、以下の理由による。すなわち、まず、SOI層11の表面に存在するピットタイプのLPD14を通して、HF溶液が埋め込み酸化膜12に浸透する。そして、この浸透したHF溶液により、LPD14の直下の埋め込み酸化膜12が部分的にエッチングされるためである。
このHF欠陥の発生原因としては、SOI層11中に存在するCOP(Crystal Originated Particle)、転位、TSF(Tetrahedral Stacking Fault)、金属汚染によりSOI層11に形成されたシリサイドなどが挙げられる。
これらの欠陥が、SOI基板10の製造時における高温アニール工程、洗浄工程および薄膜化工程などにおいて、ウェーハ表面にピットを形成すると考えられる。そして、これらのピットのうち、SOI層11および埋め込み酸化膜12の界面と、ウェーハ表面とを連通するものがHF欠陥であると考えられる。
従来、このHF欠陥の評価方法としては、走査型電子顕微鏡、原子間力顕微鏡(Atomic Force Microscope:AFM)、光学顕微鏡などを利用した目視によるものが知られている。
しかしながら、このような走査型電子顕微鏡などを使用するHF欠陥の評価では、いずれも目視によるため、その観察エリアが小さい。そのため、この評価に長時間を要していた。
そこで、発明者は以下の方法を提案する。すなわち、SOI基板のSOI層の表面をHF溶液を用いてエッチングする前に、パーティクルカウンタを用いて、SOI基板のSOI層に存在する微小欠陥を検出する。そして、検出された微小欠陥の第1のマップを作成する。
次に、SOI層の表面をHF溶液を用いてエッチングした後に、パーティクルカウンタを用いて微小欠陥を検出する。そして、検出された微小欠陥の第2のマップを作成する。この後、第1のマップと第2のマップとを対比する。そして、対比したマップ上で同一位置にあり、しかもサイズが大きくなった微小欠陥だけをHF欠陥と判定する。
これにより、HF欠陥以外の微小欠陥も検出するパーティクルカウンタによる測定であるにもかかわらず、HF欠陥を短時間で高精度に評価することができる。
HF欠陥の起点となるSOI基板表面の欠陥には、結晶中のCOP欠陥も含まれる。これをパーティクルカウンタで測定する際、SOI基板の膜厚が薄いため、SOI基板からの(バックグラウンドからの)光の散乱の影響を受けやすい。このため、しきい値を0.2μm未満にすると、非常に多くの疑似欠陥、例えば付着異物(パーティクル)などを検出してしまう。そのため、パーティクルカウンタのしきい値を0.2μm以上に上げざるを得ない。よって、パーティクルカウンタでの測定ではこのSOI基板表面の微小欠陥を高精度で検出することができなかった。
また、図2(b)に示すように、エッチング前のSOI基板のSOI層に0.2μm未満のLPDが存在する場合、または、図2(c)に示すように、エッチング前のSOI層にLPDが顕在していなかった場合、HF溶液を用いてエッチングを行うことによりSOI層に所定のLPDが発生し、結果的にHF欠陥が存在することとなる。したがって、上記HF溶液を用いたエッチングを1回行っただけでは、HF溶液を用いたエッチング前に上記の各欠陥は微小欠陥として判定されない。よって、これらの微小欠陥は、結果的にHF欠陥と判定されないことになる。
この発明は、HF欠陥を高精度に評価することができ、また、HF欠陥とこれ以外の欠陥との判別を容易に行うことができるSOI基板のHF欠陥の測定方法を提供することを目的としている。
また、この発明は、HF溶液を用いたエッチング前において、パーティクルカウンタでは検出することができなかったSOI層に存在する微小欠陥を、HF欠陥として判定できるSOI基板のHF欠陥の測定方法を提供することを目的としている。
請求項1に記載の発明は、SOI基板のSOI層を貫通するHF欠陥を測定するSOI基板のHF欠陥の測定方法であって、SOI基板のSOI層の表面をHF溶液を用いてエッチングする第1のHFエッチング工程と、第1のHFエッチング工程の後、このSOI基板のSOI層に存在する微小欠陥を検出する第1の測定工程と、この後、上記検出したSOI基板内の微小欠陥の分布を示す第1のマップを作成する第1のマッピング工程と、次に、SOI基板のSOI層の表面をHF溶液を用いてエッチングする第2のHFエッチング工程と、次に、SOI基板のSOI層に存在する微小欠陥を検出する第2の測定工程と、第2の測定工程の後、上記検出したSOI基板内の微小欠陥の分布を示す第2のマップを作成する第2のマッピング工程と、上記第1のマップと第2のマップとを対比し、第2の測定工程で検出された微小欠陥の内、第1のマップと同一位置にあって、第1の測定工程で検出された微小欠陥よりサイズが大きくなった微小欠陥をHF欠陥と判定するHF欠陥判定工程とを有するSOI基板のHF欠陥の測定方法である。
請求項1に記載のSOI基板のHF欠陥の測定方法にあっては、まず、SOI基板のSOI層の表面を、HF溶液を用いてエッチングする第1のHFエッチング工程を行う。この第1のHFエッチング工程の後、パーティクルカウンタを用いて、このSOI基板のSOI層表面に存在する微小欠陥を検出する。この後、検出したSOI基板内の微小欠陥の分布を示す第1のマップを作成する。
次に、このSOI基板のSOI層の表面を、HF溶液を用いてエッチングする第2のHFエッチング工程を行う。第2のHFエッチング工程の後、このSOI基板のSOI層に存在する微小欠陥を検出する。この後、検出したSOI基板内の微小欠陥の分布を示す第2のマップを作成する。
そして、第1の微小欠陥のマップと、第2の微小欠陥のマップとを対比する。対比によりこれらのマップ上で同一位置にあり、しかも第1の測定工程での検出時の欠陥の大きさより第2の検出時の欠陥の大きさが大きい微小欠陥だけをHF欠陥と判定する。よって、HF欠陥以外の微小欠陥も検出するパーティクルカウンタによる検出・測定であるにもかかわらず、HF欠陥を高精度に検出・評価することができる。
ところで、SOI基板のSOI層には、0.2μm未満の欠陥が存在する。または、HFエッチング前にはSOI層表面には顕在化していなかった欠陥も存在する。これらの欠陥は、第1のHFエッチング工程時にはHF欠陥と判定されないものである。これらの欠陥に対して、上記一連の処理を行えば、これらの欠陥もHF欠陥として判定することが容易にできる。しかもHF欠陥以外の欠陥とHF欠陥とを完全に識別することができる。
SOI基板の種類は限定されない。例えば、(1)支持基板用ウェーハに埋め込み酸化膜を介して貼り合わせた活性層用ウェーハを表面研削、表面研磨して薄膜のSOI層を形成した貼り合わせSOIウェーハ、(2)このSOI層の薄膜化に選択エッチングを採用したELTRANSOIウェーハ、(3)このSOI層の薄膜化に水素イオン剥離を採用したスマートカットSOIウェーハ、(4)SOI層の薄膜化に局所プラズマエッチングを採用したPACE−SOIウェーハ、または、(5)単結晶シリコンウェーハ中に高濃度の酸素イオンを注入し、その後、高温熱処理によりシリコンと酸素とを反応させてシリコンウェーハ内に埋め込み酸化膜を形成するSIMOXなどを採用することができる。活性層には、他の製法により作製されたウェーハに比べて、ウェーハ内部にCOPが多量に存在するCZウェーハを採用した方が、この発明の効果が顕著となる。CZウェーハとは、CZ法によって引き上げられたシリコンインゴットに、所定のウェーハ加工を施して得られたシリコンウェーハである。
SOI層の厚さは限定されない。厚膜の場合には1〜10μmである。また、薄膜の場合には0.02〜0.5μmである。ただし、薄膜のSOI層の方が、この発明の効果が顕著となる。
微小欠陥(LPD)は、大別すると、ウェーハ表面に付着したパーティクルなどの微細な異物(凸型の微小欠陥)、および、COPおよびHF欠陥などの微細なピット(凹型の微小欠陥)の2種類がある。
パーティクルカウンタとは、ウェーハ表面をレーザ光により走査し、微小欠陥からの光散乱強度を測定することにより、微小欠陥の位置と大きさを認識する装置である。ただし、薄膜のSOI層の場合には、レーザ光がSOI層と埋め込み酸化膜との界面でも散乱することがある。そのため、例えばHF欠陥の埋め込み酸化膜側の部分、すなわち外部には直接露出していない同心円状の微小空洞、および、その他の実体のない凹凸がノイズとして検出される。
第1のHFエッチング工程および第2のHFエッチング工程で使用するHF溶液は、例えば、希HF溶液またはBHF溶液である。このとき、HF溶液のHF濃度は49重量%である。HF溶液の温度は室温(18〜23℃)程度でよく、HF溶液は試薬をそのまま用いる。
HFエッチングとしては、SOI基板をHF溶液の中に浸漬する方法、HF溶液の液面にSOI基板のSOI層の表面だけを接触させる片面エッチングによる方法などが挙げられる。
レーザ光としては、ヘリウム−ネオンレーザ光、アルゴンレーザ光などを採用することができる。このようなレーザ光を収束して照射し、パーティクルからの散乱光を広い立体角でフォトマルチプライヤ(光電子増倍管)またはフォトダイオードにより受光するのが一般的である。受光に際しては、光ファイバ、積分球、楕円鏡、放物面鏡、広角レンズなどのいずれか、あるいは、これらを組み合わせた光学系などを用いて、散乱光を広い立体角で集光するように構成されている。
レーザスポットの走査方式には、大別してXY走査方式と、螺旋回転方式の2通りがある。何れかによりウェーハ表面を全面走査することにより、所定のパーティクルマップ、ヒストグラム表示が得られる。
第1の測定工程で検出される微小欠陥のサイズは、任意である。また、第2の測定工程で検出される微小欠陥のサイズも、第1の測定工程で検出される欠陥サイズに比べて大きければ、任意である。これらの第1の測定工程および第2の測定工程における各欠陥サイズは、SOI層の種類、SOI層の厚さおよび埋め込み酸化膜厚さなどにより、適宜、決定することができる。
第1のマップと第2のマップとのマッチングは、例えばパーティクルカウンタに組み込まれたモニタの画面上で行うことができる。
第2のHFエッチング工程の後、第2のマップだけでHF欠陥を評価すると、第2のHFエッチング工程の後から第2の測定工程までの間に、新たにパーティクルなどがSOI層の表面に付着し、それを検出するおそれがある。この新たなパーティクルとしては、HF溶液により埋め込み酸化膜が空洞化した部分の直上部分に位置するSOI層の部分が欠落したものなどが挙げられる。
しかしながら、第2のHFエッチング工程の前に測定した第1のマップでは、このような新しいパーティクルは検出されていない。したがって、第1のマップと第2のマップとを重ね合わせれば、HF欠陥とパーティクルとを容易に区別することができる。
第1のHFエッチング工程の後、第1のマップには欠陥と検出され、この後、第2のHFエッチング工程後の第2のマップには同一の位置で欠陥が検出されなかった場合には、上記欠陥はパーティクルと容易に判定することができる。このパーティクルは、第2のHFエッチング工程で除去されたものである。
さらに、ウェーハ表面のLPDを測定する際、SOI層と埋め込み酸化膜との界面からの影響により、実体のない凹凸(ヘイズ)を検出するおそれがある。しかしながら、第2のHFエッチング工程後の第2の測定工程では、比較的大きなサイズのLPDを検出するため、ヘイズはほとんど検出されない。仮に検出されても、ヘイズの発生位置はランダムで、第1の測定工程での検出位置と一致することはほとんどない。
以上のことから、この発明に係る測定方法によれば、高い精度でHF欠陥評価を行うことができる。さらには、HF欠陥の分布を示すマップも得られる。
また、パーティクルカウンタでは、その観測エリアがSOI層の全面となり、光学顕微鏡、走査型電子顕微鏡、原子間力顕微鏡などに比べて大きい。そのため、SOI層の全域のHF欠陥を評価する時間が短縮される。
請求項2に記載の発明は、上記第1の測定工程では0.2μm以上の微小欠陥を検出し、上記第2の測定工程では5μm以上の微小欠陥を検出する請求項1に記載のSOI基板のHF欠陥の測定方法である。
請求項2に記載のSOI基板のHF欠陥の測定方法にあっては、第1の測定工程で検出・測定される微小欠陥の大きさは、SOI基板の種類、SOI層の厚さ、埋め込み酸化膜の厚さに依存するが、0.2μm以上とする。0.2μm未満であると、ウェーハ全面にわたってノイズを検出してしまい、実際の微小欠陥と区別し難くなる。
また、第2の測定工程で検出・測定される微小欠陥の大きさは、HFエッチング時間に依存するが、5μm以上とする。5μm未満であると、HF欠陥ではない他の微小欠陥をも検出してしまい、それらの欠陥とHF欠陥との区別が困難になる。
この発明によれば、SOI基板に対して第1のHFエッチング工程を行い、この後、パーティクルカウンタを用いて検出した小さい微小欠陥の第1のマップを作成する。次に、このSOI基板に対して第2のHFエッチング工程を行い、その後パーティクルカウンタを用いて検出した上記第1マップでのそれより大きい微小欠陥の第2のマップを作成する。そして、第1の微小欠陥のマップと、第2の微小欠陥のマップとを対比する。対比したマップ上で同一位置にあり、しかも第1の測定工程時の欠陥の大きさより第2の測定工程時の欠陥の大きさが大きい微小欠陥だけをHF欠陥と判定する。よって、HF欠陥以外の微小欠陥も検出するパーティクルカウンタによる測定であるにもかかわらず、HF欠陥を高精度に評価することができる。
ところで、SOI基板のSOI層には、0.2μm未満の欠陥、または、HFエッチング工程前にはSOI層に顕在化していなかった欠陥が存在する。これらの欠陥は、第1のHFエッチング工程前にはHF欠陥と判定されないものである。これらの欠陥に対して、上記処理を行えば、HF欠陥として容易に判定することができ、しかもHF欠陥以外の欠陥との区別ができる。
以下、この発明の実施例を図面を参照して説明する。ここでは、SOI基板として貼り合わせSOI基板を例にとる。
図1に示すように、この発明の一実施例に係るSOI基板のHF欠陥の測定方法は、主に、SOI基板の作製後(S100)、第1のHFエッチング工程(S101)、第1の測定工程(S102)、第1のマッピング工程(S103)、第2のHFエッチング工程(S104)、第2の測定工程(S105)、第2のマッピング工程(S106)、HF欠陥の判定工程(S107)という各工程から構成される。次に、これらの工程を詳細に説明する。
まず、図1にてS100で示すように、貼り合わせSOI基板10を作製する。貼り合わせSOI基板10を作製するには、CZ法により引き上げられた単結晶シリコンインゴットからシリコンウェーハをスライスする。そして、スライスしたシリコンウェーハを所定プロセスを経て後その表面を研磨して、直径200mm、厚さ700〜800μmの鏡面ウェーハに仕上げる。
この鏡面ウェーハのうち、一方を活性層用ウェーハ、他方を支持基板用ウェーハ13として準備する。このうち、活性層用ウェーハには、例えば熱酸化炉を用いた熱酸化処理により、その露出面の全体に絶縁性のシリコン酸化膜12が形成される。
次いで、活性層用ウェーハと支持基板用ウェーハ13とを常温で重ね合わせる。このとき、2枚のウェーハの間には、埋め込み酸化膜12が現出されている。この後、この貼り合わせウェーハに、雰囲気ガスに酸素を使用し、加熱温度800℃以上の貼り合わせ熱処理を施す(例えば1100℃、2時間)。
さらに、活性層用ウェーハの外周部を研削して、貼り合わせ不良部分を除去する。最後に、活性層用ウェーハを表面研削し、さらに表面研磨することで、厚さ200nmのSOI層11を有する貼り合わせSOI基板10が作製される。
次に、第1のHFエッチング工程において、貼り合わせSOI基板10のSOI層11の表面を、49wt%、20℃のHF溶液に1〜10分間浸漬してエッチングする(S101)。
第1のHFエッチング工程を行うと、3つのタイプのHF欠陥が発生する。
すなわち、1つ目のHF欠陥は、以下の通り形成される。図2(a)に示すように、SOI層11の表面に存在する開口が0.2μm以上の大きさのピットタイプのLPD14を通して、HF溶液が埋め込み酸化膜12に浸透する。そして、この浸透したHF溶液により、LPD14の直下の埋め込み酸化膜12が部分的にエッチングされる。この結果、LPD14直下に微小空洞15が形成され、これがHF欠陥となる。
また、2つ目のHF欠陥は、図2(b)に示すように、第1のHFエッチング工程の前には0.2μm未満の大きさのLPD14であったものが、HF溶液が埋め込み酸化膜12に浸透し、埋め込み酸化膜12が部分的にエッチングされて形成された微小空洞15からなる。
また、3つ目のHF欠陥としては、図2(c)に示すように、第1のHFエッチング工程の前にはSOI層11にはLPD14がなく(顕在化しておらず)、HFエッチングするとSOI層11の微小部分が剥がれ、この部分から浸透したHF溶液により、埋め込み酸化膜12が部分的にエッチングされた微小空洞15からなるHF欠陥である。
一方、第1のHFエッチング工程の前にSOI層11の表面に付着したパーティクルなどの凸型のLPDないし欠陥は、HF溶液により除去される。
次に、図1のS102に示すように、貼り合わせSOI基板10のSOI層11の表面に存在する0.2μm以上のLPD14を、パーティクルカウンタにより測定・検出する(第1の測定工程)。
具体的には、SOI層11の表面を純水でリンスし、乾燥し、これをパーティクルカウンタの測定ステージに配置する。そして、パーティクルカウンタの発光部から発射されたArレーザ光をいったん集光する。その後、Arレーザ光をSOI層11の表面に向かって照射し、さらにSOI層11の表面でArレーザ光を走査しながら、この表面で反射した散乱光の強度を測定する。これにより、SOI層11の表面に存在するLPD14が検出される。ここでは、パーティクルカウンタとして、テンコール社製の「Surfscan−6200」を使用している。
そして、図1のS103に示すように、上記測定・検出されたLPD14のデータに基づき、SOI層11の表面におけるLPD14の分布を示す第1のマップが作成される(第1のマッピング工程)。
例えば、図2(a)に示す欠陥は、図3(a)に示すマップとして、図2(b)に示す欠陥は、図3(b)に示すマップとして、図2(c)に示す欠陥は図3(c)に示すマップとして作成される。これらの欠陥のマップを重ね合わせて作成したマップを図3(d)に示す。
上記図2(b)および図2(c)に示すHF欠陥は、HF溶液によりHFエッチングを行う前には、パーティクルカウンタのしきい値を0.2μm以上にして観察すると、パーティクルカウンタではLPD14として検出されない。しかし、第1のHFエッチング工程を行うと、HF溶液により埋め込み酸化膜12に浸透し、埋め込み酸化膜12が部分的にエッチングされる。よって、図2(b)および図2(c)に示すHF欠陥は、LPD14としてパーティクルカウンタで確認されることとなる。
これらの結果、第1のマップ(図3(d))中のLPD14には、評価の対象であるHF欠陥以外に、ピットなどの凹型の微小欠陥と、パーティクルなどの凸型の微小欠陥と、SOI層11と埋め込み酸化膜12との界面の影響を受けた実体のない凹凸などのノイズを含んでいる。
それから、図1のS104にて示すように、この貼り合わせSOI基板10を49wt%、20℃のHF溶液に1〜10分間浸漬し、このSOI層11の表面に対して第2のHFエッチング工程を施す。第1のHFエッチング工程の時間と第2のHFエッチング工程の時間との合計のエッチング時間は10〜20分間以内とする。第2のHFエッチング工程を行うと、LPD14の直下の微小空洞15形成部の埋め込み酸化膜12がさらに部分的にエッチングされる。これにより、図2(a)〜図2(c)の場合の微小空洞15がさらに大きくなる。
次に、図1のS105に示すように、第2の測定工程を行う。すなわち、第2のHFエッチング工程の後のSOI層11の表面について5μm以上の大きさのLPD14をパーティクルカウンタにより測定・検出する。ここでは、第1の測定工程時のパーティクルカウンタを使用し、同様の操作で第1の測定工程時よりも欠陥サイズが大きいLPD14を測定する。
得られたLPD14データに基づき、S106工程に示すように、5μm以上のLPD14の分布図である第2のマップを作成する。
第1の測定工程と同様に、図3(a)〜(c)およびこれらを重ね合わせた図3(d)に示すような、第2のマップが作成される。この場合、第2のマップは図示していない。この第2のマップ中のLPD14(微小欠陥)には、HF欠陥以外に、第1のHFエッチング工程後から第2の測定工程までにSOI層11の表面に付着した5μm以上の凸型のLPD14(パーティクルなど)を含んでいる。
なお、第2のマップで示すLPD14は、第1の測定工程時に比べて、測定の対象となる欠陥サイズが大きくなっている。このため、第2の測定工程では、第1の測定工程時にはノイズとして検出されたSOI層11と埋め込み酸化膜12との界面から影響を受けた実体のない凹凸がほとんど検出されない。仮に検出されたとしても、無秩序に発生するので、大半は第1の測定工程時とは異なる位置で検出される。
次いで、図1のS106に示すように、第1のマップと第2のマップとを対比し、HF欠陥を判定する。具体的には、パーティクルカウンタの制御部に組み込まれた第1のマップと第2のマップとのマッチング手段(図示せず)を使用する。すなわち、マッチング手段(マッチングプログラム)により第1のマップと第2のマップとを重ね合わせ、この重ね合わせ状態で合致した位置に存在するLPD14を判定・検出する。そして、この合致した位置に存在するLPD14の大きさが判定できるデータを用いて、第1のマップ測定時と第2のマップ測定時とで欠陥のサイズが異なり、第2の測定ではサイズが大きくなったものをHF欠陥と判定する。
このようにしてHF欠陥を判定するので、HF欠陥以外のLPD14を検出する可能性があるパーティクルカウンタを使用したHF欠陥の測定にもかかわらず、HF欠陥を高精度に検出・評価することができる。
なお、第1のHFエッチング工程前に付着しているパーティクルなどの凸型のLPD14は、この第1のHFエッチング工程で洗浄される。また、第1のHFエッチング工程後から第1の測定工程の間に付着したパーティクルなどの凸型のLPD14は、その後の第2のHFエッチング工程で洗浄される。さらに、第2のHFエッチング工程後から第2の測定工程までの間に、新たにSOI層11の表面に付着したパーティクルなどの凸型のLPD14は、当然、HFエッチング工程前の第1の測定工程時に測定された凸型のLPD14とは位置が異なっている。その結果、このLPD14は、第1のマップと第2のマップとのマッチングによる選別によって除外される。その結果、HF欠陥を高い精度で評価することができる。
以上のように、パーティクルカウンタを使用すれば、走査型電子顕微鏡(SEM)などに比べて、その観測エリアがSOI層11の全面となり大きくなる。その結果、SOI層11の全域のHF欠陥を評価するための時間を短縮することができる。
この発明の一実施例に係るSOI基板のHF欠陥の測定方法を示す工程図である。 エッチング工程前において、この発明の一実施例に係るSOI層に存在する微小欠陥が、(a)0.2μm以上、(b)0.2μm未満、(c)発生していない場合におけるエッチング工程前、第1のエッチング工程後および第2のエッチング工程後の状態をそれぞれ示す断面図である。 (a)は、第1のマッピング工程または第2のマッピング工程で作成される図2(a)の微小欠陥の分布を示すLPDマップである。(b)は、第1のマッピング工程または第2のマッピング工程で作成される図2(b)の微小欠陥の分布を示すLPDマップである。(c)は、第1のマッピング工程または第2のマッピング工程で作成される図2(c)の微小欠陥の分布を示すLPDマップである。(d)は、図3(a)〜図3(c)を1つのマップにしたLPDマップである。 (a)は、SOI基板のHF欠陥を示す平面図である。(b)は、SOI基板のHF欠陥を示す断面図である。
符号の説明
10 SOI基板
11 活性層、
14 LPD(微小欠陥)。

Claims (2)

  1. SOI基板のSOI層を貫通するHF欠陥を測定するSOI基板のHF欠陥の測定方法であって、
    SOI基板のSOI層の表面をHF溶液を用いてエッチングする第1のHFエッチング工程と、
    第1のHFエッチング工程の後、このSOI基板のSOI層に存在する微小欠陥を検出する第1の測定工程と、
    この後、上記検出したSOI基板内の微小欠陥の分布を示す第1のマップを作成する第1のマッピング工程と、
    次に、SOI基板のSOI層の表面をHF溶液を用いてエッチングする第2のHFエッチング工程と、
    次に、SOI基板のSOI層に存在する微小欠陥を検出する第2の測定工程と、
    第2の測定工程の後、上記検出したSOI基板内の微小欠陥の分布を示す第2のマップを作成する第2のマッピング工程と、
    上記第1のマップと第2のマップとを対比し、第2の測定工程で検出した微小欠陥の内、第1のマップと同一位置にあって、第1の測定工程で検出した微小欠陥よりサイズが大きくなった微小欠陥をHF欠陥と判定するHF欠陥判定工程とを有するSOI基板のHF欠陥の測定方法。
  2. 上記第1の測定工程では0.2μm以上の微小欠陥を検出し、上記第2の測定工程では5μm以上の微小欠陥を検出する請求項1に記載のSOI基板のHF欠陥の測定方法。
JP2003402304A 2003-12-01 2003-12-01 Soi基板のhf欠陥の測定方法 Pending JP2005166846A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003402304A JP2005166846A (ja) 2003-12-01 2003-12-01 Soi基板のhf欠陥の測定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003402304A JP2005166846A (ja) 2003-12-01 2003-12-01 Soi基板のhf欠陥の測定方法

Publications (1)

Publication Number Publication Date
JP2005166846A true JP2005166846A (ja) 2005-06-23

Family

ID=34725905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003402304A Pending JP2005166846A (ja) 2003-12-01 2003-12-01 Soi基板のhf欠陥の測定方法

Country Status (1)

Country Link
JP (1) JP2005166846A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101614225B1 (ko) 2014-12-29 2016-04-20 주식회사 엘지실트론 웨이퍼 오염 검출방법
KR20190043546A (ko) * 2016-09-07 2019-04-26 신에쯔 한도타이 가부시키가이샤 접합용 기판의 표면결함의 평가방법
WO2020137194A1 (ja) * 2018-12-27 2020-07-02 株式会社Sumco 半導体ウェーハの評価方法および製造方法ならびに半導体ウェーハの製造工程管理方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101614225B1 (ko) 2014-12-29 2016-04-20 주식회사 엘지실트론 웨이퍼 오염 검출방법
KR20190043546A (ko) * 2016-09-07 2019-04-26 신에쯔 한도타이 가부시키가이샤 접합용 기판의 표면결함의 평가방법
KR102327328B1 (ko) 2016-09-07 2021-11-17 신에쯔 한도타이 가부시키가이샤 접합용 기판의 표면결함의 평가방법
EP3511976B1 (en) * 2016-09-07 2023-01-04 Shin-Etsu Handotai Co., Ltd. Bonding substrate surface defect evaluation method
WO2020137194A1 (ja) * 2018-12-27 2020-07-02 株式会社Sumco 半導体ウェーハの評価方法および製造方法ならびに半導体ウェーハの製造工程管理方法
JP2020106399A (ja) * 2018-12-27 2020-07-09 株式会社Sumco 半導体ウェーハの評価方法および製造方法ならびに半導体ウェーハの製造工程管理方法
JP7103211B2 (ja) 2018-12-27 2022-07-20 株式会社Sumco 半導体ウェーハの評価方法および製造方法ならびに半導体ウェーハの製造工程管理方法

Similar Documents

Publication Publication Date Title
US8143078B2 (en) Methods for monitoring the amount of contamination imparted into semiconductor wafers during wafer processing
KR100821765B1 (ko) 실리콘 웨이퍼의 검사방법 및 제조방법, 반도체디바이스의 제조방법 및 실리콘 웨이퍼
JP2011124354A (ja) Soiウェーハの検査方法
US6753955B2 (en) Inspection device for crystal defect of silicon wafer and method for detecting crystal defect of the same
JP4252258B2 (ja) Soi基板のhf欠陥評価方法
JP2005166846A (ja) Soi基板のhf欠陥の測定方法
JP2005257576A (ja) 結晶欠陥の評価方法
JPH11145088A (ja) シリコンウェーハを用いた半導体ウェーハ研磨加工の良否評価方法
JP2001015567A (ja) 半導体基板の評価装置および評価方法
EP1968102B1 (en) Method of evaluation of bonded wafer
JP4569058B2 (ja) 陽極接合基板の評価方法
JP3876853B2 (ja) ウエーハの評価方法
JP4617788B2 (ja) 貼り合わせウェーハの評価方法及び貼り合わせウェーハの評価装置
JPH1174493A (ja) Soiウエーハの欠陥検査方法
JPH09210918A (ja) シリコンウエハ表面の異物検出光学系
JP4370812B2 (ja) Soiウェーハの検査方法
JP2003194732A (ja) Soiウエーハの評価方法
KR20020031905A (ko) 반도체 웨이퍼 결함 검출 방법
JP2005056883A (ja) Soiウェーハの検査方法及びsoiウェーハの製造方法
JP2005228848A (ja) Simoxウェーハの検査方法及びそのsimoxウェーハの製造方法
Hattori et al. Challenges of finer particle detection on bulk-silicon and SOI wafers
JP2010135451A (ja) 貼り合わせ基板のボイド検査方法
JP2003151961A (ja) 半導体装置の検査方法および検査装置
JP2004132951A (ja) 層の完全性に関するウェハの水準を検出する方法
JP2003197701A (ja) Soiウエーハの評価方法及びデバイスの製造方法