JP2005257576A - 結晶欠陥の評価方法 - Google Patents

結晶欠陥の評価方法 Download PDF

Info

Publication number
JP2005257576A
JP2005257576A JP2004071850A JP2004071850A JP2005257576A JP 2005257576 A JP2005257576 A JP 2005257576A JP 2004071850 A JP2004071850 A JP 2004071850A JP 2004071850 A JP2004071850 A JP 2004071850A JP 2005257576 A JP2005257576 A JP 2005257576A
Authority
JP
Japan
Prior art keywords
etching
substrate
bmd
crystal defects
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004071850A
Other languages
English (en)
Other versions
JP4254584B2 (ja
Inventor
Koji Ebara
幸治 江原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2004071850A priority Critical patent/JP4254584B2/ja
Publication of JP2005257576A publication Critical patent/JP2005257576A/ja
Application granted granted Critical
Publication of JP4254584B2 publication Critical patent/JP4254584B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】異方性エッチングによって基板をエッチングし、結晶欠陥に起因したエッチング残渣を露出させ、前記エッチング残渣に基づいて結晶欠陥を評価する評価方法において、基板等の表面内部に存在する結晶欠陥の数、面内分布及び密度等を簡便かつより高精度に評価する方法を提供する。
【解決手段】少なくとも、予め基板表面の輝点測定を行い、基板表面の輝点の位置を表すマップを作成する工程と、該基板を高選択比の異方性エッチングする工程と、エッチング後に該基板の輝点測定を行ってエッチング残渣の位置を表すマップを作成する工程と、前記エッチング残渣の位置を表すマップと予め測定した前記基板表面の輝点の位置を表すマップとを比較し、基板表面の輝点と同一位置に存在するエッチング残渣を前記エッチング残渣の位置を表すマップから除外する工程とによって、基板内部に含まれる結晶欠陥を評価することを特徴とする結晶欠陥の評価方法。
【選択図】図1

Description

本発明は、半導体基板中などに存在する微小な結晶欠陥を検出して評価する方法に関し、より詳しくは基板内部に存在する結晶欠陥の数、密度及び面内分布等をより正確かつ簡便に評価する方法に関する。
半導体デバイスの材料となる基板、例えばシリコンウェーハ(以下Siウェーハと称することがある)は、一般的にチョクラルスキー法(Czochoralski Method:以下CZ法と称する)で成長したシリコン単結晶を切断し、研磨する等の工程を経て製作される。
このSiウェーハには種々の欠陥が含まれている。例えば、Siウェーハ中には通常7〜18×1017(atoms/cm)(JEIDA;日本電子工業振興協会規格)程度の酸素が過飽和状態で含まれているため、これら過飽和酸素はデバイス製造プロセスの熱処理中に結晶欠陥である酸素析出物(Bulk Micro Defect;以下BMDと称する)としてSiウェーハ内部に析出する。この析出物はデバイス活性領域に発生すると、接合リークの低下等のデバイス特性に悪影響を及ぼすが、他方、デバイス活性領域以外のバルク中に発生すると、デバイスプロセス中に混入した金属元素を捕獲するゲッタリングサイトとして機能するため有効である。
特に近年、デバイスの微細化とデバイスプロセスの低温化に伴い、該デバイス製造プロセスにおいて、Siウェーハ中に発生するBMDサイズが小さくなる傾向にある。また、デバイス製造プロセスの低温化は、製造プロセス中にSiウェーハが金属等の汚染を受けた場合、汚染原子の拡散距離を短くするため、BMD等のゲッタリングサイトはデバイス活性領域のできる限り近傍にあることが望ましい。
前述したように、デバイス活性領域にBMDが存在すると、デバイス特性に悪影響を及ぼす。そのため、デバイス活性領域であるSiウェーハ表面近傍には無欠陥層(Denuted Zone;以下DZ層という)を形成する必要があるが、汚染原子の拡散距離が短くなると、ゲッタリングのためのBMDが存在する領域は、よりデバイス活性領域に近くする必要があるため、より精密なDZ層の深さ方向の幅の制御が必要となる。このような制御のために極小のBMDを評価することは重要である。特に、主表面近傍に存在するBMDは直接デバイス特性を悪化させるため、主表面近傍のBMDの発生分布を評価することはSiウェーハの品質を評価する上で必要不可欠である。
BMDの評価方法としては、化学薬品による選択エッチングが広く知られているが、欠陥サイズが1μm以上でないと検出できないため、近年のデバイス工程の低温化に伴い、発生するBMDサイズが小さくなっている状況では、感度的に不足してきている。また、この方法は選択エッチングで形成されたエッチピットを顕微鏡で観察するため、観察視野は最大でも200μm□程度であり、BMD密度が2×10(ケ/cm)以上でないと検出することができない。この場合、BMD密度に対する検出感度を上げるには、多点測定やウェーハをスキャンさせながらの観察によって累積の観察面積を大きくすればよいが、測定時間の増大を招き簡便ではない。
また、選択エッチングより高感度のBMD検出方法として、赤外線レーザーを用いた赤外散乱法があり、検出できる欠陥サイズの限界は20nm程度である。しかしながら、この方法では、深さ方向の分解能が2μm程度であるため、DZ層の深さ方向の幅の測定精度が充分ではない。また、赤外線の散乱を用いていることから、BMD密度が1×1010(cm−3)以上では欠陥によって散乱した赤外線が重複し、分離が不可能となるため観測されるBMD密度は見かけ上飽和してしまい、真のBMD密度を正確に知ることはできない。さらに、レーザーのスキャン長は200μm程度であり、かつ、レーザーの直径は最大でも数μm程度であることから、BMD密度が1×10(ケ/cm)以上でないとBMDを検出することができない。この場合もスキャン長を長くすれば、観察面積が大きくなり、より低密度のBMDを検出可能であるが、測定に長時間が必要であり、簡便ではない。
このような赤外散乱法等では検出困難な微小欠陥を検出する方法として、結晶欠陥に対し高選択比の異方性エッチングを用いて、基板又は所定層をエッチングする方法が提案された(例えば特許文献1参照)。
特許文献1で開示された結晶欠陥の評価方法について、図2を参照して説明する。
図2(a)は、熱処理によってBMD2が形成されたSiウェーハ1である。
そして、このSiウェーハ1を、市販のRIE(Reactive Ion Etching)装置を用いて、ハロゲン系混合ガス(例えばHBr/Cl/He+O)雰囲気中で、Siウェーハ1内に含まれるBMD2に対して高選択比の異方性エッチングを行う。Siウェーハ1の主表面からエッチングした場合、その断面形状は、図2(b)に示すようになる。すなわち、BMD2に起因した円錐状突起物がエッチング残渣(ヒロック)3として形成される。したがって、このヒロック3に基づいて結晶欠陥を評価することができる。例えば、得られたヒロック3の数を光学顕微鏡による観察やパーティクルカウンター等で計測すれば、Siウェーハ1中のエッチングした範囲におけるBMDの数あるいは密度等を求めることができる。
また、Siウェーハ1の主表面からのBMD2の深さ方向の分布は、例えば以下のように求めることができる。図3は、ヒロック3の拡大図である。図3中において、Wはエッチング取代、DはBMD2のウェーハ表面からの距離、dはヒロック3の底面直径、θはヒロック3の底角をそれぞれ示す。エッチング条件が同一でかつエッチング取代Wを測定しておけば、ヒロック3の底角θは一定であるため、ヒロック3の底面直径dを例えば電子顕微鏡を用いて測定すれば、BMD2のウェーハ表面からの距離Dは以下の数式(1)により求めることができるため、BMD2の深さ方向の分布を求めることができる。
D=W−(d/2)tanθ ・・・・(1)
しかしながら、この方法では、エッチング取代Wの測定とヒロック3の底面直径dの測定を行う必要がある。そのため、測定に長時間かかってしまい、簡便ではないという問題がある。
さらに、より正確にBMD2の表面からの位置Dを求めるための方法として、異方性エッチングする際、試料の少なくとも一部表面をマスキングして残し、この残った領域と、異方性エッチング後の試料との段差を触針式の段差測定装置を用いて測定することも記載されている。しかし、この測定も、やはり長時間かかり、簡便でないという問題がある。
また、ウェーハの主表面から所望深さまでのSiウェーハ中のBMD2の深さ方向分布を測定するには、所望する深さまでエッチングを行う必要があり、主表面からより深い位置まで測定するためには長時間のエッチングが必要であった。さらには、エッチング取代Wを例えば20μmより多くすると、BMD2の存在位置からほぼ円錐形にSiがエッチングされるためヒロック3の体積が大きくなり、一つのヒロック3内に別のBMD2が重複してしまをためヒロック3の底面直径dを正確に測定できないといった問題が生じる。
さらに、この方法においてもヒロックの観察には顕微鏡や電子顕微鏡を用いるため、観察視野は最大でも200μm□程度であり、BMD密度が2×10(ケ/cm)以上でないと検出することができないといった問題点がある。BMD密度に対する検出感度を上げるには、多点測定やウェーハをスキャンさせながらの観察により累積の観察面積を大きくすればよいが、測定時間の増大を招き簡便ではない。
特開2000−58509号公報
しかも、特許文献1に記載されている方法では、エッチングされる基板の主表面上に異物がある場合にも、図4に示すように、エッチングにより同様のヒロックが発生することが本発明者の検討の結果新たに明らかになった。このためヒロックの個数をカウントしても正確なBMD分布やBMD密度の評価ができないという問題が生じることが分かった。
本発明は、これらの問題点に鑑みなされたものであり、異方性エッチングによって基板をエッチングし、結晶欠陥に起因したエッチング残渣を露出させ、前記エッチング残渣に基づいて結晶欠陥を評価する評価方法であって、基板等の内部に存在する結晶欠陥(BMD)の数、密度及び面内分布等を簡便かつより高精度に評価する方法を提供することを目的とする。
上記目的を達成するために、本発明によれば、基板内部に含まれる結晶欠陥に対して高選択比の異方性エッチングを行うことによって基板をエッチングし、結晶欠陥に起因したエッチング残渣を露出させ、前記エッチング残渣に基づいて基板内部の結晶欠陥を評価する評価方法であって、少なくとも、予め基板表面の輝点測定を行い、基板表面の輝点の位置を表すマップを作成する工程と、該基板を異方性エッチングする工程と、エッチング後に該基板の輝点測定を行ってエッチング残渣の位置を表すマップを作成する工程と、前記エッチング残渣の位置を表すマップと予め測定した前記基板表面の輝点の位置を表すマップとを比較し、基板表面の輝点と同一位置に存在するエッチング残渣を前記エッチング残渣の位置を表すマップから除外する工程とによって、基板内部に含まれる結晶欠陥を評価することを特徴とする結晶欠陥の評価方法が提供される(請求項1)。
この方法において、エッチング前に測定した基板表面の輝点と同一位置に存在するエッチング残渣は、基板表面に存在する異物あるいは結晶欠陥に起因するものであるとみなすことができる。そのため、このように、予め基板表面の輝点測定を行い基板表面の輝点の位置を表すマップを作成しておき、該基板を異方性エッチングした後の輝点測定を行いエッチング残渣の位置を表すマップを作成し、前記エッチング残渣の位置を表すマップと予め測定した前記基板表面の輝点の位置を表すマップを比較し、基板表面の輝点と同一位置に存在するエッチング残渣を前記エッチング残渣の位置を表すマップから除外すれば、基板内部に含まれる結晶欠陥、すなわち熱処理により発生するBMDのみの評価を簡便かつより高精度で行うことができる。
この場合、前記基板を異方性エッチングする前後における輝点を測定する方法としてレーザー光散乱法を用いることが好ましい。(請求項2)
これにより基板表面全域に存在する異物あるいは結晶欠陥に起因する輝点、またはエッチングにより形成されたエッチング残渣を短時間で測定することが可能である。
市販されているレーザー光散乱方式のパーティクルカウンターの多くは、検出したレーザー光散乱体の位置座標を計測し、データとして保存する機能を有しており、さらには測定した複数の散乱体の位置データの重ねあわせや差し引きができるプログラムを有している。このプログラムを用いて、エッチング後に計測したレーザー光散乱体の位置データとエッチング前の基板表面に付着していた異物や基板表面に存在する結晶欠陥に起因するレーザー光散乱体の位置データを比較し、エッチング前後で同一位置に存在するレーザー光散乱体をエッチング後に計測したレーザー光散乱体の位置データから除外することにより、基板内部に発生した結晶欠陥のみに起因して発生したエッチング残渣を分離して求めることが極めて簡単にできる。
最近のレーザー光散乱方式のパーティクルカウンターは、0.05μm程度の大きさのレーザー光散乱体まで検出可能である。これは光学顕微鏡の検出感度限界である1μm程度と比較して大幅に高感度である。このことは、異方性エッチングで形成されたエッチング残渣から基板内部に存在するBMDをより高感度で検出できることを意味しており、光学顕微鏡と比較してBMDの検出感度を高くできるといった利点を有している。
この場合、前記基板を、シリコン単結晶ウェーハとすることが好ましい(請求項3)。
近年、特に半導体基板として有用なシリコン単結晶基板等の基板内部に存在するBMDの面内分布を正確かつ簡便に評価できる方法が強く求められているが、本発明の方法は、そのような要求を十分に満たす優れた方法である。
この場合、シリコンのエッチング速度が、結晶欠陥であるシリコン酸化物のエッチング速度の50倍以上であるのが好ましい(請求項4)
このように、シリコンのエッチング速度が、結晶欠陥であるシリコン酸化物のエッチング速度の少なくとも50倍となる異方性エッチングを用いることで、エッチング残渣を確実に形成することができる。特に、より好ましくは100倍以上とすることでより確実にエッチング残渣を形成することができる。
また、前記異方性エッチングにおけるシリコンのエッチング量は0.1〜20μm
とすることが好ましい(請求項5)
このようにシリコンのエッチング量を0.1〜20μm、より好ましくは1〜10μmとすることにより、エッチング残渣内に別の結晶欠陥が重複してしまう可能性が著しく減少し、エッチング残渣を確実に形成することができる。
以上、本発明によれば、基板内部の結晶欠陥の数、密度及び面内分布等を簡便かつより高精度に評価することができる。特に結晶欠陥の面内分布の評価については、結晶欠陥密度が1×10(ケ/cm)以下の場合でも、結晶欠陥の面内分布を簡単かつ高精度に評価することができる。
以下、本発明を実施するための最良の形態について具体的に説明するが、本発明はこれらに限定されるものではない。
本発明者が検討した結果、図4に示すように、ウェーハ表面に異物あるいは結晶欠陥が存在するため、エッチングによりこれらに起因するヒロックが形成されることが明らかとなった。つまり、単にエッチングにより形成されたヒロック数を計測しただけではこれら表面に存在する異物あるいは結晶欠陥の影響を受け、基板内部に存在するBMDの数や面内分布、密度を正確に評価することはできない。
基板内部のBMDを正確に評価するためには、ウェーハ表面に存在する異物や結晶欠陥に起因するヒロックと基板内部のBMDに起因するヒロックとを分離することが必要である。そのための手段として、特許文献1に記載されている方法を用いて各々のヒロックの高さを求め、エッチング深さに相当する高さを有するヒロックをウェーハ表面の異物や結晶欠陥に起因するヒロックと同定すれば、両者を分離することが可能であるとも考えられる。
しかし、このような手段を用いてウェーハ表面の異物あるいは結晶欠陥に起因するヒロックと基板内部のBMDに起因するヒロックとを分離するためには、ヒロック一つ一つについて上記のようにして高さを求める必要が生じるため、測定に膨大な時間がかかってしまい実質上測定が困難である。そのため、基板内部に存在する結晶欠陥のみをより簡便な工程で正確に検出する方法が必要となった。
そこで、本発明者は、パーティクルカウンターを用いて予め基板表面の輝点測定を行い基板表面の輝点の位置を表すマップを作成し、次いで該基板を異方性エッチングし、異方性エッチング後の輝点測定を行いヒロックの位置を表すマップを作成し、この2つのマップを比較して、エッチング前後で同一位置に存在するヒロックを前記ヒロックの位置を表すマップから除外することで、基板内部に存在するBMDのみの評価を簡便かつより高精度で行うことができることを見出し、本発明を完成させた。
すなわち、従来方法では、基板表面に存在する異物あるいは結晶欠陥と基板内部に含まれるBMDとを混同して測定し評価しており、もしこれらを分離して測定、評価するためには煩雑な工程を経なければならず長時間を要する。しかし、本発明の方法では、エッチング前の基板についてもパーティクルカウンターを用いて基板表面の異物あるいは結晶欠陥による輝点を測定し、エッチング前後の輝点位置を比較して同一位置に存在する輝点を基板表面に存在する異物や結晶欠陥であると同定し基板内部のBMDと分離するため、従来方法よりも正確な基板内部のBMD測定を達成できる。
以下では図面を用いて本発明を説明する。
図1は、本発明における結晶欠陥の評価方法の一例を示すフローチャートである。また、図5、は本発明の結晶欠陥の評価方法を説明する概略図である。
先ず、Siウェーハ1を準備する。このSiウェーハ1の内部には既に熱処理によってBMD2が発生している。また、Siウェーハ1の表面には異物4あるいは結晶欠陥5が存在する。(Step1)
次に、該Siウェーハ1をレーザー光散乱方式のパーティクルカウンター(例えばKLA−Tencor社製 Surfscan SP1)に載置して該ウェーハ表面の異物あるいは結晶欠陥に起因する輝点、すなわちレーザー光散乱体Aをウェーハ全面にわたって測定する。そして、測定結果である散乱体Aのマップデータを電子データとして例えば装置のハードディスク等に保存する。(Step2)
続いて、Siウェーハ1をRIE(Reactive Ion Etching)装置の2つの電極間に載置して異方性エッチングを行い、ヒロック3を形成させる(Step3)。この時形成されるヒロックは、ウェーハ表面に存在する異物4あるいは結晶欠陥5に起因するヒロック3aとウェーハ内部のBMD2に起因するヒロック3bとが混在している。
RIE装置としては市販のRIE装置(例えばAMAT製Precision 5000ETCH)を用いることができる。エッチングの雰囲気はハロゲン系混合ガス(例えばHBr/Cl/He+O混合ガス)等を用いることが好適である。エッチングの選択比はSiとSiOが50:1以上、より好ましくは100:1以上になるように条件を設定する。このようにSiのエッチング速度が、SiOのエッチング速度の50倍以上であれば、ヒロックを確実に形成することができるし、100倍以上の速度であれば、より確実にヒロックを形成することができる。
また、エッチング量としては好ましくは0.1〜20μmであり、より好ましくは1〜10μmである。エッチング量が、0.1μm以上であれば、エッチングにより形成されるBMDを頂点とするヒロックが十分に大きくなるので、ヒロックをレーザー光散乱方式のパーティクルカウンターで検出することが容易になる。また、エッチング量が、20μm以下であれば、ヒロックの体積がそれほど大きくならず、ヒロック内に別のBMDが重複してしまうといった不具合が生じる可能性が少ないため、十分な検出感度を確保できる。エッチング量が10μm以下であれば、ヒロック内に別のBMDが重複してしまうといった不具合が生じる可能性は殆ど無視できるようになるため、さらに有利である。
次に異方性エッチングの終了した該Siウェーハ1をレーザー光散乱方式のパーティクルカウンター(例えばKLA−Tencor社製 Surfscan SP1)を用いてレーザー光散乱体Bを測定する。測定結果である散乱体Bのマップデータを電子データとして例えば装置のハードディスク等に保存する。(Step4)
Step4で測定した散乱体BのマップデータとSetp2で測定した散乱体Aのマップデータを比較し、同一位置に存在する散乱体Cのマップデータを得る。散乱体Bのマップデータから散乱体Cのマップデータを差し引きして、基板内部に含まれるBMD2に起因する散乱体の評価を行う(Step5)。この工程により、Siウェーハ内部のBMDの数や密度、面内分布等が得られる。例えば、散乱体Bの個数から散乱体Cの個数を引けば、基板内部のBMDの個数を得ることができ、散乱体Bのマップデータから散乱体Cのマップデータを除外しマップを作成すれば、基板内部のBMDの面内分布を得ることができる。尚、このような処理は両者のマップを印刷して、重ね合わせて、目視で比較し重ねあった散乱体を消去することによっても可能である。近年のパーティクルカウンターはこのような処理を自動でおこなうことができるプログラムが搭載されていることが多いので、それを使うと極めて簡便にこの処理を行うことができる。
このように本発明では、パーティクルカウンターを用いることによって、化学薬品による選択的エッチングや赤外散乱法などの従来の測定方法では不可能であった10(ケ/cm)未満の低いBMD密度であっても、ウェーハ内部に存在するBMDを簡単かつ短時間で正確に評価できる。例えば、200mmウェーハ中に30(ケ/cm)以上のBMD密度があれば充分評価可能であり、たとえウェーハ結晶内に1ケのBMDが存在するだけであっても評価することができる。
以下、実施例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
図1に示すフローチャートに従い、結晶欠陥の評価を行った。
まず、面方位(100)、直径8インチ(200mm)、厚さ0.75mmで酸素濃度17ppma(JEIDA)のSiウェーハを2枚準備した。一方のウェーハは窒素雰囲気中において800℃、8時間の熱処理を行ってBMDを形成した後、熱処理によってウェーハ表面に形成された窒化膜を5%フッ酸に浸漬して除去しサンプルとした。他方のウェーハは熱処理を行わずにリファレンスとした。(Step1)
次に、レーザー光散乱方式のパーティクルカウンター(KLA−Tencor社製 Surfscan SP1)を用いてサンプルの主表面に存在する直径0.1μm以上の大きさのレーザー光散乱体(異物あるいは結晶欠陥)を測定した。続いてリファレンスも同様に測定した。各々の測定結果であるレーザー光散乱体Aのマップデータを電子データとしてパーティクルカウンターSP1のハードディスクに保存した。(Step2)
そして、サンプルをウェーハの表面がRIE装置(AMAT製Precision 5000ETCH)の2つの電極に対向するようRIE装置に載置した。そして、エッチング雰囲気はHBr/Cl/He+O混合ガスとし、エッチング選択比はSiとSiOが50:1になるように条件を設定し、異方性エッチングを行った。エッチング量は5μmとした。続いてリファレンスにも同様の処理を行った(Step3)。
次に異方性エッチングの終了したサンプルをレーザー光散乱方式のパーティクルカウンターに載置して0.1μm以上の大きさのレーザー光散乱体を測定した。続いて異方性エッチングの終了したリファレンスにも同様の処理を行った。各々の測定結果であるレーザー光散乱体Bのマップデータを電子データとしてパーティクルカウンターのハードディスクに保存した。(Step4)
Step4で測定した散乱体B(エッチング残渣)のマップデータとSetp2で測定した散乱体A(異物あるいは結晶欠陥)のマップデータを、パーティクルカウンターに搭載されている標準ソフトで処理することにより、散乱体A及び散乱体Bで同一位置に存在するレーザー光散乱体Cのマップデータを得た。(Step5)
サンプル及びリファレンスのレーザー光散乱体A、B、Cの個数及びレーザー光散乱体Bからレーザー光散乱体Cを差し引いた個数を表1に示す。
Figure 2005257576
測定の結果、散乱体Cの個数は散乱体Aの個数とほぼ同数であった。このことから、表面上の異物あるいは結晶欠陥の大部分がエッチングによりヒロックを形成し、レーザー光散乱体として観測されることを確認できた。
熱処理によりサンプル内部に発生したBMDは、エッチング後の散乱体Bからエッチング前後で同一位置に存在した散乱体Cを差し引いた205個であると判断できる。エッチング前の散乱体Aを測定しないでエッチング後の散乱体Bのみを測定し、散乱体Bの個数を結晶内部に発生したBMDの個数としてしまうと、この測定の場合は268個と判断され、基板表面の異物等の影響を受けた値となる。このように、基板表面に存在する異物あるいは結晶欠陥の影響を除去しないと、基板内部のBMDを精度良く評価することはできない。
リファレンスウェーハではBMD形成熱処理を行っていないため、酸素析出核は存在しても酸素析出物であるBMDの発生は原理的にありえない。このことから、リファレンスウェーハにおいてエッチング後に検出されたレーザー光散乱体28個のうち、23個がエッチング前にSiウェーハ主表面に付着していた異物や表面に存在していた結晶欠陥を頂点として形成されたヒロックであり、その他の5個は、Step2における散乱体Aの測定後からStep4における散乱体Bの測定前までの間にウェーハ主表面へ新たに付着した異物が原因であることが推定できる。サンプルとリファレンスは同様の工程を経ているため、散乱体Aの測定から散乱体Bの測定の間にサンプルにもリファレンスと同程度の異物が付着している可能性がある。このように、熱処理を行ったウェーハと一緒にリファレンスウェーハも評価すれば、散乱体Aの測定後から散乱体Bの測定前までの間になされた異物による汚染状況が簡便に評価でき、より高い精度で基板内部に発生したBMDを評価することが可能である。
比較例として、実施例と同じサンプルについて、エッチング後の散乱体Bのみを測定し、その後特許文献1に記載された方法によって各ヒロックの深さ方向位置を測定し、エッチング深さと同じ高さのヒロックによる輝点を除外することで、基板内部に発生したBMDを評価した。その結果、基板内部のBMDは209個となり、本発明の測定方法を用いて得られた結果とほぼ同じ値が得られた。しかしながら、測定時間は、本発明の測定方法はウェーハ1枚あたり2分であるのに対し、特許文献1の方法を用いると10時間必要であった。以上のように、本発明は、基板内部に発生したBMDを正確に測定することができるとともに、測定時間を大幅に短縮することができるという点で、特許文献1に記載された方法よりも優れている。
また、本発明の他の実施例としては、Step4で得られる散乱体Bのマップデータから散乱体Cのマップデータを除外することで、ウェーハ内部のBMDのみの面内分布を表すマップを作成することもできる。
尚、本発明は上記実施形態に限定されるものではない。上記実施形態は単なる例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的思想に包含される。
本発明における結晶欠陥の評価方法の一例を示すフローチャートである。 従来の結晶欠陥の評価方法におけるSiウェーハの断面状態を示す図である。(a)エッチング前、(b)エッチング後。 従来方法により円錐状エッチング残渣(ヒロック)に基づいて結晶欠陥(BMD)の表面からの位置を求める原理を示す図である。 基板表面に異物がある場合の問題について説明する説明図である。 本発明の結晶欠陥の評価方法を説明する概略図である。
符号の説明
1…Siウェーハ、 2…BMD、 3…ヒロック、
3a…異物あるいは結晶欠陥に起因するヒロック、 3b…BMDに起因するヒロック、
4…異物、 5…結晶欠陥、
W…エッチング取代、 D…BMDの表面からの位置、 d…ヒロックの底面直径、
θ…ヒロックの底角。

Claims (5)

  1. 基板内部に含まれる結晶欠陥に対して高選択比の異方性エッチングを行うことによって基板をエッチングし、結晶欠陥に起因したエッチング残渣を露出させ、前記エッチング残渣に基づいて基板内部の結晶欠陥を評価する評価方法であって、少なくとも、予め基板表面の輝点測定を行い、基板表面の輝点の位置を表すマップを作成する工程と、該基板を異方性エッチングする工程と、エッチング後に該基板の輝点測定を行ってエッチング残渣の位置を表すマップを作成する工程と、前記エッチング残渣の位置を表すマップと予め測定した前記基板表面の輝点の位置を表すマップとを比較し、基板表面の輝点と同一位置に存在するエッチング残渣を前記エッチング残渣の位置を表すマップから除外する工程とによって、基板内部に含まれる結晶欠陥を評価することを特徴とする結晶欠陥の評価方法。
  2. 前記基板を異方性エッチングする前後における輝点を測定する方法としてレーザー光散乱法を用いることを特徴とする請求項1に記載の結晶欠陥の評価方法。
  3. 前記基板を、シリコン単結晶ウェーハとすることを特徴とする請求項1または請求項2に記載の結晶欠陥の評価方法。
  4. 前記異方性エッチングは、シリコンのエッチング速度が、結晶欠陥であるシリコン酸化物のエッチング速度の50倍以上であることを特徴とする請求項1乃至請求項3のいずれか1項に記載の結晶欠陥の評価方法。
  5. 前記異方性エッチングにおけるシリコンのエッチング量を、0.1〜20μmとすることを特徴とする請求項1乃至請求項4のいずれか1項に記載の結晶欠陥の評価方法。
JP2004071850A 2004-03-15 2004-03-15 結晶欠陥の評価方法 Expired - Lifetime JP4254584B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004071850A JP4254584B2 (ja) 2004-03-15 2004-03-15 結晶欠陥の評価方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004071850A JP4254584B2 (ja) 2004-03-15 2004-03-15 結晶欠陥の評価方法

Publications (2)

Publication Number Publication Date
JP2005257576A true JP2005257576A (ja) 2005-09-22
JP4254584B2 JP4254584B2 (ja) 2009-04-15

Family

ID=35083424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004071850A Expired - Lifetime JP4254584B2 (ja) 2004-03-15 2004-03-15 結晶欠陥の評価方法

Country Status (1)

Country Link
JP (1) JP4254584B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123543A (ja) * 2005-10-27 2007-05-17 Shin Etsu Handotai Co Ltd 結晶欠陥の評価方法
JP2007123542A (ja) * 2005-10-27 2007-05-17 Shin Etsu Handotai Co Ltd 結晶欠陥の評価方法
JP2007180485A (ja) * 2005-11-30 2007-07-12 Sumco Corp 半導体基板の品質評価方法、半導体基板の製造方法
WO2007142026A1 (ja) * 2006-06-07 2007-12-13 Sumco Corporation 単結晶シリコンウェーハのcop発生要因の判定方法
JP2010013306A (ja) * 2008-07-02 2010-01-21 Sumco Corp 単結晶シリコンウェーハのcop発生要因の判定方法
JP2010045247A (ja) * 2008-08-14 2010-02-25 Shin Etsu Handotai Co Ltd シリコンウェーハおよびシリコンウェーハの製造方法
JP2010091295A (ja) * 2008-10-03 2010-04-22 Hitachi High-Technologies Corp 基板表面形状検出方法及びその装置
JP2010278363A (ja) * 2009-05-29 2010-12-09 Toyota Central R&D Labs Inc 結晶欠陥検出方法
JP2011011939A (ja) * 2009-07-01 2011-01-20 Sumco Corp シリコン単結晶の製造方法及びシリコンウェーハ
JP2013117542A (ja) * 2010-11-29 2013-06-13 Dainippon Printing Co Ltd 欠陥検査方法
JP2016058424A (ja) * 2014-09-05 2016-04-21 株式会社Sumco 結晶欠陥の評価方法及びウェーハの製造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123542A (ja) * 2005-10-27 2007-05-17 Shin Etsu Handotai Co Ltd 結晶欠陥の評価方法
JP2007123543A (ja) * 2005-10-27 2007-05-17 Shin Etsu Handotai Co Ltd 結晶欠陥の評価方法
JP2007180485A (ja) * 2005-11-30 2007-07-12 Sumco Corp 半導体基板の品質評価方法、半導体基板の製造方法
US8061225B2 (en) 2006-06-07 2011-11-22 Sumco Corporation Method for determining COP generation factors for single-crystal silicon wafer
WO2007142026A1 (ja) * 2006-06-07 2007-12-13 Sumco Corporation 単結晶シリコンウェーハのcop発生要因の判定方法
US8978494B2 (en) 2006-06-07 2015-03-17 Sumco Corporation Method for determining COP generation factors for single-crystal silicon wafer
US8549937B2 (en) 2006-06-07 2013-10-08 Sumco Corporation Method for determining COP generation factors for single-crystal silicon wafer
US8316727B2 (en) 2006-06-07 2012-11-27 Sumco Corporation Method for determining COP generation factors for single-crystal silicon wafer
JP4973660B2 (ja) * 2006-06-07 2012-07-11 株式会社Sumco 単結晶シリコンウェーハのcop発生要因の判定方法
KR101017742B1 (ko) 2006-06-07 2011-02-28 가부시키가이샤 섬코 단결정 실리콘 웨이퍼의 cop 발생 요인의 판정 방법
JP2010013306A (ja) * 2008-07-02 2010-01-21 Sumco Corp 単結晶シリコンウェーハのcop発生要因の判定方法
JP2010045247A (ja) * 2008-08-14 2010-02-25 Shin Etsu Handotai Co Ltd シリコンウェーハおよびシリコンウェーハの製造方法
JP2010091295A (ja) * 2008-10-03 2010-04-22 Hitachi High-Technologies Corp 基板表面形状検出方法及びその装置
JP2010278363A (ja) * 2009-05-29 2010-12-09 Toyota Central R&D Labs Inc 結晶欠陥検出方法
JP2011011939A (ja) * 2009-07-01 2011-01-20 Sumco Corp シリコン単結晶の製造方法及びシリコンウェーハ
JP2013117542A (ja) * 2010-11-29 2013-06-13 Dainippon Printing Co Ltd 欠陥検査方法
US9176073B2 (en) 2010-11-29 2015-11-03 Dai Nippon Printing Co., Ltd. Evaluation substrate, defect examination method and defect detection device
JP2016058424A (ja) * 2014-09-05 2016-04-21 株式会社Sumco 結晶欠陥の評価方法及びウェーハの製造方法

Also Published As

Publication number Publication date
JP4254584B2 (ja) 2009-04-15

Similar Documents

Publication Publication Date Title
US6861268B2 (en) Method for inspecting silicon wafer, method for manufacturing silicon wafer, method for fabricating semiconductor device, and silicon wafer
JP4254584B2 (ja) 結晶欠陥の評価方法
JP5782782B2 (ja) 特定欠陥の検出方法、特定欠陥の検出システムおよびプログラム
JP3451955B2 (ja) 結晶欠陥の評価方法及び結晶欠陥評価装置
KR20180083326A (ko) 결함영역의 판정방법
JP2006208314A (ja) シリコン単結晶ウエーハの結晶欠陥の評価方法
US6753955B2 (en) Inspection device for crystal defect of silicon wafer and method for detecting crystal defect of the same
JP4784192B2 (ja) シリコンウエーハの評価方法
JP4797576B2 (ja) 結晶欠陥の評価方法
JP2018135227A (ja) シリコン単結晶ウエハの欠陥領域判定方法
JP3753239B2 (ja) 半導体ウェーハ表層結晶欠陥観察用試料とその作製方法
JP4211643B2 (ja) 結晶欠陥の評価方法
JP4888632B2 (ja) 結晶欠陥の評価方法
JP5521775B2 (ja) 単結晶シリコンウェーハの評価方法
JP2006191021A (ja) シリコンウェハのd−欠陥評価用腐蝕液、及びこれを利用した評価方法
JP6011930B2 (ja) シリコンウェーハの評価方法及びそのエッチング液
JP2006210571A (ja) ウェーハの評価方法およびその評価装置
JP3629694B2 (ja) シリコンウェーハの評価方法
KR100384680B1 (ko) 반도체 웨이퍼 결함 검출 방법
JP5463884B2 (ja) 半導体単結晶基板の結晶欠陥評価方法
JP2012079932A (ja) シリコン単結晶の結晶欠陥の評価方法
KR100664857B1 (ko) 웨이퍼 결함 분석 방법
KR100783440B1 (ko) 저산소 실리콘 웨이퍼의 결함 분석 방법
JP2807679B2 (ja) シリコン基板の絶縁膜欠陥検出方法
Kocher et al. Decoration of Al implantation profiles in 4H-SiC by bevel grinding and dry oxidation

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090119

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4254584

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140206

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250