JP2003197701A - Soiウエーハの評価方法及びデバイスの製造方法 - Google Patents

Soiウエーハの評価方法及びデバイスの製造方法

Info

Publication number
JP2003197701A
JP2003197701A JP2001396306A JP2001396306A JP2003197701A JP 2003197701 A JP2003197701 A JP 2003197701A JP 2001396306 A JP2001396306 A JP 2001396306A JP 2001396306 A JP2001396306 A JP 2001396306A JP 2003197701 A JP2003197701 A JP 2003197701A
Authority
JP
Japan
Prior art keywords
wafer
soi wafer
soi
semiconductor layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001396306A
Other languages
English (en)
Inventor
Miho Iwabuchi
美保 岩渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2001396306A priority Critical patent/JP2003197701A/ja
Publication of JP2003197701A publication Critical patent/JP2003197701A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【課題】SOIウエーハの品質を簡便に、精度良く、非
破壊で評価できる評価方法、及びデバイスの歩留まりや
長期信頼性を向上したデバイスの製造方法を提供するこ
とを目的とする。 【解決手段】半導体層、絶縁層、支持基板が順次形成さ
れたSOIウエーハの評価方法であって、コンフォーカ
ル光学系のレーザ顕微鏡により評価する。またこの評価
方法によりSOIウエーハを選別しデバイスを製造す
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体層、絶縁
層、支持基板が順次形成されたSOI(Semicon
ductor on Insulator又は半導体層
がシリコンの場合、Silicon On Insul
atorの略)ウエーハの評価方法及びその評価方法を
用い選別しデバイスを製造する方法に関する。
【0002】
【従来の技術】近年、集積回路はその集積度を著しく増
し、それに伴い鏡面研磨された半導体単結晶ウエーハ表
面の平坦度や平滑度のような加工精度もより厳しい条件
が課されるようになった。しかも、性能・信頼性・歩留
まりの高い集積回路を得る為には、機械的な精度だけで
はなく、電気的な特性についても高いことが要請される
ようになった。中でもSOIウエーハについて言えば、
理想的な誘電体分離基板なので、主に移動通信機器や医
療機器関係で高周波、高速系デバイスとして利用され、
今後の大幅な需要拡大が予想されている。
【0003】SOIウエーハは、半導体層(SOI層や
活性層ともいう)、絶縁膜(BOX酸化膜層や単に酸化
膜層ともいう)、支持基板(基板層ともいう)が順次形
成された構造となっている。
【0004】従来、半導体層がシリコン及び絶縁層がシ
リコン酸化膜からなる上記SOI構造のウエーハの製造
方法としては、酸素イオンをシリコン単結晶に高濃度で
打ち込んだ後に高温で熱処理を行い酸化膜(絶縁層)を
形成するSIMOX(Separation by I
mplanted Oxygen)法によるものと、2
枚の鏡面研磨したシリコンウエーハを接着剤を用いるこ
となく結合し片方のウエーハを薄膜化する結合法があ
る。
【0005】SIMOX法は、デバイス活性領域となる
活性層部(半導体層部)の膜厚を、酸素イオン打ち込み
時の加速電圧で決定、制御できるために、薄層でかつ膜
厚均一性の高い活性層を容易に得る事ができる利点があ
るが、埋め込み酸化膜(絶縁層)の信頼性や、活性層の
結晶性、1300℃以上の温度での熱処理が必要である
等問題が多い。
【0006】一方、ウエーハ結合法は、単結晶のシリコ
ン鏡面ウエーハ2枚のうち少なくとも一方に酸化膜(絶
縁層)を形成し、接着剤を用いずに貼り合わせ、次いで
熱処理(通常は1100℃〜1200℃)を加えること
で結合を強化し、その後片方のウエーハを研削や湿式エ
ッチングにより薄膜化した後、薄膜の表面を鏡面研磨し
てSOI層(半導体層)を形成するものであるので、埋
め込み酸化膜(絶縁層)の信頼性が高くSOI層の結晶
性も良好であるという利点があるが、機械的な加工によ
り薄膜化しているために、得られるSOI層の膜厚およ
びその均一性に限界がある。
【0007】また最近ではSOIウエーハの製造方法と
して、イオン注入したウエーハを結合及び分離して作製
する方法が新たに注目され始めている。この方法は、2
枚のシリコンウエーハのうち、少なくとも一方に酸化膜
(絶縁層)を形成すると共に、一方のシリコンウエーハ
の上面から水素イオンまたは希ガスイオンを注入し、該
ウエーハ内部に微小気泡層(封入層)を形成させた後、
該イオンを注入した方の面を酸化膜を介して他方のシリ
コンウエーハと密着させ、その後熱処理を加えて微小気
泡層を劈開面として一方のウエーハを薄膜状に分離し、
さらに熱処理を加えて強固に結合してSOIウエーハと
する技術(特開平5−211128号参照)である。そ
して、該劈開面は良好な鏡面であり、SOI層(半導体
層)の膜厚の均一性も高いSOIウエーハが比較的容易
に得られている。この他にも種々の製造方法が開発され
ている。
【0008】このようなSOIウエーハの特性として
は、酸化膜耐圧特性が重要である。例えばデバイスの重
要な電気的特性であるMOSゲート酸化膜のTZDB/
TDDB特性が重要となる。この特性は歩留まり及び長
期信頼性の重要な指標となる。TZDB/TDDB特性
は、MOSキャパシタにステップ的に電界を印加し、前
記MOSキャパシタの絶縁破壊電界強度を測定する方法
(電界破壊分布:TZDB法;Time Zero D
ielectric Breakdown)と、一定電
界を印加し、経過時間とともに前記MOSキャパシタが
破壊される率を電界の大きさを変更して測定する方法
(経時破壊分布:TDDB法;Time Depend
ent Dielectric Breakdown)
で評価したものである。
【0009】
【発明が解決しようとする課題】SOIウエーハにおい
ては、半導体層中に混入した重金属不純物は絶縁膜を透
過して支持基板側ではゲッタリングできずに半導体層中
に蓄積されていくので、通常の鏡面研磨ウエーハに比べ
顕著な酸化膜耐圧特性の劣化が生じてしまうという問題
がある。
【0010】しかし、このSOIウエーハのTZDB/
TDDB特性の評価は、MOSキャパシタの形成等の処
理が必要で、たいへん手間が掛る評価法であり、また評
価条件等(ゲート酸化膜厚やキャパシタ面積等)により
ばらつきが大きく、簡便に、また安定してSOIウエー
ハの品質を確認することができない。更に破壊検査とな
ってしまう。
【0011】また、重金属等により劣化したSOIウエ
ーハであればTDDB特性等でもある程度正確に評価で
きるが、例えば半導体層がシリコン、絶縁層がシリコン
酸化膜からなるSOIウエーハなどではその品質も向上
し、TDDB特性の良品率(一般的に真性破壊の領域と
言われる部分の割合)ではほとんど差がない状態であ
る。TDDB特性でわずかに初期不良の見られるものも
あるが、TDDB特性の測定精度もあまりよくないた
め、測定誤差等と判断され現状では特に問題とされてい
なかった。
【0012】しかしSOIウエーハの製造方法等によっ
ては初期不良の発生しやすいものもあり、これはSOI
ウエーハの製造方法及び製造条件等の違いによる差と考
えられる。
【0013】従って性能・信頼性・歩留まりの高い集積
回路を得るにはこのようなわずかな初期不良の発生頻度
の違いも正確に評価する必要がでてくる。特にTDDB
特性のように単に評価法のばらつきで生じた不良なの
か、本当にSOIウエーハの品質が悪く発生したものな
のか区別できない評価では問題であり、SOIウエーハ
の品質を正確に評価する必要が出てくる。特に様々なS
OIウエーハの製造方法に対する品質の違いを評価でき
ると好ましい。
【0014】なお、酸化膜耐圧特性以外の評価として、
光散乱式のパーティクルカウンター等を用いSOIウエ
ーハを評価すると、半導体層と支持基板の間に介在する
絶縁層の膜界面によって散乱ノイズが発生し、評価が非
常に困難となる。その他に走査型電子顕微鏡(SE
M)、透過型電子顕微鏡(TEM)等の装置を用いた場
合も、欠陥が非常に微小であるため、その検査が困難で
あった。
【0015】本発明は、上記事情を鑑みなされたもので
あって、TDDB特性による評価を行わないで、SOI
ウエーハの品質を簡便に、精度良く評価できる評価方法
及びこの評価方法を用いウエーハを選別しデバイスを製
造する方法を提供することを目的とする。
【0016】
【課題を解決するための手段】本発明のSOIウエーハ
の評価方法は、半導体層、絶縁層、支持基板が順次形成
されたSOIウエーハの評価方法であって、コンフォー
カル光学系のレーザ顕微鏡により評価する事を特徴とす
る。
【0017】コンフォーカル光学系とは、サンプル(本
発明ではSOIウエーハ)上にレーザ光を集束させて微
小スポットで照射し、その反射光を受光器の前面に配置
したピンホールに再び集束させ、ピンホールを追加した
光量を検出するものである。
【0018】このようにSOIウエーハに対して、コン
フォーカル光学系のレーザ顕微鏡により評価する事で、
絶縁膜による散乱ノイズの影響もなく、TDDB特性で
評価する代わりにSOIウエーハの品質を簡便迅速に、
非破壊で精度良く評価できる。特にTDDB特性の初期
不良等の違い、SOIウエーハの製造方法の違いなどを
評価できる。
【0019】また、本発明のデバイスの製造方法は、コ
ンフォーカル光学系のレーザ顕微鏡により評価した欠陥
密度が10個/cm以下のSOIウエーハを選別しデ
バイスを製造することを特徴とする。
【0020】本発明の評価方法は非破壊であるため評価
したウエーハもデバイス製造工程に投入することがで
き、欠陥の少ないSOIウエーハのみを選別してデバイ
ス製造を行うことができる。またSOIウエーハをコン
フォーカル光学系のレーザ顕微鏡で評価した場合、その
品質を数値化できるため、任意の数値で欠陥を管理し、
SOIウエーハを選別できる。このようなに良品、不良
品を区別しやすくなる。
【0021】特にこのような評価方法で検出される欠陥
密度が10個/cm以下(〜3000/8インチウエ
ーハ)以下であるとTDDB特性の初期不良の発生頻度
も少なくなり、大変良好なSOIウエーハである。コン
フォーカル光学系のレーザ顕微鏡で得られる欠陥密度と
TDDB特性の初期不良等の発生状況には比較的良い相
関が見られ、欠陥密度が少ないほど、TDDB特性の初
期不良の発生割合が少ないことがわかった。従ってこの
ような品質のSOIウエーハをデバイス工程に投入する
ことにより歩留まりの向上及びデバイスの長期信頼性が
向上する。
【0022】特にSOIウエーハの半導体層がシリコ
ン、絶縁層がシリコン酸化膜であるSOIウエーハの評
価に好ましい。これらはもっとも利用されている材質の
SOIウエーハであるからである。
【0023】
【発明の実施の形態】以下に、本発明の評価方法に用い
られるコンフォーカル光学系によるレーザ顕微鏡及びそ
れを用いたSOIウエーハの評価手順について説明する
が、本発明はこれらの例に限定されるものではなく、本
発明の技術思想から逸脱しない限り種々の変形が可能で
あることはいうまでもない。
【0024】図5はコンフォーカル光学系によるレーザ
顕微鏡の基本構造を示す概略説明図である。図5におい
て、10はコンフォーカル光学系によるレーザ顕微鏡
で、顕微鏡本体12に対応してアルゴンレーザ等のレー
ザ光源14が設けられている。
【0025】該顕微鏡本体12はレーザ光源14からの
レーザービームBを複数のレーザービームBに分割する
ビームスプリッタ16、検査対象であるSOIウエーハ
等のウエーハWの表面(半導体層)にレーザービームB
を収束させる対物レンズ18、ウエーハWの表面から反
射したレーザービームBをピンホール部材20のピンホ
ール20aに収束する集光レンズ22及び該ピンホール
20aを通過したレーザービームBを受光する光検出器
24から構成されている。
【0026】次に動作原理の概略を以下に説明する。レ
ーザ光源14からのレーザービームBはビームスプリッ
タ16によって複数のレーザービームBに分割される。
次に対物レンズ18によって全てのレーザービームBは
SOIウエーハWの表面(半導体層)上に収束し、例え
ば0.4μm程度のスポットでウエーハ表面を照射し、
それと同時に全てのレーザービームの間隔を一定に保っ
たまま水平方向にスキャンする。
【0027】ウエーハWの表面から反射されたレーザー
ビームBは光学系を戻り、集光レンズ22によって収束
されてピンホール部材20のピンホール20aを通って
光検出器24に入射する。ウエーハWがSOIウエーハ
であれば、その半導体層Ws、または絶縁層Wi、支持
基板Wbに欠陥がある場合には、その欠陥部分からの反
射光の波面は乱れ、光検出器24においてレーザービー
ムBのスポットが拡がってしまい、光検出信号が低下す
る。不図示の欠陥検出回路は、光検出器24における信
号の差を検出することにより、設定された値(しきい
値)以上の信号強度差が発生する部分を欠陥部として検
出する。検査は等速スピードで移動しながら行われ、そ
れぞれのビームスポットはウエーハWの全体を緻密にス
キャンするようになっている。本発明では、以上のよう
なコンフオーカル光学系の構成を有するレーザ顕微鏡を
用いる。このようなコンフオーカル光学系のレーザ顕微
鏡を用い欠陥(欠陥密度)の検出及び分布等を観察す
る。
【0028】本発明で評価した欠陥密度とTDDB特性
の初期不良の発生割合に比較的良い相関があった。な
お、本発明の評価方法は、様々な材質のSOIウエー
ハ、製造方法、製造条件で作製したSOIウエーハに対
して用いる事ができる。
【0029】(実施例)以下代表的なSOI構造を有す
るウエーハとして半導体層がシリコン、絶縁層がシリコ
ン酸化膜、支持基板がシリコンからなるSOIウエーハ
について評価した。製造方法の異なる直径200mm
(8インチ)のSOIウエーハを2種類(被検査ウエー
ハ1、被検査ウエーハ2)を用意した。それぞれの被検
査ウエーハは支持基板(シリコン基板)の厚さ725μ
m、絶縁層(シリコン酸化膜)の厚さ165nm、半導
体層(シリコン層)の厚さ165nmのSOIウエーハ
である。
【0030】これらの被検査ウエーハについてコンフォ
ーカル光学系のレーザ顕微鏡により評価した。コンフォ
ーカル光学系のレーザ顕微鏡として、488nmのアル
ゴンレーザを用いたレーザーテック社製のMAGICS
(商品名)を使用しSOIウエーハの評価を行った。
【0031】図1及び図2に本発明の評価方法で評価し
た結果を示す。これは被検査ウエーハ1及び被検査ウエ
ーハ2の欠陥分布を観察したマップ図である。図1は被
検査ウエーハ1を評価したものであるが、検出された欠
陥を定量化すると44871個/8インチウエーハ(約
143個/cm)であった。同様に図2は被検査ウエ
ーハ2を評価したものであるが、このSOIウエーハで
は3729個/8インチウエーハ(約12個/cm
の欠陥が検出された。このように本発明の評価方法では
SOIウエーハの品質の違いがはっきりと評価できる。
【0032】なお、上記SOIウエーハを従来の光散乱
式のパーティクルカウンター等で評価した場合、SOI
ウエーハの絶縁層界面の影響と思われる散乱が発生し、
バックグランドノイズとなり、上記品質の違いが検出さ
れず、精度の良い評価が行えなかった。
【0033】次にこれらの被検査ウエーハに対してTD
DB特性の評価を行った。被検査サンプルであるSOI
ウエーハの酸化膜耐圧を評価するため、上記SOIウエ
ーハの半導体層上にMOSキャパシタ(ゲート酸化膜)
を形成した。具体的には半導体層(シリコン層)の上に
厚さ10nmの酸化膜を形成した。
【0034】TDDB特性の測定は、ストレス電流値
0.1A/cm、測定温度100℃、ゲート面積3m
で行った。サンプル1枚当たり100個のMOSダ
イオードについてTDDB特性を測定した。TDDB法
では一般的に初期不良、偶発不良、真性破壊で表され
る。
【0035】評価した結果を図3及び図4に示す。図3
は被検査ウエーハ1のTDDB特性を示す図である。図
4は被検査ウエーハ2のTDDB特性を示す図である。
横軸が絶縁破壊するまでに流れた電荷量で、縦軸は累積
不良率(%)である。これらの図からわかるように被検
査ウエーハ1、2共にTDDBの絶縁破壊が生じる領域
はほとんど真性破壊の領域(本評価条件の場合、絶縁破
壊されるまでに流れた電荷量が10C/cm以上の領
域)である。全体的なTDDB特性としては、どの製造
方法のSOIウエーハでもほぼ同様である。但しよくT
DDB特性を観察すると被検査ウエーハ1では初期不良
が若干観察されているし、被検査ウエーハ2では偶発不
良、真性破壊の境界部分(10C/cm前後)で若干
の品質のばらつきが観察される程度である。
【0036】これらはTDDB特性自体の測定ばらつき
の可能性もあり、本発明の評価方法で検出される欠陥と
TDDB特性の不良の発生割合に必ずしも完全な相関が
あるとは考えられないが、様々な製造条件で作成したS
OIウエーハを評価するとコンフォーカル光学系のレー
ザ顕微鏡で観察された欠陥密度とTDDB特性の間には
ある程度の相関があり、TDDB特性の悪いもの(初期
不良が発生しやすいSOIウエーハ等)はコンフォーカ
ル光学系のレーザ顕微鏡で見られる欠陥も多い事がわか
った。
【0037】従って、SOIウエーハの評価はTDDB
特性等を評価しなくとも、コンフォーカル光学系のレー
ザ顕微鏡を用い、非破壊で評価すれば、良好な検査が行
えることわかる。
【0038】実施例の被検査ウエーハ2の結果を考慮す
ると、本発明の評価方法で検出される欠陥が、3000
〜4000個/8インチウエーハ以下と少なければほと
んど真性破壊の領域の良品であり、この欠陥は更に少な
ければ少ないほど良好なSOIウエーハとなることがわ
かる。特に10個/cm以下の欠陥のSOIウエーハ
であれば好ましい。この傾向は本実施例で用いた被検査
ウエーハ以外のSOIウエーハでも同様であった。
【0039】従って、このような品質のSOIウエーハ
を本発明の評価方法により選別し、デバイス工程に投入
すれば、デバイス製品の歩留まりも長期安定性も向上す
る。なお、本発明の評価方法で選別し、デバイスを製造
する方法は、様々な材質のSOIウエーハ、及び様々な
製造方法、製造条件で作製したSOIウエーハに対して
実施する事ができる。
【0040】なお、本発明は、上記実施の形態に限定さ
れるものではない。上記実施形態は例示であり、本発明
の特許請求の範囲に記載された技術思想と実質的に同一
な構成を有し、同様な作用効果を奏するものは、いかな
るものであっても本発明の技術範囲に包含される
【0041】例えば、本発明の評価方法で評価できるS
OIウエーハは、半導体層、絶縁層、支持基板がシリコ
ン、シリコン酸化膜であるものに限らず、化合物半導体
からなるSOIウエーハなどでも実施できる。例えば、
支持基板にシリコン、絶縁層にシリコン酸化膜、半導体
層にGaAs等を形成されたものでもよく。その他の材
質でも良い。
【0042】
【発明の効果】本発明の代表的なものの効果について説
明すれば、コンフォーカル光学系のレーザ顕微鏡でSO
Iウエーハを評価する事で、SOIウエーハの品質の違
いを簡便に評価する事ができる。特に非破壊で評価でき
好ましい。
【0043】また非破壊検査及び品質を定量化できるこ
とからSOIウエーハを本発明の評価方法により評価
し、好ましいSOIウエーハを選別しデバイス製造を行
うことによりデバイス製品の歩留まり及び長期的信頼性
を向上することができる。
【図面の簡単な説明】
【図1】本発明の評価方法を用い、被検査ウエーハ1を
評価した時の欠陥分布を示すマップ図である。
【図2】本発明の評価方法を用い、被検査ウエーハ2を
評価した時の欠陥分布を示すマップ図である。
【図3】被検査ウエーハ1のTDDB特性を示す図であ
る。
【図4】被検査ウエーハ2のTDDB特性を示す図であ
る。
【図5】コンフォーカル光学系によるレーザ顕微鏡の基
本構造を示す概略説明図である。
【符号の説明】
10:コンフォーカル光学系によるレーザ顕微鏡、1
2:顕微鏡本体、14:レーザ光源、16:ビームスプ
リッタ、18:対物レンズ、20:ピンホール部材、2
0a:ピンホール、22:集光レンズ、24:光検出器
24、B:レーザービーム、W:ウエーハ

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 半導体層、絶縁層、支持基板が順次形成
    されたSOIウエーハの評価方法であって、コンフォー
    カル光学系のレーザ顕微鏡により評価する事を特徴とす
    るSOIウエーハの評価方法。
  2. 【請求項2】 SOIウエーハの半導体層がシリコン、
    絶縁層がシリコン酸化膜であることを特徴とする請求項
    1記載のSOIウエーハの評価方法。
  3. 【請求項3】 SOIウエーハを選別しデバイスを製造
    する方法であって、コンフォーカル光学系のレーザ顕微
    鏡により評価した欠陥密度が10個/cm以下のSO
    Iウエーハを選別してデバイスを製造することを特徴と
    するデバイスの製造方法。
  4. 【請求項4】SOIウエーハの半導体層がシリコン、絶
    縁層がシリコン酸化膜であることを特徴とする請求項3
    記載のデバイスの製造方法。
JP2001396306A 2001-12-27 2001-12-27 Soiウエーハの評価方法及びデバイスの製造方法 Pending JP2003197701A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001396306A JP2003197701A (ja) 2001-12-27 2001-12-27 Soiウエーハの評価方法及びデバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001396306A JP2003197701A (ja) 2001-12-27 2001-12-27 Soiウエーハの評価方法及びデバイスの製造方法

Publications (1)

Publication Number Publication Date
JP2003197701A true JP2003197701A (ja) 2003-07-11

Family

ID=27602435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001396306A Pending JP2003197701A (ja) 2001-12-27 2001-12-27 Soiウエーハの評価方法及びデバイスの製造方法

Country Status (1)

Country Link
JP (1) JP2003197701A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010140983A (ja) * 2008-12-10 2010-06-24 Shin Etsu Handotai Co Ltd Soiウェーハの検査方法及びsoiウェーハの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010140983A (ja) * 2008-12-10 2010-06-24 Shin Etsu Handotai Co Ltd Soiウェーハの検査方法及びsoiウェーハの製造方法

Similar Documents

Publication Publication Date Title
JP4248249B2 (ja) 半導体のマイクロ欠陥の検出と分類
JP5009506B2 (ja) 試料の1つ又は複数の特性を決定するための方法とシステム
KR100707817B1 (ko) 검사 방법, 해석편의 제작 방법, 해석 방법, 해석 장치,soi 웨이퍼의 제조 방법, 및 soi 웨이퍼
US11709199B2 (en) Evaluation apparatus for semiconductor device
WO2021068232A1 (en) Method for detecting defects in deep features
JPH10335402A (ja) 半導体ウェーハの評価方法及び半導体装置の製造方法及びその方法により製造された半導体装置
JP3859480B2 (ja) 検査方法
JP2008016858A (ja) 荷電粒子線を用いた回路パターン用基板検査方法および基板検査装置
JP2013511711A (ja) レーザーを用いた貼り合わせウェーハの検査装置
CN109216220B (zh) 半导体器件的缺陷结构定位方法
JP2003197701A (ja) Soiウエーハの評価方法及びデバイスの製造方法
US5976898A (en) Localization of defects of a metallic layer of a semiconductor circuit
US6528335B2 (en) Electrical method for assessing yield-limiting asperities in silicon-on-insulator wafers
US8268669B2 (en) Laser optical path detection
JP2003194732A (ja) Soiウエーハの評価方法
Altmann et al. Characterization and failure analysis of 3D integrated semiconductor devices—Novel tools for fault isolation, target preparation and high resolution material analysis
JP2006073572A (ja) 半導体結晶欠陥検査方法、半導体結晶欠陥検査装置、及びその半導体結晶欠陥検査装置を用いた半導体装置の製造方法
JP4252258B2 (ja) Soi基板のhf欠陥評価方法
CN105628460A (zh) 透射电镜样品的形成方法
JP2008041757A (ja) 半導体検査装置および半導体検査方法
Tong et al. Silicon Device Backside De-Processing and Fault Isolation Techniques
US6992773B1 (en) Dual-differential interferometry for silicon device damage detection
CN113644053B (zh) 一种导电薄膜连续性的测试结构及方法
JPH1174493A (ja) Soiウエーハの欠陥検査方法
JP7259736B2 (ja) 結晶欠陥の検出方法、エピタキシャル成長装置の管理方法およびエピタキシャルウェーハの製造方法