JP7103211B2 - 半導体ウェーハの評価方法および製造方法ならびに半導体ウェーハの製造工程管理方法 - Google Patents
半導体ウェーハの評価方法および製造方法ならびに半導体ウェーハの製造工程管理方法 Download PDFInfo
- Publication number
- JP7103211B2 JP7103211B2 JP2018245448A JP2018245448A JP7103211B2 JP 7103211 B2 JP7103211 B2 JP 7103211B2 JP 2018245448 A JP2018245448 A JP 2018245448A JP 2018245448 A JP2018245448 A JP 2018245448A JP 7103211 B2 JP7103211 B2 JP 7103211B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- cleaning
- lpd
- determined
- polished surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/9501—Semiconductor wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/94—Investigating contamination, e.g. dust
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/956—Inspecting patterns on the surface of objects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02024—Mirror polishing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02052—Wet cleaning only
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Description
以上に鑑み本発明者らは、PIDと通常パーティクルと固着パーティクルとを判別するために更に鋭意検討を重ねた結果、以下の評価方法を完成させた。
研磨面を有する半導体ウェーハの評価方法であって、
上記半導体ウェーハを一種以上の洗浄液により洗浄する洗浄工程を含み、
上記洗浄工程の前と後にそれぞれレーザー表面検査装置を用いて上記研磨面のLPDを測定し、
上記測定により得られた測定結果に基づき、下記判別基準:
に関する。
これに対し、上記の洗浄工程によっては除去されない欠陥・異物は、「固着パーティクル」および「PID」である。上記の洗浄工程では除去されないため、いずれもLPDとして測定される。
ただし、本発明者らの検討により、「固着パーティクル」は、洗浄工程の前後で検出サイズが変わらないか、または洗浄工程後に検出サイズが小さくなることが判明した。固着パーティクルは、洗浄工程により、その一部が溶解し小さく場合があることが理由と推察される。
一方、本発明者らの検討により、「PID」は、固着パーティクルと異なり、洗浄工程後の検出サイズが洗浄工程前の検出サイズより大きくなることも判明した。これは、洗浄工程により研磨面がエッチングされる際にPIDがマスクのような役割を果たして選択的に残されることが理由と推察される。
以上の本発明者らの検討により新たに判明した現象に基づき決定された上記の表Aに示す判別基準によれば、「PID」と「通常パーティクル」と「固着パーティクル」とを判別することが可能になる。その結果、例えば、洗浄工程の洗浄力の低下を検知することができる。これにより、洗浄液の交換の必要性を判断することや、洗浄工程後の半導体ウェーハを再洗浄すべきか否かを判定することが可能となる。更に、例えばLPDとして測定されたPIDの数を指標とすること等により、再研磨の必要性や研磨工程の工程管理の要否を判定することも可能となる。
半導体ウェーハに鏡面研磨を施し研磨面を形成すること、
上記研磨面が形成された半導体ウェーハを一種以上の洗浄液により洗浄する洗浄工程を行うこと、
上記洗浄工程の前と後にそれぞれレーザー表面検査装置を用いて上記研磨面のLPDを測定すること、および
上記測定により得られた測定結果に基づき、上記表Aに示す判別基準により、LPDとして測定された欠陥または異物の種類を判別すること、
を含み、
上記判別の結果に基づき良品と判定された半導体ウェーハを製品として出荷するための準備工程に付すこと
を更に含む、研磨面を有する半導体ウェーハの製造方法(以下、単に「製造方法」とも記載する。)、
に関する。
半導体ウェーハの製造工程管理方法であって、
管理対象の製造工程は、
半導体ウェーハに鏡面研磨を施し研磨面を形成する研磨工程を行うこと、および
上記研磨面が形成された半導体ウェーハを一種以上の洗浄液により洗浄する洗浄工程を行うこと、
を含み、
上記洗浄工程の前と後にそれぞれレーザー表面検査装置を用いて上記研磨面のLPDを測定すること、および
上記測定により得られた測定結果に基づき、上記表Aに示す判別基準により、LPDとして測定された欠陥または異物の種類を判別すること、
を含み、
上記判別の結果に基づき、上記研磨工程の管理および上記洗浄工程の管理の一方または両方の必要性を判定すること、
を更に含む、半導体ウェーハの製造工程管理方法(以下、単に「管理方法」とも記載する。)、
に関する。
本発明の一態様は、研磨面を有する半導体ウェーハの評価方法であって、上記半導体ウェーハを一種以上の洗浄液により洗浄する洗浄工程を含み、上記洗浄工程の前と後にそれぞれレーザー表面検査装置を用いて上記研磨面のLPDを測定し、上記測定により得られた測定結果に基づき、上記表Aに示す判別基準により、LPDとして測定された欠陥または異物の種類を判別することを含む半導体ウェーハの評価方法に関する。
以下、上記評価方法について、更に詳細に説明する。
上記評価方法により評価される半導体ウェーハは、研磨面(鏡面研磨が施された面)を有する半導体ウェーハ、即ちポリッシュドウェーハである。上記半導体ウェーハは、シリコンウェーハ等の各種半導体ウェーハであることができる。その直径は、例えば200mm、300mmまたは450mmであることができるが、特に限定されない。
上記評価方法では、評価対象の半導体ウェーハについて、洗浄工程が施される前と後に、それぞれレーザー表面検査装置によるLPD測定が実施される。これら2回のLPD測定の間に行われる洗浄工程は、上記半導体ウェーハを一種以上の洗浄液により洗浄する洗浄工程である。かかる洗浄工程では、洗浄液として、一種以上の無機酸を含有する洗浄液等の半導体ウェーハの洗浄に通常用いられる洗浄液の一種または二種以上を使用することができる。無機酸含有洗浄液としては、フッ化水素(HF)、H2O2、塩酸、硫酸、硝酸等の無機酸の一種以上を含む水溶液を挙げることができる。洗浄液の無機酸濃度は、半導体ウェーハの洗浄に通常用いられる濃度であることができ、特に限定されない。一態様では、2回のLPD測定の間に行われる洗浄工程は、HF洗浄とSC-1洗浄とを含むことができる。「HF洗浄」とは、フッ化水素酸(フッ化水素の水溶液)による洗浄処理であり、フッ化水素酸のフッ化水素の濃度は、例えば0.05~5質量%であることができる。「SC-1洗浄(Standard Cleaning-1)」とは、アンモニア水、過酸化水素水およびH2Oが混合されたSC1液による洗浄処理である。アンモニア水のアンモニア濃度は、例えば25~35質量%であることができ、過酸化水素水のH2O2濃度は、例えば25~35質量%であることができる。SC1液のアンモニア水、過酸化水素水およびH2Oの混合比については、例えば、過酸化水素水の体積を基準として(1として)、アンモニア水の体積は0.1~1、水の体積は5~15であることができる。また、洗浄は、各洗浄液にウェーハを浸漬することにより行うことができる。各洗浄液へのウェーハ浸漬時間は、例えば0.5~10分間とすることができるが、求められる洗浄レベルに応じて決定すればよく特に限定されない。
LPD測定は、レーザー表面検査装置を用いて行われる。レーザー表面検査装置としては、光散乱式表面検査装置、面検機等とも呼ばれる半導体ウェーハの表面を検査するための装置として公知の構成のレーザー表面検査装置を、何ら制限なく用いることができる。レーザー表面検査装置は、通常、評価対象の半導体ウェーハの表面をレーザー光によって走査し、放射光(散乱光または反射光)によってウェーハ表面の欠陥・異常をLPDとして検出する。また、LPDからの放射光を測定することにより、欠陥・異常のサイズや位置を認識することができる。レーザー光としては、紫外光、可視光等を用いることができ、その波長は特に限定されるものではない。紫外光とは、400nm未満の波長域の光をいい、可視光とは、400~600nmの波長域の光をいうものとする。レーザー表面検査装置の解析部は、通常、標準粒子のサイズと標準粒子によりもたらされるLPDのサイズとの相関式に基づき、レーザー表面検査装置により検出されたLPDのサイズを欠陥・異常のサイズに変換する。このような変換を行う解析部は、通常、変換ソフトを搭載したPC(Personal Computer)を含み、解析部の構成は公知である。表Aに記載の検出サイズとは、LPDのサイズでもよく、上記のように変換された欠陥・異常のサイズでもよい。市販されているレーザー表面検査装置の具体例としては、KLA TENCOR社製SurfscanシリーズSP1、SP2、SP3、SP5等を挙げることができる。ただしこれら装置は例示であって、その他のレーザー表面検査装置も使用可能である。
上記評価方法では、上記洗浄工程の前と後にそれぞれ実施されるLPD測定の結果に基づき、下記表Aに示す判別基準により、LPDとして測定された欠陥・異物の種類を判別する。この点に関する本発明者らの検討の詳細については、先に記載した通りである。
本発明の一態様は、半導体ウェーハに鏡面研磨を施し研磨面を形成すること、上記研磨面が形成された半導体ウェーハを一種以上の洗浄液により洗浄する洗浄工程を行うこと、上記洗浄工程の前と後にそれぞれレーザー表面検査装置を用いて上記研磨面のLPDを測定すること、および上記測定により得られた測定結果に基づき、上記表Aに示す判別基準により、LPDとして測定された欠陥または異物の種類を判別することを含み、上記判別の結果に基づき良品と判定された半導体ウェーハを製品として出荷するための準備工程に付すことを更に含む、研磨面を有する半導体ウェーハ、即ちポリッシュドウェーハの製造方法に関する。
本発明の一態様は、半導体ウェーハの製造工程管理方法であって、管理対象の製造工程は、半導体ウェーハに研磨処理を施し研磨面を形成する研磨工程を行うこと、および上記研磨面が形成された半導体ウェーハを一種以上の洗浄液により洗浄する洗浄工程を行うことを含み、上記洗浄工程の前と後にそれぞれレーザー表面検査装置を用いて上記研磨面のLPDを測定すること、および上記測定により得られた測定結果に基づき、上記表Aに示す判別基準によりLPDとして測定された欠陥または異物の種類を判別することを含み、上記判別の結果に基づき、上記研磨工程の管理および上記洗浄工程の管理の一方または両方の必要性を判定することを更に含む、半導体ウェーハの製造工程管理方法に関する。
洗浄工程については、洗浄工程に関する先の記載を参照できる。また、一態様では、LPD測定の前に行われる洗浄工程の前に、更に洗浄工程が含まれていてもよい。更に含まれ得る洗浄工程についても、洗浄工程に関する先の記載を参照できる。
上記管理方法では、洗浄工程の前と後にそれぞれ実施されるLPD測定の測定結果に基づき、上記表Aに示す判別基準により、LPDとして測定された欠陥または異物の種類を判別する。そして、こうして得られた判別結果に基づき、上記研磨工程の管理および上記洗浄工程の管理の一方または両方の必要性を判定する。例えば、PIDと判別されたLPDの数が良品に許容されるレベルを超えていたならば、研磨工程の管理が必要と判定して研磨工程の管理を実施することにより、研磨工程の管理後には、PIDが少ないポリッシュドウェーハを製造することが可能となる。一方、固着パーティクルと判別されたLPDの数が良品に許容されるレベルを超えていたならば、洗浄工程の管理が必要と判定し、洗浄液の交換等の洗浄工程の管理を実施することにより、洗浄工程の管理後には、パーティクルが少ないポリッシュドウェーハを製造することが可能となる。
以下では、評価対象のポリッシュドウェーハの研磨面の全域に入射光を走査してLPDとして欠陥・異常を検出し、かつLPDのサイズに基づき、上記レーザー表面検査装置に備えられた解析部においてサイズ変換を行い、欠陥・異常のサイズ(検出サイズ)を算出した。
第一の洗浄工程後のポリッシュドウェーハの研磨面について、レーザー表面検査装置を用いて1回目のLPD測定を行った。
1回目のLPD測定後のポリッシュドウェーハを、第二の洗浄工程(HF洗浄とSC-1洗浄を順次実施)に付した。
第二の洗浄工程後のポリッシュドウェーハの研磨面について、レーザー表面検査装置を用いて2回目のLPD測定を行った。
2回目のLPD測定後のポリッシュドウェーハの研磨面をSEM(Scanning Electron Microscope)により観察し、研磨面上の欠陥・異常をPIDとパーティクルとに分類した。SEMによる形態観察によってPIDとパーティクルとは判別可能である。
また、SEM観察に基づく欠陥・異物の判別として、LPD座標データとSEM観察による欠陥・異物の位置特定および種類の判別結果とに基づき、以下の判別基準にしたがい、PID、固着パーティクルおよび通常パーティクルの判別を行った。1回目のLPD測定でLPDとして検出されたが上記のSEM観察では検出されなかったものを「通常パーティクル」に分類した。1回目のLPD測定および2回目のLPD測定の両測定でLPDとして検出された欠陥・異物のうち、上記のSEM観察によりパーティクルと判別されたものを「固着パーティクル」に分類した。1回目のLPD測定および2回目のLPD測定の両測定でLPDとして検出された欠陥・異物のうち、上記のSEM観察によりPIDと判別されたものを「PID」に分類した。
LPD測定により得られた結果とSEM観察により得られた結果を対比したところ、SEM観察によりPIDと分類された欠陥・異常の86.5%がLPD測定でもPIDと分類され、SEM観察により固着パーティクルと分類された欠陥・異常の96.4%がLPD測定でも固着パーティクルと分類され、SEM観察により通常パーティクルと分類された欠陥・異常の99.3%がLPD測定でも通常パーティクルと分類されたことが確認された。
以上の結果から、表Aに示す判別基準を用いる上記評価方法により、PID、固着パーティクルおよび通常パーティクルを精度よく判別できることが確認できる。研磨面に存在する欠陥・異常をそれぞれSEMにより形態観察し、その種類を判別するには長い時間を要する。これに対し、レーザー表面検査装置によるLPD測定に基づく判別は、そのような長い時間を要することなく行うことができる。
Claims (12)
- 前記洗浄工程は、一種以上の無機酸含有洗浄液による洗浄工程である、請求項1に記載の半導体ウェーハの評価方法。
- 前記洗浄工程は、HF洗浄とSC-1洗浄とを含む、請求項1または2に記載の半導体ウェーハの評価方法。
- 前記判別の結果、不良品と判定された半導体ウェーハを再加工工程に付すこと、および
前記再加工工程後の半導体ウェーハを製品として出荷するための準備工程に付すこと、
を更に含む、請求項4に記載の半導体ウェーハの製造方法。 - 前記再加工工程は、研磨工程および洗浄工程からなる群から選択される少なくとも1つの工程である、請求項5に記載の半導体ウェーハの製造方法。
- 前記不良品と判別された半導体ウェーハは、PIDと判別されたLPDの数が良品に許容されるレベルを超えているため不良品と判定された半導体ウェーハであり、かつ
前記再加工工程は研磨工程である、請求項6に記載の半導体ウェーハの製造方法。 - 前記不良品と判別された半導体ウェーハは、固着パーティクルと判別されたLPDの数が良品に許容されるレベルを超えているため不良品と判定された半導体ウェーハであり、かつ
前記再加工工程は洗浄工程である、請求項6に記載の半導体ウェーハの製造方法。 - 半導体ウェーハの製造工程管理方法であって、
管理対象の製造工程は、
半導体ウェーハに鏡面研磨を施し研磨面を形成する研磨工程を行うこと、および
前記研磨面が形成された半導体ウェーハを一種以上の洗浄液により洗浄する洗浄工程を行うこと、
を含み、
前記洗浄工程の前と後にそれぞれレーザー表面検査装置を用いて前記研磨面のLPDを測定すること、および
前記測定により得られた測定結果に基づき、下記判別基準:
を含み、
前記判別の結果に基づき、前記研磨工程の管理および前記洗浄工程の管理の一方または両方の必要性を判定すること、
を更に含み、前記PIDは凸状の欠陥である、半導体ウェーハの製造工程管理方法。 - 固着パーティクルと判別されたLPDの数が良品に許容されるレベルを超えていたならば、前記洗浄工程の管理が必要と判定する、請求項9に記載の半導体ウェーハの製造工程管理方法。
- 前記洗浄工程の管理は、前記洗浄工程で使用される洗浄液の一種以上を交換することを含む、請求項9または10に記載の半導体ウェーハの製造工程管理方法。
- PIDと判別されたLPDの数が良品に許容されるレベルを超えていたならば、前記研磨工程の管理が必要と判定する、請求項9に記載の半導体ウェーハの製造工程管理方法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018245448A JP7103211B2 (ja) | 2018-12-27 | 2018-12-27 | 半導体ウェーハの評価方法および製造方法ならびに半導体ウェーハの製造工程管理方法 |
TW108140612A TWI745781B (zh) | 2018-12-27 | 2019-11-08 | 半導體晶圓的評估方法及製造方法以及半導體晶圓製造步驟管理方法 |
US17/417,853 US20220102225A1 (en) | 2018-12-27 | 2019-11-11 | Semiconductor wafer evaluation method and manufacturing method and semiconductor wafer manufacturing process management method |
PCT/JP2019/044039 WO2020137194A1 (ja) | 2018-12-27 | 2019-11-11 | 半導体ウェーハの評価方法および製造方法ならびに半導体ウェーハの製造工程管理方法 |
KR1020217018302A KR102566201B1 (ko) | 2018-12-27 | 2019-11-11 | 반도체 웨이퍼의 평가 방법 및 제조 방법 그리고 반도체 웨이퍼의 제조 공정 관리 방법 |
CN201980086184.9A CN113227770A (zh) | 2018-12-27 | 2019-11-11 | 半导体晶片的评价方法和制造方法以及半导体晶片的制造工序管理方法 |
DE112019006459.2T DE112019006459T5 (de) | 2018-12-27 | 2019-11-11 | Halbleiterwafer-Bewertungsverfahren und Herstellungsverfahren und Halbleiterwafer-Herstellungsprozess-Steuerungsverfahren |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018245448A JP7103211B2 (ja) | 2018-12-27 | 2018-12-27 | 半導体ウェーハの評価方法および製造方法ならびに半導体ウェーハの製造工程管理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020106399A JP2020106399A (ja) | 2020-07-09 |
JP7103211B2 true JP7103211B2 (ja) | 2022-07-20 |
Family
ID=71129010
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018245448A Active JP7103211B2 (ja) | 2018-12-27 | 2018-12-27 | 半導体ウェーハの評価方法および製造方法ならびに半導体ウェーハの製造工程管理方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20220102225A1 (ja) |
JP (1) | JP7103211B2 (ja) |
KR (1) | KR102566201B1 (ja) |
CN (1) | CN113227770A (ja) |
DE (1) | DE112019006459T5 (ja) |
TW (1) | TWI745781B (ja) |
WO (1) | WO2020137194A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6918434B1 (ja) * | 2021-03-30 | 2021-08-11 | 直江津電子工業株式会社 | 半導体ウエハの評価方法、半導体ウエハの評価システム、プログラム、半導体ウエハの検査方法および半導体ウエハの検査システム |
WO2023209426A1 (en) * | 2022-04-29 | 2023-11-02 | Unisers Ltd | A method for determining which of a plurality of liquids pose the highest risk of depositing particle impurities on a surface of a wafer |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000114333A (ja) | 1998-10-06 | 2000-04-21 | Toshiba Ceramics Co Ltd | シリコンウエハ表面微細欠陥評価方法 |
JP2005063984A (ja) | 2003-06-17 | 2005-03-10 | Shin Etsu Handotai Co Ltd | ウエーハの評価方法及びウエーハ製造工程の管理方法 |
JP2005166846A (ja) | 2003-12-01 | 2005-06-23 | Sumitomo Mitsubishi Silicon Corp | Soi基板のhf欠陥の測定方法 |
JP2007123543A (ja) | 2005-10-27 | 2007-05-17 | Shin Etsu Handotai Co Ltd | 結晶欠陥の評価方法 |
JP2010129748A (ja) | 2008-11-27 | 2010-06-10 | Shin Etsu Handotai Co Ltd | 半導体ウェーハの評価方法 |
JP2018082004A (ja) | 2016-11-15 | 2018-05-24 | 株式会社Sumco | 半導体ウェーハの評価基準の設定方法、半導体ウェーハの評価方法、半導体ウェーハ製造工程の評価方法、および半導体ウェーハの製造方法 |
CN108376655A (zh) | 2018-01-30 | 2018-08-07 | 北京世纪金光半导体有限公司 | 一种晶圆制造过程中检测缺陷的定位和跟踪方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3031053B2 (ja) * | 1992-04-15 | 2000-04-10 | 三菱電機株式会社 | 洗浄能力評価方法 |
JP3737585B2 (ja) * | 1996-11-29 | 2006-01-18 | 芝浦メカトロニクス株式会社 | 半導体ウエハの表面検査方法および半導体装置の製造装置 |
JP3862116B2 (ja) * | 1997-11-07 | 2006-12-27 | コマツ電子金属株式会社 | シリコンウェーハを用いた半導体ウェーハ研磨加工の良否評価方法 |
JP2009164365A (ja) * | 2008-01-08 | 2009-07-23 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法及び基板処理装置 |
US8664092B2 (en) * | 2009-06-26 | 2014-03-04 | Sumco Corporation | Method for cleaning silicon wafer, and method for producing epitaxial wafer using the cleaning method |
CN102043356B (zh) * | 2009-10-13 | 2012-09-26 | 奇美实业股份有限公司 | 清洗基板用洗净液组成物 |
JP6414801B2 (ja) | 2015-05-12 | 2018-10-31 | 信越半導体株式会社 | 欠陥検査方法 |
JP6507979B2 (ja) * | 2015-10-07 | 2019-05-08 | 株式会社Sumco | 半導体ウェーハの評価方法 |
KR101759878B1 (ko) * | 2016-01-14 | 2017-07-20 | 주식회사 엘지실트론 | 실리콘 웨이퍼의 평가 방법 |
-
2018
- 2018-12-27 JP JP2018245448A patent/JP7103211B2/ja active Active
-
2019
- 2019-11-08 TW TW108140612A patent/TWI745781B/zh active
- 2019-11-11 DE DE112019006459.2T patent/DE112019006459T5/de active Pending
- 2019-11-11 KR KR1020217018302A patent/KR102566201B1/ko active IP Right Grant
- 2019-11-11 CN CN201980086184.9A patent/CN113227770A/zh active Pending
- 2019-11-11 US US17/417,853 patent/US20220102225A1/en active Pending
- 2019-11-11 WO PCT/JP2019/044039 patent/WO2020137194A1/ja active Application Filing
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000114333A (ja) | 1998-10-06 | 2000-04-21 | Toshiba Ceramics Co Ltd | シリコンウエハ表面微細欠陥評価方法 |
JP2005063984A (ja) | 2003-06-17 | 2005-03-10 | Shin Etsu Handotai Co Ltd | ウエーハの評価方法及びウエーハ製造工程の管理方法 |
JP2005166846A (ja) | 2003-12-01 | 2005-06-23 | Sumitomo Mitsubishi Silicon Corp | Soi基板のhf欠陥の測定方法 |
JP2007123543A (ja) | 2005-10-27 | 2007-05-17 | Shin Etsu Handotai Co Ltd | 結晶欠陥の評価方法 |
JP2010129748A (ja) | 2008-11-27 | 2010-06-10 | Shin Etsu Handotai Co Ltd | 半導体ウェーハの評価方法 |
JP2018082004A (ja) | 2016-11-15 | 2018-05-24 | 株式会社Sumco | 半導体ウェーハの評価基準の設定方法、半導体ウェーハの評価方法、半導体ウェーハ製造工程の評価方法、および半導体ウェーハの製造方法 |
CN108376655A (zh) | 2018-01-30 | 2018-08-07 | 北京世纪金光半导体有限公司 | 一种晶圆制造过程中检测缺陷的定位和跟踪方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2020106399A (ja) | 2020-07-09 |
US20220102225A1 (en) | 2022-03-31 |
KR102566201B1 (ko) | 2023-08-10 |
WO2020137194A1 (ja) | 2020-07-02 |
KR20210084633A (ko) | 2021-07-07 |
DE112019006459T5 (de) | 2021-09-09 |
CN113227770A (zh) | 2021-08-06 |
TWI745781B (zh) | 2021-11-11 |
TW202024614A (zh) | 2020-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11948819B2 (en) | Method of evaluating silicon wafer, method of evaluating silicon wafer manufacturing process, method of manufacturing silicon wafer, and silicon wafer | |
JP7103211B2 (ja) | 半導体ウェーハの評価方法および製造方法ならびに半導体ウェーハの製造工程管理方法 | |
CN108140593A (zh) | 缺陷区域的判定方法 | |
EP3904825B1 (en) | Semiconductor wafer evaluation method and semiconductor wafer production method | |
JP6350637B2 (ja) | 半導体ウェーハの評価基準の設定方法、半導体ウェーハの評価方法、半導体ウェーハ製造工程の評価方法、および半導体ウェーハの製造方法 | |
JP5219334B2 (ja) | 半導体基板の製造方法および品質評価方法 | |
TW462100B (en) | Wafer surface inspection method | |
US9018023B2 (en) | Detection of surface defects by optical inline metrology during Cu-CMP process | |
JP2002026096A (ja) | シリコンウエハーの品質評価方法及び再生方法 | |
JP6809422B2 (ja) | 半導体ウェーハの評価方法 | |
Libman et al. | Ultrapure water for advance semiconductor manufacturing: Challenges and opportunities | |
JP4507157B2 (ja) | ウエーハ製造工程の管理方法 | |
WO2024029159A1 (ja) | 半導体ウェーハの評価方法及び半導体ウェーハの製造方法 | |
JP2000114333A (ja) | シリコンウエハ表面微細欠陥評価方法 | |
JP7054995B2 (ja) | 超純水の評価方法、超純水製造用膜モジュールの評価方法及び超純水製造用イオン交換樹脂の評価方法 | |
Williams et al. | Evaluation of the yield impact of epitaxial defects on advanced semiconductor technologies | |
CN116504673A (zh) | 识别晶圆过程中异常的工艺流程 | |
CN115056117A (zh) | 一种cmp中防止划伤的抛光工艺 | |
JPH11330042A (ja) | シリコンウエーハ鏡面面取り部の検査方法 | |
KR20090075368A (ko) | 웨이퍼 결함 검출 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220607 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220620 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7103211 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |