JP6350637B2 - 半導体ウェーハの評価基準の設定方法、半導体ウェーハの評価方法、半導体ウェーハ製造工程の評価方法、および半導体ウェーハの製造方法 - Google Patents

半導体ウェーハの評価基準の設定方法、半導体ウェーハの評価方法、半導体ウェーハ製造工程の評価方法、および半導体ウェーハの製造方法 Download PDF

Info

Publication number
JP6350637B2
JP6350637B2 JP2016222479A JP2016222479A JP6350637B2 JP 6350637 B2 JP6350637 B2 JP 6350637B2 JP 2016222479 A JP2016222479 A JP 2016222479A JP 2016222479 A JP2016222479 A JP 2016222479A JP 6350637 B2 JP6350637 B2 JP 6350637B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
evaluation
abnormal species
abnormal
species
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016222479A
Other languages
English (en)
Other versions
JP2018082004A (ja
Inventor
崇裕 長澤
崇裕 長澤
啓一 高梨
啓一 高梨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2016222479A priority Critical patent/JP6350637B2/ja
Priority to US15/810,477 priority patent/US10261125B2/en
Publication of JP2018082004A publication Critical patent/JP2018082004A/ja
Application granted granted Critical
Publication of JP6350637B2 publication Critical patent/JP6350637B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G01R31/31711—Evaluation methods, e.g. shmoo plots
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/93—Detection standards; Calibrating baseline adjustment, drift correction
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/265—Contactless testing
    • G01R31/2656—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318511—Wafer Test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G01N2021/8883—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges involving the calculation of gauges, generating models
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2894—Aspects of quality control [QC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Pathology (AREA)
  • Power Engineering (AREA)
  • Immunology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Health & Medical Sciences (AREA)
  • Biochemistry (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Description

本発明は、半導体ウェーハの評価基準の設定方法、半導体ウェーハの評価方法、半導体ウェーハ製造工程の評価方法、および半導体ウェーハの製造方法に関する。
半導体ウェーハの表面に存在する各種異常種の評価方法としては、異常種を光散乱式表面検査装置を用いて輝点として検出する方法が知られている（例えば特許文献１参照）。
特開２０１２−１３８４９３号公報
光散乱式表面検査装置は、評価対象の試料表面に光を照射し、この表面からの散乱光に基づき評価対象の試料表面に存在する異常種を輝点として検出する装置であり、レーザー表面検査装置、表面検査装置、面検査機等とも呼ばれる。
半導体ウェーハの表面に存在する異常種としては、表面の局所的な形状異常（欠陥）と、パーティクル（Ｐａｒｔｉｃｌｅ）と呼ばれる表面付着異物とが挙げられる。このような異常種が半導体基板として用いられる半導体ウェーハの表面に存在することは、デバイス特性を低下させる原因となる。そのため、半導体ウェーハの製造分野では、半導体ウェーハ表面の異常種の存在状態を評価し、その評価結果に基づき、表面への異常種の導入・付着を抑制するように半導体ウェーハの製造工程を管理することが行われている。また、ロット抜き取り検査を行い、サンプリング（抜き取り）された半導体ウェーハを評価し、異常種の存在状態に関する評価項目が合格水準と判定された半導体ウェーハと同一ロット内の半導体ウェーハを良品として製品出荷することも行われている。更に、製造された半導体ウェーハの検査を行い、異常種の存在状態に関する評価項目が合格水準と判定された半導体ウェーハを良品として製品出荷することも行われている。
以上のような評価において、より高感度に半導体ウェーハ表面の異常種を検出することが可能になれば、表面への異常種の導入・付着が抑制された高品質な半導体ウェーハを安定供給することが可能になる。
そこで本発明の目的は、半導体ウェーハの表面に存在する異常種を光散乱式表面検査装置を用いて高感度に評価可能な新たな方法を提供することにある。
本発明の一態様は、
半導体ウェーハの評価基準の設定方法であって、
上記評価基準は、半導体ウェーハの表面に存在する異常種を輝点として検出する光散乱式表面検査装置によって半導体ウェーハを評価する際に用いられる評価基準であり、
上記光散乱式表面検査装置は、Ｘ以上のサイズの異常種として検出された異常種のデータのみを異常種データとして出力する解析部を有し、
上記評価基準を設定することは、検査回数Ａおよび異常種検出閾値Ｂを設定することであり、上記ＡおよびＢは、Ａ回の検査でＢ回以上異常種データが出力された輝点を、異常種によってもたらされた輝点であると判定する評価に用いられる値であり、Ａは２以上の整数であり、Ｂは１以上Ａ以下の整数であり、
上記ＡおよびＢを、上記光散乱式表面検査装置に起因する装置起因の異常種見逃し率Φおよび確率論的な異常種見逃し率により規定される上記光散乱式表面検査装置に固有の異常種見逃し率ａに基づき設定し、ただし、上記装置起因の異常種見逃し率Φは検出ターゲット異常種サイズが小さいほど高くなり、上記確率論的な異常種見逃し率は検査回数が多いほど低くなる、上記設定方法（以下、「評価基準設定方法」とも記載する。）、
に関する。
光散乱式表面検査装置は、評価対象の半導体ウェーハ表面に光を照射し、ウェーハ表面の輝点からの散乱光を検出することにより、異常種のサイズおよび位置を認識する。ただし、光散乱式表面検査装置により検出される輝点の中には、異常種起因の輝点ではなくノイズも含まれ得る。かかるノイズに関して、特許文献１（特開２０１２−１３８４９３号公報）には、光散乱式表面検査装置によるウェーハの１回の検査により検出される輝点（ＬＰＤ；Ｌｉｇｈｔ Ｐｏｉｎｔ Ｄｅｆｅｃｔｓ）の数が基準値以下の検出条件の下、同一の位置において２回以上検出される輝点を、ノイズの影響を受けていない、欠陥に起因する輝点と見なすことが提案されている（特許文献１の請求項１、段落０００８等参照）。しかし本発明者らは、かかる評価基準では、光散乱式表面検査装置の装置起因の要因および確率論的な要因が十分考慮されていないと考えている。これに対し、本発明者らが新たに見出した上記評価基準設定方法では、装置に起因する異常種見逃し率および確率論的な異常種見逃し率により規定される装置固有の異常種見逃し率に基づき、光散乱式表面検査装置により検出された輝点が異常種によってもたらされた輝点であるか否かを判定する評価基準を設定する。本発明者らは、このように設定された評価基準に基づき半導体ウェーハを評価することにより、半導体ウェーハ表面に存在する異常種を、より高感度に検出することが可能になると考えている。上記評価基準設定方法について、詳細は後述する。
本発明および本明細書において、「異常種」とは、半導体ウェーハ表面の局所的な形状異常（即ち欠陥）と半導体ウェーハ表面に付着した異物（表面付着異物）とを包含する意味で用いるものとする。異常種の具体的態様は後述する。
一態様では、上記装置起因の異常種見逃し率Φは、上記光散乱式表面検査装置が評価対象の半導体ウェーハの表面に存在するサイズｍの異常種のデータを、上記解析部において異常種データとして出力しない確率であり、下記関係式１により求められ、上記装置に固有の異常種見逃し率ａは、下記関係式２により求められる。
［関係式１において、Ｚ＝（Ｘ−ｍ）／σであり、σは、上記光散乱式表面検査装置に起因する検出サイズばらつきの標準偏差である。］
［関係式２中、Ｐは、半導体ウェーハ表面に存在する異常種が、確率論的にｎ回の検査においてｋ回検出されずに見逃される確率であり、ｋ≦ｎであり、下記二項分布：
により算出される。］
一態様では、上記評価基準設定方法は、目標異常種見逃し率を設定し、上記ＡおよびＢを、ＡおよびＢから算出される見逃し率が、上記目標異常種見逃し率以下となる値に設定することを含む。
一態様では、上記目標異常種見逃し率は、評価される半導体ウェーハに対する要求品質が高いほど、低い値に設定される。
本発明の更なる態様は、
上記評価基準設定方法により評価基準を設定すること、および、
設定された評価基準に基づき半導体ウェーハを評価すること、
を含む、半導体ウェーハの評価方法、
に関する。
本発明の更なる態様は、
評価対象の半導体ウェーハ製造工程において製造された半導体ウェーハを上記半導体ウェーハの評価方法により評価すること、および、
上記評価の結果に基づき、評価対象の半導体ウェーハ製造工程の工程管理の要否を判定すること、
を含む、半導体ウェーハ製造工程の評価方法、
に関する。
本発明の更なる態様は、
半導体ウェーハ製造工程において半導体ウェーハの製造を行うことを含み、
上記半導体ウェーハ製造工程において製造された少なくとも１つの半導体ウェーハを上記半導体ウェーハの評価方法により評価すること、
上記評価の結果に基づき、上記半導体ウェーハ製造工程の工程管理の要否を判定すること、
上記判定の結果、工程管理を要さないと判定された場合には工程管理なしに上記半導体ウェーハの製造工程において半導体ウェーハの製造を更に行い、工程管理を要すると判定された場合には上記半導体ウェーハ製造工程の工程管理を行った後に上記半導体ウェーハ製造工程において半導体ウェーハの製造を更に行うこと、
を更に含む、半導体ウェーハの製造方法、
に関する。
本発明の更なる態様は、
複数の半導体ウェーハを含む半導体ウェーハのロットを準備すること、
上記ロットから少なくとも１つの半導体ウェーハを抽出すること、
上記抽出された半導体ウェーハを評価すること、および、
上記評価により良品と判定された半導体ウェーハと同一ロットに含まれていた少なくとも１つの半導体ウェーハを製品半導体ウェーハとして出荷するための準備に付すこと、
を含み、かつ、
上記抽出された半導体ウェーハの評価を、上記半導体ウェーハの評価方法によって行う、半導体ウェーハの製造方法、
に関する。
本発明の更なる態様は、
半導体ウェーハ製造工程において半導体ウェーハを製造すること、
製造された半導体ウェーハを評価すること、および
上記評価により良品と判定された半導体ウェーハを製品半導体ウェーハとして出荷するための準備に付すこと、
を含み、かつ、
上記評価を、上記半導体ウェーハの評価方法によって行う、半導体ウェーハの製造方法、
に関する。
本発明の一態様によれば、半導体ウェーハの表面に存在する異常種を光散乱式表面検査装置を用いて高感度に評価することが可能となる。また、これにより表面への異常種の導入・付着が抑制された高品質な半導体ウェーハを安定供給することも可能となる。
［半導体ウェーハの評価基準の設定方法］
本発明の一態様は、
半導体ウェーハの評価基準の設定方法であって、
上記評価基準は、半導体ウェーハの表面に存在する異常種を輝点として検出する光散乱式表面検査装置によって半導体ウェーハを評価する際に用いられる評価基準であり、
上記光散乱式表面検査装置は、Ｘ以上のサイズの異常種として検出された異常種のデータのみを異常種データとして出力する解析部を有し、
上記評価基準を設定することは、検査回数Ａおよび異常種検出閾値Ｂを設定することであり、上記ＡおよびＢは、Ａ回の検査でＢ回以上異常種データが出力された輝点を、異常種によってもたらされた輝点であると判定する評価に用いられる値であり、Ａは２以上の整数であり、Ｂは１以上Ａ以下の整数であり、
上記ＡおよびＢを、上記光散乱式表面検査装置に起因する装置起因の異常種見逃し率Φおよび確率論的な異常種見逃し率により規定される上記光散乱式表面検査装置に固有の異常種見逃し率ａに基づき設定し、ただし、上記装置起因の異常種見逃し率Φは検出ターゲット異常種サイズが小さいほど高くなり、上記確率論的な異常種見逃し率は検査回数が多いほど低くなる、上記設定方法、
に関する。以下、上記評価基準設定方法について、更に詳細に説明する。
＜半導体ウェーハ、異常種＞
上記評価基準設定方法により設定される評価基準に基づき評価される半導体ウェーハは、一般に半導体基板として使用される各種半導体ウェーハであることができる。例えば、半導体ウェーハの具体例としては、各種シリコンウェーハを挙げることができる。シリコンウェーハは、例えば、シリコン単結晶インゴットから切り出した後に各種加工工程を経たシリコン単結晶ウェーハ、例えば研磨が施されて表面に研磨面を有するポリッシュドウェーハであることができる。または、シリコンウェーハは、シリコン単結晶ウェーハ上にエピタキシャル層を有するエピタキシャルウェーハ、シリコン単結晶ウェーハにアニール処理により改質層を形成したアニールウェーハ等の各種シリコンウェーハであることもできる。また、評価対象シリコンウェーハは、ｎ型であってもｐ型であってもよい。また、そのドーパント濃度（即ち抵抗率）、酸素濃度等も限定されるものではない。評価対象シリコンウェーハの表面の直径は、例えば、２００ｍｍ、３００ｍｍまたは４５０ｍｍであるが、特に限定されるものではない。
上記半導体ウェーハの表面に存在し得る異常種には、先に記載した通り、表面の局所的な形状異常（欠陥）および表面付着異物が包含される。欠陥には、凹状欠陥および凸状欠陥等の各種形状の欠陥が包含される。例えば、凹状欠陥とは、いわゆる溝である。一方、凸状欠陥とは、表面の一部の局所的な盛り上がり（突起）である。このような表面の局所的な形状異常は、通常、機械的または化学的な加工により半導体ウェーハ表面に導入される。一例として、例えばポリッシュドウェーハは、通常、粗研磨、エッチング、鏡面研磨（仕上げ研磨）等の工程を順次経て製造され、表面に研磨面（鏡面）を有する。研磨面には、研磨等の加工工程に起因して欠陥が導入されてしまう場合がある。そのような欠陥の一例としては、線状欠陥が挙げられる。線状欠陥とは、線状の凹状または凸状の欠陥をいうが、平面視形状が完全な直線であることを要するものではない。例えば、ポリッシュドウェーハの研磨面に存在する線状の凹状欠陥は、一般にスクラッチと呼ばれ、通常、研磨により導入される。一方、線状の凸状欠陥は、ＰＩＤ（Ｐｏｌｉｓｈｅｄ Ｉｎｄｕｃｅｄ Ｄｅｆｅｃｔ）と呼ばれる。ＰＩＤは、通常、鏡面研磨または鏡面研磨の前に通常行われる粗研磨（例えばラッピング）等の研磨によりポリッシュドウェーハの研磨面に導入される。このように、欠陥は、一態様では、半導体ウェーハの製造工程において行われる加工工程においてシリコンウェーハ表面に導入される加工起因欠陥である。
一方、異常種の他の一態様は、表面付着異物であり、一般にパーティクル（Ｐａｒｔｉｃｌｅ）と呼ばれる。
＜光散乱式表面検査装置＞
光散乱式表面検査装置としては、公知の構成の光散乱式表面検査装置を、何ら制限なく用いることができる。光散乱式表面検査装置は、通常、評価対象の半導体ウェーハ表面をレーザー光によって走査し、散乱光によってウェーハ表面の異常種を輝点として検出し、輝点からの散乱光を測定することにより異常種のサイズおよび位置を認識する。レーザー光としては、紫外光、可視光等を用いることができ、その波長は特に限定されるものではない。紫外光とは、４００ｎｍ未満の波長域の光をいい、可視光とは、４００〜６００ｎｍの波長域の光をいうものとする。市販されている光散乱式表面検査装置の具体例としては、ＫＬＡ ＴＥＮＣＯＲ社製ＳｕｒｆｓｃａｎシリーズＳＰ１、ＳＰ２、ＳＰ３、ＳＰ５等を挙げることができる。ただしこれら装置は例示であって、その他の光散乱式表面検査装置も使用可能である。
光散乱式表面検査装置の解析部は、通常、標準粒子のサイズと標準粒子によりもたらされる輝点サイズとの相関式に基づき、光散乱式表面検査装置により検出された輝点のサイズを異常種サイズに変換する。このような変換を行う解析部は、通常、変換ソフトを搭載したＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）を含み、解析部の構成は公知である。ただし、解析部があらゆるサイズの輝点を異常種として検出してしまうと、ノイズと異常種との判別が困難となり、光散乱式表面検査装置による異常種検出の感度は低下してしまう。そこで通常、光散乱式表面検査装置の解析部では、最小検出サイズが設定され、設定されたサイズ以上のサイズの異常種のデータのみを出力する。上記評価基準設定方法により評価基準が設定される半導体ウェーハの評価に用いられる光散乱式表面検査装置も、かかる解析部を有する。即ち、上記光散乱式表面検査装置は、最小検出サイズをＸとすると、Ｘ以上のサイズの異常種として検出された異常種のデータのみを異常種データとして出力する。換言すれば、上記解析部は、検出された輝点サイズに基づき変換されたサイズがＸを下回る場合、かかる輝点は異常種ではないものとして、そのデータは異常種データとしては出力しない。なおサイズとは、例えば、表面付着異物の直径または最大長さ、欠陥の幅、最大長さ等であることができる。
＜評価基準の設定＞
上記解析部から出力される異常種データに関して、本発明者らは鋭意検討を重ねる中で、光散乱式表面検査装置による検査では、光散乱式表面検査装置に固有の検出サイズばらつき（装置起因の検出サイズばらつきおよび確率論的な検出サイズばらつきの両ばらつきの影響を含む）により、実サイズがＸ以上の異常種であってもＸを下回るサイズの異常種として認識され、解析部から異常種データが出力されない場合があることに着目するに至った。即ち、実サイズがＸ以上の異常種は、光散乱式表面検査装置に起因して、一定のサイズばらつきを有し、解析部から異常種データが出力されない、即ち見逃される場合がある。更に、検出ターゲット異常種サイズが小さいほど光散乱式表面検査装置による検出が困難となる傾向があるため、装置に起因して異常種の見逃しが発生する確率（装置起因の異常種見逃し率Φ）は、検出ターゲット異常種サイズが小さいほど高くなる。一方、確率論的には、光散乱式表面検査装置による検査の回数を増やすほど検出精度は向上するため、確率論的に異常種の見逃しが発生する確率（確率論的な異常種の見逃し率）は、光散乱式表面検査装置による検査の回数を増やすほど低くなる。同じ半導体ウェーハにおいてＡ回の検査を行った場合、Ａ回異常種データが検出された輝点は、半導体ウェーハ表面に確実に存在する異常種起因の輝点と言えるが、上記２つの要因による異常種の見逃しが発生することに鑑みれば、Ａ回の検査においてＡ回未満の回数で異常種データが検出された輝点の中にも、半導体ウェーハ表面に存在することが確からしい異常種起因の輝点が含まれると言うことができる。このような半導体ウェーハ表面に確実に存在するか存在することが確からしい異常種起因の輝点を検出するために、何回検査を行い、かかる回数の検査の中で何回以上異常種データが出力された輝点を異常種によってもたらされた輝点であると判定するか（評価基準）を、本発明の一態様にかかる評価基準設定方法では、評価に用いる光散乱式表面検査装置に固有の異常種見逃し率ａに基づき設定する。即ち、上記評価基準設定方法では、Ａ回の検査を行いＢ回以上異常種データが出力された輝点を「異常種によってもたらされた輝点」と判定する評価に用いる値である「Ａ」および「Ｂ」を、装置固有の異常種見逃し率ａに基づき設定する。先に記載したように、異常種の見逃しは、装置に起因して発生し、かつ確率論的にも発生する。したがって、装置固有の異常種見逃し率ａは、装置起因の異常種見逃し率および確率論的な異常種見逃し率によって規定される。即ち、装置固有の見逃し率ａに基づきＡおよびＢを設定することにより、装置起因の要因および確率論的な要因を十分考慮して評価基準を設定することができる。このように装置起因の要因および確率論的な要因を十分考慮して評価基準を設定することにより、半導体ウェーハ表面に存在する異常種の検出感度の向上が可能になると本発明者らは考えている。
上記評価基準設定方法において設定される検査回数Ａは２以上の整数であり、異常種検出閾値Ｂは１以上Ａ以下の整数であり、１以上Ａ未満の整数であることが好ましい。Ａは、例えば２〜１００であり、Ｂは１〜１００であるが、ＡおよびＢは装置固有の異常種見逃し率ａに基づき設定されればよく、上記例示した範囲に限定されるものではない。
以下に、装置固有の異常種見逃し率ａに基づきＡおよびＢを設定する具体的態様を説明する。ただし下記具体的態様は例示であって、本発明は例示される態様に限定されるものではない。
（評価基準の設定の具体的態様）
装置起因の異常種見逃し率Φは、半導体ウェーハの評価に実際に使用される光散乱式表面検査装置の異常種見逃し発生傾向を把握するための性能評価を行い決定することができる。性能評価は、例えば次のように行うことができる。
（Ａ）半導体ウェーハの評価に実際に使用される光散乱式表面検査装置によって同じサイズの測定対象物を測定しても異なるサイズとして出力する検出サイズばらつきを求める。検出サイズばらつきを求めるための測定対象物は、半導体ウェーハ表面に存在する異常種であってもよく、標準粒子等のサンプル粒子であってもよい。光散乱式表面検査装置に起因する検出サイズばらつきは、標準偏差σとして求める。
（Ｂ）装置起因の異常種見逃し率Φを、上記光散乱式表面検査装置が、評価対象の半導体ウェーハの表面に存在するサイズｍの異常種のデータを上記解析部において異常種データとして出力しない確率とすると、装置起因の異常種見逃し率Φは、下記関係式１により求めることができる。
［関係式１において、Ｚ＝（Ｘ−ｍ）／σであり、σは、上記光散乱式表面検査装置に起因する検出サイズばらつきの標準偏差である。］
一方、装置固有の異常種見逃し率は、確率論にしたがい、装置起因の異常種見逃し率Φを要素として含む下記関係式２により求めることができる。
［関係式２中、Ｐは、半導体ウェーハ表面に存在する異常種が、確率論的にｎ回の検査においてｋ回検出されずに見逃される確率であり、ｋ≦ｎであり、下記二項分布：
により算出される。］
また、一態様では、目標異常種見逃し率を設定し、上記ＡおよびＢを、ＡおよびＢから算出される異常種見逃し率が目標異常種見逃し率以下となる値に設定することもできる。異常種の見逃し率が低いほど、半導体ウェーハ表面に存在する異常種をより確実に検出することができるため、より高感度に半導体ウェーハを評価することができる。したがって、評価される半導体ウェーハに対する要求品質が高いほど、目標見逃し率を低い値に設定して評価感度を高めることが好ましい。目標異常種見逃し率の設定に関して、具体的態様を後述の実施例に示す。
以上説明した評価基準設定方法によれば、光散乱式表面検査装置によって半導体ウェーハを評価する際に用いられる評価基準を、装置起因の要因および確率論的な要因を十分考慮して設定することにより、高感度な評価が可能な評価基準を設定することができる。
［半導体ウェーハの評価方法］
本発明の更なる態様は、上記評価基準設定方法により評価基準を設定すること、および、設定された評価基準に基づき半導体ウェーハを評価すること、を含む半導体ウェーハの評価方法に関する。
上記半導体ウェーハの評価方法において用いる評価基準の設定方法は、先に詳述した通りである。上記半導体ウェーハの評価方法では、こうして設定された評価基準に基づき、光散乱式表面検査装置によって評価対象の半導体ウェーハ表面の異常種の存在状態を評価することができる。評価項目としては、異常種データが検出された異常種の数、異常種サイズ、異常種の面内分布状態（例えば局所的な異常分布の有無）等の半導体ウェーハの評価項目として通常用いられる各種評価項目を挙げることができる。合格水準・不合格水準の判定基準としては、例えば、光散乱式表面検査装置の解析部から異常種データが出力された異常種の数について閾値を設定し、この数が閾値以下であれば異常種が少ない合格水準と判定すること、光散乱式表面検査装置の解析部から出力された異常種の位置座標に基づき異常種の面内分布を評価し、半導体ウェーハ表面に異常種が局所的に密集した異常分布が確認されたならば不合格水準と判定すること、異常種の存在を排除すべき特定位置に異常種が存在することが確認されたならば不合格水準と判定すること等を例示できる。このような評価の結果は、半導体ウェーハの工程管理の要否判定、抜き取り検査の良否判定、全数検査の良否判定等に利用することができる。それらの詳細は後述する。
［半導体ウェーハ製造工程の評価方法］
本発明の一態様は、評価対象の半導体ウェーハ製造工程において製造された半導体ウェーハを上記評価方法により評価すること、および、上記評価の結果に基づき、評価対象の半導体ウェーハ製造工程の工程管理の要否を判定すること、を含む半導体ウェーハ製造工程の評価方法に関する。
以下に、上記半導体ウェーハ製造工程の評価方法について、更に詳細に説明する。
評価対象の半導体ウェーハ製造工程としては、先に記載した各種半導体ウェーハを製造するための工程を挙げることができる。例えば、ポリッシュドウェーハは、チョクラルスキー法（ＣＺ法）等により育成されたシリコン単結晶インゴットからのシリコンウェーハの切断（スライシング）、粗研磨（例えばラッピング）、エッチング、鏡面研磨（仕上げ研磨）、上記加工工程間または加工工程後に行われる洗浄を含む製造工程により製造することができる。また、アニールウェーハは、上記のように製造されたポリッシュドウェーハにアニール処理を施して製造することができる。エピタキシャルウェーハは、上記のように製造されたポリッシュドウェーハの表面にエピタキシャル層を気相成長（エピタキシャル成長）させることにより製造することができる。このような各種半導体ウェーハの製造工程の工程管理の要否を、上記半導体ウェーハ製造工程の評価方法により判定することができる。「工程管理」とは、部材の交換、部材の補修、部材の洗浄、薬液の交換、半導体ウェーハの加工条件の変更および洗浄条件の変更からなる群から選ばれる少なくとも１つを行うことを意味するものとする。例えば、部材や薬液の劣化、不適切な加工条件の採用等は、半導体ウェーハ製造工程において製造される半導体ウェーハ表面への欠陥の導入や表面付着異物の付着の原因となる。これに対し、上記のような工程管理を行うことにより、半導体ウェーハ製造工程において製造される半導体ウェーハ表面への異常種の導入・付着を抑制することができる。ただし、工程管理の要否を何ら指標なく判定することは容易ではなく、また非効率的である。これに対し、上記半導体ウェーハ製造工程の評価方法では、評価対象の半導体ウェーハ製造工程において製造された半導体ウェーハを本発明の一態様にかかる半導体ウェーハの評価方法により評価して得られた結果に基づき、評価対象の半導体ウェーハ製造工程の工程管理の要否を判定する。即ち、本発明の一態様にかかる半導体ウェーハの評価方法により評価して得られた結果を指標として、工程管理の要否を判定することができる。工程要否は、例えば、先に記載した半導体ウェーハの合格水準・不合格水準に関する判定基準に基づき判定することができる。工程管理を要すると判定する閾値等の判定基準は特に限定されるものではなく、製品半導体ウェーハに求められる品質に応じて設定することができる。
評価の結果、工程管理を要すると判定されたならば、半導体ウェーハの製造工程の工程管理を行う。工程管理とは、先に記載した通りである。一例として、ポリッシュドウェーハの製造工程において、研磨工程の工程管理を行う場合、工程管理の具体的態様としては、研磨布の交換、研磨砥粒を含むスラリーの交換、研磨圧の変更、洗浄条件の変更等を挙げることができる。例えば研磨布やスラリーの劣化は、ポリッシュドウェーハの研磨面に欠陥が導入される原因となる場合がある。欠陥は、研磨圧が不適切であるとポリッシュドウェーハの研磨面に導入される場合もある。また、洗浄が不十分な場合には洗浄によって表面付着異物（パーティクル）が除去されずにポリッシュドウェーハの表面に残留することがある。評価対象の製造工程で製造されたポリッシュドウェーハの研磨面に存在する上記の各種異常種について、本発明の一態様にかかる半導体ウェーハの評価方法に基づき評価を行い、得られた結果（研磨面における異常種の存在状態）に基づき工程管理を行えば、工程管理後には、ポリッシュドウェーハの研磨面への欠陥の導入を抑制することや表面付着異物（パーティクル）の残留を抑制することが可能となる。
［半導体ウェーハの製造方法］
本発明の一態様は、半導体ウェーハ製造工程において半導体ウェーハの製造を行うことを含み、上記半導体ウェーハ製造工程において製造された少なくとも１つの半導体ウェーハを上記評価方法により評価すること、上記評価の結果に基づき、上記半導体ウェーハ製造工程の工程管理の要否を判定すること、上記判定の結果、工程管理を要さないと判定された場合には工程管理なしに上記半導体ウェーハの製造工程において半導体ウェーハの製造を更に行い、工程管理を要すると判定された場合には上記半導体ウェーハ製造工程の工程管理を行った後に上記半導体ウェーハ製造工程において半導体ウェーハの製造を更に行うこと、を更に含む半導体ウェーハの製造方法（以下、「製造方法１」と記載する。）に関する。
製造方法１は、先に記載した本発明の一態様にかかる半導体ウェーハの製造工程の評価方法によりシリコンウェーハの製造工程を評価し、必要に応じて工程管理を行うことを含む。製造工程の評価および工程管理について、詳細は先に記載した通りである。このように工程管理の要否を判定し、必要に応じて工程管理を行うことにより、表面への異常種の導入・付着が抑制された高品質な半導体ウェーハを安定供給することが可能となる。なお半導体ウェーハの製造工程では、通常、複数の半導体ウェーハの製造が連続的または断続的に行われる。評価に付される半導体ウェーハは、こうして製造された複数の半導体ウェーハの中の１つ以上であればよく、２つ以上であってもよく、評価に付される半導体ウェーハの数は特に限定されるものではない。
製造方法１の一態様は、ポリッシュドウェーハの製造方法であり、工程管理等のその詳細は先に記載した通りである。ただし、製造方法１は、ポリッシュドウェーハの製造方法に限定されるものではなく、先に例示した各種半導体ウェーハの製造方法であることもできる。
また、本発明の一態様は、複数の半導体ウェーハを含む半導体ウェーハのロットを準備すること、上記ロットから少なくとも１つの半導体ウェーハを抽出すること、上記抽出された半導体ウェーハを評価すること、および、上記評価により良品と判定された半導体ウェーハと同一ロットに含まれていた少なくとも１つの半導体ウェーハを製品半導体ウェーハとして出荷するための準備に付すこと、を含み、かつ、上記抽出された半導体ウェーハの評価を、上記評価方法によって行う半導体ウェーハの製造方法（以下、「製造方法２」と記載する。）に関する。
製造方法２は、ロット抜き取り検査を行い、サンプリング（抜き取り）された半導体ウェーハを、本発明の一態様にかかる半導体ウェーハの評価方法により評価することを含む。そして評価の結果、サンプリングされた半導体ウェーハが良品と判定されたならば、この半導体ウェーハと同一ロットに含まれていた少なくとも１つの半導体ウェーハを、製品半導体ウェーハとして出荷するための準備に付す。一方、不良品と判定されたならば、製品としては出荷しないか、異常種を除去または低減するための工程に付した後に、製品半導体ウェーハとして出荷するための準備に付す。こうして、表面への異常種の導入・付着が抑制された高品質なシリコンウェーハを安定供給することが可能になる。製品半導体ウェーハとして出荷するための準備としては、例えば、出荷前洗浄、梱包等が挙げられる。
製造方法２において、サンプリングされて評価された半導体ウェーハが良品であるか不良品であるかは、先に記載した半導体ウェーハに関する合格水準・不合格水準の判定基準に基づき判定することができる。不良品と判定する閾値等の判定基準は特に限定されるものではなく、製品半導体ウェーハに求められる品質に応じて設定することができる。また、サンプリングされる半導体ウェーハは、ロット内の１つ以上の半導体ウェーハであればよく、２つ以上であってもよく、サンプリングされる半導体ウェーハの数は特に限定されるものではない。また、サンプリングされて評価された半導体ウェーハを、評価の後に製品半導体ウェーハとして出荷するための準備に付すか、異常種を除去または低減するための工程に付した後に、製品半導体ウェーハとして出荷するための準備に付すこともできる。
製造方法２の一態様は、ポリッシュドウェーハの製造方法であり、上記半導体ウェーハのロットは、ポリッシュドウェーハのロットである。ポリッシュドウェーハの製造方法の詳細は先に記載した通りである。ただし、製造方法２は、ポリッシュドウェーハの製造方法に限定されるものではなく、先に例示した各種半導体ウェーハの製造方法であることもできる。
本発明の一態様は、半導体ウェーハ製造工程において半導体ウェーハを製造すること、製造された半導体ウェーハを評価すること、および上記評価により良品と判定された半導体ウェーハを製品半導体ウェーハとして出荷するための準備に付すこと、を含み、かつ、上記評価を、上記半導体ウェーハの評価方法によって行う半導体ウェーハの製造方法（以下、「製造方法３」と記載する。）に関する。
製造方法３は、半導体ウェーハ製造工程において製造された半導体ウェーハを、本発明の一態様にかかる半導体ウェーハの評価方法により評価することを含む。そして評価の結果、評価された半導体ウェーハが良品と判定されたならば、この半導体ウェーハを、製品半導体ウェーハとして出荷するための準備に付す。一方、不良品と判定されたならば、製品としては出荷しないか、異常種を除去または低減するための工程に付した後に、製品半導体ウェーハとして出荷するための準備に付す。こうして、表面への異常種の導入・付着が抑制された高品質なシリコンウェーハを安定供給することが可能になる。製品半導体ウェーハとして出荷するための準備については、先に記載した通りである。
製造方法３において、評価された半導体ウェーハが良品であるか不良品であるかは、先に記載した半導体ウェーハに関する合格水準・不合格水準の判定基準に基づき判定することができる。不良品と判定する閾値等の判定基準は特に限定されるものではなく、製品半導体ウェーハに求められる品質に応じて設定することができる。
製造方法３の一態様は、ポリッシュドウェーハの製造方法である。ポリッシュドウェーハの製造方法の詳細は先に記載した通りである。ただし、製造方法３は、ポリッシュドウェーハの製造方法に限定されるものではなく、先に例示した各種半導体ウェーハの製造方法であることもできる。
以下に、本発明を実施例に基づき更に説明する。ただし、本発明は実施例に示す態様に限定されるものではない。
１．評価対象半導体ウェーハ（ポリッシュドウェーハ）の準備
ＣＺ法により育成したシリコン単結晶インゴットから切断（スライシング）したシリコンウェーハに、粗研磨（ラッピング）、エッチング液によるエッチング、鏡面研磨（仕上げ研磨）および洗浄を行いポリッシュドウェーハを得た。
２．光散乱式表面検査装置の性能評価
光散乱式表面検査装置として、ＫＬＡ ＴＥＮＣＯＲ社製ＳｕｒｆｓｃａｎシリーズＳＰ２を用いて、最小検出サイズを、解析部で処理可能な最小検出サイズ３０ｎｍに設定し、上記ポリッシュドウェーハ表面に存在する特定の欠陥を繰り返し１００回測定し、検出された欠陥サイズの検出ばらつきの標準偏差σを算出したところ、σ＝０．８ｎｍであった。上記の解析部で処理可能な最小検出サイズは、評価対象ウェーハの表面品質（ヘイズ、欠陥個数等）を考慮して設定した。
３．目標異常種見逃し率の決定
上記光散乱式表面検査装置の解析部で最小検出サイズ（Ｘ）を３５ｎｍに設定する場合、欠陥サイズ３６ｎｍの欠陥が１回の検査において装置起因の見逃しによって見逃される確率は、以下のように算出される。
先に記載の関係式１算出のためのＸ＝３５ｎｍ、ｍ＝３６ｎｍ、σ＝０．８ｎｍであるから、Ｚ＝−１．２５と算出される。算出されたＺを関係式１に代入することにより、装置起因の異常種見逃し率Φ＝０．１０５６と算出される。この値を、目標異常種見逃し率として決定した。
４．評価基準の設定
上記光散乱式表面検査装置の解析部で最小検出サイズ（Ｘ）を３５ｎｍに設定する場合、装置固有の異常種見逃し率ａが目標異常種見逃し率である０．１０５６以下となる最少の検査回数Ａと異常種検出閾値Ｂを、関係式２を用いて各サイズの欠陥について求めた。即ち、ａが０．１０５６以下となる最少のｎとｋの組み合わせを関係式２により求め、求められたｎ＝Ａ、ｋ＝Ｂとした。結果を表１に示す。
更に、上記光散乱式表面検査装置の解析部で最小検出サイズ（Ｘ）を表２〜６に示す値に設定する場合、欠陥サイズ３６ｎｍの欠陥が１回の検査において装置起因の見逃しによって見逃される確率を、上記と同様に算出した。こうして算出された値を目標異常種見逃し率として決定し、装置固有の異常種見逃し率ａが各々の目標異常種見逃し率以下となる最少の検査回数Ａと異常種検出閾値Ｂを、関係式２を用いて表２〜６に示すサイズｍの欠陥について求めた。結果を表２〜６に示す。
表１〜６に示す結果は、サイズの小さい欠陥ほど関係式１により算出される装置起因の異常種見逃し率Φは高くなるため、装置起因の要因に加えて確率論的な要因も含む装置固有の異常種見逃し率ａに基づき検査回数を増やすことにより、目標異常種見逃し率と同等の見逃し率での欠陥検出が可能となることを示している。
本発明は、各種半導体ウェーハの製造分野において有用である。

Claims (9)

  1. 半導体ウェーハの評価基準の設定方法であって、
    前記評価基準は、半導体ウェーハの表面に存在する異常種を輝点として検出する光散乱式表面検査装置によって半導体ウェーハを評価する際に用いられる評価基準であり、
    前記光散乱式表面検査装置は、Ｘ以上のサイズの異常種として検出された異常種のデータのみを異常種データとして出力する解析部を有し、
    前記評価基準を設定することは、検査回数Ａおよび異常種検出閾値Ｂを設定することであり、前記ＡおよびＢは、Ａ回の検査でＢ回以上異常種データが出力された輝点を、異常種によってもたらされた輝点であると判定する評価に用いられる値であり、Ａは２以上の整数であり、Ｂは１以上Ａ以下の整数であり、
    前記ＡおよびＢを、前記光散乱式表面検査装置に起因する装置起因の異常種見逃し率Φおよび確率論的な異常種見逃し率により規定される前記光散乱式表面検査装置に固有の異常種見逃し率ａに基づき設定し、ただし、前記装置起因の異常種見逃し率Φは検出ターゲット異常種サイズが小さいほど高くなり、前記確率論的な異常種見逃し率は検査回数が多いほど低くなり、
    目標異常種見逃し率を設定し、
    前記ＡおよびＢを、該ＡおよびＢから算出される見逃し率が、前記目標異常種見逃し率以下となる値に設定することを含む、前記設定方法。
  2. 前記装置起因の異常種見逃し率Φは、前記光散乱式表面検査装置が評価対象の半導体ウェーハの表面に存在するサイズｍの異常種のデータを、前記解析部において異常種データとして出力しない確率であり、下記関係式１により求められ、
    前記装置に固有の異常種見逃し率ａは、下記関係式２により求められる、請求項１に記載の設定方法。
    ［関係式１において、Ｚ＝（Ｘ−ｍ）／σであり、σは、前記光散乱式表面検査装置に起因する検出サイズばらつきの標準偏差である。］
    ［関係式２中、Ｐは、半導体ウェーハ表面に存在する異常種が、確率論的にｎ回の検査においてｋ回検出されずに見逃される確率であり、ｋ≦ｎであり、下記二項分布：
    により算出される。］
  3. 前記装置起因の異常種見逃し率Φを、前記目標異常種見逃し率として設定する、請求項１または２に記載の設定方法。
  4. 前記目標異常種見逃し率を、評価される半導体ウェーハに対する要求品質が高いほど、低い値に設定する、請求項１または２に記載の設定方法。
  5. 請求項１〜４のいずれか１項に記載の設定方法により評価基準を設定すること、および、
    設定された評価基準に基づき半導体ウェーハを評価すること、
    を含む、半導体ウェーハの評価方法。
  6. 評価対象の半導体ウェーハ製造工程において製造された半導体ウェーハを請求項５に記載の評価方法により評価すること、および、
    前記評価の結果に基づき、評価対象の半導体ウェーハ製造工程の工程管理の要否を判定すること、
    を含む、半導体ウェーハ製造工程の評価方法。
  7. 半導体ウェーハ製造工程において半導体ウェーハの製造を行うことを含み、
    前記半導体ウェーハ製造工程において製造された少なくとも１つの半導体ウェーハを請求項５に記載の評価方法により評価すること、
    前記評価の結果に基づき、前記半導体ウェーハ製造工程の工程管理の要否を判定すること、
    前記判定の結果、工程管理を要さないと判定された場合には工程管理なしに前記半導体ウェーハの製造工程において半導体ウェーハの製造を更に行い、工程管理を要すると判定された場合には前記半導体ウェーハ製造工程の工程管理を行った後に前記半導体ウェーハ製造工程において半導体ウェーハの製造を更に行うこと、
    を更に含む、半導体ウェーハの製造方法。
  8. 複数の半導体ウェーハを含む半導体ウェーハのロットを準備すること、
    前記ロットから少なくとも１つの半導体ウェーハを抽出すること、
    前記抽出された半導体ウェーハを評価すること、および、
    前記評価により良品と判定された半導体ウェーハと同一ロットに含まれていた少なくとも１つの半導体ウェーハを製品半導体ウェーハとして出荷するための準備に付すこと、
    を含み、かつ、
    前記抽出された半導体ウェーハの評価を、請求項５に記載の評価方法によって行う、半導体ウェーハの製造方法。
  9. 半導体ウェーハ製造工程において半導体ウェーハを製造すること、
    製造された半導体ウェーハを評価すること、および
    前記評価により良品と判定された半導体ウェーハを製品半導体ウェーハとして出荷するための準備に付すこと、
    を含み、かつ、
    前記評価を、請求項５に記載の評価方法によって行う、半導体ウェーハの製造方法。
JP2016222479A 2016-11-15 2016-11-15 半導体ウェーハの評価基準の設定方法、半導体ウェーハの評価方法、半導体ウェーハ製造工程の評価方法、および半導体ウェーハの製造方法 Active JP6350637B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016222479A JP6350637B2 (ja) 2016-11-15 2016-11-15 半導体ウェーハの評価基準の設定方法、半導体ウェーハの評価方法、半導体ウェーハ製造工程の評価方法、および半導体ウェーハの製造方法
US15/810,477 US10261125B2 (en) 2016-11-15 2017-11-13 Semiconductor wafer evaluation standard setting method, semiconductor wafer evaluation method, semiconductor wafer manufacturing process evaluation method, and semiconductor wafer manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016222479A JP6350637B2 (ja) 2016-11-15 2016-11-15 半導体ウェーハの評価基準の設定方法、半導体ウェーハの評価方法、半導体ウェーハ製造工程の評価方法、および半導体ウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2018082004A JP2018082004A (ja) 2018-05-24
JP6350637B2 true JP6350637B2 (ja) 2018-07-04

Family

ID=62108377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016222479A Active JP6350637B2 (ja) 2016-11-15 2016-11-15 半導体ウェーハの評価基準の設定方法、半導体ウェーハの評価方法、半導体ウェーハ製造工程の評価方法、および半導体ウェーハの製造方法

Country Status (2)

Country Link
US (1) US10261125B2 (ja)
JP (1) JP6350637B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6673122B2 (ja) 2016-09-29 2020-03-25 株式会社Sumco シリコンウェーハの評価方法、シリコンウェーハ製造工程の評価方法およびシリコンウェーハの製造方法
JP7103211B2 (ja) * 2018-12-27 2022-07-20 株式会社Sumco 半導体ウェーハの評価方法および製造方法ならびに半導体ウェーハの製造工程管理方法
JP7259736B2 (ja) * 2019-12-26 2023-04-18 株式会社Sumco 結晶欠陥の検出方法、エピタキシャル成長装置の管理方法およびエピタキシャルウェーハの製造方法
CN113503922A (zh) * 2021-07-13 2021-10-15 银川贝尔利科技有限公司 用于轮胎生产过程中的检测系统

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0493837A (ja) * 1990-08-06 1992-03-26 Seiko Epson Corp 異物検査装置、及び半導体装置の製造方法
JP3848236B2 (ja) * 2002-10-18 2006-11-22 株式会社東芝 欠陥情報検出感度データの決定方法及び欠陥情報検出感度データの決定装置、欠陥検出装置の管理方法、半導体装置の欠陥検出方法及び半導体装置の欠陥検出装置
JP5078151B2 (ja) * 2008-03-21 2012-11-21 株式会社ニューフレアテクノロジー 欠陥検出レベル調整方法および欠陥検査システム
JP5585438B2 (ja) * 2010-12-27 2014-09-10 株式会社Ｓｕｍｃｏ ウェーハの欠陥検出方法

Also Published As

Publication number Publication date
US10261125B2 (en) 2019-04-16
JP2018082004A (ja) 2018-05-24
US20180136279A1 (en) 2018-05-17

Similar Documents

Publication Publication Date Title
JP6350637B2 (ja) 半導体ウェーハの評価基準の設定方法、半導体ウェーハの評価方法、半導体ウェーハ製造工程の評価方法、および半導体ウェーハの製造方法
US11948819B2 (en) Method of evaluating silicon wafer, method of evaluating silicon wafer manufacturing process, method of manufacturing silicon wafer, and silicon wafer
CN108140593B (zh) 缺陷区域的判定方法
EP3904825B1 (en) Semiconductor wafer evaluation method and semiconductor wafer production method
TWI745781B (zh) 半導體晶圓的評估方法及製造方法以及半導體晶圓製造步驟管理方法
CN106463403A (zh) 硅晶片及其制造方法
JP5521775B2 (ja) 単結晶シリコンウェーハの評価方法
JP4507157B2 (ja) ウエーハ製造工程の管理方法
JP6809422B2 (ja) 半導体ウェーハの評価方法
US11626331B2 (en) Method of evaluating silicon wafer manufacturing process and method of manufacturing silicon wafer
JP2019125729A (ja) 半導体ウェーハの評価方法および半導体ウェーハの製造方法
TWI752683B (zh) 製備半導體晶圓的方法
JP2021180271A (ja) エピタキシャル成長前処理条件の評価方法
TW202407788A (zh) 半導體晶圓的評估方法及半導體晶圓的製造方法
JP2004303973A (ja) 半導体基板の検査方法および製造方法並びに半導体基板
JP2024035995A (ja) 半導体ウェーハの評価方法、半導体ウェーハの製造方法及び半導体ウェーハ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180521

R150 Certificate of patent or registration of utility model

Ref document number: 6350637

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250