KR101893277B1 - SiC 기판의 잠상 깊이 추정 방법 - Google Patents

SiC 기판의 잠상 깊이 추정 방법 Download PDF

Info

Publication number
KR101893277B1
KR101893277B1 KR1020167022409A KR20167022409A KR101893277B1 KR 101893277 B1 KR101893277 B1 KR 101893277B1 KR 1020167022409 A KR1020167022409 A KR 1020167022409A KR 20167022409 A KR20167022409 A KR 20167022409A KR 101893277 B1 KR101893277 B1 KR 101893277B1
Authority
KR
South Korea
Prior art keywords
etching
sic substrate
latent image
depth
surface roughness
Prior art date
Application number
KR1020167022409A
Other languages
English (en)
Other versions
KR20160108541A (ko
Inventor
사토시 도리미
노리히토 야부키
사토루 노가미
Original Assignee
토요 탄소 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토요 탄소 가부시키가이샤 filed Critical 토요 탄소 가부시키가이샤
Publication of KR20160108541A publication Critical patent/KR20160108541A/ko
Application granted granted Critical
Publication of KR101893277B1 publication Critical patent/KR101893277B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

SiC 기판의 잠상 깊이 추정 방법은, 에칭 공정과, 계측 공정과, 추정 공정을 포함한다. 에칭 공정에서는, 적어도 표면이 단결정 SiC로 구성되고, 기계 가공이 행하여진 후의 SiC 기판에 대해서, Si 분위기하에서 가열 처리를 행함으로써 상기 SiC 기판의 표면을 에칭한다. 계측 공정에서는, 에칭 공정을 행한 SiC 기판의 표면 거칠기 또는 잔류 응력을 계측한다. 추정 공정에서는, 계측 공정에서 얻어진 결과에 근거하여, 에칭 공정전의 SiC 기판의 잠상의 깊이 또는 잠상의 유무를 추정한다.

Description

SiC 기판의 잠상 깊이 추정 방법{METHOD FOR ESTIMATING DEPTH OF LATENT SCRATCHES IN SiC SUBSTRATES}
본 발명은, SiC 기판에 생긴 잠상(潛傷, 잠재 스크래치)의 깊이를 추정하는 방법에 관한 것이다.
SiC는, Si 등과 비교하여 내열성 및 전기적 특성 등에 뛰어나기 때문에, 새로운 반도체 재료로서 주목받고 있다.
특허 문헌 1은, 이 SiC 기판의 표면을 평탄화하는 표면 처리 방법을 개시한다. 이 표면 처리 방법에서는, SiC 기판을 수납 용기에 수납하고, 수납 용기 내를 Si 증기압하(下)로 한 상태에서 상기 수납 용기를 가열한다. 이것에 의해, 수납 용기의 내부의 SiC 기판이 에칭되어, 분자 레벨로 평탄한 SiC 기판을 얻을 수 있다.
특허 문헌 2는, SiC 기판에 생긴 표면 변질층을 제거하는 처리 방법을 개시한다. 특허 문헌 2에서는, 표면 변질층은 SiC 기판을 작성하는 공정(기계 연마 등의 기계 가공)에 의해 생긴 결정 구조의 데미지층으로 기재되어 있다. 이 처리 방법에서는, 표면 변질층을 50nm 이하로 억제하고, 상기 표면 변질층을 수소 에칭에 의해 제거한다.
특허 문헌 1 : 일본특허공개 제2008－16691호 공보 특허 문헌 2 : 국제공개 제2011/024931호 공보
여기서, 잠상이 생겨져 있는 SiC 기판에 에피택셜층(epitaxial層)을 형성하거나 가열 처리를 행했거나 한 경우, 잠상이 표면화되고, SiC 기판의 표면이 거칠어져 버린다. 이 결과, SiC 기판으로부터 제조되는 반도체의 품질이 저하해 버린다. 그 때문에, 잠상은 사전에 제거하는 것이 바람직하다.
그러나, 잠상의 깊이는, SiC 기판에 행하는 기계 연마의 조건 등에 따라 변화하기 때문에, 정확하게 추측하는 것은 곤란하다. 그러나, 잠상을 확실히 제거하기 위해서 SiC 기판을 과잉으로 에칭하면, 수율의 악화 및 처리 시간의 증가로 이어져 버린다.
본 발명은 이상의 사정을 감안하여 이루어진 것이며, 그 주요한 목적은, SiC 기판에 생긴 잠상의 깊이를 추정하는 방법을 제공하는 것에 있다.
본 발명의 해결하려고 하는 과제는 이상과 같으며, 다음에 이 과제를 해결하기 위한 수단과 그 효과를 설명한다.
본 발명의 제1 관점에 의하면, 이하의 SiC 기판의 잠상(潛傷) 깊이 추정 방법이 제공된다. 즉, 이 SiC 기판의 잠상 깊이 추정 방법은, 에칭 공정과, 계측 공정과, 추정 공정을 포함한다. 상기 에칭 공정에서는, 적어도 표면이 단결정 SiC로 구성되며, 기계 가공이 행하여진 후의 SiC 기판에 대해서, Si 분위기하(下)에서 가열 처리를 행함으로써 상기 SiC 기판의 표면을 에칭한다. 상기 계측 공정에서는, 상기 에칭 공정을 행한 SiC 기판의 표면 거칠기를 계측한다. 상기 추정 공정에서는, 상기 계측 공정에서 얻어진 결과에 근거하여, 상기 에칭 공정전의 상기 SiC 기판의 내부에 생겨져 있으며 상기 에칭 공정에서의 가열 처리에 의해서 표면화되는 잠상(潛傷)의 깊이 또는 잠상의 유무를 추정한다.
이것에 의해, SiC 기판의 잠상 깊이를 추정할 수 있으므로, 필요 충분한 에칭량을 파악할 수 있다. 따라서, SiC 기판의 품질을 유지하면서 수율의 악화 또는 처리 속도의 증가를 방지할 수 있다. 또, 상기의 방법에 의해 행하는 에칭은 수소 에칭 또는 화학 기계 연마와 비교하여 에칭 속도가 빠르기 때문에, 잠상의 깊이를 재빠르게 추정할 수 있다. 또, 표면 거칠기는 비교적 용이하게 계측할 수 있으므로, 잠상의 깊이를 간단하게 추정할 수 있다.
상기의 SiC 기판의 잠상 깊이 추정 방법에 있어서는, 상기 추정 공정에서는, 에칭후의 상기 SiC 기판의 표면 거칠기가 제1 문턱값보다 큰 경우, 에칭량보다 잠상의 깊이가 깊다고 추정하는 것이 바람직하다.
이것에 의해, 에칭후에 잠상이 남아 있는 경우는 표면 거칠기가 증가하기 때문에, 표면 거칠기를 계측함으로써 잠상이 남아 있는 것을 파악할 수 있다.
상기의 SiC 기판의 잠상 깊이 추정 방법에 있어서는, 상기 추정 공정에서는, 에칭후의 상기 SiC 기판의 표면 거칠기가 제2 문턱값보다 작은 경우, 에칭량보다 잠상의 깊이가 얕다고 추정하는 것이 바람직하다.
이것에 의해, 에칭을 행함으로써 잠상을 제거할 수 있었던 경우는 표면 거칠기가 크게 되지 않으므로, 표면 거칠기를 계측함으로써 잠상을 제거할 수 있었던 것을 파악할 수 있다.
상기의 SiC 기판의 잠상 깊이 추정 방법에서는, 상기 에칭 공정에서의 에칭량, 및, 상기 추정 공정에서의 문턱값 중 적어도 하나는, 상기 에칭을 행하기 전의 표면 거칠기에 근거하여 정해지는 것이 바람직하다.
이것에 의해, 에칭량과 표면 거칠기(나아가서는 잠상의 깊이)의 관계는, 에칭 공정전의 SiC 기판의 표면 거칠기과 관련이 있기 때문에, 이 표면 거칠기에 근거하여 에칭량은 문턱값을 변화시킴으로써, 잠상의 깊이를 적절히 추정할 수 있다.
상기의 SiC 기판의 잠상 깊이 추정 방법에 있어서는, 상기 에칭 공정에서는, 에칭량이 0.5㎛ 이상 10㎛ 이하인 것이 바람직하다.
이것에 의해, 일반적으로 잠상이 생겨져 있는 범위를 고려하여 잠상의 깊이의 추정을 행할 수 있다. 또, 수소 에칭 또는 화학 기계 연마 등에 의해서는 10㎛정도를 에칭하기 위해서는 다대(多大)한 시간이 걸린다. 이 점에 관해서는, Si 분위기하에서 에칭을 행함으로써, 에칭 시간을 큰 폭으로 저감할 수 있다.
상기의 SiC 기판의 잠상 깊이 추정 방법에 있어서는, 상기 에칭 공정에서는, 상기 SiC 기판의 주위의 불활성 가스압을 조정하여 상기 SiC 기판의 에칭 속도를 제어하는 것이 바람직하다.
이것에 의해, 고(高)진공하의 Si 분위기하에서 에칭을 행하는 경우와 비교하여 에칭 속도를 저속으로 할 수 있으므로, 에칭량을 정확하게 파악할 수 있다. 따라서, 잠상의 깊이를 보다 정확하게 추정할 수 있다.
본 발명의 제2 관점에 의하면, 이하의 SiC 기판의 잠상 깊이 추정 방법이 제공된다. 즉, 이 SiC 기판의 잠상 깊이 추정 방법은, 에칭 공정, 계측 공정, 추정 공정을 포함한다. 상기 에칭 공정에서는 적어도 표면이 단결정 SiC로 구성되고, 기계 가공이 행하여진 후의 SiC 기판에 대해서, Si 분위기하에서 가열 처리를 행함으로써 상기 SiC 기판의 표면을 에칭한다. 상기 계측 공정에서는, 상기 에칭 공정을 행한 상기 SiC 기판의 잔류 응력을 계측한다. 상기 추정 공정에서는, 상기 계측 공정에서 얻어진 결과에 근거하여, 상기 에칭 공정전의 상기 SiC 기판의 내부에 생겨져 있으며 상기 에칭 공정에서의 가열 처리에 의해서 표면화되는 잠상의 깊이 또는 잠상의 유무를 추정한다.
상기의 SiC 기판의 잠상 깊이 추정 방법에 있어서는, 상기 추정 공정에서, 상기 SiC 기판의 잔류 응력이 소정량보다 큰 경우, 에칭량보다 잠상의 깊이가 깊다고 추정하는 것이 바람직하다.
상기의 SiC 기판의 잠상 깊이 추정 방법에 있어서는, 상기 추정 공정에서, 상기 SiC 기판에 잔류 응력이 소정량보다 작은 경우, 에칭량보다 잠상의 깊이가 얕다고 추정하는 것이 바람직하다.
이상에 의해, 표면 거칠기를 계측하지 않고 잠상의 깊이를 추정할 수 있다.
상기의 SiC 기판의 잠상 깊이 추정 방법에 있어서는, 상기 계측 공정에서는, 라만(Raman) 분광 분석을 이용하여 상기 SiC 기판의 잔류 응력을 계측하는 것이 바람직하다.
이것에 의해, 비파괴로 잔류 응력을 계측할 수 있으므로, 잠상 깊이를 추정한 SiC 기판을 출하할 수 있다. 또, SiC 기판의 전품(全品) 검사가 가능해진다.
도 1은 본 발명의 에칭에 이용하는 고온 진공로(眞空爐)의 개요를 설명하는 도면.
도 2는 SiC 기판을 가공하여 반도체 소자를 생성하는 각 공정에서의 기판의 모습을 개략적으로 나타내는 도면.
도 3은 에칭 속도와 가열 온도의 관계를 표면 거칠기가 다른 SiC 기판마다 계측한 결과를 나타내는 그래프.
도 4는 에칭량과, 에칭후의 기판의 표면 거칠기과의 관계를 계측한 결과를 나타내는 그래프.
도 5는 기계 가공후 및 에칭후의 SiC 기판의 표면의 현미경 사진.
도 6은 SiC 기판의 잠상의 깊이를 추정하는 처리를 나타내는 플로우차트.
도 7은 SiC 기판의 잠상의 깊이를 추정하는 다른 처리를 나타내는 플로우차트.
도 8은 불활성 가스의 압력과 에칭 속도와의 관계를 계측한 결과를 나타내는 그래프.
도 9는 라만 분광 분석을 이용하여 잔류 응력을 계측한 결과를 나타내는 그래프.
다음으로, 도면을 참조하여 본 발명의 실시 형태를 설명한다.
먼저, 도 1을 참조하여, 본 실시 형태의 가열 처리에서 이용하는 고온 진공로(眞空爐)(10)에 대해 설명한다. 도 1은, 본 발명의 표면 처리 방법에 이용하는 고온 진공로의 개요를 설명하는 도면이다.
도 1에 나타내는 바와 같이, 고온 진공로(10)는, 본(本)가열실(21)과, 예비 가열실(22)을 구비하고 있다. 본가열실(21)은, 적어도 표면이 단결정 SiC로 구성되는 SiC 기판을 1000℃ 이상 2300℃ 이하의 온도로 가열할 수 있다. 예비 가열실(22)은, SiC 기판을 본가열실(21)에서 가열하기 전에 예비 가열을 행하기 위한 공간이다.
본가열실(21)에는, 진공 형성용 밸브(23)와, 불활성 가스 주입용 밸브(24)와, 진공계(25)가 접속되어 있다. 진공 형성용 밸브(23)에 의해, 본가열실(21)의 진공도(眞空度)를 조정할 수 있다. 불활성 가스 주입용 밸브(24)에 의해, 본가열실(21) 내의 불활성 가스(예를 들면 Ar 가스)의 압력을 조정할 수 있다. 진공계(眞空計)(25)에 의해, 본가열실(21) 내의 진공도를 측정할 수 있다.
본가열실(21)의 내부에는, 히터(26)가 구비되어 있다. 또, 본가열실(21)의 측벽이나 천정에는 도면에서 생략한 열반사 금속판이 고정되어 있고, 이 열반사 금속판에 의해서, 히터(26)의 열을 본가열실(21)의 중앙부를 향해서 반사시키도록 구성되어 있다. 이것에 의해, SiC 기판을 강력하게 또한 균등하게 가열하고, 1000℃ 이상 2300℃ 이하의 온도까지 승온시킬 수 있다. 또,히터(26)로서는, 예를 들면, 저항 가열식의 히터나 고주파 유도 가열식의 히터를 이용할 수 있다.
또, SiC 기판은, 도가니(수용 용기)(30)에 수용된 상태에서 가열된다. 도가니(30)는, 적절한 지지대 등에 놓여져 있으며, 이 지지대가 이동함으로써, 적어도 예비 가열실로부터 본가열실까지 이동 가능하게 구성되어 있다.
도가니(30)는, 서로 감합(嵌合, 끼워 맞춤) 가능한 상부 용기(31)와 하부 용기(32)를 구비하고 있다. 또, 도가니(30)는, 탄탈(Tantal) 금속으로 이루어짐과 아울러, 탄화 탄탈층을 내부 공간에 노출시키도록 하여 구성되어 있다. 도가니(30)의 내부에는, Si의 공급원이 되는 Si가 적절한 형태로 배치되어 있다. 또, 용기의 형상 및 소재는 임의이다.
SiC 기판을 가열 처리할 때에는, 먼저, 도 1의 쇄선으로 나타내는 바와 같이 도가니(30)를 고온 진공로(10)의 예비 가열실(22)에 배치하여, 적절한 온도(예를 들면 약 800℃)로 예비 가열한다. 다음으로, 미리 설정 온도(예를 들면, 약 1800℃)까지 승온시켜 둔 본가열실(21)에 도가니(30)를 이동시키고, SiC 기판을 가열한다. 또, 예비 가열을 생략해도 괜찮다.
다음으로, 도 2를 참조하여, SiC 기판(40)에 생기는 잠상(潛傷) 및 그 영향에 대해서, SiC 기판(40)으로부터 반도체 소자를 제조하는 공정과 함께 설명한다.
반도체 소자를 제조하는 근원이 되는 벌크(bulk) 기판은, 4H－SiC 단결정 또는 6H－SiC 단결정으로 구성되는 잉곳(ingot)을 소정의 두께로 잘라냄으로써 얻어진다. 잉곳을 경사지게 잘라내는 것에 의해, 오프각(off角)을 가지는 벌크 기판을 얻을 수 있다. 그 후, 벌크 기판의 표면의 요철을 제거하기 위해서, 기계 연마를 행한다. 그러나, 이 기계 연마에 의해 벌크 기판의 내부에 압력이 걸림으로써 결정성이 변화한 변질층(잠상)이 생긴다.
다음으로, 도 2의 (a)에 나타내는 바와 같이, 고온 진공로(10)를 이용하여 SiC 기판(40)의 표면을 에칭한다. 이 에칭은, SiC 기판(40)을 도가니(30)에 수용하고, Si 증기압하(Si 분위기하)에서 1500℃ 이상 2200℃ 이하, 바람직하게는 1800℃ 이상 2000℃ 이하의 환경에서 가열함으로써 행하여진다. Si 증기압하에서 가열됨으로써, SiC 기판(40)의 SiC가 Si2C 또는 SiC2가 되어 승화(昇華)함과 아울러, Si분위기 중의 Si가 SiC 기판(40)의 표면에서 C와 결합하고, 자기(自己) 조직화가 일어나, 평탄화되는 것이다.
이것에 의해, SiC 기판(40)의 표면을 에칭하면서, 상기 표면을 분자 레벨로 평탄화할 수 있다. 이 에칭을 행하는 것에 의해, 기계 연마에 의해 생긴 연마상(硏磨傷) 및 잠상을 제거할 수 있다.
다음으로, 도 2의 (b)에 나타내는 바와 같이, SiC 기판(40)에 에피택셜층(epitaxial)(41)을 형성한다. 에피택셜층을 형성하는 방법으로서는, 기상(氣相) 에피택셜법 또는 CVD법 등을 이용할 수 있다. 또, SiC 기판(40)에 잠상이 남아 있는 경우, 에피택셜층을 형성할 때에 잠상의 영향에 의해, 표면이 거칠어져 버리는 경우가 있다.
다음으로, 에피택셜층(41)이 형성된 SiC 기판(40)의 표면의 전면(全面) 또는 일부에 이온 주입을 행한다. 이온이 주입되는 것에 의해서, 도 2의 (c)에 나타내는 바와 같이, 이온 주입 부분(42)을 포함하는 에피택셜층(41)의 표면이 거칠어진 상태가 된다.
다음으로, 주입한 이온의 활성화, 및 이온 주입 부분(42) 등으로의 에칭을 행한다. 본 실시 형태에서는, 양쪽 모두의 처리를 1개의 공정에 의해 행할 수 있다. 구체적으로는, Si 증기압하(Si 분위기하)에서 1500℃ 이상 2200℃ 이하, 바람직하게는 1600℃ 이상 2000℃ 이하의 환경에서 가열 처리(아닐(anneal) 처리)를 행한다. 이것에 의해, 주입된 이온을 활성화할 수 있다. 또, SiC 기판(40)의 표면이 에칭됨으로써, 이온 주입 부분(42)의 거칠어진 부분이 평탄화되어 간다(도 2의 (d)를 참조). 또, SiC 기판(40)에 잠상이 남아 있는 경우, 가열 처리를 행할 때에 잠상의 영향에 의해, 표면이 거칠어져 버리는 경우가 있다.
이상의 처리를 행함으로써, SiC 기판(40)의 표면이, 충분한 평탄도 및 전기적 활성을 가지게 된다. 이 SiC 기판(40)의 표면을 이용하여, 반도체 소자를 제조할 수 있다.
여기서, 위에서 설명한 바와 같이 잠상의 제거(도 2의 (a))가 충분하지 않으면 후공정(도 2의 (b) 또는 도 2의 (d))에서 SiC 기판(40)의 표면이 거칠어져 버린다. 본원 출원인은, 잠상의 깊이를 추정하는 방법을 확립하기 위해서 이하의 실험을 행했다. 이하, 이 실험에 대해서, 도 3 내지 도 5까지를 참조하여 설명한다.
이 실험에서는, 상기에서 설명한 고온 진공로(10)를 이용하여, 표면이 Si면에서 오프각이 4°인 4H－SiC로 이루어지는 4종류의 SiC 기판을 Si 증기압하에서 가열했다. SiC 기판은, 기계 연마후의 표면 거칠기(초기 표면 거칠기)가 각각 다르며, 1.4nm, 0.4nm, 0.3nm, 0.1nm이다. 또, 가열 처리는, 고진공하(10-5~10-4Pa 정도)에서, 1800℃ 내지 2000℃의 온도 범위에서 행했다.
도 3은, 에칭 속도와 가열 온도의 관계를 표면 거칠기가 다른 SiC 기판마다 계측한 결과를 나타내는 그래프이다. 도 3에 나타내는 바와 같이, 1900℃ 이상의 영역에서는, 초기 표면 거칠기와 에칭 속도에 상관성이 있고, 표면 거칠기가 클수록 에칭 속도가 빨라지는 것을 알 수 있다.
도 4는, 초기 표면 거칠기가 다른 이들 SiC 기판에 대해서, 에칭량과, 에칭후의 기판의 표면 거칠기와의 관계를 계측한 결과를 나타내는 그래프이다. 에칭량이 1㎛~4㎛ 정도에서는, 표면 거칠기 Ra는 기계 가공후 보다 현저하게 상승하여 2.5nm 이상이 되고, 잠상이 표면화하여 표면이 거칠어진 것을 알 수 있다. 이 결과로부터, 에칭량을 0.5㎛~4㎛, 바람직하게는 1㎛~3㎛로 하여 에칭을 행한 후에 표면 거칠기를 계측함으로써, 에칭후의 SiC 기판에 잠상이 남아 있는지를 파악할 수 있다.
도 4에는, 에칭을 더 행하면, 표면 거칠기가 저하해 가고, 에칭량이 10㎛ 이상이 되면 표면 거칠기가 1nm 이하인 평활한 표면이 얻어지는 것이 나타내어져 있다. 이것은, 에칭에 의해서 잠상이 제거되었기 때문이라고 생각되어진다. 이 결과로부터, 에칭을 행하여 표면 거칠기가 낮은 경우, 잠상이 처음부터 존재하지 않거나 또는 잠상이 제거되었다고 추정할 수 있다.
또, 표면 거칠기의 변화는, 초기 표면 거칠기에 따라 다르다. 예를 들면, 초기 표면 거칠기가 가장 큰 1.4nm인 SiC 기판이라도, 피크의 표면 거칠기가 다른 것 보다 크다고는 할 수 없다. 또, 초기 표면 거칠기가 1.4nm인 SiC 기판은, 잠상이 제거된 후에, 다른 것 보다도 표면 거칠기가 크다. 또, 도 4로부터는, 초기 표면 거칠기가 동일해도 표면 거칠기가 저하되는 타이밍이 다른 경우가 있기 때문에, 여러가지 조건에 따라 잠상의 깊이가 다른 것을 알 수 있다.
도 5는, 기계 가공후 및 에칭후의 SiC 기판의 표면의 현미경 사진이다. 각각의 사진의 우측 상부의 숫자는 표면 거칠기이며, 우측 하부의 숫자는 에칭량이다. 또, 도 5에서는, 초기의 표면 거칠기가 동일한 것을 동일한 열(列)에 배치하고 있다. 구체적으로는, 왼쪽으로부터 초기 표면 거칠기가 1.4nm, 0.4nm, 0.3nm, 0.1nm이다. 또, 초기 표면 거칠기가 0.1nm인 SiC 기판은, 화학 기계 연마에 의해 표면이 처리되어 있고, 그 외의 SiC 기판은 기계 연마에 의해 표면이 처리되어 있다.
또, 도 5에서는, 처리 조건이 동일한 것을 동일한 행(行)에 배치하고 있다. 구체적으로는, 위로부터 기계 가공후(기계 연마 또는 화학 기계 연마후), 1800℃에서 에칭한 후, 1900℃에서 에칭한 후, 2000℃에서 에칭한 후, 2000℃에서 더 에칭한 후이다.
도 5로부터, 기계 가공후에 에칭을 행함으로써, 표면의 거칠음(스텝 번칭(step bunching))이 발생하여, 표면이 거칠어지는 것을 알 수 있다. 또, 에칭량이 10㎛를 넘는 경우, 이 스텝 번칭이 제거되는 것을 알 수 있다.
다음으로, 도 6 내지 도 8까지를 참조하여, 상기의 실험의 계측 결과를 고려하여, SiC 기판(40)의 잠상의 깊이를 추정하는 처리(추정 처리)에 대해 설명한다. 본 실시 형태에서는, 3개의 추정 처리를 설명하지만, 이들은 일례이다. 또, 이하에서는 추정 처리의 각 공정은 작업자가 기기를 이용하여 행하는 것으로 설명하지만, 일부 또는 전부의 공정을 작업자를 통하지 않고 컴퓨터가 자동적으로 행해도 좋다.
먼저, 1번째의 추정 처리에 대해 설명한다. 작업자는, 추정 대상인 SiC 기판을 고온 진공로(10)에 셋팅하고, Si 증기압하에서 가열하여 SiC 기판의 표면을 에칭한다(S101). 또, S101에서 행하는 에칭의 에칭량은, 초기 표면 거칠기에 따라 정해도 좋고, 다른 조건에 따라 정해도 좋다. 구체적으로는, 0.5㎛~4㎛, 바람직하게는 1㎛~3㎛인 것이 바람직하다.
다음으로, 작업자는 에칭후의 SiC 기판의 표면 거칠기를 계측한다(S102). 표면 거칠기의 계측 방법은 임의이며, 예를 들면 AFM(원자간력(原子間力) 현미경)를 이용할 수 있다.
다음으로, 작업자는 계측하여 얻어진 표면 거칠기가 제1 문턱값보다 큰지 아닌가를 판정한다(S103). 제1 문턱값은, 위에서 설명한 바와 같이 잠상의 영향에 의해 표면 거칠기가 커진 것을 검출하기 위한 값이다. 따라서, 제1 문턱값은, 예를 들면 2nm~5nm 정도인 것이 바람직하다. 또, 제1 문턱값은, 초기 표면 거칠기에 따라서 결정해도 좋다.
표면 거칠기가 제1 문턱값보다 큰 경우, S101에서 행한 에칭량보다 잠상의 깊이가 깊다고 추정할 수 있다(S104). 동시에, SiC 기판에 잠상이 있었던 것도 추정할 수 있다. 이와 같이 하여, SiC 기판의 잠상의 깊이를 추정할 수 있다. 또, 이 추정 처리를 1회 행했던 것만으로는 잠상의 대략적인 깊이 밖에 추정할 수 없기 때문에, 에칭량을 변화시켜 재차 동일한 처리를 행해도 좋다.
또, 표면 거칠기가 제1 문턱값 이하인 경우, 그 외의 추정 처리를 행한다. 예를 들면, 에칭량을 바꾸어 재차 동일한 처리를 행하거나, 2번째의 추정 처리를 행하거나 할 수 있다.
다음으로, 2번째의 추정 처리에 대해 설명한다.
작업자는, 상기와 같이 SiC 기판의 표면을 에칭하고(S201), 표면 거칠기를 계측한다(S202). 그 후, 작업자는 계측하여 얻어진 표면 거칠기가 제2 문턱값보다 작은지 아닌가를 판정한다(S203). 제2 문턱값은, 위에서 설명한 바와 같이 잠상의 영향에 의해 커진 표면 거칠기가 다시 작아진 것을 검출하기 위한 값이다. 따라서, 에칭량은 예를 들면 5㎛~10㎛, 제2 문턱값은 예를 들면 0.5nm~2nm 정도인 것이 바람직하다. 또, S201의 에칭량 및 제2 문턱값은, 초기 표면 거칠기에 따라서 결정해도 좋다.
표면 거칠기가 제2 문턱값보다 작은 경우, S102에서 행한 에칭량보다 잠상의 깊이가 얕다고 추정할 수 있다(S204). 또, SiC 기판에 잠상이 존재하지 않을 가능성이 있는 경우, 잠상이 존재하지 않거나, 또는, S102에서 행한 에칭량보다 잠상의 깊이가 얕다고 추정해도 좋다. 이와 같이 하여, SiC 기판의 잠상의 깊이를 추정할 수 있다. 또, 이 추정 처리를 1회 행한 것만으로는 잠상의 대략의 깊이 밖에 추정할 수 없으므로, 다른 기판에 대해서, 다른 에칭량으로 동일 처리를 행해도 좋다.
또, 표면 거칠기가 제2 문턱값 이상인 경우, 그 외의 추정 처리를 행한다(S205). 예를 들면, 에칭량을 바꾸어 재차 동일한 처리를 행하거나, 1번째의 추정 처리를 행하거나 할 수 있다.
다음으로, 3번째의 추정 처리에 대해 설명한다.
3번째의 추정 처리는, 1번째와 2번째의 추정 처리를 조합시킨 추정 처리이다. 작업자는, 상기와 마찬가지로 SiC 기판의 표면을 에칭하고(S301), 표면 거칠기를 계측한다(S302). 그 후, 작업자는 계측하여 얻어진 표면 거칠기가 제1 문턱값보다 큰지 아닌가를 판정한다(S303). 표면 거칠기가 제1 문턱값 이하인 경우, 에칭량을 변화시켜 동일 처리를 행하는 등, 그 외의 추정 처리를 행한다(S304).
한편, 표면 거칠기가 제1 문턱값보다 큰 경우, 소정량의 에칭을 더 행한다(S305). 이 에칭량은 미소(微小)한 것이 바람직하다. 그리고, 작업자는, 다시 SiC 기판의 표면 거칠기를 계측하고(S306), 얻어진 표면 거칠기가 제2 문턱값보다 작은지 아닌지를 판정한다(S307). 표면 거칠기가 제2 문턱값 이상인 경우, 다시 에칭(S305) 및 표면 거칠기의 계측(S306)을 행하여, 다시 상기의 판정을 행한다(S307).
표면 거칠기가 제2 문턱값보다 작은 경우, 서서히 에칭을 행하여 표면 거칠기가 저하했을 때의 SiC 기판의 깊이를 추정할 수 있다. 따라서, 작업자는, 이 깊이(총 에칭량)와 잠상의 깊이가 대략 동일하다고 추정한다(S308). 이와 같이 3번째의 추정 처리에서는, 잠상의 상대적인 깊이가 아니라, 절대적인 깊이를 추정할 수 있다.
또, 상기의 3개의 추정 처리는, 최대 10㎛의 에칭이 가능함과 아울러, 에칭량을 정확하게 제어할 수 있는 것이 전제로 되어 있다. 여기서, 특허 문헌 2에서는, 수소 에칭을 행하고 있었기 때문에, 에칭 속도가 매우 저속(수십nm~수백nm/h 정도)이며, 잠상을 제거하는데 매우 긴 시간이 걸려 버린다. 또, Si 분위기하의 에칭을 고진공하에서 행하면 에칭 속도가 너무 빨라지기 때문에, 에칭량을 정확하게 제어하는 것이 곤란했다.
이상을 고려하여, 본 실시 형태에서는, 불활성 가스압을 변화시켜 에칭 속도를 제어하여 Si 분위기하의 에칭을 행한다. 여기서 도 8은, 불활성 가스압과 에칭 속도와의 관계를 나타내는 그래프이다. 구체적으로는, 가열 온도가 1800℃, 1900℃, 및 2000℃의 환경에서, 불활성 가스압을 0.01Pa, 1Pa, 133Pa, 및 13.3kPa로 변화시켰을 때의 에칭 속도를 구한 그래프이다. 피처리물은, 오프각이 4°인 4H－SiC 기판이다. 도 8에 나타내는 바와 같이, 기본적으로는, 불활성 가스압을 상승시킬수록, 에칭 속도가 저하하는 경향이 있다.
이와 같이 하여, 에칭 속도가 너무 빨라지는 것을 억제할 수 있으므로, 에칭량을 정확하게 제어할 수 있다. 따라서, 잠상의 깊이를 정밀도 좋게 판정할 수 있다.
이상으로 설명한 바와 같이, 상기의 SiC 기판(40)의 잠상 깊이 추정 방법은, 에칭 공정과, 계측 공정과, 추정 공정을 포함한다. 에칭 공정에서는, 적어도 표면이 단결정 SiC로 구성되며, 기계 가공이 행하여진 후의 SiC 기판(40)에 대해서, Si 분위기하에서 가열 처리를 행함으로써 상기 SiC 기판(40)의 표면을 에칭한다. 계측 공정에서는, 에칭 공정을 행한 SiC 기판(40)의 표면 거칠기를 계측한다. 추정 공정에서는, 계측 공정에서 얻어진 결과에 근거하여, 에칭 공정전의 SiC 기판(40)의 잠상의 깊이 또는 잠상의 유무를 추정한다.
이것에 의해, SiC 기판(40)의 잠상 깊이를 추정할 수 있으므로, 필요 충분한 에칭량을 파악할 수 있다. 따라서, SiC 기판(40)의 품질을 유지하면서 수율의 악화 또는 처리 속도의 증가를 방지할 수 있다. 또, 상기의 방법에서 행하는 에칭은 수소 에칭 또는 화학 기계 연마와 비교하여 에칭 속도가 빠르기 때문에, 잠상의 깊이를 재빠르게 추정할 수 있다.
또, 본 실시 형태의 추정 공정에서는, 에칭후의 SiC 기판(40)의 표면 거칠기가 제1 문턱값보다 큰 경우, 에칭량보다 잠상의 깊이가 깊다고 추정한다.
이것에 의해, 에칭후에 잠상이 남아 있는 경우는 표면 거칠기가 증가하기 때문에, 표면 거칠기를 계측함으로써 잠상이 남아 있는 것을 파악할 수 있다.
또, 본 실시 형태의 추정 공정에서는, 에칭후의 SiC 기판(40)의 표면 거칠기가 제2 문턱값보다 작은 경우, 에칭량보다 잠상의 깊이가 얕다고 추정한다.
이것에 의해, 에칭을 행함으로써 잠상을 제거할 수 있었던 경우는 표면 거칠기가 커지지 않으므로, 표면 거칠기를 계측함으로써 잠상을 제거할 수 있었던 것을 파악할 수 있다.
또, 본 실시 형태의 상기 에칭 공정에서는, SiC 기판(40)의 주위의 불활성 가스압을 조정하여 상기 SiC 기판(40)의 에칭 속도를 제어한다.
이것에 의해, 고진공하의 Si 분위기하에서 에칭을 행하는 경우와 비교하여 에칭 속도를 저속으로 할 수 있으므로, 에칭량을 정확하게 파악할 수 있다. 따라서, 잠상의 깊이를 보다 정확하게 추정할 수 있다.
다음으로, 상기 실시 형태의 변형예를 설명한다. 도 9는, 도 4와 마찬가지로 소정량의 에칭을 행했을 때의, 라만 분광 분석에서의 피크 시프트의 측정 결과이다. 라만 분광 분석은, 구체적으로는, 웨이퍼(wafer)를 후방 산란 배치에 의해 파장 532nm인 Ar레이저를 광원으로 하여 4H－SiC　FTO 모드의 776cm-1의 피크를 측정 하여 얻어진 피크가 원래의 776cm-1의 위치로부터 어느 정도 어긋나 있는지에 의해서 피크 시프트를 측정한다. 웨이퍼는 기계 가공에 의한 스트레스(stress)에 기인하는 결정 구조의 변화 등에 의해 잔류 응력이 생기지만, 피크 시프트 Δω를 측정함으로써, 「잔류 응력 σ는 피크 시프트에 대체로 선형이고 σ=A×Δω, A는 상수」라는 원리에 의해 웨이퍼 표면 부근의 잔류 응력을 추정할 수 있다.
에칭전의 단계(에칭량이 0)에서는, 피크 시프트는 0으로부터 상당히 떨어진 수치에 위치하고, 비교적 큰 잔류 응력이 존재하는 것을 알 수 있다. 이것에 의해, SiC 기판에 잠상이 존재하는 것을 비파괴로 검출할 수 있다. 상기에서 설명한 도 4와 마찬가지로, 5㎛ 이상의 에칭에 의해 피크 시프트가 현저하게 저감되고, 잠상이 제거되는 것을 알 수 있다. 또 에칭량이 큰 경우(구체적으로는 10㎛ 이상인 경우), 도 4와 마찬가지로, 피크 시프트가 더 저하하고, 잠상이 한층 제거되는 것이 나타내어져 있다.
에칭량과 잔류 응력의 관계는, 에칭량과 표면 거칠기의 관계에 유사하다. 따라서, 잔류 응력을 이용하여 잠상의 깊이를 추정할 수 있다. 구체적으로는, 에칭을 행한 후에 잔류 응력을 계측하고, 잔류 응력이 남아 있으면 에칭량보다 잠상이 깊다고 추정하며, 잔류 응력이 제로이면 에칭량보다 잠상이 얕다고 판정한다. 또, 잔류 응력을 계측하는 방법은 라만 분광 분석에 한정되지 않고 적절한 방법을 이용할 수 있다.
이상으로 본 발명의 바람직한 실시 형태 및 변형예를 설명했지만, 상기의 구성은 예를 들면 이하와 같이 변경할 수 있다.
상기에서 설명한 순서도는 일례이며, 처리의 순서의 변경, 처리의 추가 또는 삭제 등을 행해도 좋다. 또, 에칭후의 표면 거칠기 또는 잔류 응력에 근거하여 잠상의 깊이를 추정하는 것이라면, 추정 방법은 임의이다.
불활성 가스의 조정 방법은 임의이며, 적절한 방법을 이용할 수 있다. 또, 에칭 공정의 사이, 불활성 가스압을 일정하게 해도 좋고, 변화시켜도 좋다. 불활성 가스압을 변화시킴으로써, 예를 들면 처음은 에칭 속도를 높게 하고 나중에 에칭 속도를 낮게 하여 미세 조정을 행하는 방법이 생각되어진다.
처리를 행한 환경 및 이용한 단결정 SiC 기판 등은 일례이며, 여러 가지 환경 및 단결정 SiC 기판에 대해서 적용할 수 있다. 예를 들면, 가열 온도는 상기에서 들었던 온도에 한정되지 않고, 보다 저온으로 함으로써 에칭 속도를 한층 저하시킬 수 있다. 또, 위에서 설명한 고온 진공로 이외의 가열 장치를 이용해도 좋다.
10 : 고온 진공로 21 : 본가열실
22 : 예비 가열실 30 : 도가니　
40 : SiC 기판

Claims (10)

  1. 적어도 표면이 단결정 SiC로 구성되고, 기계 가공이 행하여진 후의 SiC 기판에 대해서, Si 분위기하에서 가열 처리를 행함으로써 상기 SiC 기판의 표면을 에칭 하는 에칭 공정과,
    상기 에칭 공정을 행한 SiC 기판의 표면 거칠기를 계측하는 계측 공정과,
    상기 계측 공정에서 얻어진 결과에 근거하여, 상기 에칭 공정전의 상기 SiC 기판의 내부에 생겨져 있으며 상기 에칭 공정에서의 가열 처리에 의해서 표면화되는 잠상(潛傷)의 깊이 또는 잠상의 유무를 추정하는 추정 공정을 포함하는 것을 특징으로 하는 SiC 기판의 잠상 깊이 추정 방법.
  2. 청구항 1에 있어서,
    상기 추정 공정에서는, 에칭후의 상기 SiC 기판의 표면 거칠기가 제1 문턱값보다 큰 경우, 에칭량보다 잠상의 깊이가 깊다고 추정하는 것을 특징으로 하는 SiC 기판의 잠상 깊이 추정 방법.
  3. 청구항 1에 있어서,
    상기 추정 공정에서는, 에칭후의 상기 SiC 기판의 표면 거칠기가 제2 문턱값보다 작은 경우, 에칭량보다 잠상의 깊이가 얕다고 추정하는 것을 특징으로 하는 SiC 기판의 잠상 깊이 추정 방법.
  4. 청구항 2 또는 청구항 3에 있어서,
    상기 에칭 공정에서의 에칭량, 및 상기 추정 공정에서의 문턱값 중 적어도 하나는, 상기 에칭을 행하기 전의 표면 거칠기에 근거하여 정해지는 것을 특징으로 하는 SiC 기판의 잠상 깊이 추정 방법.
  5. 청구항 1에 있어서,
    상기 에칭 공정에서는, 에칭량이 0.5㎛ 이상 10㎛ 이하인 것을 특징으로 하는 SiC 기판의 잠상 깊이 추정 방법.
  6. 청구항 1에 있어서,
    상기 에칭 공정에서는, 상기 SiC 기판의 주위의 불활성 가스압을 조정하여 상기 SiC 기판의 에칭 속도를 제어하는 것을 특징으로 하는 SiC 기판의 잠상 깊이 추정 방법.
  7. 적어도 표면이 단결정 SiC로 구성되고, 기계 가공이 행하여진 후의 SiC 기판에 대해서, Si 분위기하에서 가열 처리를 행함으로써 상기 SiC 기판의 표면을 에칭 하는 에칭 공정과,
    상기 에칭 공정을 행한 상기 SiC 기판의 잔류 응력을 계측하는 계측 공정과,
    상기 계측 공정에서 얻어진 결과에 근거하여, 상기 에칭 공정전의 상기 SiC 기판의 내부에 생겨져 있으며 상기 에칭 공정에서의 가열 처리에 의해서 표면화되는 잠상의 깊이 또는 잠상의 유무를 추정하는 추정 공정을 포함하는 것을 특징으로 하는 SiC 기판의 잠상 깊이 추정 방법.
  8. 청구항 7에 있어서,
    상기 추정 공정에서, 상기 SiC 기판의 잔류 응력이 소정량보다 큰 경우, 에칭량보다 잠상의 깊이가 깊다고 추정하는 것을 특징으로 하는 SiC 기판의 잠상 깊이 추정 방법.
  9. 청구항 7에 있어서,
    상기 추정 공정에서, 상기 SiC 기판의 잔류 응력이 소정량보다 작은 경우, 에칭량보다 잠상의 깊이가 얕다고 추정하는 것을 특징으로 하는 SiC 기판의 잠상 깊이 추정 방법.
  10. 청구항 7에 있어서,
    상기 계측 공정에서는, 라만(Raman) 분광 분석을 이용하여 상기 SiC 기판의 잔류 응력을 계측하는 것을 특징으로 하는 SiC 기판의 잠상 깊이 추정 방법.
KR1020167022409A 2014-03-31 2015-03-10 SiC 기판의 잠상 깊이 추정 방법 KR101893277B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014074748A JP6282512B2 (ja) 2014-03-31 2014-03-31 ＳｉＣ基板の潜傷深さ推定方法
JPJP-P-2014-074748 2014-03-31
PCT/JP2015/001301 WO2015151411A1 (ja) 2014-03-31 2015-03-10 ＳｉＣ基板の潜傷深さ推定方法

Publications (2)

Publication Number Publication Date
KR20160108541A KR20160108541A (ko) 2016-09-19
KR101893277B1 true KR101893277B1 (ko) 2018-08-29

Family

ID=54239764

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167022409A KR101893277B1 (ko) 2014-03-31 2015-03-10 SiC 기판의 잠상 깊이 추정 방법

Country Status (7)

Country Link
US (1) US9991175B2 (ko)
EP (1) EP3128542A4 (ko)
JP (1) JP6282512B2 (ko)
KR (1) KR101893277B1 (ko)
CN (1) CN106030774B (ko)
TW (1) TWI658525B (ko)
WO (1) WO2015151411A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017105697A (ja) * 2015-11-26 2017-06-15 東洋炭素株式会社 薄型のＳｉＣウエハの製造方法及び薄型のＳｉＣウエハ
CN112585724A (zh) * 2018-07-25 2021-03-30 东洋炭素株式会社 SiC芯片的制造方法
CN109179422B (zh) * 2018-08-29 2021-08-24 四川大学 一种大规模无定形硅颗粒的制备方法
CN109659221B (zh) * 2019-02-01 2021-03-09 中国科学技术大学 一种碳化硅单晶薄膜的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234313A (ja) * 2002-02-07 2003-08-22 Kansai Tlo Kk ＳｉＣ基板表面の平坦化方法
JP2008016691A (ja) * 2006-07-07 2008-01-24 Kwansei Gakuin 単結晶炭化ケイ素基板の表面改質方法、単結晶炭化ケイ素薄膜の形成方法、イオン注入アニール方法及び単結晶炭化ケイ素基板、単結晶炭化ケイ素半導体基板
JP2011009661A (ja) * 2009-06-29 2011-01-13 Hitachi Metals Ltd 炭化珪素単結晶基板およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3938978A (en) * 1973-03-22 1976-02-17 Ppg Industries, Inc. Method of making crystallized glass
JPH06305862A (ja) * 1993-04-19 1994-11-01 Toyo Tanso Kk 炭化ケイ素被覆黒鉛部材
JP3737585B2 (ja) * 1996-11-29 2006-01-18 芝浦メカトロニクス株式会社 半導体ウエハの表面検査方法および半導体装置の製造装置
JP2002118083A (ja) * 2000-10-05 2002-04-19 Hitachi Ltd 半導体集積回路装置の製造方法
JP5213095B2 (ja) * 2007-03-23 2013-06-19 学校法人関西学院 単結晶炭化ケイ素基板の表面平坦化方法、単結晶炭化ケイ素基板の製造方法、及び単結晶炭化ケイ素基板
CN102597337A (zh) 2009-08-27 2012-07-18 住友金属工业株式会社 SiC 单晶晶片及其制造方法
JP5518637B2 (ja) * 2010-08-27 2014-06-11 株式会社豊田中央研究所 転位の出現深さを特定する方法
JP6057292B2 (ja) * 2013-06-13 2017-01-11 学校法人関西学院 ＳｉＣ半導体素子の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234313A (ja) * 2002-02-07 2003-08-22 Kansai Tlo Kk ＳｉＣ基板表面の平坦化方法
JP2008016691A (ja) * 2006-07-07 2008-01-24 Kwansei Gakuin 単結晶炭化ケイ素基板の表面改質方法、単結晶炭化ケイ素薄膜の形成方法、イオン注入アニール方法及び単結晶炭化ケイ素基板、単結晶炭化ケイ素半導体基板
JP2011009661A (ja) * 2009-06-29 2011-01-13 Hitachi Metals Ltd 炭化珪素単結晶基板およびその製造方法

Also Published As

Publication number Publication date
JP2015198143A (ja) 2015-11-09
US9991175B2 (en) 2018-06-05
TW201543593A (zh) 2015-11-16
CN106030774B (zh) 2019-12-24
TWI658525B (zh) 2019-05-01
CN106030774A (zh) 2016-10-12
JP6282512B2 (ja) 2018-02-21
US20170110378A1 (en) 2017-04-20
EP3128542A4 (en) 2017-03-22
EP3128542A1 (en) 2017-02-08
KR20160108541A (ko) 2016-09-19
WO2015151411A1 (ja) 2015-10-08

Similar Documents

Publication Publication Date Title
KR101793397B1 (ko) SiC 기판의 표면 처리 방법, SiC 기판의 제조방법, 및 반도체의 제조 방법
TWI746468B (zh) 薄型ＳｉＣ晶圓之製造方法及薄型ＳｉＣ晶圓
KR102021644B1 (ko) 단결정 SiC 기판의 표면 처리 방법 및 단결정 SiC 기판
KR101893277B1 (ko) SiC 기판의 잠상 깊이 추정 방법
CN107002288B (zh) 碳化硅基板的表面处理方法
KR20170085085A (ko) SiC 기판의 에칭 방법 및 수용 용기
KR102067313B1 (ko) 수용 용기, 수용 용기의 제조 방법, 반도체의 제조 방법, 및 반도체 제조 장치
JP6151581B2 (ja) 単結晶ＳｉＣ基板の表面処理方法及び単結晶ＳｉＣ基板の製造方法
JP5934633B2 (ja) 単結晶ＳｉＣ基板の表面処理方法及び単結晶ＳｉＣ基板の製造方法
JP2011134935A (ja) シリコンウェーハ及びエピタキシャルウェーハ、並びにそれらの製造方法
KR20200107119A (ko) 웨이퍼의 평가 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant