KR102021644B1 - 단결정 SiC 기판의 표면 처리 방법 및 단결정 SiC 기판 - Google Patents
단결정 SiC 기판의 표면 처리 방법 및 단결정 SiC 기판 Download PDFInfo
- Publication number
- KR102021644B1 KR102021644B1 KR1020157015948A KR20157015948A KR102021644B1 KR 102021644 B1 KR102021644 B1 KR 102021644B1 KR 1020157015948 A KR1020157015948 A KR 1020157015948A KR 20157015948 A KR20157015948 A KR 20157015948A KR 102021644 B1 KR102021644 B1 KR 102021644B1
- Authority
- KR
- South Korea
- Prior art keywords
- sic substrate
- single crystal
- crystal sic
- surface treatment
- etching
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 147
- 239000013078 crystal Substances 0.000 title claims abstract description 115
- 238000000034 method Methods 0.000 title claims abstract description 109
- 238000004381 surface treatment Methods 0.000 title claims abstract description 39
- 238000005530 etching Methods 0.000 claims abstract description 142
- 239000011261 inert gas Substances 0.000 claims abstract description 58
- 238000012545 processing Methods 0.000 claims abstract description 10
- 238000010438 heat treatment Methods 0.000 claims description 49
- 238000005468 ion implantation Methods 0.000 claims description 37
- 150000002500 ions Chemical class 0.000 claims description 28
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 16
- 229910052799 carbon Inorganic materials 0.000 claims description 14
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 claims description 3
- 229910003468 tantalcarbide Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 description 10
- 238000001000 micrograph Methods 0.000 description 9
- 230000003746 surface roughness Effects 0.000 description 6
- 230000004913 activation Effects 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 5
- 238000000137 annealing Methods 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910021389 graphene Inorganic materials 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000005001 rutherford backscattering spectroscopy Methods 0.000 description 2
- 238000007666 vacuum forming Methods 0.000 description 2
- 230000005465 channeling Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/36—Carbides
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
- C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
- C30B31/22—Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/02—Heat treatment
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/08—Etching
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/08—Etching
- C30B33/12—Etching in gas atmosphere or plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Metallurgy (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Inorganic Chemistry (AREA)
- Electromagnetism (AREA)
- Thermal Sciences (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Drying Of Semiconductors (AREA)
- Ceramic Engineering (AREA)
Abstract
본 출원은, 단결정 SiC 기판의 에칭 속도를 정교하게 제어하고, 에칭량을 정확하게 파악 가능한 표면 처리 방법을 제공하는 것을 과제로 한다. 이 표면 처리 방법에서는, Si의 증기압 하에서 가열 처리함으로써 단결정 SiC 기판을 에칭하는 처리를 실시한다. 그리고, 이 에칭을 실시할 때에, 단결정 SiC 기판 주위의 분위기의 불활성 가스압을 조정함으로써 에칭 속도를 제어한다. 이것에 의해, 에칭량을 정확하게 파악할 수 있다.
Description
본 발명은, 주요하게는, 단결정 SiC 기판의 표면의 에칭 속도를 정교하게 제어하는 방법에 관한 것이다.
SiC는, Si 등과 비교해 내열성 및 기계적 강도 등이 뛰어나기 때문에, 새로운 반도체 재료로서 주목받고 있다. 또한, 단결정 SiC 기판의 표면에는, 처음에는 결정 결함 등이 존재하고 있는 경우가 있다.
특허문헌 1은, 이 단결정 SiC 기판의 표면을 평탄화하는(수복하는) 표면 평탄화 방법을 개시한다. 이 표면 평탄화 방법에서는, 단결정 SiC 기판에 탄화층 및 희생 성장층을 형성하고, 이 희생 성장층을 에칭함으로써, 표면을 평탄화한다. 이로 인해, 에피택셜 성장을 위한 고품질인 종(種) 기판을 생산할 수 있다. 또한, 특허문헌 1에서는, 고진공 하에서 에칭을 실시하는 취지가 개시되어 있다.
일반적으로는, 상기와 같이 하여 생산된 종 결정에 대해서, 에피택셜 성장, 이온 주입 및 이온 활성화 등의 처리가 실시된다.
또한, 특허문헌 2는, 단결정 SiC 기판의 표면에 카본층(그래핀 캡)을 형성한 다음, 상기의 이온 활성화를 실시함으로써, 이온 활성화시의 Si 및 SiC의 승화를 억제하는 방법을 개시한다. 그 후, 이 방법에서는, 카본층을 제거하면서, 이온 주입 부족 부분을 제거하기 위해서, 단결정 SiC 기판의 표면을 에칭한다.
이 에칭은, 단결정 SiC 기판의 표면의 이온 농도가 부족한 부분(이온 주입 부족 부분)을 제거하기 위해서 행해진다. 특허문헌 2에서는, 온도 및 Si의 증기압을 조정함으로써, 에칭 속도를 제어하는 기술을 개시한다.
특허문헌 1에서는, 고진공 하에서 에칭을 실시하는 것을 개시하는데 그치고, 에칭 속도를 제어하는 것까지는 기재되어 있지 않다.
특허문헌 2에서는, Si의 증기압을 조정하기 위해서, 예를 들면, 에칭 전에 수용 용기를 매회 조정 또는 교환해야 하기 때문에, 번잡한 처리가 필요하다. 또한, 수용 용기의 극간을 변화시키는 경우, 약간의 오차로도 Si의 증기압이 변화해 버리므로, 소정의 증기압을 확실히 실현하는 것이 곤란하였다.
또한, 특허문헌 2에서는, 카본층을 형성하는 공정, 및 카본층을 제거하는 공정이 필요하기 때문에, 공정이 번잡하게 되어 버린다.
또한, 오프 각도를 가지는 기판에 대해서 이온 활성화 등의 가열 처리를 실시함으로써, 매크로스텝 번칭(macro-step bunching)이 발생한다. 매크로스텝 번칭이란, 복수의 SiC층에 의해서 높이가 1nm 이상의 스텝 다발이 형성되는 현상(또는 복수의 SiC층에 의해서 형성된 스텝 그 자체)이다.
매크로스텝 번칭이 발생하면, 반도체소자의 디바이스 구조가 불안정하게 되거나, 전계의 국소 집중에 의해서 반도체소자로서의 성능이 저하하거나 한다. 따라서, 종래에서는, 고진공의 Si 분위기 중에서 가열 처리를 실시하여, 매크로스텝 번칭을 제거하고 있었다.
그러나, 고진공 중의 Si 분위기 중에서 가열 처리를 실시하면, 에칭 속도가 빠르기 때문에 기판을 과잉으로 제거해 버릴 가능성이 있다. 특히, 이온 주입 후의 기판을 제거하는 경우는, 이온 주입 부분을 큰 폭으로 제거해 버릴 가능성이 있기 때문에, 이 관점에 있어서도 에칭 속도를 정교하게 제어할 수 있는 구성이 요구되고 있었다.
본 발명은 이상의 사정을 감안하여 이루어진 것으로, 그 주요한 목적은, 단결정 SiC 기판의 에칭 속도를 정교하게 제어하고, 에칭량을 정확하게 파악 가능한 표면 처리 방법을 제공하는 것에 있다.
본 발명의 해결하고자 하는 과제는 이상과 같으며, 다음에 이 과제를 해결하기 위한 수단과 그 효과를 설명한다.
본 발명의 관점에 의하면, 단결정 SiC 기판을 Si의 증기압 하에서 가열 처리함으로써 에칭하는 표면 처리 방법으로서, 상기 단결정 SiC 기판 주위의 분위기의 불활성 가스압을 조정함으로써 에칭 속도를 제어하는 에칭 공정을 포함하며, 상기 에칭 속도가 1000nm/min 이하인 방법이 제공된다.
이로 인해, 에칭 속도를 정교하게 제어할 수 있으므로, 필요한 양만 단결정 SiC 기판을 에칭할 수 있다. 특히, 불활성 가스압을 조정하는 것만으로 되기 때문에, Si의 압력을 조정하는 구성과 비교하여, 간단하게 에칭 속도를 제어할 수 있다. 아울러, 단결정 SiC 기판은 도가니에 수용되어 처리되며, 상기 도가니는, 탄탈 금속으로 이루어지면서, 탄화탄탈층을 내부 공간에 노출시키도록 하여 구성되어 있는 것이 보다 바람직하다.
상기의 단결정 SiC 기판의 표면 처리 방법에 있어서는, 이하와 같이 하는 것이 바람직하다. 즉, 이 방법은, 상기 단결정 SiC 기판에 이온이 주입되는 이온 주입 공정을 포함한다. 상기 에칭 공정에서는, 상기 단결정 SiC 기판의 표면의 이온 주입 부족 부분이 제거된다.
이로 인해, 본 발명에서는 에칭 속도를 정교하게 제어할 수 있으므로, 이온 주입 부족 부분만을 정확하게 에칭할 수 있다.
상기의 단결정 SiC 기판의 표면 처리 방법에 있어서, 상기 에칭 공정에서는, 상기 단결정 SiC 기판에 주입된 이온이 활성화되면서, 상기 이온 주입 부족 부분이 제거되는 것이 바람직하다.
이로써, 한 번의 처리로 2개의 공정을 실시할 수 있으므로, 공정을 간소화할 수 있다.
상기의 단결정 SiC 기판의 표면 처리 방법에 있어서는, 카본층에 덮이지 않고, 표면이 노출하고 있는 상기 단결정 SiC 기판에 대해서 상기 에칭 공정이 실시되는 것이 바람직하다.
이로써, 카본층을 형성하는 공정 및 카본층을 제거하는 공정이 불필요해지므로, 공정을 한층 간소화할 수 있다.
상기의 단결정 SiC 기판의 표면 처리 방법에 있어서는, 상기 에칭 속도가 100nm/min 이하인 것이 바람직하다.
본 발명에서는 불활성 가스압을 조정함으로써, 종래보다도 저속인 100nm/min이라고 하는 에칭 속도를 실현할 수 있다. 이것에 의해, 에칭량을 정확하게 파악할 수 있다. 또한, 단결정 SiC 기판의 표면의 형상을 유지 한 채로 에칭을 실시할 수 있다.
상기의 단결정 SiC 기판의 표면 처리 방법에 있어서는, 상기 에칭 공정은, 에피택셜층을 형성하기 전의 상기 단결정 SiC 기판에 행해지는 것이 바람직하다.
이로써, 에피택셜층을 형성하기 전의 단결정 SiC 기판에 대해서, 에칭 속도를 정교하게 제어하면서, 표면을 평탄화할 수 있다.
상기의 단결정 SiC 기판의 표면 처리 방법에 있어서는, 상기 불활성 가스압이 10Pa 이상인 것이 바람직하다.
불활성 가스압을 상기의 범위로 함으로써, 에칭 속도를 정교하게 제어할 수 있다.
본 발명의 다른 관점에 의하면, 단결정 SiC 기판을 Si의 증기압 하에서 가열처리함으로써 에칭하는 단결정 SiC 기판의 표면 처리 방법으로서, 상기 단결정 SiC 기판 주위의 분위기의 불활성 가스압을 조정함으로써 에칭 속도를 제어하는 에칭 공정을 포함하며, 상기 단결정 SiC 기판은, (0001)면에 대하여 오프 각도를 가진다. 상기 에칭 공정에서는, 불활성 가스 및 Si의 분위기 중에서 상기 단결정 SiC 기판을 가열처리함으로써, 상기 단결정 SiC 기판의 표면 처리 중에 형성되어 있던 매크로스텝 번칭이 제거된다.
이것에 의해, 매크로스텝 번칭을 제거할 수 있으므로, 단결정 SiC 기판 및 그것을 이용한 반도체소자의 품질을 향상시킬 수 있다. 또한, 불활성 가스압을 이용해 에칭 속도를 제어함으로써 에칭 속도를 억제할 수 있으므로, 단결정 SiC 기판의 표면이 과잉으로 제거되는 것을 방지할 수 있다.
상기의 단결정 SiC 기판의 표면 처리 방법에 있어서는, 에칭 속도가 100nm/min 이상(바람직하게는 1000nm/min 이하)이 되도록 상기 불활성 가스압을 조정하는 것이 바람직하다.
이것에 의해, 에칭 속도가 약 100nm/min 이하라면 매크로스텝 번칭을 제거할 수 없기 때문에, 상기의 제어를 실시함으로써 매크로스텝 번칭을 확실히 제거할 수 있다.
상기의 단결정 SiC 기판의 표면 처리 방법에 있어서는, 상기 매크로스텝 번칭의 제거시의 가열 온도를 고려하여, 불활성 가스압을 조정하는 것이 바람직하다.
이것에 의해, 에칭 속도는 가열 온도에도 의존하기 때문에, 상기의 제어를 실시함으로써, 매크로스텝 번칭을 확실히 제거하면서, 단결정 SiC 기판의 표면이 과잉으로 제거되는 것을 방지할 수 있다.
상기의 단결정 SiC 기판의 표면 처리 방법에 있어서는, 상기 매크로스텝 번칭의 제거시의 불활성 가스압을, 적어도 일시적으로 0.5Pa 이상 10Pa 이하로 하는 것이 바람직하다.
이로써, 에칭 속도를 100nm/min 이상으로 할 수 있으므로, 매크로스텝 번칭을 확실히 제거할 수 있다.
상기의 단결정 SiC 기판의 표면 처리 방법에 있어서는, 이하와 같이 하는 것이 바람직하다. 즉, 상기 단결정 SiC 기판에 이온이 주입되는 이온 주입 공정을 포함한다. 상기 단결정 SiC 기판의 표면의 이온 주입 부족 부분과, 상기 매크로스텝 번칭을 동시에 제거한다.
이것에 의해, 이온 주입 부족 부분과 매크로스텝 번칭을 동시에 제거할 수 있으므로 효율적으로 표면 처리를 실시할 수 있다. 또한, 본원에서는 에칭 속도를 억제할 수 있으므로 이온이 주입된 부분이 과잉으로 제거되는 것을 방지할 수 있다.
삭제
삭제
도 1은 본 발명의 표면 처리 방법에 이용하는 고온 진공 로(furnace)의 개요를 설명하는 도면이다.
도 2는 각 공정에 있어서의 기판의 모습을 개략적으로 나타낸 도면이다.
도 3은 에칭에 의해 이온 주입 부족 부분이 제거되는 것을 나타낸 그래프이다.
도 4는 가열 온도와 에칭 속도의 관계성을 나타내는 그래프이다.
도 5는 불활성 가스의 압력과 에칭 속도의 관계성을 가열 온도마다 나타내는 그래프이다.
도 6은 각 조건에 있어서의, 4H-SiC의 Si면 및 C면의 모습을 나타내는 현미경 사진이다.
도 7은 ON 기판과 4°OFF 기판에 있어서의, 불활성 가스의 압력과 에칭 속도의 관계성을 나타내는 그래프이다.
도 8은 불활성 가스의 압력을 바꾸고 에칭을 실시했을 때의 기판의 표면의 현미경 사진 및 표면 거칠기를 나타내는 도면이다.
도 9는 (a) 처리 시간에 대한 에칭량 및 에칭 속도의 관계를 나타내는 그래프이고, (b) 처리 시간을 바꾸고 에칭을 실시했을 때의 기판의 표면을 나타내는 현미경 사진이다.
도 2는 각 공정에 있어서의 기판의 모습을 개략적으로 나타낸 도면이다.
도 3은 에칭에 의해 이온 주입 부족 부분이 제거되는 것을 나타낸 그래프이다.
도 4는 가열 온도와 에칭 속도의 관계성을 나타내는 그래프이다.
도 5는 불활성 가스의 압력과 에칭 속도의 관계성을 가열 온도마다 나타내는 그래프이다.
도 6은 각 조건에 있어서의, 4H-SiC의 Si면 및 C면의 모습을 나타내는 현미경 사진이다.
도 7은 ON 기판과 4°OFF 기판에 있어서의, 불활성 가스의 압력과 에칭 속도의 관계성을 나타내는 그래프이다.
도 8은 불활성 가스의 압력을 바꾸고 에칭을 실시했을 때의 기판의 표면의 현미경 사진 및 표면 거칠기를 나타내는 도면이다.
도 9는 (a) 처리 시간에 대한 에칭량 및 에칭 속도의 관계를 나타내는 그래프이고, (b) 처리 시간을 바꾸고 에칭을 실시했을 때의 기판의 표면을 나타내는 현미경 사진이다.
다음에, 도면을 참조해 본 발명의 실시 형태를 설명한다.
처음에, 도 1을 참조하여, 본 실시 형태의 가열 처리에서 이용하는 고온 진공 로(10)에 대해 설명한다. 도 1은, 본 발명의 표면 처리 방법에서 이용하는 고온 진공 로의 개요를 설명하는 도면이다.
도 1에 나타내는 바와 같이, 고온 진공 로(10)는, 본 가열실(21)과 예비 가열실(22)을 구비하고 있다. 본 가열실(21)은, 단결정 SiC 기판을 1000℃ 이상 2300℃ 이하의 온도로 가열할 수 있다. 예비 가열실(22)은, 단결정 SiC 기판을 본 가열실(21)에서 가열하기 전에 예비 가열을 행하기 위한 공간이다.
본 가열실(21)에는, 진공 형성용 밸브(23)와, 불활성 가스 주입용 밸브(24)와, 진공계(25)가 접속되고 있다. 진공 형성용 밸브(23)에 의해, 본 가열실(21)의 진공도를 조정할 수 있다. 불활성 가스 주입용 밸브(24)에 의해, 본 가열실(21) 내의 불활성 가스(예를 들면 Ar 가스)의 압력을 조정할 수 있다. 진공계(25)에 의해, 본 가열실(21) 내의 진공도를 측정할 수 있다.
본 가열실(21)의 내부에는, 히터(26)가 구비되어 있다. 또한, 본 가열실(21)의 측벽이나 천정에는 도면에 생략된 열반사 금속판이 고정되어 있으며, 이 열반사 금속판에 의해서, 히터(26)의 열을 본 가열실(21)의 중앙부로 향해서 반사시키도록 구성되어 있다. 이것에 의해, 단결정 SiC 기판을 강력하면서 균등하게 가열하여, 1000℃ 이상 2300℃ 이하의 온도까지 승온시킬 수 있다. 또한, 히터(26)로서는, 예를 들면, 저항 가열식의 히터나 고주파 유도 가열식의 히터를 이용할 수 있다.
또한, 단결정 SiC 기판은, 도가니(수용 용기)(30)에 수용된 상태로 가열된다. 도가니(30)는, 적절한 지지대 등에 실려 있으며, 이 지지대가 움직임으로써, 적어도 예비 가열실로부터 본 가열실까지 이동 가능하게 구성되어 있다.
도가니(30)는, 서로 감합(嵌合) 가능한 상 용기(31)와, 하 용기(32)를 구비하고 있다. 또한, 도가니(30)는, 탄탈 금속으로 이루어짐과 함께, 탄화탄탈층을 내부 공간에 노출시키도록 하여 구성되어 있다.
단결정 SiC 기판을 가열 처리할 때에는, 처음에, 도 1의 쇄선으로 나타내는 바와 같이 도가니(30)를 고온 진공 로(10)의 예비 가열실(22)에 배치하고, 적절한 온도(예를 들면 약 800℃)로 예비 가열한다. 다음에, 미리 설정 온도(예를 들면, 약 1800℃)까지 승온시켜 둔 본 가열실(21)로 도가니(30)를 이동시켜, 단결정 SiC 기판을 가열한다.
다음에, 상기의 고온 진공 로(10)를 이용하여 단결정 SiC 기판(40)으로부터 반도체소자를 제조하는 처리에 대해 도 2 및 도 3을 참조해 설명한다. 도 2는, 각 공정에 있어서의 기판의 모습을 개략적으로 나타내는 도면이다. 도 3은, 에칭에 의해 이온 주입 부족 부분이 제거되는 것을 나타내는 그래프이다. 또한, 본 실시 형태에서는, 단결정 SiC 기판(40)은 OFF 기판으로 하지만, ON 기판(잉곳을 수평으로 절단해서 만들어지는 기판)에 대해서도 마찬가지의 처리를 실시할 수 있다.
처음에, 도 2(a)에 나타내는 바와 같이, 단결정 SiC 기판(40)에 에피택셜층(41)을 형성한다. 에피택셜층을 형성하는 방법은 임의이며, 공지의 기상 에피택셜법이나 준 안정 용매 에피택셜법 등을 이용할 수 있다. 또한, 단결정 SiC 기판(40)이 OFF 기판이므로, 스텝 플로우 제어에 의해서 에피택셜층을 형성하는 CVD법을 이용할 수도 있다.
다음에, 도 2(b)에 나타내는 바와 같이, 에피택셜층(41)이 형성된 단결정 SiC 기판(40)에 이온 주입을 실시한다. 이 이온 주입은, 대상물에 이온을 조사하는 기능을 가지는 이온 도핑 장치를 이용해 실시한다. 이온 도핑 장치에 의해서, 에피택셜층(41)의 표면의 전면 또는 일부에 선택적으로 이온이 주입된다. 그리고, 이온이 주입된 이온 주입 부분(42)에 기초하여 반도체소자의 원하는 영역이 형성되게 된다.
또한, 이온이 주입됨에 따라, 도 2(c)에 나타내는 바와 같이, 이온 주입 부분(42)을 포함하는 에피택셜층(41)의 표면이 거칠어진 상태가 된다(단결정 SiC 기판(40)의 표면이 손상되어, 평탄도가 악화된다).
다음에, 주입한 이온을 활성화하는 처리를 실시한다. 이 처리는, Si의 증기압 하에서 단결정 SiC 기판(40)을 1500℃ 이상 2200℃ 이하, 바람직하게는 1600℃ 이상 2000℃ 이하의 환경에서 가열한다. 이것에 의해, 주입된 이온을 활성화할 수 있다.
또한, 본 실시 형태에서 이용한 단결정 SiC 기판(40)은, 오프각을 가지고 있기 때문에, 이 가열 처리에 의해서, 매크로스텝 번칭이 발생한다(도 2(d)를 참조). 이 매크로스텝 번칭이 발생하면, 상술한 것처럼, 반도체소자의 디바이스 구조가 불안정하게 되거나 전계의 국소 집중에 의해서 반도체소자로서의 성능이 저하하거나 한다. 이러한 점을, 본 실시 형태에서는, 이하에서 설명하는 에칭 처리에 의해서, 이 매크로스텝 번칭을 제거할 수 있다.
매크로스텝 번칭은, 조건에도 따르지만, 단결정 SiC 기판(40)의 표면으로부터 100nm 정도까지 형성되어 있다. 또한, 도 3에 나타내는 바와 같이, 단결정 SiC 기판(40)의 표면으로부터 수십 nm 정도에는, 주입된 이온의 이온 농도가 부족한 부분(이온 주입 부족 부분)이 나타난다. 또한, 단결정 SiC 기판(40)을 과잉으로 에칭하는 것은, 이온 농도가 충분한 부분도 제거하게 되기 때문에 바람직하지 않다. 이상의 점을 고려하여, 본 실시 형태에서는 단결정 SiC 기판(40)의 표면을 100nm 정도 제거할 필요가 있다. 이하 구체적으로 설명한다.
이 에칭 공정에서는, Si의 증기압 하에서 단결정 SiC 기판(40)을 가열함으로써 실시한다. 또한, 종래에서는, 에칭 속도가 고속이기 때문에, 이온 주입 부족 부분 및 매크로스텝 번칭만을 정교하게 제거하는 것이 곤란하였다.
또한, 특허문헌 2에서는 Si의 증기압 등을 조정하여 에칭 속도를 제어하는 구성이지만, Si의 증기압은, 도가니의 구성을 변경 등 할 필요가 있기 때문에, 번잡한 처리가 필요하다.
이 점, 본 실시 형태에서는, 불활성 가스의 압력을 조정함으로써, 에칭 속도를 정확하고 간단하게 제어할 수 있다. 에칭 속도를 제어함으로써, 에칭량을 정확하게 파악할 수 있으므로, 이온 주입 부족 부분 및 매크로스텝 번칭만을 에칭에 의해 제거하는 것이 가능해진다. 또한, ON 기판을 이용했을 경우는 매크로스텝 번칭이 발생하지 않기 때문에, 이온 주입 부족 부분만을 에칭에 의해 제거하는 것이 가능해진다.
이하, 불활성 가스의 압력과 에칭 속도의 관계성 등에 대해 도 4로부터 도 6을 참조해 설명한다.
종래부터 알려져 있는 바와 같이, 단결정 SiC 기판의 에칭 속도는, 가열 온도에 의존한다. 도 4는, 소정의 환경 하에 있어서, 가열 온도를 1600℃, 1700℃, 1750℃ 및 1800℃로 했을 때의 에칭 속도를 나타내는 그래프이다. 이 그래프의 가로축은 온도의 역수이며, 이 그래프의 세로축은 에칭 속도를 로그 표시하고 있다. 도 4에 나타내는 바와 같이, 이 그래프는 직선이 되어 있다. 그 때문에, 예를 들면 온도를 변경했을 때의 에칭 속도를 추측할 수 있다.
도 5는, ON 기판에 대한 불활성 가스압과 에칭 속도의 관계를 나타내는 그래프이다. 구체적으로는, 불활성 가스압을 0.00001Pa에서 1000Pa 정도까지 바꾸었을 때의 에칭 속도의 변화가 가열 온도마다 표시되어 있다. 또한, 도 5는, ON 기판의 Si면에 대한 그래프이지만, ON 기판의 C면에 대해서도 마찬가지의 관계를 얻을 수 있는 것이 출원인들의 실험에 의해서 확인되고 있다.
종래는 고 진공하에서 에칭이 이루어지고 있었기 때문에, 에칭 속도는 비교적 높아, 에칭량을 정확하게 파악하는 것이 곤란하였다. 이 점, 본 실시 형태에서는, 불활성 가스압을 높게 함으로써 에칭 속도를 저하시킬 수 있다. 특히, 가열 온도가 1800℃이며 수백 Pa에서 1000Pa 정도의 범위에서는, 100nm/min 이하라고 하는 저속의 에칭 속도가 실현 가능하다. 에칭 속도가 저속인 경우, 에칭량을 정확하게 파악할 수 있으므로, 미량의 에칭이 요구되는 경우에 매우 효과적이다. 또한, 불활성 가스압이 10Pa 이상인 경우, 에칭 속도를 1000nm/min 이하로 하는 것이 가능해지므로, 이 경우도 에칭량을 파악할 수 있다. 단, OFF 기판의 경우는, 후술과 같이 매크로스텝 번칭을 제거하기 위해서 에칭 속도를 100nm/min 이상으로 하는 것이 바람직하다.
도 6에는, ON 기판의 Si면과 C면에 대한, 가열 온도 및 불활성 가스압을 변화시켰을 때의 현미경 사진이 표시되어 있다. 각 현미경 사진의 우측 상단의 수치는 표면 거칠기(nm)를 나타내고 있으며, 우측 하단의 수치는 스텝의 높이(nm)를 나타내고 있다. 전체적인 경향으로서는, 가열 온도를 높게 하면 스텝의 형상이 안정되며, 불활성 가스의 압력을 높게 하면 테라스 폭이 길어짐을 알 수 있다. 또한, C면에서는, 가열 온도 및 불활성 가스압에 의하지 않고, 이상적인 스텝이 형성되어 있음을 알 수 있다.
상기에서는, ON 기판에 대하여, 불활성 가스압과 에칭 속도에 관련성이 있음을 설명하였다. 이 관련성은, ON 기판뿐만이 아니라, OFF 기판도 가지고 있다. 도 7은, ON 기판 및 OFF 기판에 있어서, 가열 온도가 1800℃인 경우에 있어서, 에칭 속도와 불활성 가스압의 관계를 나타내는 그래프이다. 도 7에 나타내는 바와 같이, ON 기판과 OFF 기판에서 그래프의 거동은 다르지만, 불활성 가스압을 높게 함으로써, 에칭 속도를 저속으로 할 수 있는 점은 동일하다. 따라서, OFF 기판에 있어서도, 에칭 속도를 저속으로 하여 에칭량을 정확하게 파악하는 것이 가능하다.
또한, 불활성 가스압이 낮은 경우, OFF 기판의 에칭 속도가 비교적 고속이 되지만, 1000nm/min는 넘지 않는다. 따라서, 가열 온도가 1800℃의 경우, 에칭 속도가 너무 고속으로 되지는 않으므로, 에칭 속도의 제어를 적확하게 실시할 수 있다.
다음에, 에칭 속도와 매크로스텝 번칭 제거의 관계성에 대해 설명한다. 도 8은, 불활성 가스의 압력을 바꾸고 에칭을 실시했을 때의 기판의 표면을 나타내는 현미경 사진이다. 도 9는, (a) 처리 시간에 대한 (누계의) 에칭량 및 에칭 속도의 관계를 나타내는 그래프와, (b) 처리 시간을 바꾸고 에칭을 실시했을 때의 단결정 SiC 기판(40)의 표면을 나타내는 현미경 사진이다.
도 8의 좌단에는, 에칭 처리를 실시하기 전에 있어서의 단결정 SiC 기판(40)의 표면의 현미경 사진이 표시되어 있다. 이 현미경 사진에는 무수한 직선이 비치고 있지만, 이 직선은 매크로스텝 번칭의 단차를 나타내고 있다. 미처리의 현미경 사진의 우측에는, 불활성 가스압을 다르게 하여 1800℃에서 15분 가열한 후에 있어서의 단결정 SiC 기판(40)의 표면의 현미경 사진 및 표면 거칠기가 표시되어 있다. 또한, 그 아래쪽에는, 대응하는 현미경 사진의 확대도가 표시되어 있다.
이들 도에 나타내는 바와 같이, 불활성 가스의 압력이 1.3kPa의 경우는 매크로스텝 번칭이 잔존하고 있으며, 불활성 가스의 압력이 133Pa이 되면, 표면 거칠기가 현저하게 저하하여 매크로스텝 번칭의 일부가 제거되어 있음을 알 수 있다. 또한, 불활성 가스의 압력이 13Pa과 1.3Pa의 경우 및 고진공의 경우는 더욱 표면 거칠기가 저하하여 매크로스텝 번칭이 거의 모두 제거되어 있음을 알 수 있다.
또한, 도 9에서는, 불활성 가스의 압력을 1.3kPa로서 1800℃에서 15분, 60분, 및 180분 가열했을 때의 데이터가 표시되어 있다. 도 9(a)에 나타내는 바와 같이, 에칭 속도는 대략 일정하기 때문에, 시간의 경과에 비례하도록 에칭량이 증가하고 있다. 그러나, 도 9(b)에 나타내는 바와 같이, 에칭량이 충분한 60분 경과 후 및 180분 경과 후에서도 매크로스텝 번칭은 제거되어 있지 않다. 따라서, 매크로스텝 번칭을 제거할 수 있는지 아닌지는, 에칭량이 아니라 에칭 속도에 의존하고 있음을 알 수 있다.
여기서, 이들 실험 결과와 도 7의 그래프, 및 도 8의 표면 거칠기의 수치에 근거하여, 에칭 속도가 100nm/min 이상인 경우에 매크로스텝 번칭의 분해가 개시되어 일부가 제거되며, 더욱 에칭 속도를 높이면 매크로스텝 번칭을 거의 모두 제거할 수 있음을 알 수 있다.
또한, 에칭 속도가 너무 빠른 경우, 이온 주입 부분을 과잉으로 제거해 버릴 우려가 있으므로, 에칭 속도가 너무 빠른 것은 바람직하지 않다. 이상으로부터, OFF 기판을 이용하는 경우는, 불활성 가스압을 예를 들면 0.5Pa에서 10Pa 정도로 하는 것이 바람직하다. 또한, 에칭 속도는, 불활성 가스압뿐만이 아니라, 가열 온도 및 Si의 압력에도 의존하기 때문에, 그것들을 고려하여 에칭 속도를 조정하는 것이 바람직하다.
또한, 도 8에 나타내는 바와 같이, 매크로스텝 번칭을 제거한 다음에도 미소한 요철이 잔존하는 경우가 있다. 이 미소한 요철이 반도체소자의 성능의 관점 등으로부터 문제가 되는 경우는, 이하의 처리를 실시해도 된다. 즉, 처음에 불활성 가스의 압력을 조정하여 에칭 속도를 100nm/min 이상으로 하고 가열 처리를 실시하여 매크로스텝 번칭을 분해 또는 제거한다. 그 후, 불활성 가스를 더욱 가하여 에칭 속도를 저하시키고, 표면의 평탄성을 향상시킨다.
다음에, 본 실시 형태의 에칭과 종래의 방법에 의한 에칭을 비교한 실험 및 그 결과에 대해 설명한다.
(실시예 1)
4H-SiC, 4°-오프(0001), (□10mm/4"), 에피택셜층 n-타입 1×1016/cm3 ~ 10㎛의 단결정 SiC 기판에, Al＋ 이온의 다단 주입을, 고온(500℃), 1×1019atoms/cm3, 기판 표면으로부터 500nm의 조건하에서 실시하였다. 이 이온 주입 후의 단결정 SiC 기판을, 직경 20mm의 덮개 부착된 상기의 도가니 내에 재치하고, 1600℃에서 Ar 1.3kPa 분위기 하에서 5분간의 에칭을 실시하였다.
(비교예 1)
이온 주입후의 단결정 SiC 기판에, 종래의 카본층을 형성하고 어닐 처리(가열 처리)를 실시하여, 상기의 실시예 1과 전기 특성을 비교하였다.
실시예 1 및 비교예 1의 전기 특성을 측정한 결과, 비교예 1에 의한 어닐 처리 후에는, 시트 저항 1.35×104ohm/square, 캐리어 밀도 3.47×1017/cm3인 것에 비해, 실시예 1에 의한 어닐 처리 후에는, 시트 저항 3.26×104ohm/square, 캐리어 밀도 3.89×1017/cm3였다. 따라서, 활성화는, 거의 손색이 없는 수준임이 확인되었다.
또한, 비교예 1, 실시예 1에 이용한 단결정 SiC 기판의 에피택셜 성장 직후, 이온 주입 직후의 표면에 대하여, RBS(러더포드 후방 산란) 측정에 의해 채널링 측정을 실시하고 χmin 값을 측정하였다. 그 결과, 에피택셜 성장 직후는 2.0%, 이온 주입 직후는 7.8%가 되었지만, 실시예 1은 2.5%, 비교예 1은 2.4%로 결정성 회복의 효과에 대해서도 종래의 카본층을 이용했을 경우와 동등하다는 것이 확인되었다.
이상으로 설명한 바와 같이, 본 실시 형태에서는, Si의 증기압 하에서 가열 처리함으로써 에칭하는 표면 처리 방법으로, 상기 단결정 SiC 기판(40) 주위의 분위기의 불활성 가스압을 조정함으로써 에칭 속도를 제어한다.
이것에 의해, 에칭 속도를 정교하게 제어할 수 있으므로, 필요한 양만 단결정 SiC 기판(40)을 에칭할 수 있다. 특히, 불활성 가스압을 조정하는 것만으로 되기 때문에, Si의 압력을 조정하는 구성과 비교하여, 간단하게 에칭 속도를 제어할 수 있다.
또한, 본 실시 형태의 표면 처리 방법은, 단결정 SiC 기판(40)에 이온이 주입되는 이온 주입 공정을 포함하며, 상기의 에칭을 실시할 때에, 단결정 SiC 기판(40)의 표면의 이온 주입 부족 부분이 제거된다.
이것에 의해, 본 실시 형태에서는 에칭 속도를 정교하게 제어할 수 있으므로, 이온 주입 부족 부분만을 정확하게 에칭할 수 있다.
또한, 본 실시 형태의 표면 처리 방법에 있어서, 에칭을 실시할 때에, 단결정 SiC 기판(40)에 주입된 이온이 활성화되면서, 이온 주입 부족 부분이 제거된다.
이것에 의해, 한 번의 처리로 2개의 공정을 실시할 수 있으므로, 공정을 간소화할 수 있다.
또한, 본 실시 형태의 표면 처리 방법에서는, 카본층을 형성하는 처리를 실시하지 않고, 표면이 노출하고 있는 단결정 SiC 기판(40)에 대해서 에칭을 실시한다.
이것에 의해, 카본층을 형성하는 공정 및 카본층을 제거하는 공정이 불필요해지므로, 공정을 한층 간소화할 수 있다.
또한, 본 실시 형태의 표면 처리 방법에서는, 오프 각도를 가지는 단결정 SiC 기판(40)을, 불활성 가스 및 Si의 분위기 중에서 가열 처리함으로써, 단결정 SiC 기판(40)의 표면 처리 중에 형성되어 있던 매크로스텝 번칭이 제거된다.
이것에 의해, 매크로스텝 번칭을 제거할 수 있으므로, 단결정 SiC 기판(40)및 그을 이용한 반도체소자의 품질을 향상시킬 수 있다. 또한, 불활성 가스압을 이용하여 에칭 속도를 제어함으로써 에칭 속도를 억제할 수 있으므로, 단결정 SiC 기판(40)의 표면이 과잉으로 제거되는 것을 방지할 수 있다.
또한, 본 실시 형태의 표면 처리 방법에 있어서는, 매크로스텝 번칭의 제거시의 가열 온도를 고려하여, 불활성 가스압을 조정한다.
이것에 의해, 에칭 속도는 가열 온도에도 의존하기 때문에, 상기의 제어를 실시함으로써, 매크로스텝 번칭을 확실히 제거함과 함께, 단결정 SiC 기판(40)의 표면이 과잉으로 제거되는 것을 방지할 수 있다.
이상으로 본 발명의 바람직한 실시 형태를 설명했지만, 상기의 구성은 예를 들면 이하와 같이 변경할 수 있다.
또한, 본 실시 형태에서는, 불활성 가스압에 의한 에칭 속도의 제어를 이온 주입 후의 에칭에 이용했지만, 에칭량의 정밀함이 요구되는 공정이면, 다양한 공정에 상기의 제어를 적용할 수 있다.
예를 들면, 에피택셜 성장을 실시하기 전의 기판(결정 결함 등을 가지는 기판)을 평탄화하는 방법으로서 특허문헌 1에 나타내는 바와 같이, 탄화층 및 희생 성장층을 형성하여 희생 성장층을 에칭하는 방법이 알려져 있다. 희생 성장층은 남김없이 제거하는 것이 바람직하기 때문에, 상기의 제어를 이용함으로써, 희생 성장층을 확실히 제거할 수 있다.
상기 실시 형태에서는, 카본층(그래핀 캡)을 형성하는 처리를 실시하지 않지만, 이 처리를 실시해도 무방하다. 이 경우, 카본층을 제거하는 처리와, 이온을 활성화하는 처리와, 단결정 SiC 기판을 에칭하는 처리를 1개의 공정으로 실시할 수 있다.
불활성 가스의 조정 방법은 임의이며, 적절한 방법을 이용할 수 있다. 또한, 에칭 공정의 사이, 불활성 가스압을 일정하게 해도 되고, 변화시켜도 된다. 상술한 바와 같이, 불활성 가스압을 변화시킴으로써, 예를 들면 처음에는 에칭 속도를 높게 한 후에 에칭 속도를 낮게 하여 미세 조정을 실시하는 방법을 생각할 수 있다.
처리를 실시한 환경 및 이용한 단결정 SiC 기판 등은 일례이며, 다양한 환경 및 단결정 SiC 기판에 대해서 적용할 수 있다. 예를 들면, 가열 온도는 상기에서 든 온도에 한정되지 않고, 보다 저온으로 함으로써 에칭 속도를 한층 저하시킬 수 있다. 또한, 상술한 고온 진공 로 이외의 가열 장치를 이용해도 된다.
10 고온 진공 로
21 본 가열실
22 예비 가열실
30 도가니
40 단결정 SiC 기판
41 에피택셜층
42 이온 주입 부분
21 본 가열실
22 예비 가열실
30 도가니
40 단결정 SiC 기판
41 에피택셜층
42 이온 주입 부분
Claims (17)
- 단결정 SiC 기판을 Si의 증기압 하에서 가열 처리함으로써 에칭하는 단결정 SiC 기판의 표면 처리 방법으로서,
상기 단결정 SiC 기판 주위의 분위기의 불활성 가스압을 조정함으로써 에칭 속도를 제어하는 에칭 공정을 포함하며, 상기 에칭 속도가 1000nm/min 이하인 것을 특징으로 하는 단결정 SiC 기판의 표면 처리 방법. - 삭제
- 청구항 1에 있어서,
단결정 SiC 기판은 도가니에 수용되어 처리되며,
상기 도가니는 탄탈 금속으로 이루어지면서, 탄화탄탈층을 내부 공간에 노출시키도록 하여 구성되어 있는 것을 특징으로 하는 단결정 SiC 기판의 표면 처리 방법. - 청구항 1에 있어서,
상기 단결정 SiC 기판에 이온이 주입되는 이온 주입 공정을 포함하며,
상기 에칭 공정에서는, 상기 단결정 SiC 기판의 표면의 이온 주입 부족 부분이 제거되는 것을 특징으로 하는 단결정 SiC 기판의 표면 처리 방법. - 청구항 4에 있어서,
상기 에칭 공정에서는, 상기 단결정 SiC 기판에 주입된 이온이 활성화되면서, 상기 이온 주입 부족 부분이 제거되는 것을 특징으로 하는 단결정 SiC 기판의 표면 처리 방법. - 청구항 4에 있어서,
카본층에 덮이지 않고, 표면이 노출되어 있는 상기 단결정 SiC 기판에 대해서 상기 에칭 공정이 실시되는 것을 특징으로 하는 단결정 SiC 기판의 표면 처리 방법. - 청구항 4에 있어서,
상기 에칭 속도가 100nm/min 이하인 것을 특징으로 하는 단결정 SiC 기판의 표면 처리 방법. - 청구항 1에 있어서,
상기 에칭 공정은, 에피택셜층을 형성하기 전의 상기 단결정 SiC 기판에 실시되는 것을 특징으로 하는 단결정 SiC 기판의 표면 처리 방법. - 청구항 1에 있어서,
상기 불활성 가스압이 10Pa 이상인 것을 특징으로 하는 단결정 SiC 기판의 표면 처리 방법. - 단결정 SiC 기판을 Si의 증기압 하에서 가열처리함으로써 에칭하는 단결정 SiC 기판의 표면 처리 방법으로서,
상기 단결정 SiC 기판 주위의 분위기의 불활성 가스압을 조정함으로써 에칭 속도를 제어하는 에칭 공정을 포함하고,
상기 단결정 SiC 기판은, (0001)면에 대하여 오프 각도를 가지며,
상기 에칭 공정에서는, 불활성 가스 및 Si의 분위기 중에서 상기 단결정 SiC 기판을 가열 처리함으로써, 상기 단결정 SiC 기판의 표면 처리 중에 형성되어 있던 매크로스텝 번칭이 제거되는 것을 특징으로 하는 단결정 SiC 기판의 표면 처리 방법. - 청구항 10에 있어서,
에칭 속도가 100nm/min 이상이 되도록 상기 불활성 가스압을 조정하는 것을 특징으로 하는 단결정 SiC 기판의 표면 처리 방법. - 청구항 10에 있어서,
에칭 속도가 1000nm/min 이하가 되도록 상기 불활성 가스압을 조정하는 것을 특징으로 하는 단결정 SiC 기판의 표면 처리 방법. - 청구항 10에 있어서,
상기 매크로스텝 번칭의 제거시의 가열 온도를 고려하여, 불활성 가스압을 조정하는 것을 특징으로 하는 단결정 SiC 기판의 표면 처리 방법. - 청구항 10에 있어서,
상기 매크로스텝 번칭의 제거시의 불활성 가스압을, 적어도 일시적으로 0.5Pa 이상 10Pa 이하로 하는 것을 특징으로 하는 단결정 SiC 기판의 표면 처리 방법. - 청구항 10에 있어서,
상기 단결정 SiC 기판에 이온이 주입되는 이온 주입 공정을 포함하며,
상기 단결정 SiC 기판의 표면의 이온 주입 부족 부분과, 상기 매크로스텝 번칭을 동시에 제거하는 것을 특징으로 하는 단결정 SiC 기판의 표면 처리 방법. - 삭제
- 삭제
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012252753A JP5934633B2 (ja) | 2012-11-16 | 2012-11-16 | 単結晶ＳｉＣ基板の表面処理方法及び単結晶ＳｉＣ基板の製造方法 |
| JPJP-P-2012-252753 | 2012-11-16 | ||
| JPJP-P-2013-125016 | 2013-06-13 | ||
| JP2013125016A JP6151581B2 (ja) | 2013-06-13 | 2013-06-13 | 単結晶ＳｉＣ基板の表面処理方法及び単結晶ＳｉＣ基板の製造方法 |
| PCT/JP2013/006720 WO2014076963A1 (ja) | 2012-11-16 | 2013-11-15 | 単結晶ＳｉＣ基板の表面処理方法及び単結晶ＳｉＣ基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150086324A KR20150086324A (ko) | 2015-07-27 |
| KR102021644B1 true KR102021644B1 (ko) | 2019-09-16 |
Family
ID=50730894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020157015948A KR102021644B1 (ko) | 2012-11-16 | 2013-11-15 | 단결정 SiC 기판의 표면 처리 방법 및 단결정 SiC 기판 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9570306B2 (ko) |
| EP (1) | EP2921574B1 (ko) |
| KR (1) | KR102021644B1 (ko) |
| CN (1) | CN104797747B (ko) |
| TW (1) | TWI600081B (ko) |
| WO (1) | WO2014076963A1 (ko) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6268277B2 (ja) * | 2014-03-31 | 2018-01-24 | 東洋炭素株式会社 | ＳｉＣ基板の表面処理方法、ＳｉＣ基板の製造方法、及び半導体の製造方法 |
| KR20170085085A (ko) * | 2014-11-18 | 2017-07-21 | 토요 탄소 가부시키가이샤 | SiC 기판의 에칭 방법 및 수용 용기 |
| EP3222759A4 (en) * | 2014-11-18 | 2018-05-30 | Kwansei Gakuin Educational Foundation | Surface treatment method for sic substrate |
| KR102549160B1 (ko) * | 2014-11-18 | 2023-06-30 | 토요타 쯔우쇼우 가부시키가이샤 | SiC 기판 처리 방법 |
| JP6524233B2 (ja) | 2015-07-29 | 2019-06-05 | 昭和電工株式会社 | エピタキシャル炭化珪素単結晶ウェハの製造方法 |
| EP3892762A1 (en) * | 2016-04-28 | 2021-10-13 | Kwansei Gakuin Educational Foundation | Vapour-phase epitaxial growth method, and method for producing substrate equipped with epitaxial layer |
| TW202007801A (zh) * | 2018-07-25 | 2020-02-16 | 日商東洋炭素股份有限公司 | ＳｉＣ晶圓之製造方法 |
| CN112930422A (zh) * | 2018-09-21 | 2021-06-08 | 东洋炭素株式会社 | 器件制作用晶圆的制造方法 |
| EP3900053A4 (en) * | 2018-12-19 | 2022-09-28 | National Research Council of Canada | METHOD OF MAKING AN AVALANCHE PHOTODIODE USING SINGLE DIFFUSION |
| WO2021025085A1 (ja) * | 2019-08-06 | 2021-02-11 | 学校法人関西学院 | ＳｉＣ基板、ＳｉＣエピタキシャル基板、ＳｉＣインゴット及びこれらの製造方法 |
| CN114430781B (zh) * | 2019-08-06 | 2024-04-30 | 学校法人关西学院 | SiC籽晶、SiC晶锭、SiC晶片及它们的制造方法 |
| CN113550012B (zh) * | 2021-07-28 | 2022-11-18 | 浙江大学杭州国际科创中心 | 一种用于碱蒸汽腐蚀碳化硅晶片的装置 |
| CN117080061A (zh) * | 2023-10-16 | 2023-11-17 | 希科半导体科技(苏州)有限公司 | 碳化硅衬底的平整方法、碳化硅衬底以及半导体器件 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003234313A (ja) * | 2002-02-07 | 2003-08-22 | Kansai Tlo Kk | ＳｉＣ基板表面の平坦化方法 |
| JP2011233780A (ja) * | 2010-04-28 | 2011-11-17 | Kwansei Gakuin Univ | 半導体素子の製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5268200A (en) * | 1990-05-21 | 1993-12-07 | Applied Materials, Inc. | Method of forming plasma etch apparatus with conductive coating on inner metal surfaces of chamber to provide protection from chemical corrosion |
| JP5213095B2 (ja) | 2007-03-23 | 2013-06-19 | 学校法人関西学院 | 単結晶炭化ケイ素基板の表面平坦化方法、単結晶炭化ケイ素基板の製造方法、及び単結晶炭化ケイ素基板 |
| JP5135879B2 (ja) * | 2007-05-21 | 2013-02-06 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法 |
| JP5406279B2 (ja) * | 2009-03-26 | 2014-02-05 | キヤノンアネルバ株式会社 | 基板処理方法および結晶性炭化ケイ素（ＳｉＣ）基板の製造方法 |
| JP5464544B2 (ja) * | 2009-05-12 | 2014-04-09 | 学校法人関西学院 | エピタキシャル成長層付き単結晶ＳｉＣ基板、炭素供給フィード基板、及び炭素ナノ材料付きＳｉＣ基板 |
| JP5693946B2 (ja) * | 2010-03-29 | 2015-04-01 | エア・ウォーター株式会社 | 単結晶３Ｃ−ＳｉＣ基板の製造方法 |
| JP5799458B2 (ja) * | 2011-03-29 | 2015-10-28 | 学校法人関西学院 | 半導体素子の製造方法 |
-
2013
- 2013-11-14 TW TW102141388A patent/TWI600081B/zh active
- 2013-11-15 CN CN201380059807.6A patent/CN104797747B/zh active Active
- 2013-11-15 EP EP13854743.5A patent/EP2921574B1/en active Active
- 2013-11-15 US US14/435,383 patent/US9570306B2/en active Active
- 2013-11-15 WO PCT/JP2013/006720 patent/WO2014076963A1/ja active Application Filing
- 2013-11-15 KR KR1020157015948A patent/KR102021644B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003234313A (ja) * | 2002-02-07 | 2003-08-22 | Kansai Tlo Kk | ＳｉＣ基板表面の平坦化方法 |
| JP2011233780A (ja) * | 2010-04-28 | 2011-11-17 | Kwansei Gakuin Univ | 半導体素子の製造方法 |
Non-Patent Citations (1)
| Title |
|---|
| Taro NISHIGUCHI et al., Thermal Etching of 6H-SiC Substrate Surface, Jpn. J. Appl. Phys. Vol. 42 (2003) pp. 1533-1537* |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201426863A (zh) | 2014-07-01 |
| EP2921574B1 (en) | 2022-01-05 |
| US20150294867A1 (en) | 2015-10-15 |
| EP2921574A4 (en) | 2016-08-24 |
| WO2014076963A1 (ja) | 2014-05-22 |
| EP2921574A1 (en) | 2015-09-23 |
| TWI600081B (zh) | 2017-09-21 |
| US9570306B2 (en) | 2017-02-14 |
| CN104797747B (zh) | 2017-12-05 |
| CN104797747A (zh) | 2015-07-22 |
| KR20150086324A (ko) | 2015-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102021644B1 (ko) | 단결정 SiC 기판의 표면 처리 방법 및 단결정 SiC 기판 | |
| KR101793397B1 (ko) | SiC 기판의 표면 처리 방법, SiC 기판의 제조방법, 및 반도체의 제조 방법 | |
| TWI659463B (zh) | 碳化矽基板之蝕刻方法及收容容器 | |
| TWI708873B (zh) | 碳化矽基板之表面處理方法 | |
| KR102067313B1 (ko) | 수용 용기, 수용 용기의 제조 방법, 반도체의 제조 방법, 및 반도체 제조 장치 | |
| KR101893277B1 (ko) | SiC 기판의 잠상 깊이 추정 방법 | |
| JP6151581B2 (ja) | 単結晶ＳｉＣ基板の表面処理方法及び単結晶ＳｉＣ基板の製造方法 | |
| JP5934633B2 (ja) | 単結晶ＳｉＣ基板の表面処理方法及び単結晶ＳｉＣ基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |