KR102549160B1 - SiC 기판 처리 방법 - Google Patents

SiC 기판 처리 방법 Download PDF

Info

Publication number
KR102549160B1
KR102549160B1 KR1020177016191A KR20177016191A KR102549160B1 KR 102549160 B1 KR102549160 B1 KR 102549160B1 KR 1020177016191 A KR1020177016191 A KR 1020177016191A KR 20177016191 A KR20177016191 A KR 20177016191A KR 102549160 B1 KR102549160 B1 KR 102549160B1
Authority
KR
South Korea
Prior art keywords
sic substrate
grooves
sic
ion
ions
Prior art date
Application number
KR1020177016191A
Other languages
English (en)
Other versions
KR20170086561A (ko
Inventor
노리히토 야부키
사토시 도리미
사토루 노가미
Original Assignee
토요타 쯔우쇼우 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토요타 쯔우쇼우 가부시키가이샤 filed Critical 토요타 쯔우쇼우 가부시키가이샤
Publication of KR20170086561A publication Critical patent/KR20170086561A/ko
Application granted granted Critical
Publication of KR102549160B1 publication Critical patent/KR102549160B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67346—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders characterized by being specially adapted for supporting a single substrate or by comprising a stack of such individual supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7602—Making of isolation regions between components between components manufactured in an active substrate comprising SiC compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

홈(41)이 형성된 SiC 기판(40)에 대해서, 표면에 거침이 발생하는 것을 방지하면서 이온을 활성화시키는 SiC 기판 처리 방법을 제공한다. 이온이 주입된 이온 주입 영역(46)을 표면에 가지고, 적어도 상기 이온 주입 영역(46)을 포함하는 부분에 홈(41)이 형성된 SiC 기판(40)을 Si 증기압 하에서 가열하는 이온 활성화 처리를 실시함으로써, SiC 기판(40)에 주입된 이온을 활성화시키면서, 에칭을 실시해 표면을 평탄화한다.

Description

SiC 기판 처리 방법{SIC SUBSTRATE TREATMENT METHOD}
본 발명은 반도체소자를 제조하기 위해서 이용되는 홈 부착된 SiC 기판을 가열 처리하는 방법에 관한 것이다.
SiC는 Si 등과 비교해 내열성 및 전기적 특성 등이 뛰어나기 때문에, 새로운 반도체 재료로서 주목받고 있다.
SiC 제의 반도체소자는, 예를 들면 직경이 4인치 또는 6인치인 SiC 기판을 이용하여 제조된다. 1매의 SiC 기판으로부터 복수의 반도체소자를 제조하는 방법으로서는, 예를 들면 SiC 기판에 미리 홈을 형성하여 두고, 이온 주입, 이온 활성화, 및 전극의 형성 등을 실시한 후에, 상기 홈을 이용하여 반도체소자의 분리를 실시하는 방법이 알려져 있다.
또, SiC 기판에는 반도체소자를 분리하는 목적 외에, MOSFET의 게이트를 묻기 위해서 홈을 형성하는 경우가 있다(트렌치 게이트형 MOSFET, 비특허문헌 1을 참조).
여기서, SiC 기판은 Al 등의 이온의 주입 후, 상기 이온을 활성화시키기 위해서 가열 처리를 실시할 필요가 있다. 이 가열 처리(이온 활성화 처리)는, 예를 들면 1500℃ 이상의 고온에서 실시할 필요가 있다. 그러나, SiC 기판에 이온 주입 처리 및 이온 활성화 처리를 실시한 경우, SiC 기판의 표면이 거칠어져 버린다.
그 때문에, SiC 기판에 카본 캡을 형성하여 SiC 기판의 표면의 거침을 방지하는 카본 캡법이 이용되고 있다. 카본 캡법에서는 SiC 기판의 표면에 레지스트를 도포하고, 표면의 수직선을 회전축으로 SiC 기판을 회전시킴으로써, 레지스트를 균일하게 한다(스핀 코트법). 그리고, 이 레지스트를 탄화시킴으로써 카본 캡을 형성한다. 카본 캡이 형성됨으로써, 이온 활성화 처리시에 발생하는 SiC 기판의 표면의 거침을 억제할 수 있다. 또한 이온 활성화 처리의 후에는 카본 캡을 제거하는 처리가 필요하다.
「고 역치 전압을 가지는 내압 1700V 특성 온 저항 3.5mΩcm2 V 홈 트렌치 MOSFET」, SiC 및 관련 반도체 연구회 제22회 강연회 예고집, 공익사단 법인 응용 물리학회, 평성25년 12월 9일, p.21-22
그러나, 홈이 형성된 SiC 기판의 경우, 홈이 장해가 되기 때문에, 스핀 코트법을 이용해도 레지스트가 균일하게 도포되지 않는다. 그 때문에, 홈이 형성된 SiC 기판에서는 카본 캡법을 이용한 경우여도, 이온 주입 및 이온 활성화 처리에 의해 SiC 기판의 표면이 거칠어져 버려, 적절한 반도체소자를 제조할 수 없을 가능성이 있다. 또한 카본 캡법에서는 카본 캡을 형성 및 제거하는 처리가 필요하기 때문에, 반도체소자의 제조 공정이 복잡해져 버린다.
본 발명은 이상의 사정을 감안하여 이루어진 것이며, 그 주요한 목적은 홈이 형성된 SiC 기판에 대해서, 표면에 거침이 발생하는 것을 방지하면서 이온을 활성화시키는 SiC 기판 처리 방법을 제공하는 것에 있다.
본 발명의 해결하려고 하는 과제는 이상과 같으며, 다음에 이 과제를 해결하기 위한 수단과 그 효과를 설명한다.
본 발명의 관점에 의하면, 이온이 주입된 이온 주입 영역을 표면에 가지고, 적어도 상기 이온 주입 영역을 포함하는 부분에 홈이 형성된 SiC 기판을 Si 증기압 하에서 가열하는 이온 활성화 처리를 실시함으로써, 상기 SiC 기판의 표면을 에칭하면서 상기 SiC 기판에 주입된 이온을 활성화시키는 SiC 기판 처리 방법이 제공된다.
이것에 의해, Si 증기압 하에서 가열하는 경우에는 스핀 코트법을 이용하는 경우와 달리 홈이 장해가 되기 어렵다(기체이므로 홈이 있어도 균일하게 작용한다). 그 때문에, 홈이 형성된 SiC 기판이어도, 표면의 거침을 방지하면서(오히려 평탄화하면서) 이온을 활성화할 수 있다. 따라서, 홈이 형성된 SiC 기판을 이용하여 고품질의 반도체소자를 제조할 수 있다. 또, 본 발명의 이온 활성화 처리에서는 스핀 코트법과 달리 카본 캡을 형성 및 제거하는 공정이 불필요하기 때문에, 제조 공정을 단순화할 수 있다. 또한, 본 발명의 이온 활성화 처리를 실시함으로써 SiC 기판의 표면을 에칭할 수 있으므로, 주입된 이온이 부족한 영역도 동일한 처리로 제거할 수 있다.
상기의 SiC 기판 처리 방법에서는 상기 SiC 기판에 형성된 홈은 상기 SiC 기판을 분리하기 위한 홈인 것이 바람직하다.
이것에 의해, 홈이 형성된 SiC 기판을 이용하여, 고품질의 반도체소자를 복수 제조할 수 있다.
상기의 SiC 기판 처리 방법에서는 단결정 SiC의 에피택셜층을 표면에 가지고, 적어도 상기 에피택셜층에 홈이 형성된 SiC 기판에 대해서 이온을 주입하는 이온 주입 처리를 상기 이온 활성화 처리 전에 실시하는 것이 바람직하다.
이것에 의해, 이온 주입 조건에 따라 이온의 분포를 추측할 수 있으므로, SiC 기판의 표면을 필요한 충분한 양만 제거할 수 있다.
상기의 SiC 기판 처리 방법에서는 상기 이온 활성화 처리는 Si 및 불활성 가스 분위기 하에서 실시되고 압력이 10 Pa 이상 100 kPa 이하인 것이 바람직하다.
이것에 의해, 불활성 가스를 이용하여 압력을 올림으로써 에칭 속도를 억제할 수 있으므로, SiC 기판의 표면의 에칭량을 정밀하게 제어할 수 있다.
상기의 SiC 기판 처리 방법에서는 상기 이온 활성화 처리는 10-7 Pa 이상 10-2 Pa 이하에서 실시되는 것이 바람직하다.
이것에 의해, 고진공 하에서 이온 활성화 처리를 실시함으로써 에칭 속도를 올릴 수 있으므로, 예를 들면 주입된 이온이 SiC 기판의 깊은 위치에 존재하는 경우 등에서, 처리 시간을 짧게 할 수 있다.
또, 상기 이온 활성화 처리는 Si 및 불활성 가스 분위기 하에서 실시되고 압력이 10-2 Pa 이상 10 Pa 이하에서 실시되는 것이 바람직하다.
이것에 의해, 불활성 가스의 압력을 조정해 에칭 속도를 조정할 수 있으므로, SiC 기판의 표면의 에칭량을 적정한 양으로 제어할 수 있다.
상기의 SiC 기판 처리 방법에서는 이하와 같이 하는 것이 바람직하다. 즉, 상기 이온 활성화 처리는 상기 SiC 기판을 가열 처리 용기의 내부 공간에 위치시킨 상태로 실시된다. 상기 가열 처리 용기는 탄탈 금속을 포함하고, 상기 탄탈 금속보다도 상기 내부 공간측에 탄화 탄탈층이 마련되고 상기 탄화 탄탈층의 더욱 내부 공간측에 탄탈 실리사이드층이 마련된다.
이것에 의해, 수용 용기의 내부의 Si의 압력을 균일하게 할 수 있으므로, SiC 기판의 표면의 에칭을 균일하게 실시할 수 있다.
도 1은 본 발명의 가열 처리에서 이용하는 고온 진공 로의 개요를 설명하는 도면이다.
도 2는 가열 처리 용기의 단면도이다.
도 3은 가열 처리 용기의 벽면의 조성을 나타내는 개략도이다.
도 4는 홈이 형성된 SiC 기판의 사시도 및 개략 단면도이다.
도 5는 각 공정에서의 SiC 기판의 모습을 개략적으로 나타내는 도면이다.
도 6은 가열 온도와, 에칭 속도의 관계성을 나타내는 그래프이다.
도 7은 불활성 가스의 압력과, 에칭 속도의 관계성을 나타내는 그래프이다.
도 8은 스핀 코트 전후의 SiC 기판의 표면의 모습을 나타내는 현미경 사진이다.
다음에, 도면을 참조하여 본 발명의 실시 형태를 설명한다.
처음에, 도 1을 참조하여 본 실시 형태의 가열 처리에서 이용하는 고온 진공 로(10)에 대해 설명한다. 도 1은 본 발명의 표면 처리 방법에서 이용하는 고온 진공 로(10)의 개요를 설명하는 도면이다. 도 2는 가열 처리 용기(3)의 단면도이다.
도 1에 나타내는 바와 같이, 고온 진공 로(10)는 본 가열실(21)과, 예비 가열실(22)을 구비하고 있다. 본 가열실(21)은 적어도 표면이 단결정 SiC로 구성되는 SiC 기판을 1000℃ 이상 2300℃ 이하의 온도로 가열할 수 있다. 예비 가열실(22)은 SiC 기판을 본 가열실(21)에서 가열하기 전에 예비 가열을 실시하기 위한 공간이다.
본 가열실(21)에는 진공 형성용 밸브(23)와, 불활성 가스 주입용 밸브(24)와, 진공계(25)가 접속되어 있다. 진공 형성용 밸브(23)는 본 가열실(21)의 진공도를 조정할 수 있다. 불활성 가스 주입용 밸브(24)는 본 가열실(21) 내의 불활성 가스(예를 들면 Ar 가스)의 압력을 조정할 수 있다. 진공계(25)는 본 가열실(21) 내의 진공도를 측정할 수 있다.
본 가열실(21)의 내부에는 히터(26)가 구비되어 있다. 또, 본 가열실(21)의 측벽이나 천정에는 도면 생략된 열반사 금속판이 고정되어 있고, 이 열반사 금속판은 히터(26)의 열을 본 가열실(21)의 중앙부를 향해서 반사시키도록 구성되어 있다. 이것에 의해, SiC 기판(40)을 강력하고 균등하게 가열하여, 1000℃ 이상 2300℃ 이하의 온도까지 승온시킬 수 있다. 또한 히터(26)로서는, 예를 들면 저항 가열식의 히터나 고주파 유도 가열식의 히터를 이용할 수 있다.
또, SiC 기판(40)은 가열 처리 용기(3)에 수용된다. 가열 처리 용기(3)는 수용부(3a~3f)로 구성되어 있다. 수용부(3a~3f)는 각각 1매씩 SiC 기판(40)을 지지한다. 또, 가열 처리 용기(3)는 처리대(27)에 실려 있다. 처리대(27)는 도면 생략된 구동 장치 및 전달 기구에 의해서, 적어도 예비 가열실(22)로부터 본 가열실(21)까지 이동 가능하게 구성되어 있다.
SiC 기판(40)을 가열 처리할 때, 처음에 도 1의 쇄선으로 나타내는 바와 같이 가열 처리 용기(3)를 고온 진공 로(10)의 예비 가열실(22)에 배치하고, 적당한 온도(예를 들면 약 800℃)로 예비 가열한다. 다음에, 미리 설정 온도(예를 들면, 약 1800℃)까지 승온시켜 놓은 본 가열실(21)로 가열 처리 용기(3)을 이동시킨다. 그 후, 압력 등을 조정하면서 SiC 기판(40)을 가열한다. 또한 예비 가열을 생략해도 된다.
다음에, 가열 처리 용기(3)에 대해 설명한다. 도 2에 나타내는 바와 같이, 가열 처리 용기(3)는 수용부(3a~3f)를 상하 방향으로 겹침으로써 구성되어 있다. 수용부(3a~3f)는 모두 동일 형상이므로, 이하에서는 대표해 수용부(3a)에 대해 설명한다.
도 2에 나타내는 바와 같이, 수용부(3a)는 1매의 SiC 기판(40)을 지지하면서, 상기 SiC 기판(40)을 Si 증기압 하에서 가열하기 위한 부분이다. 수용부(3a)는 용기부(30)와, 기판 지지부(50)를 구비하고 있다.
용기부(30)는 축 방향의 길이가 지름 방향의 길이보다도 짧은 유저(有底) 원통 모양의 용기이다. 용기부(30)는 저면부(31)의 내벽과, 측면부(32)의 내벽에 의해 형성되는 내부 공간(33)을 가지고 있다. 또한 이 내부 공간(33)은 윗쪽이 개방된 공간이다.
측면부(32)에는 기판 지지부(50)의 외연 부분을 지지하는 제1 스텝(34)과, 위에 쌓이는 수용부를 지지하는 제2 스텝(35)이 형성되어 있다.
기판 지지부(50)는 용기부(30)의 제1 스텝(34)에 지지된다. 기판 지지부(50)는 SiC 기판(40)의 피처리면을 내부 공간에 대면시키도록(즉 피처리면이 아래쪽을 향하도록), 상기 SiC 기판(40)을 지지한다.
이것에 의해, 기판 지지부(50) 및 SiC 기판(40)에 의해서, 내부 공간(33)의 윗쪽의 개방 부분을 가릴 수 있으므로, 내부 공간(33)을 밀폐 공간으로 할 수 있다. 따라서, 덮개 등으로 용기부(30)를 밀폐하는 작업이 불필요해진다. 또, 피처리면을 하향으로 함으로써, 미소한 불순물이 낙하해 SiC 기판(40)의 피처리면에 부착하는 것을 방지할 수 있다.
다음에, 가열 처리 용기(3)의 벽면의 조성에 대해 도 3을 참조하여 설명한다. 도 3은 가열 처리 용기(3)의 벽면의 조성을 나타내는 개략도이다.
가열 처리 용기(3)는 적어도 내부 공간(33)의 벽면을 구성하는 부분에 서, 도 3에 나타내는 조성으로 되어 있다. 구체적으로는 외측에서 내부 공간(33)측의 순서로, 탄탈층(Ta), 탄탈 카바이드층(TaC 및 Ta2C), 및 탄탈 실리사이드층(TaSi2)으로 구성되어 있다.
탄탈층 및 탄탈 카바이드층으로 구성되는 도가니는 종래부터 알려져 있지만, 본 실시 형태에서는 더욱 탄탈 실리사이드층이 형성되어 있다. 이 탄탈 실리사이드층은 내부 공간(33)을 Si 증기압으로 하기 위한 것이다. 또한 가열 처리 용기(3)의 내벽면을 탄탈 실리사이드층으로 하는 것을 대신하여, 가열 처리 용기(3) 내에 고형의 Si를 배치해도 된다.
이하, 탄탈 실리사이드층의 형성 방법에 대해 간단하게 설명한다. 탄탈 실리사이드층은 용융시킨 Si를 도가니의 내벽면에 접촉시키고, 1800℃ 이상 2000℃ 이하 정도로 가열함으로써 형성된다. 이것에 의해, TaSi2로 구성되는 탄탈 실리사이드층을 실현할 수 있다. 또한 본 실시 형태에서는 30μm 내지 50μm 정도의 탄탈 실리사이드층을 형성하지만, 내부 공간의 체적 등에 따라, 예를 들면 1μm 내지 300μm의 두께여도 된다.
이상과 같이 처리를 실시함으로써, 탄탈 실리사이드층을 형성할 수 있다. 또한 본 실시 형태에서는 탄탈 실리사이드로서 TaSi2가 형성되는 구성이지만, 다른 화학식으로 나타내는 탄탈 실리사이드가 형성되어 있어도 된다. 또, 복수 종류의 탄탈 실리사이드가 쌓여서 형성되어 있어도 된다.
본 실시 형태에서는 내부 공간(33)을 구성하는 벽면(측벽, 저면, 및 SiC 기판(40) 이외의 상면)의 전체에 걸쳐서, 탄탈 실리사이드층이 형성되어 있다. 이것에 의해, 내부 공간(33) 내의 Si의 압력을 균일하게 할 수 있다.
다음에, 도 4를 참조하여 본 실시 형태의 피처리물인, 홈 부착된 SiC 기판(40)에 대해 설명한다. 도 4는 홈(41)이 형성된 SiC 기판(40)의 사시도 및 개략 단면도이다.
도 4(a)에 나타내는 바와 같이, SiC 기판(40)은 원판상이며, 복수 개의 홈(41)이 형성되어 있다. 홈(41)은 SiC 기판(40)의 표면을 복수의 정사각형으로 구획 짓도록 종횡으로 형성되어 있다. 홈이 형성되는 간격은 반도체소자의 사이즈에 의하기 때문에 임의이지만, 예를 들면 4 mm로 할 수 있다. 또, SiC 기판(40)은 오프각을 가지는 기판이어도 되고, 오프각이 0°여도 된다. 또한 홈(41)에 대해서는 개구 부분이 형성되어 있으면, 단면 구형상, 단면 Ω상 등 임의의 형상이어도 된다. 또, 홈(41)의 깊이나, 개구 부분과 깊이의 비율(어스펙트비)도 임의이며, 적합한 어스펙트비(개구 부분의 깊이/개구 부분의 길이)는 0.5~20이다.
도 4(b)에 나타내는 바와 같이, 본 실시 형태의 홈(41)은 V자 모양이며, SiC 기판(40)의 표면과 홈(41)이 이루는 각 θ는 45°이다. 또한 홈의 형상 및 θ의 값은 임의이다. 또, SiC 기판(40)의 표면(예를 들면 (0001) Si면 또는 (000-1) C면)에는 단결정 SiC로 이루어지는 에피택셜층이 형성되어 있다. 도 4(b)에서는 에피택셜층의 두께를 부호(L1)로 나타내고 있다. 또, SiC 기판(40)의 표면으로부터 홈(41)의 최심부까지의 거리를 부호(L2)로 나타내고 있다. 본 실시 형태에서는 홈의 깊이(L2)는 에피택셜층의 두께(L1)의 수 배이다. 또, 도 4(b)에서는 SiC 기판(40)의 두께를 부호(L3)로 나타내고 있다. 본 실시 형태에서는 홈의 깊이(L2)는 SiC 기판(40)의 두께(L3)의 수 분(分)의 1이다.
다음에, 도 5를 참조하여, 상기에서 설명한 고온 진공 로(10) 및 가열 처리 용기(3)을 이용하여 SiC 기판(40)으로부터 반도체소자를 제조하는 처리에 대해 설명한다. 도 5는 각 공정에서의 SiC 기판의 모습을 개략적으로 나타내는 도면이다. 또한 도 5에서의 SiC 기판의 홈(41), 에피택셜층(45), 및 이온 주입 영역(46)은 도면을 알기 쉽게 하기 위해서, 실제의 두께(깊이)와 상이한 사이즈로 기재하고 있다.
도 5(a)는 처리 전의 SiC 기판(40)을 나타내고 있다. 상기에 설명한 바와 같이, SiC 기판(40)에는 복수의 홈(41)이 형성되면서, 에피택셜층(45)이 형성되어 있다. 또한 에피택셜층(45)을 형성하는 방법으로서는 CVD법(화학 기상 증착법)이나 MSE법(준 안정 용매 에피택시법)을 이용할 수 있다. 또, 홈(41)은 다이아몬드 공구 또는 레이저 등에 의해 형성된다.
처음에, 도 5(b)에 나타내는 바와 같이, 이 SiC 기판(40)에 대해서 이온 주입을 실시한다. 이 이온 주입은 대상물에 이온을 조사하는 기능을 가지는 이온 주입 장치를 이용하여 실시한다. 이온 주입 장치에 의해서, 에피택셜층(45)의 표면의 전면 또는 일부에 선택적으로 불순물로서의 이온(알루미늄 이온 등)이 주입된다.
도 5(c)에 나타내는 바와 같이, SiC 기판(40)에는 이온이 주입됨으로써 이온 주입 영역(46)이 형성된다. SiC 기판(40)은 이온 주입 영역(46)에 근거해 반도체소자의 원하는 영역이 형성된다. 또한 이온이 주입됨으로써, 이온 주입 영역(46)을 포함하는 에피택셜층(45)의 표면이 거칠어진 상태가 된다(SiC 기판(40)의 표면이 손상되어, 평탄도가 악화된다). 또, 주입되는 이온의 에너지 등에도 의존하지만, 일반적으로는 이온 주입 영역(46)의 표면 근방에는 이온 농도가 불충분한 영역이 존재한다.
다음에, 도 5(d)에 나타내는 바와 같이, 주입한 이온의 활성화, 및 이온 주입 영역(46)의 표면의 에칭을 실시한다. 본 실시 형태에서는 양쪽의 처리를 1개의 공정으로 실시할 수 있다. 구체적으로는 Si 증기압 하에서 1500℃ 이상 2200℃ 이하, 바람직하게는 1600℃ 이상 2000℃ 이하의 환경에서 가열을 실시한다. 이것에 의해, 주입된 이온을 활성화할 수 있다. 본 실시 형태의 이온 활성화 처리는 Si 및 불활성 가스 분위기 하에서 실시된다.
또, 상기의 조건으로 SiC 기판(40)이 가열됨으로써, 표면이 에칭되어 이온 주입 영역(46)의 거칠어진 부분이 평탄화되어 간다(도 5(e)를 참조). 이 에칭(평탄화)시에는 이하에 나타내는 반응을 한다. 간단하게 설명하면, SiC 기판(40)이 Si 증기압 하에서 가열됨으로써, SiC 기판(40)의 SiC가 Si2C 또는 SiC2 등이 되어 승화하면서, Si 분위기 하의 Si가 SiC 기판(40)의 표면에서 C와 결합하여 자체 조직화가 일어나 평탄화된다. 또한, 내벽면이 탄탈 실리사이드층으로 된 가열 처리 용기(3)의 내벽면으로부터 가열에 의해서 방출된 Si도 상기 반응에 기여한다.
(1) SiC(s) → Si(ｖ) I ＋ C(s) I
(2) 2SiC(s) → Si(ｖ) II ＋ SiC2(ｖ)
(3) TaxSiy(s) → TaxSiy -1(s) ＋ Si(ｖ) III
(4) SiC(s) ＋ Si(ｖ) I+II+III → Si2C(ｖ)
(5) C(s)I ＋ 2Si(ｖ) I+II+III → Si2C(ｖ)
이상에 의해, 이온 활성화 처리(가열 처리)를 실시함으로써, 고온에서의 가열에 의한 이온 활성화, 이온 주입 영역(46)의 표면의 이온 농도가 불충분한 영역의 제거, SiC 기판(40)의 표면의 평탄화를 실시할 수 있다.
또, 본 실시 형태에서는 기체의 Si가 SiC 기판(40)에 작용한다. 기체의 Si는 스핀 코트법에서 이용되는 레지스트와 달리, SiC 기판(40)의 홈(41)의 내부까지 균일하게 작용한다. 따라서, 홈(41)이 형성된 SiC 기판(40)이어도 문제없이 에칭 및 평탄화를 실시할 수 있다.
다음에, 도 6 및 도 7을 참조하여 불활성 가스의 압력과 에칭 속도와의 관계성 등에 대해 설명한다.
종래부터 알려져 있듯이, SiC 기판의 에칭 속도는 가열 온도에 의존한다. 도 6은 소정의 환경하에서, 가열 온도를 1600℃, 1700℃, 1750℃, 및 1800℃로 했을 때의 에칭 속도를 나타내는 그래프이다. 이 그래프에서는 가열 온도가 높아질수록, 에칭 속도가 빨라지는 것을 알 수 있다. 또, 이 그래프의 가로축은 온도의 역수이며, 이 그래프의 세로축은 에칭 속도를 로그 표시하고 있다. 또한 도 6에 나타내는 바와 같이, 이 그래프는 직선으로 되어 있기 때문에, 예를 들면 가열 온도를 변경했을 때의 에칭 속도를 추측할 수 있다.
도 7은 불활성 가스의 압력과 에칭 속도의 관계를 나타내는 그래프이다. 이 그래프에서는 불활성 가스의 압력을 높게 할수록 에칭 속도가 저하되는 것을 알 수 있다. 불활성 가스압을 높게 하여 에칭 속도를 저하시킴으로써, 에칭량을 정확하게 파악할 수 있다. 예를 들면, 가열 온도가 1800℃인 경우에는 압력을 10 Pa 이상으로 함으로써 에칭 속도를 300 nm/min 정도 이하로 할 수 있다. 또, 압력을 100 Pa 이상으로 함으로써, 에칭 속도를 100 nm/min 정도 이하로 할 수 있다. 가열 온도가 1800℃와 상이한 경우에는 에칭 속도도 상이하지만, 그것을 고려해도 압력을 10 Pa 이상으로 함으로써 에칭량을 정확하게 파악할 수 있다. 따라서, 이온 농도가 불충분한 영역만을 정밀하게 제거할 수 있다. 또한 본 실시 형태의 처리는 상압 이상에서는 실시되지 않기 때문에, 100 kPa 이하인 것이 바람직하다. 한편, 예를 들면 주입된 이온의 에너지가 높은 경우에는 이온 농도가 불충분한 영역이 비교적 깊어지기 때문에, 불활성 가스의 유입량을 내리고, 예를 들면 압력을 10-2 Pa 이상 10 Pa 이하로 함으로써, 에칭 속도가 비교적 빨라지기 때문에, 이온 농도가 불충분한 영역을 제거하는 처리에 걸리는 시간을 억제할 수 있다.
다음에, 본 발명의 효과를 확인하기 위해서 출원인이 실시한 실험에 대해 설명한다. 실험에 이용한 SiC 기판(40)에는 V자 모양의 홈(41)이 형성되어 있고 SiC 기판(40)의 표면과 홈(41)이 이루는 각 θ는 45°이다. 또, 홈(41)의 깊이(L2)는 100μm이며, SiC 기판(40)의 두께(L3)는 380μm이다. 또, 홈(41)의 간격은 4 mm 내지 5 mm이다.
이 SiC 기판(40)에, 레지스트(도쿄 오카 공업사 제 OFPR-800)를 막 두께 1μm 도포하여, 5000 rpm로 스핀 코트를 실시했다. 이때의 SiC 기판(40)의 표면 사진을 도 8에 나타낸다. 레지스트를 스핀 코트하기 전이 도 8(a)에 나타나 있고 레지스트를 스핀 코트한 후가 도 8(b)에 나타나 있다. 또, 도 8에서 검은 부분이 홈(41)이다. 레지스트의 도포 후(도 8(b))에서는 레지스트의 도포 불균일이 현저하게 나타나 있어 실용에 이용할 수 있는 것은 될 수 없었다.
이상에 설명한 바와 같이, 본 실시 형태의 SiC 기판 처리 방법에서는 이온이 주입된 이온 주입 영역(46)을 표면에 가지고, 적어도 상기 이온 주입 영역(46)을 포함하는 부분에 홈(41)이 형성된 SiC 기판(40)을 Si 증기압 하에서 가열하는 이온 활성화 처리를 실시함으로써, SiC 기판(40)의 표면을 에칭하면서 SiC 기판(40)에 주입된 이온을 활성화시킨다.
이것에 의해, Si 증기압 하에서 가열하는 경우에는 스핀 코트법을 이용하는 경우와 달리 홈(41)이 장해가 되기 어렵다(기체이므로 홈이 있어도 균일하게 작용한다). 그 때문에, 홈(41)이 형성된 SiC 기판(40)이어도, 표면의 거침을 방지하면서(오히려 평탄화하면서) 이온을 활성화할 수 있다. 따라서, 홈(41)이 형성된 SiC 기판(40)을 이용하여 고품질의 반도체소자를 제조할 수 있다. 또, 이온 활성화 처리에서는 스핀 코트법과 달리 카본 캡을 형성 및 제거하는 공정이 불필요하기 때문에, 제조 공정을 단순화할 수 있다. 또한, 본 발명의 이온 활성화 처리를 실시함으로써 SiC 기판(40)의 표면을 에칭할 수 있으므로, 이온 농도가 불충분한 영역도 동시에 제거할 수 있다.
또, 본 실시 형태의 SiC 기판 처리 방법에서는 SiC 기판(40)에 형성된 홈(41)은 상기 SiC 기판(40)을 분리하기 위한 홈이다.
이것에 의해, 홈(41)이 형성된 SiC 기판(40)을 이용하여, 고품질의 반도체소자를 복수 제조할 수 있다.
또, 본 실시 형태의 SiC 기판 처리 방법에서는 단결정 SiC의 에피택셜층(45)을 표면에 가지고, 적어도 상기 에피택셜층(45)에 홈(41)이 형성된 SiC 기판(40)에 대해서 이온을 주입하는 이온 주입 처리를 이온 활성화 처리 전에 실시한다.
이것에 의해, 이온 주입 조건에 따라 이온의 분포를 추측할 수 있으므로, SiC 기판(40)의 표면을 필요한 충분한 양만 제거할 수 있다.
이상에 본 발명의 적합한 실시 형태를 설명했지만, 상기의 구성은 예를 들면 이하와 같이 변경할 수 있다.
상기에서는 반도체소자의 분리를 위한 홈(41)이 형성된 SiC 기판(40)에 처리를 실시했지만, 다른 목적으로 홈이 형성되어 있어도 본 실시 형태의 방법을 적용할 수 있다. 다른 목적으로 형성된 홈의 예로서는 MOSFET의 게이트를 묻기 위해서 형성된 홈(본 실시 형태의 홈(41)보다도 더욱 작은 홈)을 들 수 있다.
상기에서는 Si 및 불활성 가스 분위기 하에서 이온 활성화 처리를 실시했지만, 불활성 가스를 유입하지 않고, Si 분위기 하에서 이온 활성화 처리를 실시해도 된다. 이 경우, 압력을 10-7 Pa 이상 10-2 Pa 이하(바람직하게는 10-4 Pa 이하)로 함으로써, 일반적인 에칭 속도로 이온 활성화 처리를 실시할 수 있다.
상기에서는 수용부를 적층하는 구성의 가열 처리 용기를 이용했지만, 적층할 수 없는 구성의 가열 처리 용기를 이용할 수 있다. 또, SiC 기판을 배치하는 방향도 임의이며, 피처리면이 상향이어도 된다.
3 가열 처리 용기
10 고온 진공 로
40 SiC 기판
41 홈
45 에피택셜층
46 이온 주입 영역

Claims (7)

  1. 단결정 SiC의 에피택셜층을 표면에 가지며, 상기 표면의 에피택셜층에는 이온이 주입된 이온 주입 영역이 형성되어 있고, 적어도 상기 이온 주입 영역을 포함하는 부분에 홈이 형성된 SiC 기판에 대해서, 기체의 Si에 의한 Si 증기압 하에서 가열하는 이온 활성화 처리를 실시함으로써, 상기 SiC 기판의 표면의 상기 에피택셜층을 에칭하면서 상기 SiC 기판의 홈의 내부에 주입된 이온을 활성화시키는 것을 특징으로 하는 SiC 기판 처리 방법.
  2. 청구항 1에 있어서,
    상기 SiC 기판에 형성된 홈은 상기 SiC 기판을 분리하기 위한 홈인 것을 특징으로 하는 SiC 기판 처리 방법.
  3. 청구항 1에 있어서,
    상기 에피택셜층에 홈이 형성된 SiC 기판에 대해서 이온을 주입하는 이온 주입 처리를 상기 이온 활성화 처리 전에 실시하는 것을 특징으로 하는 SiC 기판 처리 방법.
  4. 청구항 1에 있어서,
    상기 이온 활성화 처리는 Si 및 불활성 가스 분위기 하에서 실시되고, 압력이 10 Pa 이상 100 kPa 이하인 것을 특징으로 하는 SiC 기판 처리 방법.
  5. 청구항 1에 있어서,
    상기 이온 활성화 처리는 10-7 Pa 이상 10-2 Pa 이하에서 실시되는 것을 특징으로 하는 SiC 기판 처리 방법.
  6. 청구항 1에 있어서,
    상기 이온 활성화 처리는 Si 및 불활성 가스 분위기 하에서 실시되고, 압력이 10-2 Pa 이상 10 Pa 이하인 것을 특징으로 하는 SiC 기판 처리 방법.
  7. 청구항 1에 있어서,
    상기 이온 활성화 처리는 상기 SiC 기판을 가열 처리 용기의 내부 공간에 위치시킨 상태로 실시되고,
    상기 가열 처리 용기는 탄탈 금속을 포함하고, 상기 탄탈 금속보다도 상기 내부 공간측에 탄화 탄탈층이 마련되고, 상기 탄화 탄탈층의 더욱 내부 공간측에 탄탈 실리사이드층이 마련되는 것을 특징으로 하는 SiC 기판 처리 방법.
KR1020177016191A 2014-11-18 2015-11-17 SiC 기판 처리 방법 KR102549160B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014233233 2014-11-18
JPJP-P-2014-233233 2014-11-18
PCT/JP2015/005739 WO2016079980A1 (ja) 2014-11-18 2015-11-17 ＳｉＣ基板処理方法

Publications (2)

Publication Number Publication Date
KR20170086561A KR20170086561A (ko) 2017-07-26
KR102549160B1 true KR102549160B1 (ko) 2023-06-30

Family

ID=56013553

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177016191A KR102549160B1 (ko) 2014-11-18 2015-11-17 SiC 기판 처리 방법

Country Status (7)

Country Link
US (1) US10014176B2 (ko)
EP (1) EP3223302B1 (ko)
JP (1) JP6310571B2 (ko)
KR (1) KR102549160B1 (ko)
CN (1) CN107004585B (ko)
TW (1) TWI677603B (ko)
WO (1) WO2016079980A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3223303B1 (en) * 2014-11-18 2023-03-15 Toyo Tanso Co., Ltd. Etching method for sic substrate and use of holding container
WO2019213001A1 (en) * 2018-05-04 2019-11-07 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Implanted dopant activation for wide bandgap semiconductor electronics
US20220336602A1 (en) * 2019-09-10 2022-10-20 Korea Electrotechnology Research Institute Trench-gate sic mosfet device and manufacturing method therefor
CN112408394B (zh) * 2020-11-23 2023-07-07 武汉科技大学 一种二硅化钽纳米粉末的制备方法
WO2023189056A1 (ja) * 2022-03-31 2023-10-05 ローム株式会社 炉心管、熱処理装置および支持ユニット

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009188117A (ja) * 2008-02-05 2009-08-20 Kwansei Gakuin 表面改質単結晶ＳｉＣ基板、エピ成長層付き単結晶ＳｉＣ基板、半導体チップ、単結晶ＳｉＣ成長用種基板及び単結晶成長層付き多結晶ＳｉＣ基板の製造方法
JP2012209415A (ja) * 2011-03-29 2012-10-25 Kwansei Gakuin 半導体素子の製造方法
JP2014103180A (ja) * 2012-11-16 2014-06-05 Toyo Tanso Kk 収容容器、収容容器の製造方法、半導体の製造方法、及び半導体製造装置。

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6547877B2 (en) * 1996-01-22 2003-04-15 The Fox Group, Inc. Tantalum crucible fabrication and treatment
JP3550967B2 (ja) 1997-09-11 2004-08-04 富士電機ホールディングス株式会社 炭化けい素基板の熱処理方法
JP2001332508A (ja) * 2000-05-23 2001-11-30 Matsushita Electric Ind Co Ltd 半導体素子の製造方法
DE102005017814B4 (de) * 2004-04-19 2016-08-11 Denso Corporation Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
JP5152887B2 (ja) 2006-07-07 2013-02-27 学校法人関西学院 単結晶炭化ケイ素基板の表面改質方法、単結晶炭化ケイ素薄膜の形成方法、イオン注入アニール方法及び単結晶炭化ケイ素基板、単結晶炭化ケイ素半導体基板
JP5135879B2 (ja) * 2007-05-21 2013-02-06 富士電機株式会社 炭化珪素半導体装置の製造方法
JP5564682B2 (ja) * 2010-04-28 2014-07-30 学校法人関西学院 半導体素子の製造方法
JP2011243619A (ja) * 2010-05-14 2011-12-01 Sumitomo Electric Ind Ltd 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP5759393B2 (ja) * 2012-01-12 2015-08-05 住友電気工業株式会社 炭化珪素半導体装置の製造方法
TWI600081B (zh) * 2012-11-16 2017-09-21 Toyo Tanso Co Ltd Surface treatment method of single crystal silicon carbide substrate and single crystal silicon carbide substrate
TW201517133A (zh) * 2013-10-07 2015-05-01 Applied Materials Inc 使用熱佈植與奈秒退火致使銦鋁鎵氮化物材料系統中摻雜劑的高活化

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009188117A (ja) * 2008-02-05 2009-08-20 Kwansei Gakuin 表面改質単結晶ＳｉＣ基板、エピ成長層付き単結晶ＳｉＣ基板、半導体チップ、単結晶ＳｉＣ成長用種基板及び単結晶成長層付き多結晶ＳｉＣ基板の製造方法
JP2012209415A (ja) * 2011-03-29 2012-10-25 Kwansei Gakuin 半導体素子の製造方法
JP2014103180A (ja) * 2012-11-16 2014-06-05 Toyo Tanso Kk 収容容器、収容容器の製造方法、半導体の製造方法、及び半導体製造装置。

Also Published As

Publication number Publication date
CN107004585B (zh) 2020-02-11
US10014176B2 (en) 2018-07-03
JPWO2016079980A1 (ja) 2017-09-28
US20170323792A1 (en) 2017-11-09
CN107004585A (zh) 2017-08-01
EP3223302A4 (en) 2018-07-25
TW201627543A (zh) 2016-08-01
KR20170086561A (ko) 2017-07-26
JP6310571B2 (ja) 2018-04-11
TWI677603B (zh) 2019-11-21
WO2016079980A1 (ja) 2016-05-26
EP3223302A1 (en) 2017-09-27
EP3223302B1 (en) 2021-01-06

Similar Documents

Publication Publication Date Title
KR102549160B1 (ko) SiC 기판 처리 방법
WO2014076963A1 (ja) 単結晶ＳｉＣ基板の表面処理方法及び単結晶ＳｉＣ基板
JP6268277B2 (ja) ＳｉＣ基板の表面処理方法、ＳｉＣ基板の製造方法、及び半導体の製造方法
JP5564682B2 (ja) 半導体素子の製造方法
US9644894B2 (en) Semiconductor device manufacturing apparatus
TWI659463B (zh) 碳化矽基板之蝕刻方法及收容容器
JP2006339396A (ja) イオン注入アニール方法、半導体素子の製造方法、及び半導体素子
WO2016079984A1 (ja) ＳｉＣ基板の表面処理方法
US9704733B2 (en) Storing container, storing container manufacturing method, semiconductor manufacturing method, and semiconductor manufacturing apparatus
JP6719416B2 (ja) 凹部の埋め込み方法および処理装置
TW201543593A (zh) ＳｉＣ（碳化矽）基板之潛傷深度推斷方法
JP6151581B2 (ja) 単結晶ＳｉＣ基板の表面処理方法及び単結晶ＳｉＣ基板の製造方法
JP5934633B2 (ja) 単結晶ＳｉＣ基板の表面処理方法及び単結晶ＳｉＣ基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant