TWI677603B - 碳化矽基板處理方法 - Google Patents

碳化矽基板處理方法 Download PDF

Info

Publication number
TWI677603B
TWI677603B TW104138127A TW104138127A TWI677603B TW I677603 B TWI677603 B TW I677603B TW 104138127 A TW104138127 A TW 104138127A TW 104138127 A TW104138127 A TW 104138127A TW I677603 B TWI677603 B TW I677603B
Authority
TW
Taiwan
Prior art keywords
silicon carbide
carbide substrate
ion
groove
processing
Prior art date
Application number
TW104138127A
Other languages
English (en)
Other versions
TW201627543A (zh
Inventor
矢吹紀人
Norihito YABUKI
鳥見聡
Satoshi TORIMI
野上暁
Satoru Nogami
Original Assignee
日商東洋炭素股份有限公司
Toyo Tanso Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東洋炭素股份有限公司, Toyo Tanso Co., Ltd. filed Critical 日商東洋炭素股份有限公司
Publication of TW201627543A publication Critical patent/TW201627543A/zh
Application granted granted Critical
Publication of TWI677603B publication Critical patent/TWI677603B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67346—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders characterized by being specially adapted for supporting a single substrate or by comprising a stack of such individual supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7602—Making of isolation regions between components between components manufactured in an active substrate comprising SiC compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供一種碳化矽基板處理方法，該方法係對於形成有槽(41)之碳化矽基板(40)，一面防止表面粗糙化一面使離子活化。藉由進行於Si的蒸氣壓力下加熱碳化矽基板(40)之離子活化處理，使植入於碳化矽基板(40)的離子活化，並進行蝕刻而將表面加工平坦，該碳化矽基板(40)係於表面具有植入了離子之離子植入區域(46)，且於至少包含該離子植入區域(46)之部分形成有槽(41)。

Description

碳化矽基板處理方法
本發明係關於一種對用以製造半導體元件之附設槽的碳化矽基板進行加熱處理之方法。
與矽(Si)等比較，碳化矽(SiC)在耐熱性及電氣特性等方面相對更優異，因而作為新的半導體材料已受到矚目。
SiC製之半導體元件，係使用例如直徑為4吋或6吋之碳化矽基板所製造。作為自一片碳化矽基板製造複數個半導體元件之方法，已知有例如於碳化矽基板上預先形成槽，且於進行了離子植入、離子活化、及電極形成等之後，利用該槽進行半導體元件之分離的方法。
此外，除了用以將半導體元件分離之目的外，有時為了埋入MOSFET之閘極，於碳化矽基板形成槽(溝渠(Trench)閘極式MOSFET；參照非專利文獻1)。
在此，碳化矽基板於植入Al等之離子後，為了使該離子活化，需要進行加熱處理。此加熱處理(離子活化處理)例如需要在1500℃以上之高溫下進行。然而， 於對碳化矽基板進行離子植入處理及離子活化處理之情況，會使碳化矽基板之表面粗化。
因此，採用有一種碳層覆蓋法，該方法係於碳化矽基板上形成碳層(carbon cap)，以防止碳化矽基板之表面粗糙化。於碳層覆蓋法中，藉由在碳化矽基板之表面塗佈阻劑，且以表面之法線作為旋轉軸使碳化矽基板旋轉，以使阻劑變得均勻(旋轉塗佈法)。然後，藉由使此阻劑碳化而形成碳層。藉由形成碳層，能抑制在離子活化處理時產生之碳化矽基板之表面粗糙化。再者，於離子活化處理之後，需要進行除去碳層之處理。
[先前技術文獻] [非專利文獻]
非專利文獻1：「具有高臨界值電壓之耐壓1700V特性ON電阻3.5mΩcm2V槽溝渠式MOSFET」、SiC及關聯半導體研究會第22次演講會預備稿集、公益社團法人應用物理學會、2013年12月9日、p.21-22
然而，於形成有槽之碳化矽基板之情況，由於槽之障礙，即使採用旋轉塗佈法，仍不能均勻地塗佈阻劑。因此，於形成有槽之碳化矽基板中，即使於採用碳層覆蓋法之情況，仍有可能因離子植入及離子活化處理而造成碳化矽基板之表面變得粗糙，從而無法製造適宜之半導 體元件。再者，於碳層覆蓋法中，需要有形成及除去碳層之處理，因而會使半導體元件之製造步驟變得複雜。
本發明係鑒於以上問題而完成，其主要目的在於，提供一種碳化矽基板處理方法，其對於形成有槽之碳化矽基板，一面防止表面粗化一面使離子活化。
(解決問題之技術手段及功效)
本發明所欲解決之問題誠如上述，下面對用以解決此問題之技術手段及其功效進行說明。
根據本發明之一個方面，提供一種碳化矽基板處理方法，該方法藉由進行於Si的蒸氣壓力下加熱碳化矽基板之離子活化處理，一面蝕刻上述碳化矽基板之表面一面使植入於上述碳化矽基板的離子活化，該碳化矽基板係於表面具有植入了離子之離子植入區域，且於至少包含該離子植入區域之部分形成有槽。
藉此，與採用旋轉塗佈法之情況不同，於Si的蒸氣壓力下加熱之情況，槽難以變成障礙(因為是氣體，因此即使有槽也能均勻地作用)。因此，即使為形成有槽之碳化矽基板，也能一面防止表面變粗糙(更確切地說，一面平坦加工)一面使離子活化。藉此，能使用形成有槽之碳化矽基板，製造高品質之半導體元件。此外，與旋轉塗佈法不同，於本發明之離子活化處理中，不需要形成及除去碳層的步驟，因此能簡化製造步驟。並且，由於藉由進行本發明之離子活化處理，能對碳化矽基板之表面 進行蝕刻，因此被植入之離子不足之區域也能以相同之處理加以除去。
於上述碳化矽基板處理方法中，較佳為，形成於上述碳化矽基板之槽，係用以分離該碳化矽基板之槽。
藉此，能使用形成有槽之碳化矽基板，製造複數個高品質之半導體元件。
於上述碳化矽基板處理方法中，較佳為，於上述離子活化處理之前進行對碳化矽基板植入離子的離子植入處理，該碳化矽基板係於表面具有單晶SiC之磊晶層，且至少於該磊晶層形成有槽。
藉此，由於能根據離子植入條件推估離子之分佈，因而能僅將碳化矽基板之表面除去需要且充分之量。
於上述碳化矽基板處理方法中，較佳為，上述離子活化處理係於Si及惰性氣體氛圍下進行，且壓力為10Pa以上且100kPa以下。
藉此，由於能藉由使用惰性氣體來提高壓力，以抑制蝕刻速度，因而能精度很好地控制碳化矽基板之表面的蝕刻量。
於上述碳化矽基板處理方法中，較佳為，上述離子活化處理係於10-7Pa以上且10-2Pa以下進行。
藉此，由於能藉由於高真空下進行離子活化處理來提高蝕刻速度，因而例如於被植入之離子存在於碳 化矽基板的較深位置之情況等，能縮短處理時間。
此外，較佳為，上述離子活化處理係於Si及惰性氣體氛圍下進行，且於壓力為10-2Pa以上且10Pa以下進行。
藉此，由於能藉由調整惰性氣體之壓力來調整蝕刻速度，因而能將碳化矽基板之表面的蝕刻量控制在適當之量。
於上述碳化矽基板處理方法中，較佳為依以下方式構成。亦即，上述離子活化處理係於使上述碳化矽基板位於加熱處理容器之內部空間的狀態下進行。上述加熱處理容器包含鉭金屬，且於比該鉭金屬靠上述內部空間側設置有碳化鉭層，於比該碳化鉭層更靠內部空間側設置有矽化鉭層。
藉此，能使收容容器之內部的Si的壓力均勻，因而能均勻地進行碳化矽基板之表面的蝕刻。
3‧‧‧加熱處理容器
10‧‧‧高溫真空爐
40‧‧‧碳化矽基板
41‧‧‧槽
45‧‧‧磊晶層
46‧‧‧離子植入區域
圖1為說明在本發明之加熱處理中採用之高溫真空爐的概要之圖。
圖2為加熱處理容器之端面圖。
圖3為顯示加熱處理容器之壁面的組成之概略圖。
圖4為形成有槽之碳化矽基板的立體圖及概略剖視圖。
圖5為概略顯示各步驟中之碳化矽基板的狀況之圖。
圖6為顯示加熱溫度與蝕刻速度的關係性之曲線圖。
圖7為顯示惰性氣體之壓力與蝕刻速度的關係性之曲線圖。
圖8為顯示旋轉塗佈前後之碳化矽基板的表面狀況之顯微鏡照片。
下面，參照圖式對本発明之實施形態進行說明。
首先，參照圖1對本實施形態之加熱處理中採用之高溫真空爐10進行說明。圖1為說明在本發明之加熱處理方法中採用之高溫真空爐10的概要之圖。圖2為加熱處理容器3之端面圖。
如圖1所示，高溫真空爐10具備主加熱室21及預備加熱室22。主加熱室21可將至少表面由單晶SiC構成之碳化矽基板加熱至1000℃以上且2300℃以下的溫度。預備加熱室22係用以進行預備加熱之空間，該預備加熱係於以主加熱室21對碳化矽基板加熱之前進行。
於主加熱室21連接有真空形成用閥23、惰性氣體注入用閥24及真空計25。真空形成用閥23能調整主加熱室21之真空度。惰性氣體注入用閥24能調整主加熱室21內的惰性氣體(例如Ar氣體)之壓力。真空計25能測量主加熱室21內之真空度。
主加熱室21之內部具備加熱器26。此外，於主加熱室21之側壁或頂部固定有省略圖示的熱反射金屬板，此熱反射金屬板係構成為使加熱器26的熱朝主加熱室21之中央部反射。藉此，能強有力且均勻地加熱碳化矽基板40，使其昇溫至1000℃以上且2300℃以下的溫度。再者，作為加熱器26例如可使用電阻加熱式之加熱器或高頻感應加熱式之加熱器。
此外，碳化矽基板40係收容於加熱處理容器3。加熱處理容器3係由收容部3a~3f構成。收容部3a~3f分別支撐各一片碳化矽基板40。此外，加熱處理容器3被載置於處理台27。處理台27係構成為藉由省略圖示之驅動裝置及傳遞機構，至少能自預備加熱室22移動至主加熱室21。
於加熱處理碳化矽基板40時，首先如圖1之點劃線所示，將加熱處理容器3配置於高溫真空爐10的預備加熱室22，且以適宜之溫度(例如，約800℃)進行預備加熱。接著，使加熱處理容器3朝預先被昇溫至設定溫度(例如，約1800℃)之主加熱室21移動。然後，一面調整壓力等一面加熱碳化矽基板40。再者，也可省略預備加熱。
其次，對加熱處理容器3進行說明。如圖2所示，加熱處理容器3係將收容部3a~3f於上下方向重疊而構成。收容部3a~3f全部為相同形狀，因而以下之說明中，以收容部3a為代表進行說明。
如圖2所示，收容部3a係用以支撐一片碳化矽基板40，並於Si的蒸氣壓力下加熱該碳化矽基板40之部分。收容部3a具有容器部30及基板支撐部50。
容器部30係軸向長度比徑向長度短之有底筒狀的容器。容器部30具有藉由底面部31之內壁及側面部32的內壁而形成之內部空間33。再者，此內部空間33係上方開放之空間。
於側面部32形成有支撐基板支撐部50之外緣部分的第1台階34、及支撐重疊於上面之收容部的第2台階35。
基板支撐部50被支撐於容器部30之第1台階34。基板支撐部50係以碳化矽基板40之被處理面與內部空間面對面(即被處理面朝向下側)之方式支撐該碳化矽基板40。
藉此，藉由基板支撐部50及碳化矽基板40，能覆蓋內部空間33之上方的開放部分，因此能使內部空間33成為密封空間。藉此，不需要以蓋等密封容器部30之作業。此外，藉由將被處理面朝向下方，能防止微小之雜質掉落而附著於碳化矽基板40之被處理面。
接著，參照圖3對加熱處理容器3之壁面的組成進行說明。圖3為顯示加熱處理容器3之壁面的組成之概略圖。
加熱處理容器3係於至少構成內部空間33之壁面的部分，成為圖3所示的組成。具體而言，自外側至 內部空間33側依序由鉭層(Ta)、碳化鉭層(TaC及Ta2C)、及矽化鉭層(TaSi2)構成。
由鉭層及碳化鉭層構成之坩堝早已周知，本實施形態中更形成有矽化鉭層。此矽化鉭層係用以將內部空間設定為Si的蒸汽壓力者。再者，也可取代將加熱處理容器3之內壁面設為矽化鉭層，而於加熱處理容器3內配置固態的Si。
以下，對矽化鉭層之形成方法簡單地進行說明。矽化鉭層係藉由使熔融的Si接觸於坩堝之內壁面，且於1800℃以上且2000℃以下加熱而形成。藉此，可實現例如由TaSi2構成之矽化鉭層。再者，本實施形態中，形成30μm至50μm左右的矽化鉭層，但根據內部空間之體積等，例如也可為1μm至300μm的厚度。
藉由依上述進行處理，可形成矽化鉭層。再者，本實施形態中，矽化鉭為形成有TaSi2之構成，但也可形成由其他之化學式表示之矽化鉭。此外，也可重疊形成複數種類之矽化鉭。
本實施形態中，於構成內部空間33之壁面(側壁、底面及碳化矽基板40以外之上面)整體形成有矽化鉭層。藉此，能使內部空間33內之Si的壓力均勻。
其次，參照圖4對本實施形態之被處理物、即附設槽之碳化矽基板40進行說明。圖4為形成有槽41之碳化矽基板40之立體圖及概略剖視圖。
如圖4(a)所示，碳化矽基板40係圓板狀，且 形成有複數條槽41。槽41係以區隔複數個正方形之方式縱橫形成於碳化矽基板40之表面。形成有槽之間隔係根據半導體元件之尺寸而定，故而可任意，例如可為4mm。此外，碳化矽基板40既可為具有偏離角之基板，也可偏離角為0°。再者，關於槽41，只要形成有開口部分，也可為截面矩形形狀、截面Ω狀等任意之形狀。此外，槽41之深度、開口部分與深度之比率(縱橫比)也任意，較適之縱橫比(開口部分之深度/開口部分的長度)為0.5~20。
如圖4(b)所示，本實施形態之槽41為V字狀，碳化矽基板40之表面與槽41所成之角θ為45°。再者，槽之形狀及θ的值係任意值。此外，於碳化矽基板40之表面(例如(0001)Si面或(000-1)C面)形成有由單晶SiC構成之磊晶層。圖4(b)中，以符號L1顯示磊晶層之厚度。此外，以符號L2顯示自碳化矽基板40之表面至槽41的最深部之距離。本實施形態中，槽之深度(L2)為磊晶層之厚度(L1)的數倍。此外，圖4(b)中，以符號L3顯示碳化矽基板40之厚度。本實施形態中，槽之深度(L2)係碳化矽基板40之厚度(L3)的數分之一。
接著，參照圖5對利用上述說明之高溫真空爐10及加熱處理容器3而自碳化矽基板40製造半導體元件的處理進行說明。圖5為概略顯示各步驟中之碳化矽基板的狀況之圖。再者，為了便於理解圖面，圖5中之碳化矽基板的槽41、磊晶層45及離子植入區域46，係以與實際之厚度(深度)不同之尺寸記載。
圖5(a)顯示處理前之碳化矽基板40。如上述說明，於碳化矽基板40形成有複數條槽41，並形成有磊晶層45。再者，作為形成磊晶層45之方法，可採用CVD法(化學氣相蒸鍍法)、MSE法(準穩定溶媒磊晶法)。此外，槽41係藉由鑽石工具或雷射等形成。
首先，如圖5(b)所示，對此碳化矽基板40進行離子植入。此離子植入係採用具有將離子照射於對象物之功能的離子植入裝置而進行。藉由離子植入裝置，選擇性地對磊晶層45之表面全面或一部分植入作為雜質的離子(鋁離子等)。
如圖5(c)所示，藉由對碳化矽基板40植入離子而形成離子植入區域46。碳化矽基板40係基於離子植入區域46而形成有半導體元件之期望區域。再者，因植入離子，包含離子植入區域46之磊晶層45的表面變為粗糙之狀態(碳化矽基板40之表面損傷，平坦度劣化)。此外，雖說還取決於植入之離子的能量等，但一般而言於離子植入區域46之表面附近存在有離子濃度不足之區域。
接著，如圖5(d)所示，進行植入之離子的活化及離子植入區域46之表面的蝕刻。本實施形態中，可於1個步驟中進行雙方之處理。具體而言，於Si的蒸氣壓力下且1500℃以上且2200℃以下，較適為1600℃以上且2000℃以下之環境下進行加熱。藉此，能使植入之離子活化。本實施形態之離子活化處理，係於Si及惰性氣體氛圍下進行。
此外，藉由以上述條件將碳化矽基板40加熱，對表面進行蝕刻而逐漸將離子植入區域46之變粗糙的部分加工平坦(參照圖5(e))。於此蝕刻(平坦加工)時，進行以下所示之反應。若簡單地說明，藉由在Si的蒸氣壓力下加熱碳化矽基板40，碳化矽基板40之SiC成為Si2C或SiC2等而昇華，並且Si氣體氛圍下之Si在碳化矽基板40之表面與C結合而引起自組織化從而被平坦化。並且，因加熱自內壁面被設定為矽化鉭層之加熱處理容器3的內壁面釋放出之Si，也貢獻於上述反應。
(1) SiC(s) → Si(v)I+C(s)I
(2) 2SiC(s) → Si(v)II+SiC2(v)
(3) TaxSiy(s) → TaxSiy-1(s)+Si(v)III
(4) SiC(s)+Si(v)I+II+III → Si2C(v)
(5) C(s)I+2Si(v)I+II+III → Si2C(v)
根據上述，藉由進行離子活化處理(加熱處理)，能進行高溫下之加熱產生的離子活化、離子植入區域46之表面的離子濃度不足之區域的除去、碳化矽基板40之表面的平坦加工。
此外，於本實施形態中，氣體之Si作用於碳化矽基板40。氣體之Si係與在旋轉塗佈法中使用的阻劑不同，均勻地作用至碳化矽基板40之槽41的內部。因此，即使為形成有槽41之碳化矽基板40，也能無問題地進行蝕刻及平坦加工。
接著，參照圖6及圖7，對惰性氣體之壓力與 蝕刻速度的關係性等進行說明。
先前已知，碳化矽基板之蝕刻速度係依加熱溫度而定。圖6為顯示在規定環境下將加熱溫度設為1600℃、1700℃、1750℃及1800℃時之蝕刻速度的曲線圖。由此曲線圖可知，加熱溫度越高，則蝕刻速度越快。此外，此曲線圖之橫軸為溫度的倒數，此曲線圖之縱軸以對數顯示蝕刻速度。再者，如圖6所示，此曲線圖為直線，因而例如能預估變更加熱溫度時之蝕刻速度。
圖7為顯示惰性氣體之壓力與蝕刻速度的關係之曲線圖。由此曲線圖可知，越是增高惰性氣體之壓力，則蝕刻速度越是降低。藉由增高惰性氣體壓力而使蝕刻速度下降，能正確地把握蝕刻量。例如，於加熱溫度為1800℃之情況，藉由將壓力設為10Pa以上，能將蝕刻速度設定為300nm/min左右以下。此外，藉由將壓力設為100Pa以上，能將蝕刻速度設定為100nm/min左右以下。於加熱溫度不同於1800℃之情況下，蝕刻速度也不同，考慮到此點，也能藉由將壓力設定為10Pa以上，而正確地把握蝕刻量。藉此，可精度良好地除去離子濃度不足之區域。再者，由於本實施形態之處理不能於常壓以上進行，因而較佳為100kPa以下。另一方面，例如於植入之離子的能量高之情況，離子濃度不足之區域變得較深，因此藉由減少惰性氣體之流入量，例如將壓力設定為10-2Pa以上且10Pa以下，以使蝕刻速度變得較快，因而能抑制對除去離子濃度不足之區域的處理所花費之時間。
接著，為了確認本發明之功效，對申請人進行之實驗進行說明。在使用於實驗之碳化矽基板40形成有V字狀的槽41，碳化矽基板40之表面與槽41所成之角θ為45°。此外，槽41之深度(L2)為100μm，碳化矽基板40之厚度(L3)為380μm。此外，槽41之間隔為4mm至5mm。
於此碳化矽基板40上塗佈膜厚1μm之阻劑(東京應化工業社製OFPR-800)，且以5000rpm之轉速進行旋轉塗佈。圖8顯示此時之碳化矽基板40之表面照片。旋轉塗佈阻劑之前被示於圖8(a)，旋轉塗佈阻劑之後被示於圖8(b)。此外，圖8中黑色部分為槽41。於阻劑之塗佈後(圖8(b))，明顯出現阻劑之塗佈不勻，不能成為能用於實用者。
如以上說明，於本實施形態之碳化矽基板處理方法中，藉由進行於Si的蒸氣壓力下將碳化矽基板40加熱之離子活化處理，一面蝕刻碳化矽基板40之表面一面使植入於碳化矽基板40的離子活化，該碳化矽基板40係於表面具有植入離子之離子植入區域46，且於至少包含該離子植入區域46之部分形成有槽41。
藉此，與採用旋轉塗佈法之情況不同，於Si的蒸氣壓力下加熱之情況，槽41難以變為障礙(因為是氣體，因此即使有槽也能均勻地作用)。因此，即使為形成有槽41之碳化矽基板40，也能一面防止表面粗化(更確切地說，一面平坦加工)一面使離子活化。藉此，能使用形 成有槽41之碳化矽基板40，製造高品質之半導體元件。此外，與旋轉塗佈法不同，於離子活化處理中，不需要形成及除去碳層的步驟，因此能簡化製造步驟。並且，由於能藉由進行本發明之離子活化處理，對碳化矽基板40之表面進行蝕刻，因而離子濃度不足之區域也能同時被除去。
此外，於本實施形態之碳化矽基板處理方法中，形成於碳化矽基板40之槽41，係用以分離該碳化矽基板40之槽。
藉此，能使用形成有槽41之碳化矽基板，製造複數個高品質之半導體元件。
此外，於本實施形態之碳化矽基板處理方法中，於離子活化處理之前進行對碳化矽基板40植入離子的離子植入處理，該碳化矽基板40係於表面具有單晶SiC之磊晶層45，且至少於該磊晶層45形成有槽41。
藉此，能根據離子植入條件推估離子之分佈，因而能僅將碳化矽基板40之表面除去需要且充分之量。
以上對本發明之較佳實施形態進行了說明，但上述構成例如也能依如下之方式進行變更。
上述中，對形成有用以半導體元件之分離的槽41之碳化矽基板40進行了處理，但即使以其他之目的形成有槽，也能應用本實施形態之方法。作為以其他之目的而形成之槽的例子，可列舉為了埋入MOSFET之閘極 而形成之槽(比本實施形態之槽41更小的槽)。
上述中，於Si及惰性氣體氛圍下進行了離子活化處理，但也可不使惰性氣體流入，而於Si的氣體氛圍下進行離子活化處理。此情況下，藉由將壓力設定為10-7Pa以上且10-2Pa以下(較佳為10-4Pa以下)，能以一般之蝕刻速度進行離子活化處理。
上述中，採用了將收容部層積之構成的加熱處理容器，但也可採用不能層積之構成的加熱處理容器。此外，配置碳化矽基板之朝向也可任意，被處理面也可向上。

Claims (7)

  1. 一種碳化矽基板處理方法，其特徵在於：對於表面具有單晶碳化矽之磊晶層，且在該表面的上述磊晶層形成有植入離子之離子植入區域，且於至少包含該離子植入區域之部分形成有槽的碳化矽基板，藉由進行於Si的蒸氣壓力下加熱之離子活化處理，一面蝕刻上述碳化矽基板之表面之上述磊晶層一面使植入於上述碳化矽基板的離子活化。
  2. 如請求項1之碳化矽基板處理方法，其中，形成於上述碳化矽基板之槽，係用以分離該碳化矽基板之槽。
  3. 如請求項1之碳化矽基板處理方法，其中，於上述離子活化處理之前進行對於上述磊晶層形成有槽的碳化矽基板植入離子的離子植入處理。
  4. 如請求項1之碳化矽基板處理方法，其中，上述離子活化處理係於Si及惰性氣體氛圍下進行，且壓力為10Pa以上且100kPa以下。
  5. 如請求項1之碳化矽基板處理方法，其中，上述離子活化處理係於10-7Pa以上且10-2Pa以下進行。
  6. 如請求項1之碳化矽基板處理方法，其中，上述離子活化處理係於Si及惰性氣體氛圍下進行，且壓力為10-2Pa以上且10Pa以下。
  7. 如請求項1至6中任一項之碳化矽基板處理方法，其中，上述離子活化處理係於使上述碳化矽基板位於加熱處理容器之內部空間的狀態下進行，上述加熱處理容器包含鉭金屬，且於比該鉭金屬靠上述內部空間側設置有碳化組層，於比該碳化鉭層更靠內部空間側設置有矽化鉭層。
TW104138127A 2014-11-18 2015-11-18 碳化矽基板處理方法 TWI677603B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-233233 2014-11-18
JP2014233233 2014-11-18

Publications (2)

Publication Number Publication Date
TW201627543A TW201627543A (zh) 2016-08-01
TWI677603B true TWI677603B (zh) 2019-11-21

Family

ID=56013553

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104138127A TWI677603B (zh) 2014-11-18 2015-11-18 碳化矽基板處理方法

Country Status (7)

Country Link
US (1) US10014176B2 (zh)
EP (1) EP3223302B1 (zh)
JP (1) JP6310571B2 (zh)
KR (1) KR102549160B1 (zh)
CN (1) CN107004585B (zh)
TW (1) TWI677603B (zh)
WO (1) WO2016079980A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170085085A (ko) * 2014-11-18 2017-07-21 토요 탄소 가부시키가이샤 SiC 기판의 에칭 방법 및 수용 용기
US10854457B2 (en) * 2018-05-04 2020-12-01 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Implanted dopant activation for wide bandgap semiconductor electronics
WO2021049801A1 (ko) * 2019-09-10 2021-03-18 한국전기연구원 트렌치 게이트형 ＳｉＣ ＭＯＳＦＥＴ 디바이스 및 그 제조 방법
CN112408394B (zh) * 2020-11-23 2023-07-07 武汉科技大学 一种二硅化钽纳米粉末的制备方法
WO2023189056A1 (ja) * 2022-03-31 2023-10-05 ローム株式会社 炉心管、熱処理装置および支持ユニット

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009188117A (ja) * 2008-02-05 2009-08-20 Kwansei Gakuin 表面改質単結晶ＳｉＣ基板、エピ成長層付き単結晶ＳｉＣ基板、半導体チップ、単結晶ＳｉＣ成長用種基板及び単結晶成長層付き多結晶ＳｉＣ基板の製造方法
TW201426864A (zh) * 2012-11-16 2014-07-01 Toyo Tanso Co 容納容器、容納容器之製造方法、半導體之製造方法、及半導體製造裝置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6547877B2 (en) * 1996-01-22 2003-04-15 The Fox Group, Inc. Tantalum crucible fabrication and treatment
JP3550967B2 (ja) * 1997-09-11 2004-08-04 富士電機ホールディングス株式会社 炭化けい素基板の熱処理方法
JP2001332508A (ja) * 2000-05-23 2001-11-30 Matsushita Electric Ind Co Ltd 半導体素子の製造方法
DE102005017814B4 (de) * 2004-04-19 2016-08-11 Denso Corporation Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
JP5152887B2 (ja) * 2006-07-07 2013-02-27 学校法人関西学院 単結晶炭化ケイ素基板の表面改質方法、単結晶炭化ケイ素薄膜の形成方法、イオン注入アニール方法及び単結晶炭化ケイ素基板、単結晶炭化ケイ素半導体基板
JP5135879B2 (ja) * 2007-05-21 2013-02-06 富士電機株式会社 炭化珪素半導体装置の製造方法
JP5564682B2 (ja) * 2010-04-28 2014-07-30 学校法人関西学院 半導体素子の製造方法
JP2011243619A (ja) * 2010-05-14 2011-12-01 Sumitomo Electric Ind Ltd 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP5799458B2 (ja) * 2011-03-29 2015-10-28 学校法人関西学院 半導体素子の製造方法
JP5759393B2 (ja) * 2012-01-12 2015-08-05 住友電気工業株式会社 炭化珪素半導体装置の製造方法
TWI600081B (zh) * 2012-11-16 2017-09-21 Toyo Tanso Co Ltd Surface treatment method of single crystal silicon carbide substrate and single crystal silicon carbide substrate
TW201517133A (zh) * 2013-10-07 2015-05-01 Applied Materials Inc 使用熱佈植與奈秒退火致使銦鋁鎵氮化物材料系統中摻雜劑的高活化

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009188117A (ja) * 2008-02-05 2009-08-20 Kwansei Gakuin 表面改質単結晶ＳｉＣ基板、エピ成長層付き単結晶ＳｉＣ基板、半導体チップ、単結晶ＳｉＣ成長用種基板及び単結晶成長層付き多結晶ＳｉＣ基板の製造方法
TW201426864A (zh) * 2012-11-16 2014-07-01 Toyo Tanso Co 容納容器、容納容器之製造方法、半導體之製造方法、及半導體製造裝置

Also Published As

Publication number Publication date
KR20170086561A (ko) 2017-07-26
TW201627543A (zh) 2016-08-01
WO2016079980A1 (ja) 2016-05-26
KR102549160B1 (ko) 2023-06-30
US10014176B2 (en) 2018-07-03
JPWO2016079980A1 (ja) 2017-09-28
JP6310571B2 (ja) 2018-04-11
CN107004585A (zh) 2017-08-01
US20170323792A1 (en) 2017-11-09
EP3223302A1 (en) 2017-09-27
EP3223302B1 (en) 2021-01-06
EP3223302A4 (en) 2018-07-25
CN107004585B (zh) 2020-02-11

Similar Documents

Publication Publication Date Title
TWI677603B (zh) 碳化矽基板處理方法
TWI746468B (zh) 薄型ＳｉＣ晶圓之製造方法及薄型ＳｉＣ晶圓
JP6867393B2 (ja) 基板のドーピング方法、半導体デバイスのドーピング方法及び基板をドーピングするシステム
CN104797747B (zh) 单晶碳化硅基板的表面处理方法和单晶碳化硅基板
JP6268277B2 (ja) ＳｉＣ基板の表面処理方法、ＳｉＣ基板の製造方法、及び半導体の製造方法
TWI659463B (zh) 碳化矽基板之蝕刻方法及收容容器
TWI708873B (zh) 碳化矽基板之表面處理方法
CN103688342A (zh) 制造碳化硅半导体器件的方法
CN104854678B (zh) 收容容器、收容容器的制造方法、半导体的制造方法以及半导体制造装置
TWI658525B (zh) ＳｉＣ（碳化矽）基板之潛傷深度推斷方法
JP6151581B2 (ja) 単結晶ＳｉＣ基板の表面処理方法及び単結晶ＳｉＣ基板の製造方法
JP5934633B2 (ja) 単結晶ＳｉＣ基板の表面処理方法及び単結晶ＳｉＣ基板の製造方法
CN106298491A (zh) 一种高k金属栅的形成方法