TWI658525B - ＳｉＣ（碳化矽）基板之潛傷深度推斷方法 - Google Patents

ＳｉＣ（碳化矽）基板之潛傷深度推斷方法 Download PDF

Info

Publication number
TWI658525B
TWI658525B TW104109740A TW104109740A TWI658525B TW I658525 B TWI658525 B TW I658525B TW 104109740 A TW104109740 A TW 104109740A TW 104109740 A TW104109740 A TW 104109740A TW I658525 B TWI658525 B TW I658525B
Authority
TW
Taiwan
Prior art keywords
sic substrate
etching
depth
latent
estimating
Prior art date
Application number
TW104109740A
Other languages
English (en)
Other versions
TW201543593A (zh
Inventor
鳥見聡
矢吹紀人
野上暁
Original Assignee
日商東洋炭素股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東洋炭素股份有限公司 filed Critical 日商東洋炭素股份有限公司
Publication of TW201543593A publication Critical patent/TW201543593A/zh
Application granted granted Critical
Publication of TWI658525B publication Critical patent/TWI658525B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明提供一種SiC基板的潛傷深度推定方法，包括蝕刻工序、計測工序和推定工序。在蝕刻工序中，對於至少表面由單晶SiC構成，並且進行了機械加工後的SiC基板，藉由在Si氣氛下進行加熱處理而對該SiC基板的表面進行蝕刻。在計測工序中，對進行了蝕刻工序的SiC基板的表面粗糙度或者殘留應力進行計測。在推定工序中，基於在計測工序中得到的結果，推定蝕刻工序前的SiC基板的潛傷的深度或者有無潛傷。

Description

SiC(碳化矽)基板之潛傷深度推斷方法
本發明係有關推定SiC基板中產生的潛傷的深度的方法。
由於SiC與Si等比較，在耐熱性和電特性等方面優異，因此作為新的半導體材料而備受矚目。
專利文獻1公開了一種使該SiC基板的表面平坦化的表面處理方法。在該表面處理方法中，將SiC基板收納在收納容器中，並在使收納容器內為Si蒸氣壓下的狀態下對該收納容器進行加熱。藉此，收納容器內部的SiC基板被蝕刻，能夠獲得分子水準上平坦的SiC基板。
專利文獻2公開了一種除去SiC基板上產生的表面變質層的處理方法。專利文獻2中，表面變質層被記載為在製作SiC基板的工序(機械研磨等的機械加工)中產生的結晶構造的損傷層。在該處理方法中，將表面變質層抑制為50nm以下，利用氫蝕刻除去該表面變質層。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2012-195299號公報
[專利文獻2]國際公開第2011/024931號公報
其中，在對產生了潛傷的SiC基板形成外延層或者進行加熱處理的情況下，導致潛傷表露出來，SiC基板的表面粗糙不平。其結果，導致由SiC基板製造的半導體的品質降低。因此，優選在事先除去潛傷。
但是，潛傷的深度根據對SiC基板進行的機械研磨的條件等而變化，所以難以正確地估計。但是，為了可靠地除去潛傷而對SiC基板過多地進行蝕刻會導致成品率的降低以及處理時間的增加。
本發明係有鑒於以上情況者，其主要目的為提供一種推定SiC基板中產生的潛傷的深度的方法。
本發明所要解決的課題如以上所述，接著對用於解決該課題的手段及其效果進行說明。
根據本發明之第一觀點，提供以下的SiC基板的潛傷深度推定方法。即，該SiC基板的潛傷深度推定方法包括蝕刻工序、計測工序和推定工序。在上述蝕刻工序中，對至少表面由單晶SiC構成，並且進行了機械加工後的SiC基板，藉由在Si氣氛下進行加熱處理而對該SiC基板的 表面進行蝕刻。在上述計測工序中，對進行了上述蝕刻工序的SiC基板的表面粗糙度進行計測。在上述推定工序中，基於在上述計測工序中得到的結果，推定上述蝕刻工序前的上述SiC基板的潛傷的深度或者有無潛傷。
藉此，能夠推定SiC基板的潛傷深度，所以能夠掌握必要充分的蝕刻量。因此，能夠在維持SiC基板的品質的同時防止成品率的降低或者處理速度的增加。另外，由於藉由上述的方法進行的蝕刻與氫蝕刻或者化學機械研磨相比較，蝕刻速度快，所以能夠快速地推定潛傷的深度。另外，因為能夠比較容易地計測表面粗糙度，所以能夠簡單地推定潛傷的深度。
在上述的SiC基板的潛傷深度推定方法中，優選在上述推定工序中，在蝕刻後的上述SiC基板的表面粗糙度比第1閾值大的情況下，推定潛傷的深度比蝕刻量深。
藉此，由於在蝕刻後殘留有潛傷的情況下表面粗糙度會增加，因此能夠藉由計測表面粗糙度來掌握潛傷是否殘留。
在上述SiC基板的潛傷深度推定方法中，優選在上述推定工序中，在蝕刻後的上述SiC基板的表面粗糙度比第2閾值小的情況下，推定潛傷的深度比蝕刻量淺。
藉此，因為在藉由進行蝕刻除去了潛傷的情況下表面粗糙度不會變大，所以能夠藉由計測表面粗糙度掌握潛傷是否已被除去。
在上述的SiC基板的潛傷深度推定方法中，優選在上 述蝕刻工序中的蝕刻量以及上述推定工序中的閾值的至少一個基於進行上述蝕刻前的表面粗糙度來決定。
藉此，由於蝕刻量與表面粗糙度(乃至潛傷的深度)的關係與蝕刻工序前的SiC基板的表面粗糙度相關聯，所以藉由基於該表面粗糙度使蝕刻量的閾值變化，能夠適當地推定潛傷的深度。
在上述的SiC基板的潛傷深度推定方法中，優選在上述蝕刻工序中，蝕刻量為0.5μm以上10μm以下。
藉此，考慮一般產生潛傷的範圍能夠進行潛傷的深度的推定。而且，利用氫蝕刻或者化學機械研磨等要蝕刻10μm程度需花費很多時間。這一點，藉由在Si氣氛下進行蝕刻，能夠大幅度減少蝕刻時間。
上述的SiC基板的潛傷深度推定方法中，優選在上述蝕刻工序中，調整上述SiC基板的周圍的惰性氣體壓力來控制該SiC基板的蝕刻速度。
藉此，因為與在高真空下的Si氣氛下進行蝕刻的情況相比較，能夠使蝕刻速度為低速，所以能夠正確地掌握蝕刻量。因此，能夠更正確地推定潛傷的深度。
根據本發明之第二觀點，提供以下的SiC基板的潛傷深度推定方法。即，該SiC基板的潛傷深度推定方法包括計測工序和推定工序。在上述計測工序中，對至少表面由單晶SiC構成，並且進行了機械加工後的SiC基板，計測上述SiC基板的殘留應力。在上述推定工序中，基於在上述計測工序中得到的結果，推定上述SiC基板的潛傷的深 度或者有無潛傷。
在上述的SiC基板的潛傷深度推定方法中，優選在上述推定工序中，在上述SiC基板的殘留應力比規定量大的情況下，推定潛傷的深度比蝕刻量深。
在上述的SiC深度推定方法中，優選在上述推定工序中，在上述SiC基板的殘留應力比規定量小的情況下，推定潛傷的深度比蝕刻量淺。
根據以上，能夠不計測表面粗糙度地推定潛傷的深度。
在上述的SiC基板的潛傷深度推定方法中，優選在上述計測工序中，利用拉曼光譜分析來計測上述SiC基板的殘留應力。
藉此，因為能夠不破壞地計測殘留應力，所以能夠出廠推定了潛傷深度的SiC基板。另外，使SiC基板的全品檢查成為可能。
10‧‧‧高溫真空爐
21‧‧‧主加熱室
22‧‧‧預備加熱室
30‧‧‧坩堝
40‧‧‧SiC基板
圖1為說明用於本發明的蝕刻的高溫真空爐的概要的圖。
圖2為示意性地表示對SiC基板進行加工而生成半導體元件的各工序的基板的狀態的圖。
圖3為表示針對表面粗糙度不同的各個SiC基板所計測出的蝕刻速度與加熱溫度的關係的結果的圖表。
圖4為表示計測出的蝕刻量與蝕刻後的基板的表面粗 糙度的關係的結果的圖表。
圖5為機械加工後和蝕刻後的SiC基板的表面的顯微鏡照片。
圖6為表示推定SiC基板的潛傷的深度的處理的流程圖。
圖7為表示推定SiC基板的潛傷的深度的其他處理的流程圖。
圖8為表示計測出的惰性氣體的壓力與蝕刻速度的關係的結果的圖表。
圖9為表示使用拉曼光譜分析計測出的殘留應力的結果的圖表。
以下，參照附圖對本發明之實施方式進行說明。
首先，參照圖1對在本實施方式的加熱處理中使用的高溫真空爐10進行說明。圖1為說明在本發明之表面處理方法中使用的高溫真空爐的概要的圖。
如圖1所示，高溫真空爐10具備主加熱室21和預備加熱室22。主加熱室21能夠將至少表面由單晶SiC構成的SiC基板加熱為1000℃以上2300℃以下的溫度。預備加熱室22是用於在主加熱室21對SiC基板進行加熱之前進行預備加熱的空間。
主加熱室21與真空形成用閥23、惰性氣體注入用閥24和真空計25連接。利用真空形成用閥23能夠調整主 加熱室21的真空度。利用惰性氣體注入用閥24能夠調整主加熱室21內的惰性氣體(例如Ar氣)的壓力。利用真空計25能夠測定主加熱室21內的真空度。
在主加熱室21的內部具備加熱器26。另外，在主加熱室21的側壁、頂棚固定有省略圖示的熱反射金屬板，利用該熱反射金屬板構成為使加熱器26的熱向主加熱室21的中央部反射。藉此，能夠強力並且均勻地對SiC基板進行加熱，使其升溫至1000℃以上2300℃以下的溫度。其中，作為加熱器26，能夠使用例如電阻加熱式的加熱器或高頻感應加熱式的加熱器。
另外，SiC基板在被收容於坩堝(收容容器)30中的狀態下被加熱。坩堝30被載置於適宜的支撐台等，構成為能夠藉由該支撐台運動而至少從預備加熱室移動到主加熱室。
坩堝30具備能夠相互嵌合的上容器31和下容器32。另外，坩堝30包括鉭金屬構成，並且構成為使碳化鉭層向內部空間露出。在坩堝30的內部以適宜的形態配置有作為Si的供給源的Si。而且，容器的形狀和素材為任意。
在對SiC基板進行加熱處理之際，首先如圖1的點劃線所示，將坩堝30配置在高溫真空爐10的預備加熱室22中，以適宜的溫度(例如大約800℃)進行預備加熱。接著，使坩堝30向已被升溫至預設溫度(例如、大約1800℃)的主加熱室21移動，對SiC基板進行加熱。而 且，也可以省略預備加熱。
接著，參照圖2對SiC基板40中產生的潛傷及其影響，與由SiC基板40製造半導體元件的工序一併進行說明。
作為製造半導體元件的基礎的塊體基板能夠藉由將由4H-SiC單晶或者6H-SiC單晶構成的鑄塊切成規定的厚度而得到。藉由將鑄塊傾斜地切出，能夠獲得具有偏角(off-angle)的塊體基板。其後，為了除去塊體基板的表面的凹凸，進行機械研磨。但是，由於該機械研磨對塊體基板的內部造成壓力，因此產生結晶性變化了的變質層(潛傷)。
接著，如圖2(a)所示，利用高溫真空爐10對SiC基板40的表面進行蝕刻。該蝕刻藉由以下方式進行：將SiC基板40收容在坩堝30中，在Si蒸氣壓下(Si氣氛下)且1500℃以上2200℃以下、優選1800℃以上2000℃以下的環境下進行加熱。由於在Si蒸氣壓下被加熱，SiC基板40的SiC變成Si2C或者SiC2而昇華，並且Si氣氛中的Si在SiC基板40的表面與C結合，引起自組織化而平坦化。
藉此，能夠在對SiC基板40的表面進行蝕刻的同時，使該表面在分子水準上平坦化。藉由進行該蝕刻，能夠除去由機械研磨產生的研磨損傷和潛傷。
接著，如圖2(b)所示，在SiC基板40上形成外延層41。作為形成外延層的方法，能夠使用氣相外延法或 者CVD法等。而且，在SiC基板40殘留有潛傷的情況下，在形成外延層之際由於潛傷的影響，存在導致表面粗糙不平的情況。
接著，在形成了外延層41的SiC基板40的表面的整個面或者一部分進行離子注入。由於被注入離子，如圖2(c)所示，包含離子注入部分42的外延層41的表面變成粗糙不平的狀態。
接著，進行注入的離子的賦活和對離子注入部分42等的蝕刻。在本實施方式中，能夠以一個工序進行兩者的處理。詳言之，在Si蒸氣壓下(Si氣氛下)且1500℃以上2200℃以下、優選1600℃以上2000℃以下的環境下進行加熱處理(退火處理)。藉此，能夠對注入的離子進行賦活。另外，藉由蝕刻SiC基板40的表面，離子注入部分42的粗糙不平部分逐漸平坦化(參照圖2(d))。而且，在SiC基板40殘留有潛傷的情況下，在進行加熱處理之際由於潛傷的影響，存在導致表面粗糙不平的情況。
藉由進行以上的處理，SiC基板40的表面變得具有足夠的平坦度和電活性。利用該SiC基板40的表面能夠製造半導體元件。
此處，如上所述如果潛傷的除去(圖2(a))不充分則在後面工序(圖2(b)或者圖2(d))中導致SiC基板40的表面粗糙不平。本申請的申請人為了確立推定潛傷的深度的方法而進行了以下的實驗。以下，對該實驗參照圖3至圖5進行說明。
在該實驗中，使用上述說明的高溫真空爐10，在Si蒸氣壓下加熱表面為Si面且偏角4°的4H-SiC構成的四種SiC基板。SiC基板的機械研磨後的表面粗糙度(初期表面粗糙度)分別不同，為1.4nm、0.4nm、0.3nm、0.1nm。另外，加熱處理是在高真空下(10-5~10-4Pa程度)、1800℃至2000℃的溫度範圍內進行。
圖3為表示針對表面粗糙度不同的各個SiC基板所計測出的蝕刻速度與加熱溫度的關係的結果的圖表。如圖3所示，可知在1900℃以上的區域中，初期表面粗糙度與蝕刻速度存在相關性，表面粗糙度越大則蝕刻速度越快。
圖4為表示針對初期表面粗糙度不同的這些SiC基板計測出的蝕刻量與蝕刻後的基板的表面粗糙度的關係的結果的圖表。可知蝕刻量為1μm~4μm程度時，表面粗糙度Ra比機械加工後顯著上升成為2.5nm以上，潛傷表露出來，表面變得粗糙不平。根據該結果，藉由在使蝕刻量為0.5μm~4μm，優選為1μm~3μm地進行了蝕刻以後對表面粗糙度進行計測，能夠掌握蝕刻後的SiC基板中是否殘留有潛傷。
圖4中示出了當進一步進行蝕刻，則表面粗糙度下降，蝕刻量成為10μm以上，能夠獲得表面粗糙度為1nm以下的平滑表面。這可以認為是由於利用蝕刻除去了潛傷的緣故。根據該結果，在進行蝕刻而表面粗糙度低的情況下，能夠推定潛傷自始就不存在或者潛傷已被除去。
另外，表面粗糙度的變化根據初期表面粗糙度而不 同。例如，初期表面粗糙度最大1.4nm的SiC基板也不一定峰值的表面粗糙度比其他的大。另外，初期表面粗糙度為1.4nm的SiC基板在被除去了潛傷以後，表面粗糙度比其他的大。另外，根據圖4可知，即使期表面粗糙度相同，由於表面粗糙度降低的時間存在不同，對應於各種條件，潛傷的深度也不同。
圖5為機械加工後和蝕刻後的SiC基板的表面的顯微鏡照片。各個照片右上角的數位為表面粗糙度，右下角的數字為蝕刻量。另外，圖5中，初期的表面粗糙度相同的被配置在同一列。詳言之，從左開始初期表面粗糙度為1.4nm、0.4nm、0.3nm、0.1nm。而且，初期表面粗糙度為0.1nm的SiC基板的表面藉由化學機械研磨進行處理，其他SiC基板的表面藉由機械研磨進行處理。
另外，圖5中，處理條件相同的配置在同一行。詳言之，從上開始為機械加工後(機械研磨或者化學機械研磨後)、以1800℃蝕刻後、以1900℃蝕刻後、以2000℃蝕刻後、以2000℃進一步蝕刻後。
根據圖5可知，藉由在機械加工後進行蝕刻，產生表面的粗糙不平(階梯聚集：step bunching)，表面變得粗糙不平。另外，在蝕刻量超過10μm的情況下，可知該階梯聚集被除去。
接著，參照圖6至圖8，對考慮上述實驗的計測結果而推定SiC基板40的潛傷的深度的處理(推定處理)進行說明。在本實施方式中，對三個推定處理進行說明，但 這些只是一個例子。另外，以下說明係推定處理的各工序由操作者使用機器進行，但也可以一部分或者全部的工序不經過操作者而是電腦自動進行。
首先，對第一個推定處理進行說明。操作者將推定對象的SiC基板設置在高溫真空爐10中，在Si蒸氣壓下進行加熱並對SiC基板的表面進行蝕刻(S101)。而且，在S101中進行的蝕刻的蝕刻量可以根據初期表面粗糙度來決定，也可以根據其他條件決定。詳言之，優選0.5μm~4μm，更優選1μm~3μm。
接著，操作者計測蝕刻後的SiC基板的表面粗糙度(S102)。表面粗糙度的計測方法為任意，能夠使用例如AFM(原子力顯微鏡)。
接著，操作者判定計測得到的表面粗糙度是否比第1閾值大(S103)。第1閾值是用於檢測是否如上所述由於潛傷的影響而表面粗糙度變大了的值。因此，第1閾值優選例如2nm~5nm程度。而且，第1閾值也可以根據初期表面粗糙度來決定。
在表面粗糙度比第1閾值大的情況下，能夠推定潛傷的深度比在S101中進行的蝕刻量深(S104)。同時還能夠推定在SiC基板中存在潛傷。像這樣做，能夠推定SiC基板的潛傷的深度。而且，僅進行一次該推定處理只能夠推定潛傷的大致深度，因此可以使蝕刻量改變而再次進行相同處理。
而且，在表面粗糙度為第1閾值以下的情況下，進行 其他的推定處理。例如，能夠改變蝕刻量而再次進行相同處理，或者進行第二個推定處理。
接著，對第二個推定處理進行說明。
操作者與上述同樣地，對SiC基板的表面進行蝕刻(S201)，計測表面粗糙度(S202)。其後，操作者判定計測得到的表面粗糙度是否比第2閾值小(S203)。第2閾值是用於檢測如上所述由於潛傷的影響而變大了的表面粗糙度是否再次變小了的值。因此，優選蝕刻量為例如5μm~10μm，第2閾值為例如0.5nm~2nm程度。而且，S201的蝕刻量和第2閾值也可以根據初期表面粗糙度來決定。
在表面粗糙度比第2閾值小的情況下，能夠推定潛傷的深度比在S102中進行的蝕刻量淺(S204)。而且，在有可能在SiC基板中不存在潛傷的情況下，可以推定為潛傷不存在，或者潛傷的深度比在S102中進行的蝕刻量淺。像這樣做，能夠推定SiC基板的潛傷的深度。而且，因為僅進行一次該推定處理只能夠推定潛傷的大致深度，因此可以對別的基板以不同蝕刻量進行相同處理。
而且，在表面粗糙度為第2閾值以上的情況下，進行其他的推定處理(S205)。例如，能夠改變蝕刻量而再次進行相同處理，或者進行第一個推定處理。
接著，對第三個推定處理進行說明。
第三個推定處理為將第一個和第二個推定處理組合的推定處理。操作者與上述同樣地，對SiC基板的表面進行 蝕刻(S301)，計測表面粗糙度(S302)。其後，操作者判定計測得到的表面粗糙度是否比第1閾值大(S303)。在表面粗糙度為第1閾值以下的情況下，進行改變蝕刻量而進行相同的處理等其他的推定處理。
另一方面，在表面粗糙度比第1閾值大的情況下，進一步進行規定量的蝕刻(S305)。優選該蝕刻量微小。然後，操作者再次計測SiC基板的表面粗糙度(S306)，判定得到的表面粗糙度是否比第2閾值小(S307)。在表面粗糙度為第2閾值以上的情況下，再次進行蝕刻(S305)和表面粗糙度的計測(S306)，並再次進行上述判定(S307)。
在表面粗糙度比第2閾值小的情況下，緩慢進行蝕刻能夠推定表面粗糙度降低了時的SiC基板的深度。因此，操作者推定該深度(總蝕刻量)與潛傷的深度大致相同(S308)。像這樣，在第三個推定處理中，能夠推定的不是潛傷的相對深度，而是絕對深度。
而且，上述第三個推定處理的前提是能夠進行最大10μm的蝕刻，並且能夠正確地控制蝕刻量。此處，在專利文獻2中，由於進行氫蝕刻，所以蝕刻速度非常低速(數十nm~數百nm/h程度)，為了除去潛傷需要花費非常長的時間。另外，由於在高真空下進行Si氣氛下的蝕刻則蝕刻速度變得過快，因此難以正確地控制蝕刻量。
考慮以上情況，在本實施方式中，改變惰性氣體壓力來控制蝕刻速度地進行Si氣氛下的蝕刻。此處，圖8為 表示計測出的惰性氣體壓力與蝕刻速度的關係的圖表。詳言之，是在加熱溫度為1800℃、1900℃和2000℃的環境下，求出使惰性氣體壓力改變為0.01Pa、1Pa、133Pa和13.3kPa時的蝕刻速度的圖表。被處理物是偏角為4°的4H-SiC基板。如圖8所示，基本上存在越使惰性氣體壓力上升則蝕刻速度越下降的傾向。
像這樣，能夠抑制蝕刻速度變得過快，所以能夠正確地控制蝕刻量。因此，能夠精度良好地判定潛傷的深度。
如以上所說明的一樣，上述的SiC基板40的潛傷深度推定方法包括蝕刻工序、計測工序和推定工序。在蝕刻工序中，對至少表面由單晶SiC構成，並且進行了機械加工後的SiC基板40，藉由在Si氣氛下進行加熱處理而對該SiC基板40的表面進行蝕刻。在計測工序中，對進行了蝕刻工序的SiC基板40表面粗糙度進行計測。在推定工序中，基於在計測工序中得到的結果，推定蝕刻工序前的SiC基板40的潛傷的深度或者有無潛傷。
藉此，能夠推定SiC基板40的潛傷深度，所以能夠掌握必要充分的蝕刻量。因此，能夠在維持SiC基板40的品質的同時防止成品率的降低或者處理速度的增加。另外，由於藉由上述的方法進行的蝕刻與氫蝕刻或者化學機械研磨相比較，蝕刻速度快，所以能夠快速地推定潛傷的深度。
另外，在本實施方式的推定工序中，在蝕刻後的SiC基板40的表面粗糙度比第1閾值大的情況下，推定潛傷 的深度比蝕刻量深。
藉此，由於在蝕刻後殘留有潛傷的情況下表面粗糙度會增加，因此能夠藉由計測表面粗糙度來掌握潛傷是否殘留。
另外，在本實施方式的推定工序中，在蝕刻後的SiC基板40的表面粗糙度比第2閾值小的情況下，推定潛傷的深度比蝕刻量淺。
藉此，因為在藉由進行蝕刻除去了潛傷的情況下表面粗糙度不會變大，所以能夠藉由計測表面粗糙度來掌握潛傷是否已被除去。
另外，在本實施方式的上述蝕刻工序中，調整SiC基板40的周圍的惰性氣體壓力來控制該SiC基板40的蝕刻速度。
藉此，因為與在高真空下的Si氣氛下進行蝕刻的情況相比較，能夠使蝕刻速度為低速，所以能夠正確地掌握蝕刻量。因此，能夠更正確地推定潛傷的深度。
接著，對上述實施方式的變形例進行說明。圖9與圖4同樣地，是進行了規定量的蝕刻之際的拉曼光譜分析的峰值位移的測定結果。拉曼光譜分析詳言之是藉由將晶圓在後方散亂配置並將波長532nm的Ar鐳射作為光源，根據測定4H-SiC FTO模式的776cm-1的峰值所得到的峰值從原來的776cm-1的位置偏離了多少來測定峰值位移。晶圓由基於機械加工的壓力引起的結晶構造的變化等產生殘留應力，藉由測定峰值位移△ω，能夠根據“殘留應力σ與 峰值位移大致呈線形為σ=A×△ω，A為常數”這一原理推定晶圓表面附近的殘留應力。
在蝕刻前的階段(蝕刻量為0)，峰值位移位於從0偏離比較遠的數值，可知存在比較大的殘留應力。藉此，能夠不破壞地檢測出SiC基板存在潛傷。與上述說明的圖4同樣地，可知藉由5μm以上的蝕刻，藉由蝕刻，峰值位移顯著減小，潛傷被除去。另外，在蝕刻量大的情況下(詳言之，在10μm以上的情況下)，與圖4同樣地，示出了峰值位移進一步減小，潛傷進一步被除去。
蝕刻量與殘留應力的關係類似於蝕刻量與表面粗糙度的關係。因此，能夠利用殘留應力推定潛傷的深度。詳言之，在進行了蝕刻以後計測殘留應力，如果殘留有殘留應力則推定潛傷比蝕刻量深，如果殘留應力為零則判定潛傷比蝕刻量淺。而且，計測殘留應力的方法不限於拉曼光譜分析，能夠利用適宜的方法。
以上對本發明之優選實施方式和變形例進行了說明，但上述的結構能夠例如以下所示進行變更。
上述說明的流程圖只是一個例子，也可以進行處理的順序的變更、處理的追加或者刪除等。另外，只要基於蝕刻後的表面粗糙度或者殘留應力來推定潛傷的深度，則推定方法可以任意。
惰性氣體的調整方法可以任意，能夠利用適宜的方法。另外，在蝕刻工序的期間，可以使惰性氣體壓力為一定，也可以使其變化。藉由使惰性氣體壓力變化，可以考 慮例如首先提高蝕刻速度然後降低蝕刻速度進行微調整的方法。
進行處理的環境和所使用的單晶SiC基板等只是一個例子，能夠適用於各種環境及單晶SiC基板。例如，加熱溫度不限於上述例舉之溫度，藉由採用更低溫能夠使蝕刻速度進一步下降。另外，還可以使用上述的高溫真空爐以外的加熱裝置。

Claims (10)

  1. 一種SiC基板的潛傷深度推定方法，其特徵為，包括：對於至少表面由單晶SiC構成，並且進行了機械加工後的SiC基板，藉由在Si氣氛下進行加熱處理而對該SiC基板的表面進行蝕刻的蝕刻工序；對進行了上述蝕刻工序的SiC基板的表面粗糙度進行計測的計測工序；和基於在上述計測工序中得到的結果，推定上述蝕刻工序前的上述SiC基板的潛傷的深度或者有無潛傷的推定工序。
  2. 如申請專利範圍第1項之SiC基板的潛傷深度推定方法，其中：在上述推定工序中，在蝕刻後的上述SiC基板的表面粗糙度比第1閾值大的情況下，推定潛傷的深度比蝕刻量深。
  3. 如申請專利範圍第1項之SiC基板的潛傷深度推定方法，其中：在上述推定工序中，在蝕刻後的上述SiC基板的表面粗糙度比第2閾值小的情況下，推定潛傷的深度比蝕刻量淺。
  4. 如申請專利範圍第2項之SiC基板的潛傷深度推定方法，其中：上述蝕刻工序中的蝕刻量以及上述推定工序中的閾值的至少一個基於進行上述蝕刻前的表面粗糙度來決定。
  5. 如申請專利範圍第1項之SiC基板的潛傷深度推定方法，其中：在上述蝕刻工序中，蝕刻量為0.5μm以上10μm以下。
  6. 如申請專利範圍第1項至第5項中任一項之SiC基板的潛傷深度推定方法，其中：在上述蝕刻工序中，調整上述SiC基板的周圍的惰性氣體壓力來控制該SiC基板的蝕刻速度。
  7. 一種SiC基板的潛傷深度推定方法，其特徵為，包括：對於至少表面由單晶SiC構成，並且進行了機械加工後的SiC基板，對上述SiC基板的殘留應力進行計測的計測工序；和基於在上述計測工序中得到的結果，推定上述SiC基板的潛傷的深度或者有無潛傷的推定工序。
  8. 如申請專利範圍第7項之SiC基板的潛傷深度推定方法，其中：在上述推定工序中，在上述SiC基板的殘留應力比規定量大的情況下，推定潛傷的深度比蝕刻量深。
  9. 如申請專利範圍第7項之SiC基板的潛傷深度推定方法，其中：在上述推定工序中，在上述SiC基板的殘留應力比規定量小的情況下，推定潛傷的深度比蝕刻量淺。
  10. 如申請專利範圍第7項之SiC基板的潛傷深度推定方法，其中：在上述計測工序中，利用拉曼光譜分析來計測上述SiC基板的殘留應力。
TW104109740A 2014-03-31 2015-03-26 ＳｉＣ（碳化矽）基板之潛傷深度推斷方法 TWI658525B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-074748 2014-03-31
JP2014074748A JP6282512B2 (ja) 2014-03-31 2014-03-31 ＳｉＣ基板の潜傷深さ推定方法

Publications (2)

Publication Number Publication Date
TW201543593A TW201543593A (zh) 2015-11-16
TWI658525B true TWI658525B (zh) 2019-05-01

Family

ID=54239764

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104109740A TWI658525B (zh) 2014-03-31 2015-03-26 ＳｉＣ（碳化矽）基板之潛傷深度推斷方法

Country Status (7)

Country Link
US (1) US9991175B2 (zh)
EP (1) EP3128542A4 (zh)
JP (1) JP6282512B2 (zh)
KR (1) KR101893277B1 (zh)
CN (1) CN106030774B (zh)
TW (1) TWI658525B (zh)
WO (1) WO2015151411A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017105697A (ja) * 2015-11-26 2017-06-15 東洋炭素株式会社 薄型のＳｉＣウエハの製造方法及び薄型のＳｉＣウエハ
CN112585724A (zh) * 2018-07-25 2021-03-30 东洋炭素株式会社 SiC芯片的制造方法
CN109179422B (zh) * 2018-08-29 2021-08-24 四川大学 一种大规模无定形硅颗粒的制备方法
CN109659221B (zh) * 2019-02-01 2021-03-09 中国科学技术大学 一种碳化硅单晶薄膜的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234313A (ja) * 2002-02-07 2003-08-22 Kansai Tlo Kk ＳｉＣ基板表面の平坦化方法
JP2011009661A (ja) * 2009-06-29 2011-01-13 Hitachi Metals Ltd 炭化珪素単結晶基板およびその製造方法
JP2012049392A (ja) * 2010-08-27 2012-03-08 Toyota Central R&D Labs Inc 転位の出現深さを特定する方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3938978A (en) * 1973-03-22 1976-02-17 Ppg Industries, Inc. Method of making crystallized glass
JPH06305862A (ja) 1993-04-19 1994-11-01 Toyo Tanso Kk 炭化ケイ素被覆黒鉛部材
JP3737585B2 (ja) * 1996-11-29 2006-01-18 芝浦メカトロニクス株式会社 半導体ウエハの表面検査方法および半導体装置の製造装置
JP2002118083A (ja) * 2000-10-05 2002-04-19 Hitachi Ltd 半導体集積回路装置の製造方法
JP5152887B2 (ja) 2006-07-07 2013-02-27 学校法人関西学院 単結晶炭化ケイ素基板の表面改質方法、単結晶炭化ケイ素薄膜の形成方法、イオン注入アニール方法及び単結晶炭化ケイ素基板、単結晶炭化ケイ素半導体基板
JP5213095B2 (ja) * 2007-03-23 2013-06-19 学校法人関西学院 単結晶炭化ケイ素基板の表面平坦化方法、単結晶炭化ケイ素基板の製造方法、及び単結晶炭化ケイ素基板
CN102597337A (zh) 2009-08-27 2012-07-18 住友金属工业株式会社 SiC 单晶晶片及其制造方法
JP6057292B2 (ja) * 2013-06-13 2017-01-11 学校法人関西学院 ＳｉＣ半導体素子の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234313A (ja) * 2002-02-07 2003-08-22 Kansai Tlo Kk ＳｉＣ基板表面の平坦化方法
JP2011009661A (ja) * 2009-06-29 2011-01-13 Hitachi Metals Ltd 炭化珪素単結晶基板およびその製造方法
JP2012049392A (ja) * 2010-08-27 2012-03-08 Toyota Central R&D Labs Inc 転位の出現深さを特定する方法

Also Published As

Publication number Publication date
EP3128542A4 (en) 2017-03-22
EP3128542A1 (en) 2017-02-08
CN106030774A (zh) 2016-10-12
WO2015151411A1 (ja) 2015-10-08
JP2015198143A (ja) 2015-11-09
CN106030774B (zh) 2019-12-24
US20170110378A1 (en) 2017-04-20
US9991175B2 (en) 2018-06-05
KR101893277B1 (ko) 2018-08-29
KR20160108541A (ko) 2016-09-19
JP6282512B2 (ja) 2018-02-21
TW201543593A (zh) 2015-11-16

Similar Documents

Publication Publication Date Title
TWI663298B (zh) ＳｉＣ（碳化矽）基板之表面處理方法、ＳｉＣ基板及半導體之製造方法
TWI746468B (zh) 薄型ＳｉＣ晶圓之製造方法及薄型ＳｉＣ晶圓
CN107002288B (zh) 碳化硅基板的表面处理方法
KR102021644B1 (ko) 단결정 SiC 기판의 표면 처리 방법 및 단결정 SiC 기판
TWI658525B (zh) ＳｉＣ（碳化矽）基板之潛傷深度推斷方法
TWI659463B (zh) 碳化矽基板之蝕刻方法及收容容器
WO2015151412A1 (ja) ＳｉＣ種結晶の加工変質層の除去方法、ＳｉＣ種結晶及びＳｉＣ基板の製造方法
JP6381229B2 (ja) 炭化珪素エピタキシャルウエハの製造方法
TWI677603B (zh) 碳化矽基板處理方法
KR102067313B1 (ko) 수용 용기, 수용 용기의 제조 방법, 반도체의 제조 방법, 및 반도체 제조 장치
JP6151581B2 (ja) 単結晶ＳｉＣ基板の表面処理方法及び単結晶ＳｉＣ基板の製造方法
JP5934633B2 (ja) 単結晶ＳｉＣ基板の表面処理方法及び単結晶ＳｉＣ基板の製造方法
KR20200107119A (ko) 웨이퍼의 평가 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees