TWI663298B - ＳｉＣ（碳化矽）基板之表面處理方法、ＳｉＣ基板及半導體之製造方法 - Google Patents

ＳｉＣ（碳化矽）基板之表面處理方法、ＳｉＣ基板及半導體之製造方法 Download PDF

Info

Publication number
TWI663298B
TWI663298B TW104109743A TW104109743A TWI663298B TW I663298 B TWI663298 B TW I663298B TW 104109743 A TW104109743 A TW 104109743A TW 104109743 A TW104109743 A TW 104109743A TW I663298 B TWI663298 B TW I663298B
Authority
TW
Taiwan
Prior art keywords
sic substrate
etching
sic
latent
surface treatment
Prior art date
Application number
TW104109743A
Other languages
English (en)
Other versions
TW201542895A (zh
Inventor
鳥見聡
矢吹紀人
野上暁
Original Assignee
日商東洋炭素股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東洋炭素股份有限公司 filed Critical 日商東洋炭素股份有限公司
Publication of TW201542895A publication Critical patent/TW201542895A/zh
Application granted granted Critical
Publication of TWI663298B publication Critical patent/TWI663298B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Drying Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

將進行過機械加工的SiC基板(40)在SiC氣氛下進行加熱處理而對該SiC基板(40)進行蝕刻之際，藉由調整SiC基板(40)的周圍的惰性氣體壓力來控制蝕刻速度。藉此，在SiC基板(40)存在潛傷等的情況下，能夠除去該潛傷等。因此，即使進行外延生長和熱處理等，SiC基板(40)的表面也不會粗糙不平，所以能夠製造高品質的SiC基板。

Description

SiC(碳化矽)基板之表面處理方法、SiC基板及半導體之製造方法
本發明主要是涉及一種除去SiC基板的潛傷的表面處理方法。
由於SiC與Si等比較，在耐熱性和機械強度等方面優異，因此作為新的半導體材料而備受矚目。
專利文獻1公開了一種使該SiC基板的表面平坦化的表面處理方法。在該表面處理方法中，將SiC基板收納在收納容器中，並在使收納容器內為Si蒸氣壓下的狀態下對該收納容器進行加熱。藉此，收納容器的內部的SiC基板被蝕刻，能夠獲得分子水準上平坦的SiC基板。
此處，SiC基板為從由單晶SiC構成的鑄塊以規定的角度切出而獲得。因為切出的狀態下表面粗糙度大，所以需要進行機械研磨(MP)和化學機械研磨(CMP)等使表面平坦。但是，由於進行機械研磨，在SiC基板的表面發生研磨損傷。另外，由於在機械研磨時對SiC基板的表面施加壓力，產生結晶性混亂的變質層(以下稱為潛 傷)。
專利文獻2公開了一種除去SiC基板上產生的表面變質層的處理方法。專利文獻2中，表面變質層被記載為在製作SiC基板的工序中產生的結晶構造的損傷層。另外，在專利文獻2中，記載了將表面變質層抑制為50nm以下，並藉由氫蝕刻除去該表面變質層的意思。
〔先前技術文獻〕 〔專利文獻〕
[專利文獻1]：日本特開2008-16691號公報
[專利文獻2]：國際公開第2011/024931號公報
其中，在對殘存潛傷的SiC基板進行了蝕刻處理和加熱處理等的情況下，潛傷向外延膜內擴散並貫通，導致SiC基板的表面粗糙不平。其結果，導致由SiC基板製造的半導體的品質降低。但是，一般的氫蝕刻的蝕刻速度為數十nm~數百nm/h，所以導致為了去除數μm程度的潛傷而花費大量時間。而且，化學機械研磨的研磨速度也為1μm/h以下，導致為去除潛傷花費大量時間。
其中，專利文獻1中未言及潛傷，但如果用專利文獻1的方法對SiC基板加熱而進行了蝕刻的情況下，能夠儘快地除去潛傷。但是，在高真空的Si氣氛中進行加熱處理，存在因蝕刻速度快導致將基板過多地除去的可能性。
另外，藉由使用專利文獻2的方法能夠使表面變質層的厚度減小，但需要使用規定的原料從種晶生長SiC基板，加工工序的自由度降低，並且加工工序的工時增加。
本發明是鑒於以上情況而完成，其主要目的是提供一種在充分必要的範圍內快速除去SiC基板中產生的潛傷的表面處理方法。
本發明所要解決的課題如以上所述，接著對用於解決該課題的手段及其效果進行說明。
根據本發明之第1觀點，提供一種表面處理方法，為對進行了機械加工後的SiC基板的表面進行處理的表面處理方法，將上述SiC基板在Si氣氛下進行加熱處理以對該SiC基板進行蝕刻之際，藉由調整上述SiC基板的周圍的惰性氣體壓力來控制該SiC基板的蝕刻速度。
藉此，在SiC基板存在潛傷等的情況下，能夠除去該潛傷等。因此，即使進行外延生長和熱處理等，表面也不會粗糙不平，所以能夠製造高品質的SiC基板。另外，在上述的方法中藉由進行蝕刻能夠比進行機械研磨、化學機械研磨和氫蝕刻等大幅度縮短處理時間。進一步，藉由調整惰性氣體壓力能夠調整蝕刻速度，所以還能夠防止不必要地除去SiC基板。
在上述的SiC基板的表面處理方法中，在進行過機械加工的上述SiC基板中產生潛傷，優選藉由進行Si氣氛 下的蝕刻以除去該潛傷。
藉此，能夠除去SiC基板中產生的研磨損傷，所以能夠製造高品質的SiC基板。
在上述的SiC基板的表面處理方法中，優選進行Si氣氛下的蝕刻的情況下的上述惰性氣體壓力為0.01Pa以上1Pa以下。
在上述的SiC基板的表面處理方法中，優選進行Si氣氛下的蝕刻的情況下的溫度為1800℃以上2000℃以下。
藉此，能夠適當地除去SiC基板的表面的潛傷。
在上述的SiC基板的表面處理方法中，優選藉由進行Si氣氛下的蝕刻，將上述SiC基板的表面除去5μm以上。
藉此，能夠某程度地除去潛傷。特別是在本實施方式中，利用惰性氣體壓力來調整蝕刻速度，所以能夠除去充分必要的範圍。
在上述的SiC基板的表面處理方法中，優選將蝕刻上述SiC基板之際的蝕刻速度控制為200μm/min以上，並且使該SiC基板的蝕刻量為10μm以上。
藉此，能夠抑制在Si氣氛下的蝕刻後可能發生的階梯聚集。
根據本發明之第2觀點，提供一種使用上述的表面處理方法對表面進行過處理的SiC基板。
藉此，能夠實現即使進行外延生長和熱處理等，表面 也不會粗糙不平的SiC基板。
根據本發明之第3觀點，提供如以下所示的半導體的製造方法。即，該半導體的製造方法包括：潛傷除去工序、外延生長工序和熱處理工序。在潛傷除去工序中，藉由上述的表面處理方法對SiC基板的表面進行蝕刻。上述外延生長工序中，使在上述潛傷除去工序中除去了潛傷的SiC基板40的表面外延生長單晶SiC。在上述熱處理工序中，將進行了上述外延生長工序的上述SiC基板在Si氣氛下進行熱處理。
藉此，即使進行外延生長和熱處理等，表面也不會粗糙不平，所以能夠製造高品質的半導體。
在上述的半導體的製造方法中，優選在上述加熱工序中，調整上述SiC基板的周圍的惰性氣體壓力來控制該SiC基板的蝕刻速度，並將該SiC基板在Si氣氛下進行加熱處理以進行蝕刻。
藉此，由於在潛傷除去工序和加熱工序中進行相同內容的處理，所以容易使工序單純化或者容易用同一裝置進行加工。
10‧‧‧高溫真空爐
21‧‧‧主加熱室
22‧‧‧預備加熱室
30‧‧‧坩堝
40‧‧‧SiC基板
圖1為說明在本發明之表面處理方法中使用的高溫真空爐的概要的圖。
圖2為示意性地表示各工序的基板的樣子的圖。
圖3為表示加熱溫度與蝕刻速度的關係性的圖表。
圖4為按照每個加熱溫度表示惰性氣體壓力與蝕刻速度的關係性的圖表。
圖5為按照每個加熱溫度表示惰性氣體壓力與蝕刻速度的關係性的另一圖表。
圖6為使溫度和壓力變化地進行了蝕刻後的SiC基板的微分干渉顯微鏡的顯微鏡照片。
圖7為表示使溫度和壓力變化地進行了蝕刻後的SiC基板的三維形狀的圖。
圖8為表示蝕刻速度的阿倫尼烏斯作圖法的圖表。
圖9為表示蝕刻量與蝕刻後的基板的表面粗糙度的關係的圖表。
圖10為表示拉曼光譜分析中的蝕刻量與峰值位移的關係的圖表。
圖11為使蝕刻量為大致一定而改變其他條件時的SiC基板的表面的顯微鏡照片。
圖12為使蝕刻量比較少而改變其他條件時的SiC基板的表面的顯微鏡照片。
圖13為使蝕刻速度為大致一定而改變其他條件時的SiC基板的表面的顯微鏡照片。
圖14為表示改變蝕刻速度與蝕刻量時計測階梯聚集是被抑制還是發生了的結果的圖表。
以下，參照附圖對本發明之實施方式進行說明。
首先，參照圖1對在本實施方式的加熱處理中使用的高溫真空爐10進行說明。圖1是說明在本發明之表面處理方法中使用的高溫真空爐的概要的圖。
如圖1所示，高溫真空爐10具備主加熱室21和預備加熱室22。主加熱室21能夠將至少表面由單晶SiC構成的SiC基板加熱為1000℃以上且2300℃以下的溫度。預備加熱室22是用於在主加熱室21對SiC基板進行加熱之前進行預備加熱的空間。
主加熱室21與真空形成用閥23、惰性氣體注入用閥24和真空計25連接。利用真空形成用閥23能夠調整主加熱室21的真空度。利用惰性氣體注入用閥24能夠調整主加熱室21內的惰性氣體(例如Ar氣)的壓力。利用真空計25能夠測定主加熱室21內的真空度。
在主加熱室21的內部具備加熱器26。另外，在主加熱室21的側壁、頂棚固定有省略圖示的熱反射金屬板，利用該熱反射金屬板構成為使加熱器26的熱向主加熱室21的中央部反射。藉此，能夠強力並且均勻地對SiC基板進行加熱，使其升溫至1000℃以上且2300℃以下的溫度。其中，作為加熱器26，能夠使用例如電阻加熱式的加熱器或高頻感應加熱式的加熱器。
另外，SiC基板在被收容於坩堝(收容容器)30中的狀態下被加熱。坩堝30被載置於適宜的支撐台等，構成為藉由該支撐台運動而至少能夠從預備加熱室移動到主加熱室。
坩堝30具備能夠相互嵌合的上容器31和下容器32。另外，坩堝30包括鉭金屬構成，並且構成為使碳化鉭層向內部空間露出。
在對SiC基板進行加熱處理之際，首先如圖1的點劃線所示，將坩堝30配置在高溫真空爐10的預備加熱室22中，以適宜的溫度(例如大約800℃)進行預備加熱。接著，使坩堝30向已被升溫至預設溫度(例如、大約1800℃)的主加熱室21移動，對SiC基板進行加熱。而且，也可以省略預備加熱。
接著，對利用上述的高溫真空爐10由SiC基板40製造半導體元件的處理，參照圖2進行說明。圖2是示意性地表示各工序的基板的樣子的圖。
作為製造半導體元件的基礎的塊體基板能夠藉由將由4H-SiC單晶或者6H-SiC單晶構成的鑄塊切成規定的厚度而得到。藉由將鑄塊傾斜地切出，能夠獲得具有偏角(off-angle)的塊體基板。其後，為了除去塊體基板的表面的凹凸，進行機械研磨。但是，由於該機械研磨對塊體基板的內部造成壓力，因此產生結晶性變化了的變質層(潛傷)。
接著，如圖2(a)所示，利用高溫真空爐10對SiC基板40的表面進行蝕刻。該蝕刻藉由以下方式進行：將SiC基板40收容在坩堝30中，在Si蒸氣壓下(Si氣氛下)且1500℃以上2200℃以下、優選1800℃以上2000℃以下的環境下進行加熱。由於在Si蒸氣壓下被加熱，SiC 基板40的SiC變成Si2C或者SiC2而昇華，並且Si氣氛中的Si在SiC基板40的表面與C結合，引起自組織化而平坦化。
藉此，能夠在對SiC基板40的表面進行蝕刻的同時，使該表面在分子水準上平坦化。另外，在SiC基板40存在研磨損傷和潛傷的情況下，藉由進行該蝕刻，除去該研磨損傷和潛傷。另外，在本實施方式中，藉由調整惰性氣體壓力能夠控制蝕刻速度，所以能夠在充分除去潛傷的同時防止對SiC基板過多地除去(詳細情況後述)。
而且，藉由進行本實施方式的蝕刻能夠省略化學機械研磨。因此，能夠與以往相比不改變工時地除去潛傷。
接著，如圖2(b)所示，在SiC基板40上形成外延層41。形成外延層的方法為任意，能夠使用公知的氣相外延法或液相外延法等。進一步，在SiC基板40為OFF基板的情況下，還能夠使用利用階梯流動(Step Flow)控制形成外延層的CVD法。
接著，如圖2(c)所示，對形成有外延層41的SiC基板40進行離子注入。該離子注入使用具有向對象物照射離子的功能的離子摻雜裝置進行。藉由離子摻雜裝置，對外延層41的表面的整個面或者一部分有選擇地注入離子。然後，基於注入了離子的離子注入部分42形成半導體元件的所期望的區域。
另外，由於被注入離子，如圖2(d)所示，包含離子注入部分42的外延層41的表面變為粗糙不平的狀態 (SiC基板40的表面損傷，平坦度變差)。
接著，進行注入的離子的賦活和對離子注入部分42等的蝕刻。在本實施方式中，能夠以一個工序進行兩者的處理。詳言之，在Si蒸氣壓下(Si氣氛下)且1500℃以上2200℃以下、優選1600℃以上2000℃以下的環境下進行加熱處理(退火處理)。藉此，能夠對注入的離子進行賦活。另外，藉由蝕刻SiC基板40的表面，離子注入部分42的粗糙不平部分逐漸平坦化(參照圖2(e)~圖2(f))。
藉由進行以上的處理，SiC基板40的表面變得具有足夠的平坦度和電活性。利用該SiC基板40的表面能夠製造半導體元件。
其中，在SiC基板40的表面附近的區域，由於注入的離子透過，離子濃度不夠。另外，在SiC基板40的一定程度內部的區域，由於注入的離子難以到達，所以離子濃度不夠。
因此，優選在圖2(e)進行蝕刻中，僅除去表面的離子注入不足部分，避免過多的除去。另外，在本實施方式中，藉由調整惰性氣體壓力能夠控制蝕刻速度，所以能夠在充分除去離子注入不足部分的同時防止對SiC基板40過多地除去(詳細情況後述)。
以下，對惰性氣體壓力與蝕刻速度的關係性等參照圖3至圖5進行說明。圖3為表示加熱溫度與蝕刻速度的關係性的圖表。圖4為按照每個加熱溫度表示惰性氣體壓力 與蝕刻速度的關係性的圖表。
如以往所知，SiC基板的蝕刻速度依賴於加熱溫度。圖3為表示在規定的環境下，使加熱溫度為1600℃、1700℃、1750℃和1800℃時的蝕刻速度的圖表。該圖表的橫軸表示溫度的倒數，該圖表的縱軸以對數表示蝕刻速度。如圖3所示，該圖表為直線。因此，能夠預估例如改變溫度時的蝕刻速度。
圖4為表示惰性氣體壓力與蝕刻速度的關係的圖表。詳言之，為在加熱溫度為1800℃、1900℃和2000℃的環境下，求出使惰性氣體壓力改變為0.01Pa、1Pa、133Pa和13.3kPa時的蝕刻速度的圖表。被處理物為偏角4°的4H-SiC基板。基本上存在越使惰性氣體壓力上升則蝕刻速度越下降的傾向。
圖5與圖4同樣地，為表示惰性氣體壓力與蝕刻速度的關係的圖表。在圖5的圖表中，還表示了惰性氣體壓力為0.0001Pa的情況下的蝕刻速度。
在專利文獻1中，由於在高真空下進行蝕刻，蝕刻速度變得高速，所以難以正確地掌握蝕刻量。但是，如圖4所示，藉由使惰性氣體壓力變化能夠調整蝕刻速度。例如蝕刻速度為低速的情況下，能夠正確地掌握蝕刻量，所以在要求微量蝕刻的情況下非常有效。
藉此，在除去潛傷的蝕刻工序(圖2(a))中，SiC基板40未被過多地除去，所以能夠提高成品率。另外，在形成了外延層後的蝕刻工序(圖2(e))中，能夠防 止過多地除去離子注入部分。
另外，在專利文獻2中，由於進行氫蝕刻，所以蝕刻速度非常低速(數十nm~數百nm/h程度)，為了除去潛傷需要花費非常長的時間。這一點，在本實施方式的方法中，即使壓力非常高的情況下也具有數μm~數十μm/h程度的蝕刻速度。因此，能夠在現實的時間內除去潛傷和離子注入不足部分。
特別是在除去潛傷的情況下如後述的實驗例所示，優選使壓力為0.01Pa~1Pa程度，在該情況下的蝕刻速度為100μm/h以上，所以能夠更快地除去潛傷。
接著，參照圖6至圖8，對使用上述的蝕刻處理除去潛傷的實驗例進行說明。圖6為使溫度和壓力變化地進行了蝕刻後的SiC基板的微分干渉顯微鏡的顯微鏡照片。圖7為表示使溫度和壓力變化地進行了蝕刻後的SiC基板40的三維形狀的圖。圖8為表示蝕刻速度的阿倫尼烏斯作圖法的圖表。
圖6所示的各照片為利用微分干渉顯微鏡拍攝的上述的蝕刻處理時的SiC基板的表面的照片。各照片表示大約70μm見方的區域。另外，各照片的右上的文字表示表面粗糙度。另外，圖7中表示如圖6所示的SiC基板40的三維形狀。
左上的記載為未處理的照片係未進行蝕刻處理的情況下的照片。在該照片中表示有大量表面的細小研磨損傷。
在記載為未處理的照片的右側，表示的為在各條件進 行了蝕刻處理的情況下的照片。參照這些照片可知在壓力為133Pa以上的情況下，研磨損傷和內部的潛傷被增強，鮮明地顯示出刮痕。另一方面可知在壓力為1Pa以下的情況下，該刮痕被除去。
這是因為在壓力為133Pa以上的情況下，蝕刻速度慢，所以從結晶性低的研磨損傷和潛傷位置優先發生蝕刻，因此殘存刮痕(被增強)的緣故。另一方面，在壓力為1Pa以下的情況下，蝕刻速度快，所以不僅僅研磨損傷和潛傷，連不包含這些的平面也被蝕刻。其結果，能夠均勻地蝕刻SiC基板40的表面，所以能夠除去上述刮痕。
圖8中使用蝕刻速度的阿倫尼烏斯作圖法，概念性地表示上述的潛傷是否已被除去的邊界。圖8的橫軸為溫度的倒數，縱軸為蝕刻速度。
另外，圖8中，表示了高速蝕刻區域和低速蝕刻區域，它們的區域的邊界為直線。在高速蝕刻區域中，上述刮痕被除去，在低速蝕刻區域中，上述刮痕未被除去。根據該圖8，能夠認為不單純只是蝕刻速度決定上述刮痕有無除去，處理溫度也有影響。
圖9為表示對在機械加工後表面粗糙度為0.1nm、0.3nm、0.4nm和1.4nm的SiC基板分別蝕刻了規定量以後測定的表面粗糙度的結果的圖表。可知蝕刻量為1μm~4μm程度時，表面粗糙度Ra在剛機械加工後顯著上升成為2.5nm以上，SiC基板的潛傷表露出來。根據這一情況，能夠判定機械加工後的SiC基板存在潛傷。
進一步進行蝕刻，在進行了5μm以上蝕刻的階段，表面粗糙度成為1nm以下，得到平滑的表面這一情況被明示。示出了藉由7μm以上的蝕刻，潛傷進一步被除去，10μm以上則能夠得到進一步平滑的表面。此外，還示出了藉由本方法，藉由進行0.5~4μm、優選1~3μm蝕刻，能夠掌握潛傷的存在。
圖10與圖9同樣地，為進行了規定量的蝕刻之際的拉曼光譜分析的峰值位移的測定結果。拉曼光譜分析詳言之，藉由將SiC基板在後方散亂配置並將波長532nm的Ar鐳射作為光源，根據測定4H-SiC FTO模式的776cm-1的峰值所得到的峰值從原來的776cm-1的位置偏離了多少來測定峰值位移。SiC基板由基於機械加工的壓力引起的結晶構造的變化等產生殘留應力，藉由測定峰值位移△ω，能夠根據“殘留應力σ與峰值位移大致呈線形為σ=A×△ω，A為常數”這一原理推定SiC基板表面附近的殘留應力。
在蝕刻前的階段(蝕刻量為0)，峰值位移位於從0偏離比較遠的數值，可知存在比較大的殘留應力。藉由本方法，即使不進行蝕刻也能夠檢測SiC基板的潛傷。與圖9同樣地，可知藉由5μm以上的蝕刻，峰值位移顯著減小，潛傷被除去。另外，示出了藉由10μm以上的蝕刻，峰值位移進一步下降，潛傷被除去。
接著，參照圖11至圖14，對為了求出用於抑制階梯聚集的條件所進行的實驗進行說明。而且，在圖11至圖 13中，各顯微鏡照片的右下的數字表示加工後的表面粗糙度。
圖11表示對偏角為4°的4H-SiC基板，進行蝕刻直到認為潛傷能夠被充分除去為止程度(大約30μm)以後對表面進行觀測的結果。該實驗對進行了機械加工後的表面粗糙度(Ra)為1.4nm、0.4nm、0.3nm、0.1nm的SiC基板進行。另外，藉由改變惰性氣體壓力或者加熱溫度，使蝕刻速度不同地進行了實驗。
圖11的從上開始數第2行的照片表示以蝕刻速度稍低的條件(1750℃、0.01Pa)進行了處理的結果。如該圖11所示，在從上開始數第2行的照片中，能夠確認到階梯聚集。
圖12表示對偏角為4°的4H-SiC基板，進行蝕刻到有可能殘存潛傷的深度(大約10~20μm)後對表面進行觀測的結果。該實驗對進行了機械加工後的表面粗糙度(Ra)為1.4nm、0.4nm、0.3nm、0.1nm的SiC基板進行。另外，藉由改變惰性氣體壓力或者加熱溫度，使蝕刻速度不同地進行了實驗。
如圖12所示，由於惰性氣體壓為133Pa則蝕刻量為11μm所以存在殘存潛傷的可能性，而在惰性氣體壓力為13.3kPa的條件下也對全部的表面粗糙度的SiC基板形成了階梯聚集。因此，在圖12中確認到的階梯聚集與圖11所示的實驗同樣地，被認為是由於蝕刻速度慢而發生。
圖13表示對偏角為4°的4H-SiC基板，以能夠充分 分解(抑制)階梯聚集的蝕刻速度進行了蝕刻後對表面進行觀測的結果。該實驗使蝕刻量不同，並且對進行了機械加工後的表面粗糙度(Ra)為1.4nm、0.4nm、0.3nm、0.1nm的SiC基板進行。另外，藉由改變惰性氣體壓力或者加熱溫度，使蝕刻速度不同地進行了實驗。
如圖13所示，蝕刻量為大約5μm，形成有階梯聚集。另外，對於蝕刻量為15μm和34μm，階梯聚集被抑制。因此，認為在蝕刻量為大約5μm時潛傷的除去不充分，發生因潛傷的殘存引起的階梯聚集。
根據以上所述，為了抑制對SiC基板進行Si蝕刻時的階梯聚集的發生，需要使蝕刻速度為規定以上速度，並且使蝕刻量為規定以上深度。圖14為對在使加熱溫度為1800℃至2000℃且惰性氣體壓力(氬氣壓)為10-5Pa至13.3kPa的條件下，對偏角為4°的4H-SiC基板進行加熱後的結果是階梯聚集受到抑制還是發生了的情況進行作圖的圖表。根據圖14可知在蝕刻量>10μm且蝕刻速度>200μm/min的情況下，能夠抑制階梯聚集。而且，在蝕刻量>10μm且蝕刻速度<200μm/min的情況下，臺階的端部發生鋸齒狀的階梯聚集。另外，在蝕刻量<10μm且蝕刻速度>200μm/min的情況下，臺階的端部發生直線狀的階梯聚集。
如以上所說明的那樣，在本實施方式中，進行調整惰性氣體壓力來控制蝕刻速度的處理和對進行了機械加工的SiC基板40進行加熱處理而進行蝕刻的處理。
藉此，在SiC基板40存在潛傷等的情況下，能夠除去該潛傷等。因此，即使進行外延生長和熱處理等，表面也不會粗糙不平，所以能夠製造高品質的SiC基板。另外，在上述的方法中藉由進行蝕刻能夠比進行機械研磨、化學機械研磨和氫蝕刻等大幅度縮短處理時間。進一步，藉由調整惰性氣體壓能夠調整蝕刻速度，所以還能夠防止SiC基板40被不必要地除去。
另外，在本實施方式中，提供一種包括潛傷除去工序、外延生長工序和熱處理工序的半導體的製造方法。在潛傷除去工序中，藉由上述的表面處理方法對SiC基板40的表面進行蝕刻。在外延生長工序中，在SiC基板40的表面外延生長單晶SiC。在熱處理工序中，對進行了外延生長工序的SiC基板40進行熱處理。
藉此，即使進行外延生長和熱處理等，表面也不會粗糙不平，所以能夠製造高品質的半導體。
另外，在本實施方式中，優選在加熱工序中，調整SiC基板40的周圍的惰性氣體壓力來控制蝕刻速度，並對該SiC基板40進行加熱處理而進行蝕刻。
藉此，由於在潛傷除去工序和加熱工序中進行相同內容的處理，所以容易使工序單純化或者容易用同一高溫真空爐10進行加工。
以上對本發明之優選實施方式進行了說明，但上述的結構能夠例如以下所示進行變更。
在上述實施方式中，不進行形成碳層(graphene cap)的處理，但也可以進行該處理。在這種情況下，能夠以一個工序進行除去碳層的處理、對離子賦活的處理和對單晶SiC基板進行蝕刻的處理。
惰性氣體的調整方法可以任意，能夠利用適宜的方法。另外，在蝕刻工序的期間，可以使惰性氣體壓力為一定，也可以使其變化。藉由使惰性氣體壓力變化，可以考慮例如首先提高蝕刻速度然後降低蝕刻速度進行微調整的方法。
進行處理的環境和所使用的單晶SiC基板等只是一個例子，能夠適用於各種環境及單晶SiC基板。例如，加熱溫度不限於上述例舉的溫度，藉由採用更低溫能夠使蝕刻速度進一步下降。另外，還可以使用上述的高溫真空爐以外的加熱裝置。
而且，在本實施方式中，對產生潛傷的SiC基板40進行了除去該潛傷的蝕刻處理。但是，也可以不確認有無潛傷地進行蝕刻。藉此，能夠省略確認有無潛傷的工時。

Claims (9)

  1. 一種SiC基板的表面處理方法，為對至少表面由單晶SiC構成的SiC基板，並且進行了機械加工後的該SiC基板的表面進行處理的表面處理方法，其特徵為：於上述SiC基板，在比基板表面更內部存在有，經由加熱而表露出來成為表面粗糙不平之原因的潛傷，在Si氣氛下對上述SiC基板進行加熱處理對該SiC基板的表面的單晶SiC進行蝕刻除去潛傷，在上述SiC基板之蝕刻時，藉由調整上述SiC基板之周圍之惰性氣體壓力而對該SiC基板的蝕刻速度進行控制。
  2. 如申請專利範圍第1項之SiC基板的表面處理方法，其中：在進行過機械加工的上述SiC基板中產生潛傷，藉由進行Si氣氛下的蝕刻以除去該潛傷。
  3. 如申請專利範圍第1項之SiC基板的表面處理方法，其中：進行Si氣氛下的蝕刻的情況下的上述惰性氣體壓力為0.01Pa以上1Pa以下。
  4. 如申請專利範圍第3項之SiC基板的表面處理方法，其中：進行Si氣氛下的蝕刻的情況下的溫度為1800℃以上2000℃以下。
  5. 如申請專利範圍第1項至第4項中任一項之SiC基板的表面處理方法，其中：藉由進行Si氣氛下的蝕刻，將上述SiC基板的表面除去5μm以上。
  6. 如申請專利範圍第5項之SiC基板的表面處理方法，其中：將蝕刻上述SiC基板之際的蝕刻速度控制為200nm/min以上，並且使該SiC基板的蝕刻量為10μm以上。
  7. 一種SiC基板，其特徵為，使用申請專利範圍第1項之表面處理方法對表面進行了處理。
  8. 一種半導體的製造方法，其特徵為，包括：藉由申請專利範圍第1項之SiC基板的表面處理方法，對SiC基板的表面進行蝕刻的潛傷除去工序；使在上述潛傷除去工序中除去了潛傷的上述SiC基板的表面外延生長單晶SiC的外延生長工序；和將進行過上述外延生長工序的上述SiC基板在Si氣氛下進行加熱處理的加熱工序。
  9. 如申請專利範圍第8項之半導體的製造方法，其中：在上述加熱工序中，調整上述SiC基板的周圍的惰性氣體壓力來控制該SiC基板的蝕刻速度，並將該SiC基板在Si氣氛下進行加熱處理以進行蝕刻。
TW104109743A 2014-03-31 2015-03-26 ＳｉＣ（碳化矽）基板之表面處理方法、ＳｉＣ基板及半導體之製造方法 TWI663298B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-074749 2014-03-31
JP2014074749 2014-03-31

Publications (2)

Publication Number Publication Date
TW201542895A TW201542895A (zh) 2015-11-16
TWI663298B true TWI663298B (zh) 2019-06-21

Family

ID=54239766

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104109743A TWI663298B (zh) 2014-03-31 2015-03-26 ＳｉＣ（碳化矽）基板之表面處理方法、ＳｉＣ基板及半導體之製造方法

Country Status (7)

Country Link
US (1) US20170121848A1 (zh)
EP (1) EP3128535B1 (zh)
JP (1) JP6268277B2 (zh)
KR (1) KR101793397B1 (zh)
CN (1) CN106062929B (zh)
TW (1) TWI663298B (zh)
WO (1) WO2015151413A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI830039B (zh) * 2020-07-27 2024-01-21 環球晶圓股份有限公司 碳化矽晶碇的製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018199591A (ja) * 2017-05-25 2018-12-20 東洋炭素株式会社 ＳｉＣウエハの製造方法、エピタキシャルウエハの製造方法、及びエピタキシャルウエハ
TW202007801A (zh) * 2018-07-25 2020-02-16 日商東洋炭素股份有限公司 ＳｉＣ晶圓之製造方法
WO2021025077A1 (ja) * 2019-08-06 2021-02-11 株式会社デンソー ＳｉＣ基板の製造方法
US20220403550A1 (en) * 2019-12-02 2022-12-22 Sumitomo Electric Industries, Ltd. Silicon carbide substrate and method for manufacturing silicon carbide substrate
JP7478372B2 (ja) 2020-04-03 2024-05-07 株式会社Flosfia 結晶膜の製造方法
JP7478371B2 (ja) 2020-04-03 2024-05-07 株式会社Flosfia 結晶膜の製造方法
US20230197456A1 (en) * 2020-04-14 2023-06-22 Kwansei Gakuin Educational Foundation Silicon carbide substrate manufacturing method, silicon carbide substrate, and method of removing strain layer introduced into silicon carbide substrate by laser processing
WO2022092166A1 (ja) * 2020-10-28 2022-05-05 学校法人関西学院 熱処理環境の評価方法及び炭化ケイ素基板
TWI802406B (zh) * 2021-07-29 2023-05-11 環球晶圓股份有限公司 碳化矽晶圓的加工方法
CN117080061A (zh) * 2023-10-16 2023-11-17 希科半导体科技(苏州)有限公司 碳化硅衬底的平整方法、碳化硅衬底以及半导体器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004002126A (ja) * 2002-03-25 2004-01-08 Ngk Insulators Ltd 炭化珪素基板、炭化珪素基板の製造方法、酸化膜被覆基板、酸化膜被覆基板の製造方法および電子素子
JP2008230944A (ja) * 2007-03-23 2008-10-02 Kwansei Gakuin 単結晶炭化ケイ素基板の表面平坦化方法、単結晶炭化ケイ素基板の製造方法、及び単結晶炭化ケイ素基板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234313A (ja) * 2002-02-07 2003-08-22 Kansai Tlo Kk ＳｉＣ基板表面の平坦化方法
JP5152887B2 (ja) 2006-07-07 2013-02-27 学校法人関西学院 単結晶炭化ケイ素基板の表面改質方法、単結晶炭化ケイ素薄膜の形成方法、イオン注入アニール方法及び単結晶炭化ケイ素基板、単結晶炭化ケイ素半導体基板
JP5135545B2 (ja) * 2008-04-18 2013-02-06 新日鐵住金株式会社 炭化珪素単結晶インゴット育成用種結晶及びその製造方法
JP5516424B2 (ja) * 2009-02-04 2014-06-11 日立金属株式会社 エピタキシャル成長用炭化珪素単結晶基板の製造方法
CN102597337A (zh) * 2009-08-27 2012-07-18 住友金属工业株式会社 SiC 单晶晶片及其制造方法
US10012675B2 (en) * 2011-11-11 2018-07-03 Kwansei Gakuin Educational Foundation Nanometer standard prototype and method for manufacturing nanometer standard prototype
JP5759393B2 (ja) * 2012-01-12 2015-08-05 住友電気工業株式会社 炭化珪素半導体装置の製造方法
TWI600081B (zh) * 2012-11-16 2017-09-21 Toyo Tanso Co Ltd Surface treatment method of single crystal silicon carbide substrate and single crystal silicon carbide substrate
JP6080075B2 (ja) * 2013-06-13 2017-02-15 学校法人関西学院 ＳｉＣ基板の表面処理方法
JP6057292B2 (ja) * 2013-06-13 2017-01-11 学校法人関西学院 ＳｉＣ半導体素子の製造方法
JP2017105697A (ja) * 2015-11-26 2017-06-15 東洋炭素株式会社 薄型のＳｉＣウエハの製造方法及び薄型のＳｉＣウエハ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004002126A (ja) * 2002-03-25 2004-01-08 Ngk Insulators Ltd 炭化珪素基板、炭化珪素基板の製造方法、酸化膜被覆基板、酸化膜被覆基板の製造方法および電子素子
JP2008230944A (ja) * 2007-03-23 2008-10-02 Kwansei Gakuin 単結晶炭化ケイ素基板の表面平坦化方法、単結晶炭化ケイ素基板の製造方法、及び単結晶炭化ケイ素基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI830039B (zh) * 2020-07-27 2024-01-21 環球晶圓股份有限公司 碳化矽晶碇的製造方法

Also Published As

Publication number Publication date
TW201542895A (zh) 2015-11-16
CN106062929B (zh) 2019-10-08
JP6268277B2 (ja) 2018-01-24
WO2015151413A1 (ja) 2015-10-08
EP3128535B1 (en) 2020-06-03
US20170121848A1 (en) 2017-05-04
KR101793397B1 (ko) 2017-11-02
KR20160108542A (ko) 2016-09-19
EP3128535A4 (en) 2018-03-14
JPWO2015151413A1 (ja) 2017-04-13
CN106062929A (zh) 2016-10-26
EP3128535A1 (en) 2017-02-08

Similar Documents

Publication Publication Date Title
TWI663298B (zh) ＳｉＣ（碳化矽）基板之表面處理方法、ＳｉＣ基板及半導體之製造方法
TWI746468B (zh) 薄型ＳｉＣ晶圓之製造方法及薄型ＳｉＣ晶圓
TWI600081B (zh) Surface treatment method of single crystal silicon carbide substrate and single crystal silicon carbide substrate
TWI708873B (zh) 碳化矽基板之表面處理方法
TWI671438B (zh) ＳｉＣ（碳化矽）種晶之加工變質層的除去方法、ＳｉＣ種晶及ＳｉＣ基板之製造方法
TWI659463B (zh) 碳化矽基板之蝕刻方法及收容容器
TWI658525B (zh) ＳｉＣ（碳化矽）基板之潛傷深度推斷方法
WO2020059810A1 (ja) デバイス作製用ウエハの製造方法
JP6151581B2 (ja) 単結晶ＳｉＣ基板の表面処理方法及び単結晶ＳｉＣ基板の製造方法
TWI313307B (zh)
JP5934633B2 (ja) 単結晶ＳｉＣ基板の表面処理方法及び単結晶ＳｉＣ基板の製造方法