TWI313307B - - Google Patents

Download PDF

Info

Publication number
TWI313307B
TWI313307B TW092125219A TW92125219A TWI313307B TW I313307 B TWI313307 B TW I313307B TW 092125219 A TW092125219 A TW 092125219A TW 92125219 A TW92125219 A TW 92125219A TW I313307 B TWI313307 B TW I313307B
Authority
TW
Taiwan
Prior art keywords
single crystal
wafer
crystal
growth
melt
Prior art date
Application number
TW092125219A
Other languages
English (en)
Other versions
TW200404923A (en
Original Assignee
Shinetsu Handotai Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinetsu Handotai Kk filed Critical Shinetsu Handotai Kk
Publication of TW200404923A publication Critical patent/TW200404923A/zh
Application granted granted Critical
Publication of TWI313307B publication Critical patent/TWI313307B/zh

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/14Heating of the melt or the crystallised materials

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

1313307 (1) 玖、發明說明 【發明所屬之技術領域】 本發明是關於使用於半導體裝置的材料者,具體而言 ,是關於一種可得到毫微拓樸特性優異的晶圓的單晶及培 養該單晶的方法,或是由該單晶所切出的單晶晶圓,以及 在該單晶晶圓的表面形成磊層層的磊晶晶圓者。 【先前技術】 使用於半導體裝置的一種材料有磊晶晶圓。該磊晶晶 圓是例如在砂單晶晶圓上晶晶成長砂者,由該優異特性, 老早就廣泛使用作爲製造個別半導體或雙極1C等的晶圓。 又’對於Μ Ο S、L S I ’也由於軟體誤差或封閉特性優異, 廣泛地使用在微電腦單元或快閃記憶裝置,作爲磊晶晶圓 的優異性的一例’在單晶製造時所導入的所謂生成缺陷並 未實質上存在於磊晶層之故,因而有減低D RAM的可靠性 等不良的情形’而使其需求更擴大。 尤其是’將電阻比作爲0 · 1 Ω . c m以下的低電阻比 晶圓作爲基板’而磊晶成長於其上面的磊晶晶圓,是封閉 特性優異之外’基板具備吸氣能力,使其重要性更提高。 另一方面’近年來,在半導體裝置製程中,於晶圓上 形成金屬配線’而在其上面形成絕緣膜,藉由化學、機械 式硏磨(CMP: Chemical Mechanical polishing)平坦化 該絕緣膜’又’在其上面形成金屬氧化膜、第二金屬配線 時’被稱爲存在於上述晶圓的硏磨面的奈米拓樸的微少區 _ 4 - (2) 1313307 域的奈米級的凹凸’可能爲失去絕緣膜厚度的均勻性,產 生耐壓不良的一種原因’而在裝置廠商業成是被重視的問 題。 該奈米拓樸是表示比晶圓表面的微粗糙度更長,而比 表面平坦性更短週期的表面形狀者,爲波展約〇· 1 mm至2〇 m m且幅爲約數 m m至1 0 0 n m的凹凸。 又,晶圓表面的平坦性是來自微影成像之需求來推動 平坦化,藉由近幾年來的半導體裝置的高積體化而隨著微 影成像法的線寬成爲〇· 1 8 // m或其以上地微細化,使得 奈米拓樸成爲很大缺點問題。又,以絕緣膜塡補STI ( Shallow Trench Isolation)而硏磨表面之際,除了不僅 CMP本身的硏磨均勻性,須將原來晶圓的奈米拓樸作成良 好也成爲不可欠缺者。 所以,對於該奈米拓樸的硏究,檢討,不僅在裝置廠 商還包括原材料廠商,公家機關,學術界的各界進行,正 活潑地展開有關於其測定方法或定量式定義等。然而,對 於奈米拓樸雖有如上述的辨識,惟有關對於奈米拓樸的測 定方法或定量方法或定量式定義並未達到有統一的公定標 準規格被匯集的階段。 現在作爲主要進行的奈米拓樸的評價方法’存在一邊 爲約0.1 m m至1 〇 m m的正方形或直徑爲約〇 . 1 m m至1 0 m m 的圓形方塊範圍(也稱爲WINDOW SIZE等)的領域’評 價晶圓表面的凹凸高低差(P — V値:Peak to Valley )的 方法。該P — V値也被稱爲Nanotopograph Height等。在依 (3) 1313307 奈米拓樸的半導體晶圓的評價中,特別是盼望存於晶圓面 內的凹凸最大値較小,通常在2 m m X 2 m m正方形對於複 數方塊範圍進行測定,而以該P - v値的最大値進行評價 ,若該P — V値的最大値愈小,則評價作爲品質優異的晶 圓。 此種奈米拓樸的測定是使用ADE公司所製的WIS -CR83 — SQM 或 NanoMapper 或 KLA — Tencor 公司戶斤製的 Surfscan—SPl — STN'新倉IJ作公司戶斤製的DynaSearch、黑 田精工公司所製的Nano Metro等。這些測定裝置是均利用 光學式的表面反射來進行凹凸測定。 —般,針對於此種晶圓表面的奈米拓樸,可能由晶圓 表面的加工工程的蝕刻條件或硏磨條件等來決定。所以, 改著奈米拓樸特性,是例如揭示於日本特開2002 — 1 4 1 3 1 1 號公報,由辨識晶圓表面加工的CMP的缺點問題,主要模 索依晶圓表面的加工條件的檢討所產生的解決對策,而幾 乎沒有由晶圓表面的加工條件以外的觀點來嘗試其改善。 今後,對於奈米拓樸特性,隨著裝置尺寸的微細化更 進行而須訂出更嚴格的規格。尤其是,在負責下一代的材 料,顯然使用最先端的極細微影成像線上,而顯然具有優 異奈米拓樸特性的晶圓成爲必然地求得。 因此,如習知地不僅從晶圓表面的加工條件,又藉由 從其他觀點也可改善奈米拓樸特徵,而成爲必須製造奈米 拓樸特性超優異的晶圓。 (4) 1313307 【發明內容】 本發明是鑑於此些事項而創作者,其目的是在於提供 一種從與晶圓表面的加工條件不同觀點來改善毫微拓樸特 性’可切出毫微拓樸特性,特別是測定2 mm X 2 mm四方 形的毫微拓樸特性優異的晶圓的單晶,由該單晶所切出的 單晶晶圓’及於該單晶晶圓表面形成磊晶層的磊晶晶圓, 以及培養液單晶的單晶培養方法。 爲了達成上述目的,依照本發明,提供一種單晶,屬 於藉由單晶拉起法所得到的單晶,其特徵爲:控制起因於 結晶成長時的結晶融液的溫度變動而被拉進於單晶中的不 均勻條紋的間隔。 本發明人等,重新發現晶圓表面的奈米拓樸特性,藉 由起因於結晶成長時的結晶融液的溫度變動而被拉起於單 晶的不均勻條紋的間隔所左右。因此,藉由單晶拉起法 所得到的單晶’若爲控制起因於結晶成長時的結晶融液的 溫度變動而被拉進於單晶中的不均勻條紋的間隔者,則可 作成可切出奈米拓樸特性被控制的優異的單晶晶圓的單晶 〇 此時’上述不均勻條紋的間隔,對於結晶成長軸方向 在垂直面內’控制在1 .5 mm以下或2 · 3 mm以下較理想。 如此地,若被拉進於單晶中的不均勻條紋的間隔,對 於結晶成長軸方向在垂直面內’控制在].5 m m以下或2 · 3 mm以上者’則可作出可切出現在主要測定的2 mm χ 2 mm 四方形的領域的奈米拓樸位準極優異的單晶晶圓的單晶。 -7 - (5) 1313307 又,上述單晶爲矽,其電阻比爲0. 1 Ω · c m以下較 理想。 本發明人等經硏究奈米拓樸特性的結果,知道了習知 的低電阻比單晶晶圓雖在吸氣能力上優異者,而爲了控制 電阻比所添加的摻雜劑作用,而依不均勻條紋的影響所產 生的奈米拓樸劣化較深刻。因此,若本發明的單晶’如上 述地爲矽,其電阻比爲0 · 1 Ω · c m以下作爲表示低電阻 比者,確實地防止奈米拓樸劣化,除了吸氣能力優異之外 ,也可作成得到奈米拓樸特性也極優異的晶圓的單晶之故 ,因而極有益。 又,上述單晶矽的直徑爲200 mm以上者。 —般在直徑爲2 0 0 mm以上的大口徑結晶’很難有某 一程度高速的結晶成長,大都以稍慢速度範圍培養。結果 ’在大口徑結晶,特別在直徑2 0 0 mm以上的結晶有奈米 拓樸特性不得不惡化的情形。在本發明中’知道藉由成長 速度某一程度變快可改善奈米拓樸特性之故’因而即使在 直徑爲200 mm以上的單晶也可得到具有優異奈米拓樸特 性的晶圓。又,將成長速度變快能改善奈米拓模特性’乃 不但可提高品質也可提高生產性。 又,依照本發明’可提供一種由上述本發明的單晶所 切出爲其特徵的單晶晶圓;這時候’在上述單晶晶圓的晶 圓全面,可作爲2 m m X 2 m m四方形的領域的奈米拓樸位 準的最大値平均在]4 nm以下者。 若爲此種本發明的單晶晶圓’則可作成奈米拓模特性 (6) 1313307 優異的高品質晶圓,特別是在晶圓全面地測定2 mm x 2 mm四方形的奈米拓樸位準之際,成爲可達成其最大値平 均爲1 4 nm以下的良好位準的單晶晶圓。 又’依照本發明,可提供一種在上述本發明的單晶晶 圓的表面形成有磊晶層者爲其特徵的磊晶晶圓。這時候, 在上述磊晶晶圓的晶圓全面,可作爲2 m m X 2 ni m四方形 的領域的奈米拓樸位準的最大値平均在1 4 n m以下者。 磊晶晶圓的奈米拓樸特性是反映基板的奈米拓樸特性 者之故’因而如上述地將本發的單晶晶圓作爲基板,而在 其表面形成磊晶層的單晶晶圓,可作成奈米拓樸特優異者 。特別是’磊晶晶圓全面地測定磊晶晶圓的2 mm X 2 mm 四方形的奈米拓樸位準之際,成爲可成其最大値平均爲1 4 nm以下的良好位準者。又’奈米拓樸特性優異的磊晶晶 圓’在單晶晶圓表面與磊晶層之間發生起因於凹凸的內部 應力(變形較少之故,因而在磊晶層上不會發生滑線。結 果’若在裝置製造中,將熱機械強度較強,特別是0.1 Q • c m以下的低電阻比的單晶晶圓使用作爲基板,則成爲 也具有依誤調整所產生的高吸氣能力的磊晶晶圓。又,若 爲低電阻比的晶圓,則封閉特性也優異。 又,依照本發明’提供一種單晶培養方法,屬於藉由 單晶拉起法培養單晶的單晶培養方法,其特徵爲:將單晶_ 培養時成長速度作爲Y ( mm / m i η ),將結晶融液的濃度 變動周期作爲F ( m i η ),將結晶成長界面對於水平面的角 度作爲0時’ VxF/Sin0成爲一定範圍地,控制成長速 -S- (7) 1313307 度及/或溫度變動週期而培養單晶。 如此地,在藉由單晶拉起法培養單晶之際,有關於成 長速度V,結晶融液的溫度變動週期F,結晶成長界面對 於水平面的角度Θ,藉由控制成長速度及/或溫度變動週 期使得V X F / S in 0成爲一定範圍’可將起因於結晶成長 時的結晶融液的溫度變動而取進單晶中的不均勻條紋的間 隔控制在適當大小。因此,可製造可切出控制奈米拓樸特 性優異的單晶晶圓的單晶。又,如下述地,V X F / Sin Θ 是相當於起因於垂直於結晶成長軸方向的面內的融液的溫 度變動的不均勻條紋的間隔。 這時候,上述V xF / Sin 0作成1 .5 mm以下或2.3 mm 以上來培養單晶較理想。 如此地,在培養單晶之際,藉由VxF/Sin0成爲ι_5 以下或2.3 mm以上,可得到可切出2 mmx2 mm四方形 的奈米拓樸位準極優異的單晶晶圓的單晶。 又,將上述培養的單晶作爲砂,並將其電阻比作爲 0-1 Ω · cm以下較理想。 如此地,將藉由本發明所培養的單晶作爲矽,並藉由 將其電阻比作爲〇 . 1 Ω . cm以下,防止在低電阻比單晶 中成爲問題的奈米拓樸的劣化,而可製造可切出具有優異 的吸氣能力與優異的奈米拓樸特性的晶圓的單晶。 又,藉由控制施加於結晶融液的磁場強度,坩禍旋轉 速度,單晶旋轉速度’導入氣體流量,結晶融液量中的任 一項目以上進行上述結晶融液的溫度變動週期的控制較理 -10- (8) 1313307 相 ο /12Λ 如此地,藉由控制施加於結晶融液的磁場強度’坩堝 旋轉轉速度,單晶旋轉速度’導入氣體流量’結晶融液量 中的任一項目以上來控制溫度變動週期’可容易且高精度 的控制溫度變動週期。 如上所述地,依照本發明’藉由控制利用單晶培養條 件的控制被取進單晶中的不均勻條紋的間隔,就可改善奈 米拓樸特性。因此可提一種奈米拓樸特性’特別是可切出 2 mm X 2 mm四方形的領域的奈米拓樸特性優異的晶圓的 單晶,由該單晶所切出的單晶晶圓,以及在該單晶晶圓形 成磊晶層的磊晶晶圓。又,本發明的磊晶晶圓是磊晶層的 膜厚均勻性優異,而可期待LSI裝置的高良品率。 【實施方式】 以下,說明本發明的實施形態,惟本發明是並不被限 定於此些者。 習知,奈米拓樸特性是主要考量以晶圓表面的加工工 程的蝕刻條件或硏磨條件等,並沒有進行從晶圓表面加工 以外的觀點來改善奈米拓樸特性的嘗試。 本發明人等是從各種角度嘗試奈米拓樸特性的改善之 故’因而對於單晶晶圓的奈米拓樸特性重複硏究。結果’ 培養單晶之際,起因於結晶成長時的結晶融液的溫度變動 而取入於單晶的不均勻條紋的間隔接近與測定奈米拓樸之 際的測定領域的大小時,看出劣化單晶晶圓的奈米拓樸特 -11 - (9) 1313307 性。 特別是,例如摻雜硼或磷等的習知的低電阻比的矽單 晶,是雖具有吸氣能力優異的優點者,惟控制電阻比的摻 雜劑量較多之故,因而晶圓的硬度較高,結果,該摻雜劑 的濃度不均勻產生單晶的硬度不相同,而在從該單晶所切 出的矽晶圓的表面容易出現成微小凹凸。因此,知道習知 的低電阻比的矽單晶是藉由結晶成長起因的不均勻條紋所 引起的奈米拓樸的劣化極深刻。 如此’ ’本發明人等,培養單晶之際,藉由將起因於 該結晶融液的溫度變動的不均勻條紋的間隔控制一定範圍 ’亦即控制在與測定奈米拓樸之際的測定領域的大小不相 同範圍’發現了由晶圓表面加工以外的觀點也可改善奈米 拓襆特性,而完成本發明。 亦即’依照本發明’提供一種單晶,屬於藉由單晶拉 起法所得到的單晶’其特徵爲:控制起因於結晶成長時的 結晶融液的溫度變動而被拉進於單晶中的不均勻條紋的間 隔。 又’本發明是作爲培養如上述的單晶的方法,提供一 種單晶培養方法’屬於藉由單晶拉起法培養單晶的單晶培 養方法,其特徵爲:將單晶培養時成長速度作爲V ( mm / min )。 將結晶融液的濃度變動周期作爲F ( ni i n ),將結晶成 長界面對於水平面的角度作爲Θ時,VxF/Sin0成爲一 定範圍地’控制成長速度及/或溫度變動週期而培養單晶 -12- (10) 1313307 以下’對於本發明的單晶培養方法一面參照圖式一面 詳細地說明,惟本發明是並不被限定於此些者。 在本發明的單晶培養方法所使用的單晶培養裝置是並 未特別加以限定者’惟例如可使用表示於第丨0圖的單晶培 養裝置。以下’一面參照第1 〇圖,—面說明進行本發明的 單晶培養方法所用的單晶培養裝置。 第1 〇圖的單晶培養裝置’是塡充有結晶融液的石英坩 渦5 ’及保護該坩堝的石墨坩堝6,及配置成圍繞該增禍5 ’ 6的加熱益7及隔熱材8被設在主腔1內;在該主腔丨的上 部收容培養的單晶3,連接有安裝所用的拉起腔2。 使用此種單晶培養裝置來培養單晶時,藉由柴氏法( CZ法)’於石英坩堝5中的結晶融液4浸漬種結晶之後, 經由種集中一面旋轉一面平靜地拉起來成長棒狀單晶3。 另一方面’ i甘渦5 ’ 6是可朝向結晶成長軸分向昇降,上昇 :t甘禍使成爲補足在結晶成長中結晶化而減少的融液的液面 下降份量’由此’將融液表面的高度保持在一定。又,在 主腔I的內部,氬氣體等惰性氣體從設在拉起腔2上部的氣 體導入口 10被導入’通過拉起中的單晶3與氣體整流筒 之間’並通過隔熱構件1 2的下部與融液面之間,而從氣體 流出口 9被排出9。又,使用放射溫度計(未圖示),經玻 璃窗而從結晶融液表面的輻射來測定石英坩堝5中的結晶 融液4的溫度,並測定結晶融液的溫度變動週期。 依照本發明,如此地培養單晶之際,將單晶培養時的 -13- (11) 1313307 成長速度作爲v ( mm/ min ),並將結晶融液的溫度變動 週期作爲F ( min )’而將結晶成長界面對於水平面的角度 作爲Θ時’能控制成長速度及/或溫度變動週期使得v X ρ /Sin0成爲一定的範圍來培養單晶極重要。 通常,如上述地藉由單晶拉起法來培養單晶之際,結 晶成長界面的形狀是如第6圖所示地成爲凸形狀之故,因 而坩堝內的結晶液溫度的微小變動被取進單晶中,發生如 第7圖所示的不均勻條紋。這時候,不均勻條紋的間隔d是 以單晶成長速度V與結晶融液的溫度變動週期F的相乘積d =VxF所表示。 從如該第7圖的不均勻條紋所形成的單晶切出單晶晶 圓,則在所製作的單晶晶圓形成有如第8圖的條紋。這時 候,將晶圓表面的不均勻條紋的間隔作爲L (第9圖)時, 不均勻條紋的間隔L,是使用結晶成長界面對於水平面的 角度以L=d/Sine = VxF/Sin0表示。又結晶成長界面 的形狀是如第6圖地具有曲率,若嚴密地進行測定,則在 相同晶圓表面內也在晶圓的徑方向有不相同的不均勻條紋 的間隔L的數値。然而,該誤差是對於L値極小之故,因 而雖在結晶成長界面的形狀有曲率’則整體晶圓表面的不 均勻條紋的間隔是以L = VxF/ Sin Θ作爲代表値可求出。 依照本發明人等的硏究,如上述地’可知該不均勻條 紋的間隔L,接近於測定奈米拓樸特性之際的測定領域的 大小的數値時,會劣化單晶晶圓的奈米拓樸特性。因此, 培養單晶之際,藉由控制單晶的成長速度v及/或結晶融 -14- (12) 1313307 液的溫度變動週期F,使得晶圓面上的不均勻條紋的間隔L ,亦即V X F / S i η 0的數値與測定奈米拓樸之際的測定領 域的大小不相同的範圍,即可防止奈米拓樸特性的劣化。 如上所述地,現在的奈米拓樸的測定是主要在2 m m X 2 m m四方形的領域中進行。因此,欲改善該2 m m x 2 m ηι 四方形的領域內的奈米拓樸特性,則在所培養的單晶中, 對於結晶成長軸方向的垂直面內的不均勻條紋的間隔L, 亦即V X F / S i η 0是否成爲2 mm前後値極重要。特別是, 控制成長速度V及/或溫度變動週期F使得Vx F / Sin Θ成 爲1 .5 mm以下或2.3 mm以上來培養單晶較理想,藉由作成 如此’實驗式地確定了在製作晶圓之際可得到1 4 mm以下 的奈米拓樸位準。 又’上述的V X F / Sin 0的範圍是現在所進行的2 mm X 2 mm四方形的領域中測定奈米拓樸之際防.止奈米拓樸特 性的劣化者,而本發明的V X F / S i η 0的範圍是並不限定 Μ此;者》亦即,奈米拓樸的測定領域藉由公式地規格或技 術進步等而在將來有所不同時,本發明是因應於該奈米拓 樸的測定領域而可適當地變更V x F / S i η Θ的適合範圍, 由此當然也可防止奈米拓樸特性的劣化。 此時’控制單晶的成長速度V是藉由控制拉起單晶之 際的拉起速度而可進行。又另一方面,控制結晶融液的溫 度變動週期F,是藉由控制例如施加於結晶融液的磁場強 度’堪堝旋轉速度、單晶旋轉速度' 導入氣體流量、結晶 融液量中的任一項以上而可容易地進行。 -15- (13) 1313307 特別是’溫度變動週期是藉由控制施加於結晶融液的 磁場強度就可容易且高精度地控制。實際上,使用表示於 第1 0圖的單晶培養裝置(裝備直徑800 mm的坩堝),裝 進3 02 kg的矽原料而溶解這些之後,作爲剛培養矽單晶之 前的狀態’使用放射溫度計來測定矽融液的表面溫度。這 時候’將水平磁場中心的強度從〇 G變化至4 0 0 0 G,來測 定融液表面的溫度變動週期。結果,如第5圖所示地,在0 G 成爲 F = 0.26 min;在 1〇〇〇 G 成爲 0.39 min;在 2000 G 成 爲 0.44 min;在 3 00G 成爲 0.5 min;在 4000 G 成爲 0.55 min ;隨著磁場強度變化而溫度變動週期也變化。由該結果, 確認了藉由控制施加於結晶融液的磁場強度就可高精度地 控制結晶融液的溫度變動週期。因此,藉由磁場強度就可 高精度地控制晶圓面內的不均勻條紋的間隔。結果,成爲 可大幅度地改善奈米拓樸。 如上述地,藉由本發明單晶培養方法,可製造控制起 因於結晶成長時的結晶融液的溫度變動而被取進於單晶中 的不均勻條紋的間隔的單晶。若此種結晶成長起因的不均 勻條紋的間隔被控制的單晶,就可作爲可切出奈米拓樸特 性優異的單晶晶圓的單晶。亦即,依照本發明,並不是如 習知地控制晶圓表面的加工條件,藉由單晶培養條件,成 爲可改善晶圓的奈米拓樸特性。 依照本發明所培養的單晶爲矽,雖爲在矽摻雜硼或磷 等而表示〇. 1 Ω · cm以下低電阻比者,也藉由控制被取 進單晶中的不均勻條紋的間隔,如上述地確實地可防止在 -16 - (14) 1313307 習知低電阻比的單晶特別深刻的奈米拓樸特性的劣化。因 此,成爲不會吸氣能力優異,而且可培養可得到奈米拓樸 特性也極優異的晶圓的低電阻比的矽單晶。這時候,對於 電阻比下限並沒有特別加以限定者,例如將硼或磷等摻雜 劑摻雜至固溶界限之際的單晶的電阻比成爲其下限値。 又,依照本發明,單晶的直徑爲200 mm以上,藉由 將成長速度作成某程度加快即可改善奈米拓樸特性。如此 地,加快成長速度而改善奈米拓樸特性,不但可提高品質 面而且也可提高生產性方面。 又,藉由上述本發明的單晶培養方法來培養單晶之後 ,切出該單晶,藉由施加習知所進行的磨損、倒角、硏磨 等工程,可製造單晶晶圓。 若爲此些單晶晶圓,可作成奈米拓樸特性優異的高品 質的晶圓。特別是,逼及晶圓全面地測定2 mm X 2 mm四 方形的領域的奈米拓樸位準之際,成爲可達成該最大値的 平均1 4 nm以下的良好位準的單晶晶圓。 又,藉由在該單晶晶圓的表面形成磊晶層,可製造磊 晶晶圓,若爲此些磊晶晶圓,則成爲基板的單晶晶圓的奈 米拓樸特性優異之故,因而成爲磊晶晶圓的奈米拓樸特性 也優異者。特別是,逼及晶圓全面地測定磊晶晶圓的2 m m X 2 m m四方形領域的奈米拓樸位準時,成爲可達成該 最大値的平均1 4 nm以下的良好位準者。 又,此些奈米拓樸特性優異的磊晶晶圓,是磊晶層的 膜厚均勻性優異,又,在單晶晶圓表面與磊晶層之間起因 -17- (15) 1313307 於凹凸的內部應力(變形)的發生較少之故,因而在磊晶 層不會發生滑線。因此’在裝置製造中熱機械性強度較強 ,特別是藉由將〇 · 1 Ω · cm以下的低電阻比單晶晶圓使 用作爲基板,成爲具有高吸氣能力者。因此,可期待L S I 裝置的高良率。 又,在上述本發明中’對於有關於結晶融液的溫度變 動而聚焦於溫度變動週期進行說明。然而,依據本發明的 根本上發現,雖藉由減小結晶融液的溫度變動寬度,也成 爲可改善單晶晶圓的奈米拓樸特性。 以下,表示實施例及比較例更具體地說明本發明,惟 本發明是並不被限定於此些者。 又,在以下的實施例及比較例中,作爲以2 mm X 2 m m四方形的領域進行奈米拓樸的測定者。又,爲了事先 調查在此所使用的單晶培養裝置培養同直徑的矽單晶時的 結晶成長界面形狀,亦即結晶成長界面對於水平面的角度 0 ,進行依如下的X線外形的觀察。首先,一面變更成長 速度及fe場強度一面培養單晶’朝結晶成長軸方向切割該 單晶而製作縱割樣品之後,將此以8 0 0 °c 4小時+ 1 0 0 0 °C 進行1 6小時的析出熱處理。然後,藉由X線外形來觀察經 熱處理的縱割樣品。將該觀察結果表示於第2圖(僅表示 半徑部分)。從依該X線外形的觀察結果,求出結晶成長 界面對於水平面的角度0的結果,可知在0 =10幾乎沒有 變化。 -18- (16) 1313307 (實施例1 ) 首先,使用表不於第10圖的單晶培養裝置(裝備直徑 8 00 mm的石英坩堝),將矽原料以3 20 kg的量裝在石英土甘 渦,一面施加中心磁場強度4 0 0 0 G的水平磁場,__面培養 直徑3 0 0 m m而直胴長度約]2 0 c m的砂單晶。這時候,藉 由摻雜硼,將單晶的電阻比作成0.0 0 6至〇 . 〇 〇 9 Q . e m。 這時’由表示於第5圖的磁場強度與溫度變動週期的關係 在4000 G的磁場強度的溫度變動週期是0.55 min之故,因 而將成長速度控制成0 4 4 m m / m i η,俾將實施例1的ν χ F /Sin0 的數値’作成 VxF/Sin0 = 0.44x〇55/Sin 1()= 1.39 ( mm)。 由如此所培養的矽單晶切出的矽晶圓,在2 mm χ 2 mm四方形的領域進行奈米拓樸的測定。一般,砂溶液量 愈夕則熱對流愈強而溫度變動也變大之故,因而愈在單 晶培養較早階段起因於溶液的溫度變動的不均條紋愈容易 受到影響。所以,在本實施例中,由單晶肩部在1〇至Η cm的範圍切出50枚製作50枚矽晶圓,測定此些的奈米拓 樸’結果’ 50枚的砍晶圓的2 mmx2 _四方形的領域的 奈米拓樸位準的最大値的平均是丨3·3 nm的良好數値,可 知奈米拓樸特性上優異。 (實施例2 ) 使用與實施例1相同的單晶培養裝置,一面施加中心 磁場強度3000 G的水平磁場,一面培値直徑3〇〇 mm且直 -19- (17) 1313307 胴長度大約1 2 0 c m的磷單晶。這時候’與實施例1同樣將 單晶的電阻比成爲0.006至〇.〇09 Ω · cm。此時’ 3000 G 的磁場強度的溫度變動週期是〇·5〇 min之故,因此將成長 速度控制在〇 · 9 2 m m / m i η,而將實施例2的V X F / S i η 6*的 數値,成爲 VxF/Sin0 = 0.92 x0.50/Sin 10=2.65 ( mm)。 從如此所培養的矽單晶的肩部製作由1 〇至1 5 cm範圍 切出的5 0枚矽晶圓,測定此些的奈米拓樸。結果,奈米拓 樸位準的最大値的平均是1 1.4 n m的極良好値,而奈米拓 樸特性極優異。又,將測定製作於第3圖的矽晶圓的奈米 拓樸的結果表示成圓狀者。如第3圖所示地,在實施例2的 矽晶圓中,於晶圓表面並未強烈地觀察到結晶起因的不均 勻條紋,可知晶圓表面的凹凸較小。 又*在該砂晶圓的表面形成嘉晶層來製作晶晶晶圓, 測定該奈米拓樸,表示與上述大約同等的奈米拓樸位準, 可知奈米拓樸特性極優異。 (實施例3 ) 使用與上述相同的單晶培養裝置,未施加磁場,培養 直徑3 0 0 m m且直胴長度大約1 2 0 c m的矽單晶。這時候, 將單晶的電阻比成爲0.006至〇_0〇9 Ω · cm。此時,在〇 G 的磁場強度的溫度變動週期是0.26 min之故,因而將成長 速度控制在0.8 2 m m / m i η,而在實施例3,成爲 VxF/Sin0 = 0.82x0.26/Sin 10 = 1.23 ( min)。 (18)1313307 從如此所培 切出的50枚矽晶 樸位準的最大値 特性優異。 (比較例1 ) 使用與上述 心磁場強度4000 胴長度大約1 2 0 單晶的電阻比作 速度控制在〇 . 5 5 0.55 / Sin 10 =: 奈米拓襆測定領 從如此所培 切出的5 0枚矽晶 樸位準的最大値 奈米拓樸特性。 的結果表示於圖 結晶成長起因的 〇 (比較例2 ) 使用與上述 強度4 0 0 0 G的7上 養的矽單晶的肩部製作由10至15 Cm範圍 圓,測定此些的奈米拓樸。結果’奈米拓 的平均是1 2 · 3 11 m的良好値’而奈米拓樸 實施例相同的單晶培養裝廩’一面施加中 G的水平磁場,一面培養直徑3 00 nm且直 cm的矽單晶。這時候’與實施例同樣’將 成0.006至0.009 Ω . cm。這時’將成長 mm/min,而作成 VxF/Sin0 = 〇·55χ 1.74 ( mm)。該數値是接近於成爲這次的 域的2 m m的數値。 養的矽單晶的肩部製作由1 〇至1 5 cm範圍 圓,測定此些的奈米拓樸。結果’奈米拓 的平均是表示1 4.7 nm的較大値’而降低 這時,將測定所製作的矽晶圓的奈米拓樸 狀者是第4圖,而在晶圓表面強烈觀察到 不均勻條紋,淸楚地確了晶圓表面的凹凸 相同的單晶培養裝置,一面施加中心磁場 平磁場’ 一面培養直徑3 0 0 m m且直胴大 -21 - (19) 1313307 約1 2 0 c m的砂單晶,這時候’將單晶的電阻比成爲〇 · 〇 〇 6 至0.009 Ω · cm。此時,將成長速度控制成0.63 mm/ min,而作成 VxF/Sin0=〇.63x〇’55/Si n 10=1.99( mm)。該數値是與這次的奈米拓樸測定領域大約相同値 〇 從如此所培養的矽單晶的肩部製作由1 0至1 5 cm範圍 切出的5 0枚的矽晶圓,測定此些的奈米拓樸。結果,奈米 拓樸位準的最大値的平均是]5.3 nm表示極大値’使得奈 米拓樸特性降低較大。 針對於上述實施例1至3及比較例的結果’將V X F / Sin 6>作爲橫軸,並將所測定的V X F / Sin Θ位準作爲縱軸 的圖表上所標示的結果表示於第1圖。由該第1圖可知,在 乂乂?/5丨1^値爲2 111111處奈米拓樸位準最差,而在隨著乂>< F / S i η 0的値由2 m m變小或變大使得晶圓的奈米拓樸特 性變良好。又,V X F / S i η Θ爲1 _ 5以下或2.3 m m以上的範 圍,表示奈米拓樸的最大値的平均爲14 rim以下。 又,如實施例2及3地’加快成長速度而可改善奈米拓 樸,由提高生產性上也爲極有希望的技術。欲培養2〇〇 mm以上的大口徑的單晶時,高速的結晶成長較難之故, 因而一般爲如結晶成長速度較慢稍慢的比較例1及2的速度 範圍內進行培養較多。因此,如實施例2及3地,若加速成 長速度而改善奈米拓樸特性,則不僅可提高品質而且也可 提高生產性。 又’本發明是並不被限定於上述實施形態者。上述實 -22- (20) 1313307 施形態是例示者’具有與記載於本發明的申請專利範圍的 技術性思想實質上相同構成’並具有同樣作用效果者,均 被包含有本發明的技術性範圍。 例如在上述中,例舉說明培養直徑3 0 〇 m m的單晶的 情形,惟本發明是並不被限定於此者,即使培養具有直徑 2 0 0 m m或4 0 0 m m以上的大口徑的單晶時,也可同樣地適 用本發明。 【圖式簡單說明】 第1圖是表示以VxF/ Sin 0與關係的圖式。 第2圖是表示調查結晶成長界面形狀,藉由X線外形 觀察單晶縱割樣品的結果(僅半徑部分)的圖式。 第3圖是將測定實施例2的晶圓的奈米拓樸的結果表示 成圖狀的圖式。 第4圖是將測定比較例1的晶圓的奈米拓樸的結果表示 成圖狀的圖式。 $ 第5圖是表示磁場強度與結晶溶液的溫度變動週期的 關係的圖式。 桌6圖是橫式地表不培養單晶時的結晶成長界面的圖 式。 第7圖是將以結晶溶液的溫度變動作爲不均句條紋取 進於單晶內的情形的單晶的剖視圖。 第8圖是橫式地表示從第7圖的單晶所切出的晶圓的剖 視圖。 -* (21) 1313307 第9圖是橫式地表示晶圓表面的不均勻條紋的間隔L的 圖式。 第1 〇圖是表示本發明所使用的單晶培養裝置的槪略圖 〔主要元件對照表〕 1 主腔
2 拉起腔 3 單晶 4 結晶融液 5 石英坩堝 6 石墨坩堝 7 加熱器 8 隔熱材 9 氣體流出口
10 氣體導入口 1 1 氣體整流筒 12 遮熱構件 -24 -

Claims (1)

  1. Tmqn7 —-一-* . m — . P*«aJ^<-*vr;MB>«Wiit. ν.».«*αΐ*Λ·3Τ>·,,^'*^ιΜ*-',,ϊ3ΊΙΪΐΓΪ d. ’:月。3修(.更)正眘换 拾、申請專利範圍 第92125219號專利申請案 中文申請專利範圍修正本 民國98年4月29日修正 1 · 一種矽單晶,屬於藉由單晶拉起法所得到的矽單 晶,其特徵爲:起因於結晶成長時的結晶融液的溫度變動 而被拉進於單晶中的不均勻條紋的間隔,控制對於結晶成 長軸方向在垂直面內,控制在1.5 mm以下或2.3mm以上 者,且其電阻比爲0.1 Ω · cm以下。 2. 如申請專利範圍第1項所述的單晶,其中’上述單 晶矽的直徑爲2 0 0 mm以上。 3. 一種單晶晶圓,其特徵爲:從申請專利範圍第1項 或第2項所述的單晶所切出者。 4. 如申請專利範圍第3項所述的單晶晶圓,其中,在 止述單晶晶圓的晶圓全面中,2 mmX2 mm四方形領域的奈 米拓樸位準的最大値平均爲1 4 nm以下。 5. 一種磊晶晶圓,其特徵爲:在申請專利範圍第3項 的單晶晶圓的表面形成有磊晶層者。 6. 一種磊晶晶圓,其特徵爲:在申請專利範圍第4項 的單晶晶圓的表面形成有磊晶層者。 7 .如申請專利範圍第5項所述的磊晶晶圓,其中,在 上述幕晶晶圓的晶圓全面中’ 2 mmx2 mm四方形領域的奈 米拓樸位準的最大値平均爲1 4 nm以下。 8 ·如申請專利範圍第6項所述的晶晶晶圓,其中,在 1313307 上述磊晶晶圓的晶圓全面中’ 2 mm><2 mm四方形領域的奈 米拓樸位準的最大値平均爲14 nm以下。 9. 一種矽單晶培養方法,屬於藉由單晶拉起法培養 砂單晶的單晶培養方法,其特徵爲:將單晶培養時成長速 度作爲V ( mm/ min ),將結晶融液的濃度變動周期作爲F (min ),將結晶成長界面對於水平面的角度作爲θ時, VxF / SinO作成1_5 mm以下或2.3 mm以上地,控制成長 (#速度及/或溫度變動週期並將電阻比作爲0.1 Ω· cm以 下而培養單晶。 10. 如申請專利範圍第9項所述的單晶培養方法,其 中,藉由控制施加於結晶融液的磁場強度,坩堝旋轉速度 ’單晶旋轉速度、導入氣體流量、結晶融液量中的任一項 目以上進行上述結晶融液的溫度變動週期的控制。 -2-
TW092125219A 2002-09-13 2003-09-12 Single crystal, single crystal wafer, epitaxial wafer and method of growing single crystal TW200404923A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002267563A JP4092993B2 (ja) 2002-09-13 2002-09-13 単結晶育成方法

Publications (2)

Publication Number Publication Date
TW200404923A TW200404923A (en) 2004-04-01
TWI313307B true TWI313307B (zh) 2009-08-11

Family

ID=31986708

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092125219A TW200404923A (en) 2002-09-13 2003-09-12 Single crystal, single crystal wafer, epitaxial wafer and method of growing single crystal

Country Status (7)

Country Link
US (1) US7396405B2 (zh)
EP (1) EP1559813B1 (zh)
JP (1) JP4092993B2 (zh)
KR (1) KR101029140B1 (zh)
DE (1) DE60335284D1 (zh)
TW (1) TW200404923A (zh)
WO (1) WO2004025001A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4926585B2 (ja) * 2005-07-26 2012-05-09 コバレントマテリアル株式会社 半導体単結晶の製造方法、半導体単結晶の製造装置、半導体単結晶の製造制御プログラムおよび半導体単結晶製造制御プログラムを記録したコンピュータ読み取り可能な記録媒体
US9416463B2 (en) * 2009-12-11 2016-08-16 Sumco Corporation Vitreous silica crucible
JP6500792B2 (ja) * 2016-01-25 2019-04-17 株式会社Sumco エピタキシャルウェーハの品質評価方法および製造方法
JP6583142B2 (ja) * 2016-05-25 2019-10-02 株式会社Sumco シリコン単結晶の製造方法及び装置
CN108103583A (zh) * 2017-12-29 2018-06-01 四川大学 基于单液滴微环境精密调控的低缺陷蛋白单晶体培养系统
KR102409211B1 (ko) 2019-02-27 2022-06-14 가부시키가이샤 사무코 실리콘 융액의 대류 패턴 제어 방법 및, 실리콘 단결정의 제조 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6131382A (ja) * 1984-07-20 1986-02-13 Sumitomo Electric Ind Ltd 化合物半導体単結晶の引上方法
JPS6259594A (ja) * 1985-09-11 1987-03-16 Sumitomo Electric Ind Ltd 結晶の引上げ方法
JP2767074B2 (ja) * 1990-07-13 1998-06-18 信越半導体 株式会社 シリコン単結晶の引上方法
JPH04352483A (ja) * 1991-05-30 1992-12-07 Tosoh Corp 全固体化波長可変パルスレーザー
JPH11314997A (ja) * 1998-05-01 1999-11-16 Shin Etsu Handotai Co Ltd 半導体シリコン単結晶ウェーハの製造方法
JP2000044387A (ja) 1998-07-27 2000-02-15 Nippon Steel Corp シリコン単結晶製造方法
EP1035236A4 (en) * 1998-08-31 2007-01-10 Shinetsu Handotai Kk MONOCRYSTALLINE SILICON PLATE, EPITAXIC SILICON PLATE, AND PROCESS FOR PRODUCING SAME
DE19938340C1 (de) 1999-08-13 2001-02-15 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
US20010041258A1 (en) * 2000-05-11 2001-11-15 Wacker Siltronic Gesellschaft Fur Halbleitermaterialien Ag Standard for a nanotopography unit, and a method for producing the standard
JP2001326228A (ja) * 2000-05-16 2001-11-22 Toshiba Ceramics Co Ltd シリコン単結晶ウエハの製造方法
JP3781300B2 (ja) * 2000-07-28 2006-05-31 信越半導体株式会社 半導体単結晶の製造方法及び半導体単結晶の製造装置
JP3722029B2 (ja) * 2000-09-12 2005-11-30 Hoya株式会社 位相シフトマスクブランクの製造方法、及び位相シフトマスクの製造方法
JP2002141311A (ja) * 2000-10-31 2002-05-17 Shin Etsu Handotai Co Ltd ウェーハの研磨方法及びウェーハの洗浄方法
DE10142400B4 (de) * 2001-08-30 2009-09-03 Siltronic Ag Halbleiterscheibe mit verbesserter lokaler Ebenheit und Verfahren zu deren Herstellung
KR20040098559A (ko) * 2003-05-15 2004-11-20 실트로닉 아게 반도체 웨이퍼의 연마 방법

Also Published As

Publication number Publication date
EP1559813A1 (en) 2005-08-03
US7396405B2 (en) 2008-07-08
KR20050043943A (ko) 2005-05-11
KR101029140B1 (ko) 2011-04-13
JP4092993B2 (ja) 2008-05-28
EP1559813A4 (en) 2008-04-23
WO2004025001A1 (ja) 2004-03-25
TW200404923A (en) 2004-04-01
JP2004099415A (ja) 2004-04-02
DE60335284D1 (de) 2011-01-20
US20050263062A1 (en) 2005-12-01
EP1559813B1 (en) 2010-12-08

Similar Documents

Publication Publication Date Title
TWI398927B (zh) 矽晶圓及其製造方法
TWI390636B (zh) 矽晶圓及其製造方法
JP5121139B2 (ja) アニールウエハの製造方法
TW200536966A (en) Silicon wafer and method for manufacturing the same
KR20130076895A (ko) 실리콘 웨이퍼 및 그 제조방법
JP5682471B2 (ja) シリコンウェーハの製造方法
JP7095213B2 (ja) 裏側にピットを有するリン化インジウムウエハ、ならびに、それを製造するための方法およびエッチング液
TWI313307B (zh)
JP6973475B2 (ja) エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
KR100885762B1 (ko) 에피텍셜 웨이퍼 및 그 제조방법
TW495847B (en) Method of manufacturing epitaxial silicon wafer
TWI304604B (zh)
JP2007070131A (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JPH10208987A (ja) 水素熱処理用シリコンウェーハ及びその製造方法
KR101524913B1 (ko) 실리콘 웨이퍼
JP4655861B2 (ja) 電子デバイス用基板の製造方法
JP4911042B2 (ja) 単結晶ウエーハ及びエピタキシャルウエーハ
JP2013051348A (ja) エピタキシャルウェーハ及びその製造方法
CN109509704A (zh) 外延硅晶片的制备方法及外延硅晶片
TWI621182B (zh) 磊晶矽晶圓
TWI807353B (zh) 由單晶矽製成的半導體晶圓及其製造方法
KR101024080B1 (ko) 단결정 실리콘 나노와이어를 템플레이트로 이용한 다결정실리콘 박막과 다결정 실리콘 박막 트랜지스터의 제조방법
WO2024089963A1 (ja) スーパージャンクション構造を有する半導体素子の製造方法
JP3944958B2 (ja) シリコンエピタキシャルウェーハとその製造方法
KR20190017147A (ko) 에피택셜 웨이퍼 및 그 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees