WO2004025001A1 - 単結晶、単結晶ウエーハ及びエピタキシャルウエーハ、並びに単結晶育成方法 - Google Patents

単結晶、単結晶ウエーハ及びエピタキシャルウエーハ、並びに単結晶育成方法 Download PDF

Info

Publication number
WO2004025001A1
WO2004025001A1 PCT/JP2003/011443 JP0311443W WO2004025001A1 WO 2004025001 A1 WO2004025001 A1 WO 2004025001A1 JP 0311443 W JP0311443 W JP 0311443W WO 2004025001 A1 WO2004025001 A1 WO 2004025001A1
Authority
WO
WIPO (PCT)
Prior art keywords
single crystal
crystal
wafer
growing
growth
Prior art date
Application number
PCT/JP2003/011443
Other languages
English (en)
French (fr)
Inventor
Ryoji Hoshi
Susumu Sonokawa
Original Assignee
Shin-Etsu Handotai Co.,Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Handotai Co.,Ltd. filed Critical Shin-Etsu Handotai Co.,Ltd.
Priority to EP03795313A priority Critical patent/EP1559813B1/en
Priority to US10/525,244 priority patent/US7396405B2/en
Priority to DE60335284T priority patent/DE60335284D1/de
Publication of WO2004025001A1 publication Critical patent/WO2004025001A1/ja

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/14Heating of the melt or the crystallised materials

Definitions

  • the present invention relates to a material used for a semiconductor device, specifically, a single crystal capable of obtaining a wafer having excellent nanotopological characteristics, a method for growing the same, and a method for cutting out the single crystal.
  • the present invention relates to a single crystal wafer obtained and an epitaxial wafer having an epitaxy layer formed on the surface of the single crystal wafer.
  • epitaxy One of the materials used for semiconductor devices is epitaxy. This epitaxy is obtained, for example, by epitaxially growing silicon on a silicon single crystal wafer. Due to its excellent characteristics, it is used as an individual semiconductor or bipolar IC. It has been widely used since ancient times. MOSLSI is also widely used in microprocessor unit / flash memory devices because of its excellent soft error and latch-up characteristics.
  • MOSLSI is also widely used in microprocessor unit / flash memory devices because of its excellent soft error and latch-up characteristics.
  • One example of the excellent properties of epitaxial wafers is that the so-called Grown-in defects introduced during the production of single crystals are virtually nonexistent in the epitaxial layer, so that the reliability of DRAMs, etc. The demand for such defects is increasing as the number of defects decreases.
  • a low resistivity substrate having a resistivity of 0.1 ⁇ .cm or less is used as a substrate, and an epitaxial layer grown on the substrate has excellent latch-up characteristics and a high substrate resistance. Are increasingly important because of their gettering capabilities.
  • This nanotopology refers to a surface shape with a period longer than the microroughness of the wafer surface and shorter than the surface flatness.It has a wavelength of about 0.1 to 20 mm and an amplitude of several nm to 1 mm. It means irregularities of about 100 nm.
  • the main method of evaluating nanotopology is a square block with a side of about 0.1 mm to 10 mm or a circular block with a diameter of about 0.1 mm to 10 mm (
  • PV value Peak V a 1 ley
  • This PV value is also called 'Nanotopography Height'.
  • Measurements of such nano topologies were made using WIS-CR83-SQM or NanoMapper manufactured by ADE, Sulffscan-SPl-STN manufactured by KLA-Tencor, and Nuclear Corporation. This is performed using Dyna Search manufactured by Seiko Kuroda, NanoMetro manufactured by Seiji Kuroda, and the like. All of these measuring devices measure the four convexity using the reflection of the surface optically.
  • nanotopology of the wafer surface is determined by etching conditions, polishing conditions, and the like in the processing step of the wafer surface. For this reason, improvement of nanotopological characteristics is required, for example, as disclosed in Japanese Patent Application Laid-Open No. 2002-141131, based on the recognition of the problem of CMP in wafer surface processing. Is mainly sought, and few attempts have been made to improve it from a viewpoint other than the processing conditions of the wafer surface. In the future, with regard to nanotopological characteristics, it is necessary to meet increasingly strict standards as the device size shrinks. In particular, it is clear that materials for the next generation will be used in the most advanced ultra-fine lithography lines, and it is clear that wafers with excellent nanotopological properties will inevitably be required. Is.
  • the present invention has been made in view of such a point, and has improved the nano-topological characteristics from a viewpoint different from the processing conditions of the wafer surface, and has improved the nano-topological characteristics, particularly, in the measurement of a 2 mm ⁇ 2 mni angle.
  • An object of the present invention is to provide a single crystal growing method for growing a crystal.
  • a single crystal obtained by a single crystal pulling method wherein the single crystal is not incorporated into the single crystal due to a temperature fluctuation of a crystal melt during crystal growth.
  • the present inventors have newly found that the nanotopological property of the wafer surface is affected by the interval between non-uniform fringes incorporated in the single crystal due to the temperature fluctuation of the crystal melt during crystal growth. Therefore, as described above, in the single crystal obtained by the single crystal pulling method, the interval between the non-uniform fringes incorporated in the single crystal due to the temperature fluctuation of the crystal melt during crystal growth is controlled. In this case, it is possible to obtain a single crystal from which an excellent single crystal with controlled nano-topological characteristics can be cut out. In this case, the interval between the non-uniform stripes is perpendicular to the crystal growth axis direction. It is preferable that the thickness be controlled to 1.5 mm or less or 2.3 mm or more in the plane.
  • the interval between the non-uniform stripes incorporated in the single crystal is controlled to be 1.5 mm or less or 2.3 mm or more in a plane perpendicular to the crystal growth axis direction.
  • it can be a single crystal that can cut out a single crystal wafer with a very excellent nanotope level in a 2 mm X 2 mm square castle that is currently mainly measured.
  • the single crystal is silicon and the resistivity thereof is 0.1 ⁇ ⁇ ⁇ or less.
  • the present inventors have found that although the conventional low-resistivity single-crystal wafer has excellent gettering ability, it does not function due to the effect of the dopant added for controlling the resistivity. It has been found that the degradation of the nanotopology due to the influence of uniform fringes is serious. Therefore, if the single crystal of the present invention is silicon as described above and has a resistivity as low as 0.1 ⁇ ⁇ cm or less, it is possible to surely prevent the degradation of the nano topology. This is very useful because it can be used as a single crystal with excellent gettering ability and excellent nanotopological properties. Further, the diameter of the single crystal silicon can be 200 mm or more.
  • nanotopological properties can be improved by increasing the growth rate to some extent, so that a wafer having excellent nanotopological properties can be obtained even with a single crystal having a diameter of 200 mm or more. be able to. Improving nanotopological properties by increasing the growth rate can improve not only quality but also productivity.
  • the present invention it is possible to provide a single crystal wafer which is cut out from the single crystal of the present invention. At this time, the entire surface of the single crystal wafer is 2 mm X 2
  • the average of the maximum value of the nanotopology level in the region of mm square may be 14 nm or less.
  • a high quality wafer with excellent nanotopological characteristics can be obtained.
  • a 2 mm X 2 mm square nanotopology level is measured over the entire wafer, It is a single crystal wafer whose average value of the maximum value is a good level of 14 nm or less.
  • an epitaxy wafer characterized in that an epitaxy layer is formed on the surface of the single crystal wafer of the present invention.
  • the average of the maximum value of the nanotopology level in the area of 2 mm ⁇ 2 mm square over the entire surface of the epitaxial wafer can be 14 nm or less.
  • the nanotopological characteristics of the epitaxy wafer reflect one nanotopology characteristic of the substrate, as described above, the epitaxy obtained by forming the epitaxy layer on the surface of the single crystal wafer of the present invention as a substrate is used. If it is an e-ha, it can be made to have excellent nanotopological characteristics. In particular, when a 2 mm x 2 mm square nanotopology layer of an epitaxy wafer was measured over the entire epitaxy wafer, a good level with an average of the maximum value of 14 nm or less was reached. It will be made. Furthermore, epitaxy wafers with excellent nano-topological characteristics have little internal stress (strain) due to irregularities between the surface of the single crystal wafer and the epitaxy layer.
  • a single crystal growing method for growing a single crystal by a single crystal pulling method wherein a growth rate at the time of growing the single crystal is V (mm / min), and a temperature fluctuation period of the crystal melt is set. Is defined as F (min), and when the angle of the crystal growth interface with respect to the horizontal plane is set to 0, the single crystal is controlled by controlling the growth rate and ⁇ or the temperature fluctuation period so that VXF / si ⁇ ⁇ is within a certain range.
  • a method for growing a single crystal characterized by growing can be provided.
  • VXF / si ⁇ ⁇ is constant with respect to the growth rate V, the temperature fluctuation period F of the crystal melt, and the angle ⁇ of the crystal growth interface with respect to the horizontal plane.
  • VXF / sin 0 corresponds to the interval between non-uniform fringes caused by temperature fluctuation of the melt in a plane perpendicular to the crystal growth axis direction, as described later.
  • VXF / sin 0 when growing a single crystal, by setting VXF / sin 0 to be 1.5 mm or less or 2.3 mm or more, the nanotope energy level of a 2 mm ⁇ 2 mm square can be extremely low. It is possible to obtain a single crystal capable of cutting out an excellent single crystal / a wafer.
  • the single crystal to be grown is made of silicon, and its resistivity is 0.1 ⁇ cm or less. Preferably, it is below.
  • the single crystal grown according to the present invention is made of silicon, and its resistivity is set to 0.1 ⁇ ⁇ cm or less, thereby preventing degradation of the nano topology, which is a problem in the low resistivity single crystal.
  • the temperature fluctuation period of the crystal melt is controlled by controlling at least one of a magnetic field strength applied to the crystal melt, a crucible rotation speed, a single crystal rotation speed, an introduced gas flow rate, and a crystal melt amount. It is preferable to perform the above.
  • the temperature fluctuation period is controlled by controlling at least one of the magnetic field intensity applied to the crystal melt, the crucible rotation speed, the single crystal rotation speed, the flow rate of the introduced gas, and the crystal melt amount.
  • the nanotopological properties can be improved by controlling the spacing of the non-uniform fringes taken into the single crystal by controlling the conditions for growing the single crystal. Therefore, a single crystal capable of cutting out a wafer excellent in nanotopological properties, particularly in a 2 mm X 2 mm square region, a single crystal wafer cut from the single crystal, and a single crystal wafer obtained from the single crystal.
  • An epitaxy wafer having an epitaxy layer formed thereon can be provided. Further, the epitaxial wafer of the present invention is excellent in the uniformity of the thickness of the epitaxial layer, and can be expected to have a high yield in the LSI device.
  • Figure 1 is a graph showing the relationship between VXF / sin0 and nanotopology at one level.
  • Fig. 2 shows the results of observing a vertically separated sample of a single crystal by X-ray topography (only the radius portion) in order to examine the shape of the crystal growth interface.
  • FIG. 3 is a diagram showing a result of measuring the nanotopology of the wafer in Example 2 in a map form.
  • FIG. 4 is a diagram showing the results of measurement of the wafer nano-topology in Comparative Example 1 in the form of a map.
  • FIG. 5 is a graph showing the relationship between the magnetic field strength and the temperature fluctuation cycle of the crystal solution.
  • FIG. 6 is a diagram schematically illustrating a crystal growth interface when growing a single crystal.
  • FIG. 7 is a cross-sectional view of a single crystal, schematically illustrating a state in which the temperature fluctuation of the crystal solution is incorporated into the single crystal as uneven fringes.
  • FIG. 8 is a cross-sectional view schematically showing a wafer cut from the single crystal of FIG.
  • FIG. 9 is a diagram schematically illustrating an interval L between non-uniform fringes on the wafer surface.
  • FIG. 10 is a schematic diagram of a single crystal growing apparatus used in the present invention. BEST MODE FOR CARRYING OUT THE INVENTION
  • the nanotopology characteristics are mainly determined by the etching conditions and polishing conditions in the processing of the wafer surface, and attempts have been made to improve the nanotopology characteristics from viewpoints other than the wafer surface processing. I never did.
  • the present inventors have repeatedly studied the nanotopological characteristics of single crystal wafers in order to try to improve the nanotopological characteristics from various angles.
  • the spacing between the non-uniform fringes incorporated in the single crystal due to the temperature fluctuation of the crystal melt during crystal growth depends on the size of the measurement area when measuring nanotopology. Nearly, it was discovered that the nanotopological properties of single crystal wafers were degraded.
  • conventional low-resistivity silicon single crystals doped with, for example, boron or phosphorus have the advantage of excellent gettering ability, but have a large amount of dopant for controlling the resistivity.
  • the hardness of the wafer is high, and as a result, the non-uniformity of the concentration of the dopant causes a difference in the hardness of the single crystal, and the surface of the silicon wafer cut from the single crystal tends to appear as minute irregularities. Therefore, it was found that the degradation of the nano-top opening caused by the non-uniform fringes caused by the crystal growth was very serious in the conventional low-resistivity silicon single crystal.
  • the present inventors when growing a single crystal, the present inventors set the interval of non-uniform fringes caused by the temperature fluctuation of the crystal melt in a certain range, that is, when measuring the nanotopology.
  • the present inventors have found that by controlling the size to a range different from the size of the constant region, it is possible to improve the nanotopological characteristics from a viewpoint other than wafer surface processing.
  • the interval between the non-uniform fringes incorporated in the single crystal due to the temperature fluctuation of the crystal melt during the crystal growth in the single crystal obtained by the single crystal pulling method is controlled.
  • a single crystal characterized in that:
  • the present invention provides a single crystal growing method for growing a single crystal by a single crystal pulling method as a method for growing a single crystal as described above.
  • the speed is V (mm / min)
  • the temperature fluctuation period of the crystal melt is F (min)
  • the angle of the crystal growth interface with respect to the horizontal plane is ⁇
  • VXFZ si ⁇ is within a certain range. It is intended to provide a single crystal growing method characterized in that a single crystal is grown by controlling the growth rate and / or the temperature fluctuation period.
  • the single crystal growing apparatus used in the single crystal growing method of the present invention is not particularly limited.
  • a single crystal growing apparatus as shown in FIG. 10 can be used.
  • a single crystal growing apparatus for performing the single crystal growing method of the present invention will be described with reference to FIG.
  • the single crystal growing apparatus shown in FIG. 10 comprises a quartz crucible 5 filled with a crystal melt 4, a graphite crucible 6 for protecting the same, a heating heater 7 arranged so as to surround the crucibles 5 and 6, and a heat insulator.
  • a material 8 is installed in the main chamber 1, and a pulling champ 2 for accommodating and removing the grown single crystal 3 is connected to the upper part of the main chamber 1.
  • the seed crystal is immersed in a crystal melt 4 in a quartz crucible 5 by the Czochralski method (CZ method).
  • CZ method Czochralski method
  • the rod-shaped single crystal 3 is grown by gently pulling it while rotating.
  • the crucibles 5 and 6 can be moved up and down in the direction of the crystal growth axis, and the crucibles are raised so as to capture the lowering of the liquid level of the melt which has crystallized and decreased during the crystal growth.
  • the surface height is kept constant.
  • a lifting chamber An inert gas such as an argon gas is introduced from a gas inlet 10 provided at an upper portion of the bath 2, passes between the single crystal 3 being pulled and the gas rectifying cylinder 11, and forms a heat shield member 12. It passes between the lower part and the melt surface and is discharged from the gas outlet 9. Furthermore, the temperature of the crystal melt 4 in the quartz crucible 5 is measured from the radiation on the crystal melt surface through a glass window using a radiation thermometer (not shown), and the temperature fluctuation of the crystal melt is measured. Measure the period.
  • the growth rate during the growth of the single crystal is V (mm / min), and the temperature fluctuation period of the crystal melt is F (min).
  • the angle of the crystal growth interface with respect to the horizontal plane is ⁇ ⁇ ⁇ , it is important to grow a single crystal by controlling the growth rate and Z or the temperature fluctuation period so that VXF / sin 0 is within a certain range.
  • the current measurement of nanotopology is mainly performed in the area of 2 mm x 2 mm square. Therefore, in order to improve the nanotopological characteristics in this 2 mm X 2 mm square region, the distance L of the non-uniform fringes in a plane perpendicular to the crystal growth axis direction in the grown single crystal, that is, It is important that sin 0 of VXF is not around 2 mm. In particular, it is preferable to grow the single crystal by controlling the growth rate V and / or the temperature fluctuation period F so that VXFZ sin S is 1.5 mm or less or 2.3 mm or more. It has been experimentally confirmed that a nanotopology level of 14 nm or less can be obtained when fabricating C (Fig. 1).
  • the above range of VXF / sin 0 is to prevent the deterioration of the nanotopology characteristics when the nanotopology is measured in the area of 2 mni X 2 nim currently performed, and the present invention
  • the range of VXF / si ⁇ is not limited to this.
  • the present invention appropriately changes the range of VX FZ sin 0 according to the measurement area of the nanotopology. It goes without saying that it is possible to prevent the degradation of the nanotopology characteristics.
  • the control of the growth speed V of the single crystal can be performed by controlling the pulling speed when pulling the single crystal.
  • the temperature fluctuation period F of the crystal melt is controlled by, for example, any one of the magnetic field strength applied to the crystal melt, the crucible rotation speed, the single crystal rotation speed, the flow rate of the introduced gas, and the amount of crystal melt. It can be done easily by controlling more than items.
  • the temperature fluctuation period can be easily and accurately controlled by controlling the magnetic field intensity applied to the crystal melt.
  • a single crystal growth apparatus equipped with a crucible with a diameter of 800 mm shown in Fig. 10 to charge and dissolve 320 kg of silicon raw materials
  • the silicon single crystal The surface temperature of the silicon melt was measured using a radiation thermometer immediately before the growth.
  • the horizontal magnetic field With the intensity at the center varied from 0 G to 400 G, the temperature fluctuation cycle of the melt surface was measured.
  • Fig. 10 the temperature fluctuation cycle of the melt surface was measured.
  • the single crystal is such that the interval between the non-uniform stripes caused by the crystal growth is controlled, it can be a single crystal that can cut out a single crystal wafer having excellent nanotopological characteristics. That is, according to the present invention, it is possible to improve the nanotopology characteristics of the wafer by controlling the conditions for growing the single crystal, instead of controlling the processing conditions of the wafer surface as in the past. .
  • the single crystal to be grown is silicon, and the silicon is doped with boron, phosphorus, or the like and has a low resistivity of 0.1 lQ.cm or less
  • the single crystal By controlling the spacing of the non-uniform fringes incorporated therein, it is possible to reliably prevent the degradation of nanotopological characteristics, which was particularly serious in the case of a single crystal having a low resistivity, as described above. Therefore, it is possible to grow a low-resistivity silicon single crystal that has excellent gettering ability and also has excellent nanotopography characteristics.
  • the lower limit of the resistivity is not particularly limited.
  • the resistivity of the single crystal when a dopant such as boron phosphorus is doped to the solid solution limit is the lower limit.
  • the diameter of the single crystal is 200 mm or more, and the nano-topological characteristics can be improved by increasing the growth rate to some extent. Improving nanotopological properties by increasing the growth rate in this way can improve not only quality but also productivity. Further, after growing a single crystal by the method for growing a single crystal and a single crystal of the present invention, the single crystal is cut out and subjected to processes such as lapping, chamfering and polishing as conventionally performed, thereby obtaining a single crystal. Wafers can be manufactured.
  • an epitaxy wafer can be manufactured by forming an epitaxy layer on the surface of this single crystal wafer.
  • the single crystal wafer which is the substrate, has excellent nanotopological properties, and thus the epitopic wafer has excellent nanotopological properties.
  • the nanotope energy level in a 2 mm X 2 mm square area of an epitaxy wafer was measured over the entire wafer, a good level with an average maximum value of 14 ⁇ Hi or less was achieved. It will be.
  • the epitaxy and the silicon wafer having such excellent nano-topological characteristics have excellent uniformity of the thickness of the epitaxial layer, and furthermore, unevenness is caused between the surface of the single crystal wafer and the epitaxial layer. Since no internal stress (strain) is generated, no slip line is generated in the epitaxial layer. Therefore, the device has high thermal mechanical strength during device manufacturing, and particularly has a high gettering ability by using a low-resistivity single-crystal wafer having a resistivity of 0.1 ⁇ ⁇ cm or less as a head plate. Therefore, high yield in LSI devices can be expected.
  • the description is given with respect to the temperature fluctuation of the crystal melt, focusing on the temperature fluctuation period.
  • the present invention will be described more specifically with reference to Examples and Comparative Examples, but the present invention is not limited to these.
  • the measurement of the nano topology was 2 mm X 2 It shall be performed in the area of mm square.
  • the crystal growth interface shape that is, the angle ⁇ ⁇ ⁇ ⁇ of the crystal growth interface with respect to the horizontal plane
  • the following X-ray Observations were made with a topograph.
  • a single crystal is grown while changing the growth rate and the magnetic field strength, and the single crystal is sliced in the direction of the crystal growth axis to prepare a vertically divided sample, which is then added at 800 ° C for 4 hours + 1.
  • Precipitation heat treatment was performed at 00 ° C. for 16 hours.
  • a silicon wafer was cut out from the silicon single crystal grown in this manner, and the nanotopology was measured in a 2 mm ⁇ 2 mm square area.
  • the larger the amount of the silicon solution the stronger the heat convection and the greater the temperature fluctuation. Therefore, the earlier the single crystal growth, the more easily the uneven fringes due to the temperature fluctuation of the solution are affected. Therefore, in the present embodiment, 50 silicon wafers cut out from a range of 10 to 15 cm from the shoulder portion of the single crystal were produced, and their nanotopologies were measured.
  • FIG. 3 shows a map of the results of measuring the nanotopology of the fabricated silicon wafer.
  • FIG. 3 in the silicon wafer of Example 2, non-uniform fringes due to crystallization are not strongly observed on the wafer surface, and it can be seen that the unevenness of the wafer surface is small.
  • the nanotopology level was almost the same as the above, and the nanotopology characteristics were extremely excellent. I understand.
  • a silicon single crystal having a diameter of 300 mm and a cylinder length of about 120 cm was grown without applying a magnetic field.
  • the resistivity of the single crystal was adjusted to 0.06 to 0.09 ⁇ ⁇ cm.
  • Fifty silicon wafers were cut from the shoulder of the silicon single crystal grown in this way from 10 to 15 cm from the shoulder, and their nanotopologies were measured. As a result, the average of the maximum value at the nanotopology level was a good value of 12.3 nm, and the nanotopology characteristics were excellent.
  • a silicon single crystal with a diameter of 300 mm and a straight body length of about 120 cm was applied while applying a horizontal magnetic field of a central magnetic field strength of 400 G.
  • the resistivity of the single crystal was adjusted to 0.06 to 0.009 ⁇ .cm as in the example.
  • Fig. 4 shows the result of measurement of the nano topology of the fabricated silicon wafer in the form of a map. Non-uniform stripes due to crystal growth are strongly observed on the wafer surface, and the unevenness of the wafer surface was confirmed.
  • FIG. 1 shows the results of Examples 1 to 3 and Comparative Examples 1 and 2 plotted on a graph in which VXFZsin0 is plotted on the horizontal axis and the measured nanotopology level is plotted on the vertical axis. From Fig. 1, it can be seen that the nanotopology level is the worst when the value of VXF / sin S is 2 mni, and the nanotopological characteristics of the wafer are better as the value of VXFZ sin 0 is smaller or larger than 2 mm. You can see that Furthermore, in the range of V X F / s i n 0? ⁇ L. 5 mm or less or 2.3 mm or more, the average of the maximum value of the nano topology was 14 nm or less.
  • the ability to improve the nano topology by increasing the growth rate is a very promising technology from the viewpoint of improving productivity.
  • the present invention is not limited to the above embodiment.
  • the above embodiment is an exemplification, and has substantially the same configuration as the technical idea described in the claims of the present invention. It is included in the technical scope of the invention.
  • a case where a single crystal having a diameter of 300 mm is grown has been described as an example.
  • the present invention is not limited to this, and a diameter of 200 mm, or 400 mm or more.
  • the present invention can be similarly applied to the case of growing a single crystal having a large diameter.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本発明は、単結晶引き上げ法により得られた単結晶であって、結晶成長時の結晶融液の温度変動に起因して単結晶中に取り込まれる不均一縞の間隔が制御されたものであることを特徴とする単結晶、及び単結晶引き上げ法により単結晶を育成する単結晶育成方法であって、単結晶育成時の成長速度をV(mm/min)とし、結晶融液の温度変動周期をF(min)とし、結晶成長界面の水平面に対する角度をθとした時に、V×F/sinθが一定の範囲となるように成長速度及び/または温度変動周期を制御して単結晶を育成することを特徴とする単結晶育成方法である。これにより、ウエーハ表面の加工条件とは異なる観点からナノトポロジー特性を改善し、ナノトポロジー特性、特に2mm×2mm角の測定におけるナノトポロジー特性に優れたウエーハを切り出すことのできる単結晶、及びその単結晶を育成する単結晶育成方法が提供される。

Description

明 細 書 単結晶、 単結晶ゥヱーハ及びヱピタキシャルゥ ハ、 並びに単結晶育成方法 技術分野
本発明は、 半導体デバイスに使用される材料に関するものであって、 具体的に は、 ナノ トポロジー特性に優れたゥ ハを得ることのできる単結晶及びそれを 育成する方法、 またその単結晶より切り出された単結晶ゥ ハ、 並びにその単 結晶ゥ ハの表面にェピタキシャル層を形成したェピタキシャルゥ ハに関 するものである。 背景技術
半導体デパイスに使用される材料の一つにェピタキシャルゥ ハがある。 こ のェピタキシャ ゥ ハは、 例えばシリ コン単結晶ゥ ハ上にシリ コンをェ ピタキシャル成長させたものであって、 その優れた特性から、 個別半導体やバイ ポーラ I C等を製造するゥ ハと して古く から広く用いられてきた。 また、 M O S L S I についても、 ソフ トエラーやラッチアップ特性が優れている事から 、 マイクロプロセッサュニッ トゃフラッシュメモリデパイスに広く用いられてい る。 ェピタキシャルゥエーハの優れた特性の一例と しては、 単結晶製造時に導入 される、 いわゆる G r o w n— i n欠陥がェピタキシャル層に実質的に存在しな いので、 D RAMの信頼性等の不良が低減するということが挙げられ、 その需要 はますます拡大している。
特に、 抵抗率を 0. 1 Ω . c m以下と した低抵抗率ゥ ハを基板と して、 そ の上にェピタキシャル成長したェピタキシャルゥ ハは、 ラッチアップ特性が 優れている上に、 基板がゲッタリ ング能力を備えているため、 益々その重要性が 高まつてきている。
一方、 近年、 半導体デバイス製造工程では、 ゥ ハ上に金属配線を形成し、 その上に絶縁膜を形成し、 この絶縁膜を化学的機械的研磨 (C h e m i c a l M e c h a n i c a l P o l i s h i n g : CMP) により平坦ィ匕して、 更に その上に金属酸化膜、 第 2の金属配線を形成する場合、 上述のゥエーハの研磨面 に存在するナノ トポロジーと言われる (ナノ トポグラフィーとも言われる) 微少 エリアでのナノメーターオーダーの凹凸が、 絶縁膜の厚さの均一性を失わせ、 耐 圧不良を引き起こす原因の一つと考えられ、 デバイスメーカ一業界において問題 視されるようになつてきた。
このナノ トポロジーとは、 ゥエーハ表面のマイクロラフネスよ り も長く、 表面 平坦性よ りも短い周期の表面形状を示すものであり、 波長 0. l mm~ 2 0 mm 程度で振幅が数 n m〜 1 0 0 n m程度の凹凸のことである。
また、 ゥエーハ表面の平坦性は、 リ ソグラフィ一からの要請で平坦化が推し進 められており、 近年の半導体デバイスの高集積化により リ ソグラフィ一の線幅が 0. 1 8 m, またはそれ以上に微細化されるにつれて、 ナノ トポロジーが大き な問題となってきてレヽる。 さらに、 S T I ( S h a l l o w T r e n c h I s o 1 a t i o n ) を絶縁膜で埋めて表面を研磨する際にも、 CMP自体の研磨 の均一性だけでなく、 元々のゥエーハのナノ トポロジーを良くすることが不可欠 になってきている。
そのため、 このナノ トポロジーに対する研究、 検討は、 デバイスメーカーのみ ならず素材メーカー、 公的機関、 学界を含む各所で行われ、 その測定方法や定量 的定義等に関して、 目下活発な議論が展開されている。 しかしながら、 ナノ トポ 口ジ一については上記のよ うな認識はあるものの、 未だナノ トポロジーに対する 測定方法や定量的定義に関して完全に統一された公定標準規格がまとめられる段 階には至っていない。
現在主に行われているナノ トポロジーの評価方法と しては、 一辺が 0. 1 mm 〜 1 0 mm程度の正方形または直径が 0. 1 mmから 1 0 mm程度の円形のブロ ック範囲 (W I ND OW S I Z E等とも呼ばれる) の領域で、 ゥエーハ表面の 凹凸の高低差 ( P— V値 : P e a k t o V a 1 l e y) を評価する方法があ る。 この P— V値は、 N a n o t o p o g r a p h y H e i g h t等とも呼ば ' れる。 ナノ トポグラフィ一による半導体ゥェ一ハの評価においては、 特にゥエー ハ面内に存在する凹凸の最大値が小さいことが望まれており、 通常、 2 mmX 2 mmの正方形で複数のプロ ック範囲に対して測定が行われ、 その P— V値の最大 値で評価し、 この P— V値の最大値が小さければ小さいほどよ り品質の優れたゥ エーハと して評価される。
このよ うなナノ トポロジ一の測定は、 AD E社製の W I S - C R 8 3— S QM あるいは N a n oM a p p e rや、 KLA- T e n c o r社製の S u r f s c a n— S P l — S TN、 ニューク リエーショ ン社製の D y n a S e a r c h、 黒田 精ェ社製の N a n o M e t r o等を用いて行われている。 これらの測定装置は、 すべて光学式に表面の反射を利用して四凸の測定を行っている。
一般に、 このよ うなゥエーハ表面のナノ トポロジーについては、 ゥエーハ表面 の加工工程におけるエッチング条件や研磨条件等で決定されると考えられている 。 そのため、 ナノ トポロジー特性の改善は、 例えば特開 2 0 0 2— 1 4 1 3 1 1 号公報で開示されるように、 ゥエーハ表面加工における CMPの問題という認識 から、 ゥエーハ表面の加工条件の検討による解決策が主に模索されており、 ゥェ ーハ表面の加工条件以外の観点からその改善を試みることはほとんどなかった。 今後、 ナノ トポロジー特性については、 デバイスサイズの微細化が一層進むに つれて益々厳しい規格に収める必要が高まってく る。 特に、 次世代を担う材料で は、 最先端の極細リ ソグラフィ一のラインで使用されることは明かであり、 優れ たナノ トポロジー特性を有するゥエーハが必然的に求められるよ うになるのは明 らかである。
したがって、 従来のよ うにゥエーハ表面の加工条件からだけではなく、 さらに 他の観点からもナノ トポロジー特性の改善を図ることによって、 ナノ トポロジー 特性が非常に優れたゥエーハを製造することが必要となってく る。 発明の開示
そこで本発明は、 このよ うな点に鑑みてなされたものであり、 ゥエーハ表面の 加工条件とは異なる観点からナノ トポロジー特性を改善し、 ナノ トポロジー特性 、 特に 2 mm X 2 mni角の測定におけるナノ トポロジ一特性に優れたゥエーハを 切り出すことのできる単結晶、 その単結晶よ り切り出された単結晶ゥエーハ、 及 ぴその単結晶ゥエーハ表面にェピタキシャル層を形成したェピタキシャルゥエー ハ、 並びにその単結晶を育成する単結晶育成方法を提供することを目的とする。 上記目的を達成するために、 本発明によれば、 単結晶引き上げ法により得られ た単結晶であって、 結晶成長時の結晶融液の温度変動に起因して単結晶中に取り 込まれる不均一縞の間隔が制御されたものであることを特徴とする単結晶が提供 される。
本発明者等は、 ゥエーハ表面のナノ トポロジー特性が、 結晶成長時の結晶融液 の温度変動に起因して単結晶中に取り込まれる不均一縞の間隔によって左右され ることを新たに見出した。 したがって、 上記のよ うに、 単結晶引き上げ法によ り 得られた単結晶が、 結晶成長時の結晶融液の温度変動に起因して単結晶中に取り 込まれる不均一縞の間隔が制御されたものであれば、 ナノ トポロジー特性が制御 された優れた単結晶ゥエーハを切り出すことのできる単結晶とすることができる このとき、 前記不均一縞の間隔が、 結晶成長軸方向に対して垂直な面内におい て、 1 . 5 m m以下または 2 . 3 m m以上に制御されたものであることが好ま し い。
このよ うに、 単結晶中に取り込まれる不均一縞の間隔が、 結晶成長軸方向に対 して垂直な面内において、 1 . 5 m m以下または 2 . 3 m m以上に制御されたも のであれば、 現在主 ίこ測定されている 2 m m X 2 m m角の領城におけるナノ トポ 口ジーレベルが非常に優れた単結晶ゥエーハを切り出すことのできる単結晶とす ることができる。
さらに、 前記単結晶がシリ コンであり、 その抵抗率が 0 . 1 Ω · ο ηι以下であ ることが好ましい。
本発明者等はナノ トポロジー特性について研究を重ねた結果、 従来の低抵抗率 単結晶ゥエーハはゲッタ リ ング能力に優れているものの、 抵抗率制御のために添 加される ドーパントの作用で、 不均一縞の影響によるナノ トポロジーの劣化が深 刻であることがわかってきた。 したがって、 本発明の単結晶が、 上述のよ うにシ リ コンであり、 その抵抗率が 0 . 1 Ω · c m以下と低抵抗率を示すものとすれば 、 ナノ トポロジーの劣化を確実に防止し、 ゲッタ リ ング能力に優れている上に、 ナノ トポロジー特性も非常に優れたゥエーハが得られる単結晶とすることができ るため、 非常に有益である。 また、 前記単結晶シリ コンの直径が 2 0 0 mm以上であるものとすることがで きる。
一般的に直径が 2 0 0 mm以上の大口径結晶では、 ある程度の高速での結晶成 長が難しく、 やや遅い速度範囲で育成することが多い。 この結果、 大口径結晶、 特に直径が 2 0 0 mm以上の結晶ではナノ トポロジー特性が悪化せざるを得なか つた。 本発明では、 成長速度をある程度速くすることによ りナノ トポロジー特性 を改善できることがわかったため、 直径が 2 0 0 mm以上の単結晶でも優れたナ ノ トポロジー特性を有するゥエーハが得られるものとすることができる。 また、 成長速度を速く してナノ トポロジー特性を改善するということは、 品質向上だけ でなく生産性向上を図ることも可能である。
そして、 本発明によれば、 上記本発明の単結晶より切り出されたことを特徴と する単結晶ゥエーハを提供することができ、 このとき、 前記単結晶ゥエーハのゥ エーハ全面において、 2 mm X 2 mm角の領域におけるナノ トポロジーレベルの 最大値の平均が 1 4 n m以下であるものとすることができる。
このよ うな本発明の単結晶ゥエーハであれば、 ナノ トポロジー特性に優れてい る高品質のゥエーハとすることができ、 特に、 2 mm X 2 mm角ナノ トポロジー レベルをゥエーハ全面にわたり測定した際に、 その最大値の平均が 1 4 n m以下 の良好なレベルが達成された単結晶ゥエーハとなる。
さらに、 本発明によれば、 上記本発明の単結晶ゥエーハの表面にェピタキシャ ル層が形成されているものであることを特徴とするェピタキシャルゥエーハを提 供することができ、 このとき、 前記ェピタキシャルゥエーハのゥエーハ全面にお いて、 2 mm X 2 mm角の領域におけるナノ トポロジーレベルの最大値の平均が 1 4 n m以下であるものとすることができる。
ェピタキシャルゥエーハにおけるナノ トポロジー特性は、 基板のナノ トポロジ 一特性を反映するものであるため、 上記のよ うに本発明の単結晶ゥエーハを基板 と してその表面にェピタキシャル層を形成したェピタキシャルゥエーハであれば 、 ナノ トポロジー特性に優れたものとすることができる。 特に、 ェピタキシャル ゥエーハの 2 mm X 2 mm角ナノ トポロジーレべノレをェピタキシャノレゥエーハ全 面にわたり測定した場合、 その最大値の平均が 1 4 n m以下の良好なレベルが達 成されたものとなる。 さらに、 ナノ トポロジー特性に優れたェピタキシャルゥェ ーハは、 単結晶ゥエーハ表面とェピタキシャル層との間に凹凸に起因した内部応 力 (歪) の発生が少ないため、 ェピタキシャル層にス リ ップ ' ラインの発生がな レ、。 その結果、 デバイス製造中で熱的機械的強度に強く、 特に 0. 1 Ω · c m以 下の低抵抗率単結晶ゥエーハを基板と して用いれば、 ミスフィ ッ トによる高いゲ ッタ リ ング能力をも有するェピタキシャルゥエーハとなる。 さ らに、 低抵抗率の ゥエーハであればラッチアツプ特性も優れている。
また、 本発明によれば、 単結晶引き上げ法により単結晶を育成する単結晶育成 方法であって、 単結晶育成時の成長速度を V (mm/m i n ) と し、 結晶融液の 温度変動周期を F (m i n ) と し、 結晶成長界面の水平面に対する角度を 0 と し た時に、 V X F / s i η Θ が一定の範囲となるよ うに成長速度及び Ζまたは温度 変動周期を制御して単結晶を育成することを特徴とする単結晶育成方法を提供す ることができる。
このよ うに、 単結晶引き上げ法によ り単結晶を育成する際に、 成長速度 V、 結 晶融液の温度変動周期 F、 結晶成長界面の水平面に対する角度 Θ に関して、 V X F/ s i η Θ が一定の範囲となるように成長速度及び/または温度変動周期を制 御することによって、 結晶成長時の結晶融液の温度変動に起因して単結晶中に取 り込まれる不均一縞の間隔を適切な大きさに制御することができる。 したがって 、 ナノ トポロジー特性を制御した優れた単結晶ゥエーハを切り出すことのできる 単結晶を製造することができる。 尚、 V X F/ s i n 0 は、 後述するように、 結 晶成長軸方向に対して垂直な面内における融液の温度変動に起因する不均一縞の 間隔に相当する。
このとき、 前記 V X F_ s i n 0力 S I . 5 mm以下または 2. 3 mm以上とな るようにして単結晶を育成することが好ましい。
このよ うに、 単結晶を育成する際に、 V X F / s i n 0が 1 . 5 mm以下また は 2. 3 mm以上となるよ うにすることによって、 2 m m X 2 m m角のナノ トポ 口ジーレベルが非常に優れた単結晶ゥエーハを切り出すことのできる単結晶を得 ることができる。
さ らに、 前記育成する単結晶をシリ コンと し、 その抵抗率を 0. 1 Ω · c m以 下にすることが好ましい。
このように、 本発明によって育成する単結晶をシリ コンと し、 その抵抗率を 0 . 1 Ω · c m以下にすることによって、 低抵抗率単結晶において問題となるナノ トポロジ一の劣化を防止し、 優れたゲッタリ ング能力と優れたナノ トポロジー特 性を有するゥエーハを切り 出すことのできる単結晶を製造することができる。 また、 前記結晶融液の温度変動周期の制御を、 結晶融液に印加する磁場強度、 ルツボ回転速度、 単結晶回転速度、 導入ガス流量、 結晶融液量のうちのいずれか 一項目以上を制御することによって行う ことが好ましい。
このよ うに、 温度変動周期の制御を、 結晶融液に印加する磁場強度、 ルツボ回 転速度、 単結晶回転速度、 導入ガス流量、 結晶融液量のうちのいずれか一項目以 上を制御することによって、 容易にかつ高精度に温度変動周期を制御できる。 以上説明したよ うに、 本癸明によれば、 単結晶育成条件の制御によ り単結晶中 に取り込まれる不均一縞の間隔を制御することによって、 ナノ トポロジー特性を 改善できる。 したがって、 ナノ トポロジー特性、 特に 2 m m X 2 m m角の領域に おけるナノ トポロジー特性に優れたゥエーハを切り出すこ とのできる単結晶、 そ の単結晶より切り出された単結晶ゥエーハ、 並びにこの単結晶ゥエーハにェピタ キシャル層を形成したェピタキシャルゥエーハを提供することができる。 さ らに 、 本発明のェピタキシャルゥエーハは、 ェピタキシャル層の膜厚均一性に優れ、 L S Iデバイスにおける高歩留まり を期待することができる。 図面の簡単な説明
図 1は、 V X F / s i n 0 とナノ トポロジ一レベルの関係を表したダラフであ る。
図 2は、 結晶成長界面形状を調べるために、 X線トポグラフにより単結晶の縦 割りサンプルを観察した結果 (半径部分のみ) を表す図である。
図 3は、 実施例 2におけるゥエーハのナノ トポロジーを測定した結果をマップ 状に示した図である。
図 4は、 比較例 1におけるゥェ一ハのナノ トポロジーを測定した結果をマップ 状に示した図である。 図 5は、 磁場強度と結晶溶液の温度変動周期の関係を表したグラフである。 図 6は、 単結晶を育成する際の結晶成長界面を模式的に表した図である。
図 7は、 結晶溶液の温度変動が不均一縞と して単結晶内に取り込まれた様子を 模式的に表した単結晶の断面図である。
図 8は、 図 7の単結晶から切り 出されたゥエーハを模式的に表した断面図であ る。
図 9は、 ゥエーハ表面における不均一縞の間隔 Lを模式的に表した図である。 図 1 0は、 本発明において使用した単結晶育成装置の概要図である。 発明を実施するための最良の形態
以下、 本発明について実施の形態を説明するが、 本発明はこれらに限定される ものではない。
従来、 ナノ トポロジー特性は、 主にゥエーハ表面の加工工程におけるエツチン グ条件や研磨条件等で決定されると考えられており、 ゥエーハ表面加工以外の観 点からナノ トポロジー特性を改善する試みが行われることはなかった。
本発明者等は、 様々な角度からナノ トポロジー特性の改善を試みるため、 単結 晶ゥエーハのナノ トポロジー特性について研究を重ねた。 その結果、 単結晶を育 成する際に、 結晶成長時の結晶融液の温度変動に起因して単結晶に取り こまれる 不均一縞の間隔がナノ トポロジーを測定する際の測定領域の大きさと近いときに 、 単結晶ゥエーハのナノ トポロジー特性を劣化させることを見出した。
特に、 例えばホウ素やリ ン等を ド一プした従来の低抵抗率のシリ コン単結晶は 、 ゲッタリ ング能力に優れているという利点を有するものの、 抵抗率を制御する ドーパントの量が多いためにゥエーハの硬度が高く、 その結果、 このドーパント の濃度の不均一が単結晶の硬さの違いを生じ、 その単結晶から切り出されたシリ コンゥエーハの表面に微小な凹凸となって現れ易い。 したがって、 従来の低抵抗 率のシリ コン単結晶は、 結晶成長起因の不均一縞によって引き起こされるナノ ト ポ口ジ一の劣化が非常に深刻であることがわかった。
そこで、 本発明者等は、 単結晶を育成する際に、 この結晶融液の温度変動に起 因する不均一縞の間隔を 定の範囲、 すなわちナノ トポロジーを測定する際の測 定領域の大きさと異なる範囲に制御することによって、 ゥエーハ表面加工以外の 観点からでもナノ トポロジー特性の改善を図れることを見出し、 本発明を完成さ せた。
すなわち、 本発明によれば、 単結晶引き上げ法により得られた単結晶であって 、 結晶成長時の結晶融液の温度変動に起因して単結晶中に取り込まれる不均一縞 の間隔が制御されたものであることを特徴とする単結晶が提供される。
さ らに、 本発明は、 上記のよ うな単結晶を育成する方法と して、 単結晶引き上 げ法によ り単結晶を育成する単結晶育成方法であって、 単結晶育成時の成長速度 を V ( m m / m i n ) と し、 結晶融液の温度変動周期を F ( m i n ) と し、 結晶 成長界面の水平面に対する角度を Θ と した時に、 V X F Z s i η θ が一定の範囲 となるよ うに成長速度及び/または温度変動周期を制御して単結晶を育成するこ とを特徴とする単結晶育成方法を提供するものである。
以下に、 本発明の単結晶育成方法について図面を参照しながら詳細に説明する が、 本発明はこれらに限定されるものではない。
本発明の単結晶育成方法において用いられる単結晶育成装置は特に限定される ものではないが、 例えば図 1 0に示すような単結晶育成装置を用いることができ る。 以下に図 1 0を参照しながら、 本発明の単結晶育成方法を行うための単結晶 育成装置について説明する。
図 1 0の単結晶育成装置は、 結晶融液 4が充填された石英ルツボ 5 と、 これを 保護する黒鉛ルツボ 6 と、 該ルツボ 5 、 6を取り囲むよ うに配置された加熱ヒー タ 7 と断熱材 8がメインチャンバ 1内に設置されており、 該メインチャンバ 1の 上部には育成した単結晶 3 を収容し、 取り出すための引上げチャンパ 2が連接さ れている。
このよ うな単結晶育成装置を用いて単結晶 3を育成する場合、 チヨ ク ラルスキ 一法 (C Z法) によ り、 石英ルツボ 5中の結晶融液 4に種結晶を浸漬した後、 種 絞り を経て回転させながら静かに引上げて棒状の単結晶 3を成長させる。 一方、 ルツボ 5 、 6は結晶成長軸方向に昇降可能であり、 結晶成長中に結晶化して減少 した融液の液面下降分を捕う よ うにルツボを上昇させ、 これによ り、 融液表面の 高さを一定に保持している。 また、 メインチャンバ 1の内部には、 引上げチャン バ 2の上部に設けられたガス導入口 1 0からアルゴンガス等の不活性ガスが導入 され、 引上げ中の単結晶 3 とガス整流筒 1 1 との間を通過し、 遮熱部材 1 2の下 部と融液面との間を通過し、 ガス流出口 9から排出されている。 さらに、 放射温 度計 (不図示) を用いて、 石英ルツボ 5中の結晶融液 4の温度を、 ガラス窓を通 して結晶融液表面の輻射から測定し、 結晶融液の温度変動の周期を測定する。 本発明によれば、 このよ うにして単結晶を育成する際に、 単結晶育成時の成長 速度を V (mm/m i n) と し、 結晶融液の温度変動周期を F (m i n ) と し、 結晶成長界面の水平面に対する角度を Θ と した時に、 V X F / s i n 0 が一定の 範囲となるように成長速度及び Zまたは温度変動周期を制御して単結晶を育成す ることが重要である。
通常、 単結晶を上記のよ うに単結晶引き上げ法によ り育成する際、 結晶成長界 面の形状は図 6に示すような上に凸の形状になっているため、 ルツボ内での結晶 融液温度の微小な変動が単結晶中に取り込まれて、 図 7に示すような不均一縞を 発生させる。 このとき、 不均一縞の間隔 dは、 単結晶の成長速度 Vと結晶融液の 温度変動周期 Fとの積 d = V X Fで表される。
この図 7のよ うな不均一縞が形成された単結晶から単結晶クエーハを切り出す と、 作製された単結晶ゥエーハには図 8のよ うな縞が形成されること となる。 こ のとき、 ゥエーハ表面における不均一縞の間隔を Lとすると (図 9 )、 不均一縞 の間隔 Lは、 結晶成長界面の水平面に対する角度 0 を用いて L = d Z s i n 6 = V X F / s i n 0 と表される。 尚、 結晶成長界面の形状は図 6のように曲率を持 つており、 厳密に測定を行う と同一ゥエーハ表面内でもゥエーハの径方向で不均 一縞の間隔 Lの値が異なってく る。 しかしながら、 その誤差は Lの値に対して非 常に小さいため、 結晶成長界面の形状に曲率があっても、 ゥエーハ表面全体にお ける不均一縞の間隔は L = V X F/ s i n 0 を代表値と して求めることができる 本発明者等の研究によれば、 上述のよ うに、 この不均一縞の間隔 Lが、 ナノ ト ポロジー特性を測定する際の測定領域の大きさ と近い値の場合に、 単結晶ゥエー ハのナノ トポロジー特性を劣化させることが明らかとなった。 したがって、 単結 晶を育成する際に、 ゥエーハ面上での不均一縞の間隔 L、 すなわち V X F/ s i n Θ の値がナノ トポロジーを測定する際の測定領域 大きさと異なる範囲となる ように単結晶の成長速度 V及び Zまたは結晶融液の温度変動周期 Fを制御するこ とによって、 ナノ トポロジー特性の劣化を防止することができる。
現在のナノ トポロジーの測定は、 前述のよ うに、 主に 2 mm X 2 mm角の領域 において行われている。 そのため、 この 2 m m X 2 mm角の領域内におけるナノ トポロジー特性を改善するには、 育成される単結晶において、 結晶成長軸方向に 対して垂直な面内での不均一縞の間隔 L、 すなわち V X Fノ s i n 0 が、 2 mm 前後の値となっていないことが重要である。 特に、 V X F Z s i n S が 1 . 5 m m以下または 2. 3 mm以上となるように成長速度 V及び/または温度変動周期 Fを制御して単結晶を育成することが好ましく、 そうすることによって、 ゥエー ハを作製した際に 1 4 n m以下のナノ トポロジーレベルを得られることが実験的 に確かめられた (図 1 )。
尚、 上記の V X F / s i n 0の範囲は、 現在行われている 2 mni X 2 nim角の 領域においてナノ トポロジーを測定した際にナノ トポロジー特性の劣化を防止す るものであって、 本発明における V X F/ s i η θ の範囲はこれに限定されるも のではない。 すなわち、 ナノ トポロジーの測定領域が公式的な規格や技術の進歩 等により将来的に異なってく る場合、 本発明はそのナノ トポロジ一の測定領域に 応じて適宜 V X FZ s i n 0 の範囲を適切に変更でき、 それによつてナノ トポロ ジー特性の劣化を防止することができることは言うまでもない。
このとき、 単結晶の成長速度 Vの制御は、 単結晶を引き上げる際の引き上げ速 度を制御することによって行う ことができる。 また一方、 結晶融液の温度変動周 期 Fの制御は、 例えば結晶融液に印加する磁場強度、 ルツボ回転速度、 単結晶回 転速度、 導入ガス流量、 結晶融液量のうちのいずれか一項目以上を制御すること によって容易に行う ことができる。
特に、 温度変動周期は、 結晶融液に印加する磁場強度を制御することによって 容易にかつ高精度に制御することができる。 実際に、 図 1 0に示した単結晶育成 装置 (直径 8 0 0 mmのルツボを装備) を用いて、 3 2 0 k gのシリ コン原料を チャージしてこれらを溶解した後、 シリ コン単結晶を育成する直前の状態にして シリ コン融液の表面温度を放射温度計を用いて測定した。 このとき、 水平磁場の 中心での強度を 0 Gから 4 0 0 0 Gまで変化させて、 融液表面の温度変動周期を 測定した。 その結果、 図 5に示したように、 O Gで F = 0. 2 6 m i n、 1 0 0 0 Gで 0. 3 9 m i n、 2 0 0 0 Gで 0. 4 4 m i n、 3 0 0 0 Gで 0. 5 0 m i n、 4 0 0 0 Gで 0. 5 5 m i nとなり、 磁場強度変化に伴って温度変動周期 も変化した。 この結果よ り、 結晶融液に印加する磁場強度を制御することによつ て結晶融液の温度変動周期を高精度に制御できることが確認された。 従って、 磁 場強度を制御することによって、 ゥエーハ面内での不均一縞の間隔 Lを高精度に 制御できる。 結果と して、 ナノ トポロジーを大幅に改善できることになる。 以上のように、 本発明の単結晶育成方法を用いることによって、 結晶成長時の 結晶融液の温度変動に起因して単結晶中に取り込まれる不均一縞の間隔が制御さ れた単結晶を製造することができる。 このよ うな結晶成長起因の不均一縞の間隔 が制御された単結晶であれば.、 ナノ トポロジー特性に優れた単結晶ゥエーハを切 り出すことのできる単結晶とすることができる。 すなわち、 本発明によれば、 従 来のよ うにゥエーハ表面の加工条件を制御するのではなく、 単結晶育成条件を制 御することによって、 ゥエーハのナノ トポロジー特性を改善することが可能とな る。
さらに本発明によれば、 育成する単結晶がシリ コンであり、 シリ コンにホウ素 やリ ン等を ドープして 0. l Q . c m以下と低抵抗率を示すものであっても、 単 結晶中に取り込まれる不均一縞の間隔を制御することによって、 従来低抵抗率の 単結晶で特に深刻であったナノ トポロジー特性の劣化を上記のよ うに確実に防止 することができる。 したがって、 ゲッタ リ ング能力に優れている上に、 ナノ トポ 口ジー特性も非常に優れたゥエーハが得られる低抵抗率のシリ コン単結晶を育成 することが可能となる。 このとき、 抵抗率の下限については特に限定されるもの ではないが、 例えばホゥ素ゃリ ン等の ドーパントを固溶限界までドープした際の 単結晶の抵抗率がその下限値となる。
また、 本発明によれば、 単結晶の直径が 2 0 0 mm以上であり、 ある程度成長 速度を速くすることによりナノ トポロジー特性を改善できる。 このよ うに、 成長 速度を速く してナノ トポロジー特性を改善する という ことは、 品質面だけでなく 生産性の面でも向上を図ることができる。 また、 上記本発明の単結,晶育成方法によって単結晶を育成した後、 この単結晶 を切り出し、 ίέ来行われているようなラッピング、 面取り、 研磨等の工程を施す ことによって、 単結晶ゥェ一ハを製造するこ とができる。
このよ うな単結晶ゥエーハであれば、 ナノ トポロジー特性に優れている高品質 のゥエーハとすることができる。 特に、 2 m m X 2 m m角の領域におけるナノ ト ポロジーレベルをゥエーハ全面にわたり測定した際に、 その最大値の平均が 1 4 n m以下の良好なレベルが達成された単結晶ゥェ一ハとなる。
さらに、 この単結晶ゥヱーハの表面にェピタキシャル層を形成することによつ て、 ェピタキシャルゥエーハを製造することができる。 このよ うなェピタキシャ ルゥエーハであれば、 基板となる単結晶ゥエーハのナノ トポロジー特性が優れて いるため、 ェピタキシャルゥエーハのナノ トポロジー特性も優れているものとな る。 特に、 ェピタキシャルゥエーハの 2 m m X 2 m m角の領域におけるナノ トポ 口ジーレベルをゥェ一ハ全面にわたり測定した場合、 その最大値の平均が 1 4 η Hi以下の良好なレベルが達成されたものとなる。
また、 このよ うなナノ トポロジー特性に優れたェピタキ,シャルゥェ一ハは、 ェ ピタキシャル層の膜厚均一性が優れており、 さらに単結晶ゥェ一ハ表面とェピタ キシャル層との間に凹凸が起因の内部応力 (歪) の発生が少ないため、 ェピタキ シャル層にス リ ップ · ラインが発生しない。 したがって、 デバイス製造中で熱的 機械的強度に強く、 特に 0 . 1 Ω · c m以下の低抵抗率単結晶ゥエーハを墓板と して用いることによって高いゲッタ リ ング能力を有するものとなる。 したがって 、 L S Iデバイスにおける高歩留りを期待することができる。
尚、 上記本発明においては、 結晶融液の温度変動に関して温度変動周期に焦点 を当てて説明を行っている。 しかしながら、 本発明の根本的な発見に基づけば、 結晶融液の温度変動幅を小さくすることによつても、 単結晶ゥエーハのナノ トポ 口ジー特性を改善することが可能となる。 以下、 実施例及び比較例を示して本発明をより具体的に説明するが、 本発明は 二れらに限定されるものではない。
尚、 以下の実施例及び比較例においては、 ナノ トポロジーの測定を 2 m m X 2 mm角の領域で行うものとする。 また、 ここで用いた単結晶育成装置で同直径の シリ コン単結晶を育成する場合の結晶成長界面形状、 すなわち結晶成長界面の水 平面に対する角度 Θ を予め調べるために、 以下のよ うな X線トポグラフによる観 察を行った。 先ず、 成長速度及び磁場強度を変化させながら単結晶を育成し、 こ の単結晶を結晶成長軸方向にスライス して縦割りサンプルを作製した後、 これに 8 0 0 °Cで 4時間 + 1 0 0 0 °Cで 1 6時間の析出熱処理を行った。 その後、 X線 トポグラフにより熱処理した縦割りサンプルを観察した。 その観察結果を図 2に 示す (半径部分のみ)。 この X線トポグラフによる観察結果から、 結晶成長界面 の水平面に対する角度 θ を求めた結果、 e = 1 0でほとんど変化がないことが分 かった。
(実施例 1 )
先ず、 図 1 0に示した単結晶育成装置 (直径 8 0 0 mmの石英ルツボを装備) を用い、 石英ルツボにシリ コン原料を 3 2 0 k gの量でチャージし、 中心磁場強 度 4 0 0 0 Gの水平磁場を印加しながら、 直径 3 0 0 mmで直胴長さ約 1 2 0 c mのシリ コン単結晶を育成した。 その際、 ホウ素を ドープすることによって、 単 結晶の抵抗率を 0. 0 0 6〜 0. 0 0 9 Ω · c mとなるようにした。 このとき、 図 5に示した磁場強度と温度変動周期の関係から 4 0 0 0 Gの磁場強度での温度 変動周期は 0. 5 5 m i nであるので、 成長速度を 0. A mmZm i nに制御 すること と し、 実施例 1 における V X F/ s i n 0 の値を、 V X FZ s i n fl = 0. 4 4 X 0. 5 5 / s i n 1 0 = 1 . 3 9 (mm) となるよ うにした。
このようにして育成したシリ コン単結晶からシリ コンゥエーハを切出し、 2 m m X 2 mm角の領域でナノ トポロジーの測定を行った。 一般に、 シリ コン溶液量 が多いほど熱対流が強く温度変動も大きく なるので、 単結晶育成の早い段階であ るほど溶液の温度変動に起因する不均一縞が影響を受けやすい。 そのため、 本実 施例では、 単結晶肩部から 1 0 ~ 1 5 c mの範囲から切り出したシリ コンゥエー ハを 5 0枚作製し、 それらのナノ トポロジーを測定した。 その結果、 5 0枚のシ リ コンゥエーハにおける 2 m m X 2 mm角領域のナノ トポロジーレべノレの最大値 の平均は 1 3. 3 n mと良好な値であり、 ナノ トポロジー特性が優れていること が分かった。 (実施例 2 )
実施例 1 と同じ単結晶育成装置を用いて、 中心磁場強度 3 0 0 0 Gの水平磁場 を印加しながら、 直径 3 0 0 mmで直胴長さ約 1 2 0 c mのシリ コン単結晶を育 成した。 その際、 実施例 1 と同様に単結晶の抵抗率を 0. 0 0 6〜 0. 0 0 9 Ω • c mとなるよ うにした。 このとき、 3 0 0 0 Gの磁場強度での温度変動周期は 0. 5 0 m i nであるので、 成長速度を 0. 9 2 mm/m i nに制御すること と し、 実施例 2における V XF/ s i n 0 の値を、 V X FZ s i η Θ = 0. 9 2 X 0. 5 0/ s i n l 0 = 2. 6 5 (mm) となるよ うにした。
このよ うにして育成したシリ コン単結晶の肩部から 1 0〜 1 5 c mの範囲から 切出したシリ コンゥエーハを 5 0枚作製し、 それらのナノ トポロジーを測定した 。 その結果、 ナノ トポロジーレベルの最大値の平均は 1 1. 4 nmと非常に良好 な値であり、 ナノ トポロジー特性が非常に優れていた。 また、 図 3に作製したシ リ コンゥエーハのナノ トポロジーを測定した結果をマップ状にしたものを示す。 図 3に示したよ うに、 実施例 2のシリ コンゥエーハでは、 ゥエーハ表面に結晶起 因の不均一縞が強く は観察されず、 ゥエーハ表面の凹凸が小さいことがわかる。 さらに、 このシリ コンゥエーハの表面にェピタキシャル層を形成してェピタキ シャルゥエーハを作製し、 そのナノ トポロジーを測定したところ、 上記とほぼ同 等のナノ トポロジーレベルを示し、 ナノ トポロジー特性が非常に優れていること がわかった。
(実施例 3 )
上記と同じ単結晶育成装置を用いて、 磁場を印加せずに、 直径 3 0 0 mmで直 胴長さ約 1 2 0 c mのシリ コン単結晶を育成した。 その際、 単結晶の抵抗率を 0 . 0 0 6 - 0. 0 0 9 Ω · c mとなるようにした。 このとき、 0 Gの磁場強度で の温度変動周期は 0. 2 6 m i nであるので、 成長速度を 0. 8 2 m m / m i n に制御し、 実施例 3では、 V X FZ s i n e - O . 8 2 X 0. 2 6 / s i n 1 0 = 1. 2 3 (mm) となるよ うにした。 このようにして育成したシリ コン単結晶の肩部から 1 0〜 1 5 c mの範囲から 切出したシリ コンゥエーハを 5 0枚作製し、 それらのナノ トポロジーを測定した 。 その結果、 ナノ トポロジーレベルの最大値の平均は 1 2. 3 nmと良好な値で あり、 ナノ トポロジー特性が優れていた。
(比較例 1 )
上記実施例と同じ単結晶育成装置を用いて、 中心磁場強度 4 0 0 0 Gの水平磁 場を印加しながら、 直径 3 0 0 mmで直胴長さ約 1 2 0 c mのシリ コン単結晶を 育成した。 その際、 実施例と同様に単結晶の抵抗率を 0. 0 0 6〜 0. 0 0 9 Ω . c mとなるよ うにした。 このとき、 成長速度を 0. S S mmZm i nに制御し て、 V X F/ s i n 0 = O . 5 5 X 0. 5 5 / s i n l O = l . 7 4 (mm) と なるようにした。 この値は今回のナノ トポロジー測定領域となる 2 inに近い値 である。
このよ うにして育成したシリ コン単結晶の肩部から 1 0〜 1 5 c mの範囲から 切出したシリ コンゥエーハを 5 0枚作製し、 それらのナノ トポロジーを測定した 。 その結果、 ナノ トポロジーレベルの最大値の平均は 1 4. 7 nmと大きな値を 示し、 ナノ トポロジー特性が低下していた。 このとき、 作製したシリ コンゥエー ハのナノ トポロジーを測定した結果をマツプ状に示したものが図 4であり、 ゥェ ーハ表面に結晶成長起因の不均一縞が強く観察され、 ゥエーハ表面の凹凸がはつ き り と確認された。
(比較例 2 )
上記と同じ単結晶育成装置を用いて、 中心磁場強度 4 0 0 0 Gの水平磁場を印 加しながら、 直径 3 0 0 mmで直胴長さ約 1 2 0 c mのシリ コン単結晶を育成し た。 その際、 単結晶の抵抗率を 0. 0 0 6〜 0. 0 0 9 Q ' c mとなるよ うにし た。 このとき、 成長速度を 0. 6 3 mm/m i nに制御して、 V X F/ s i n 0 = 0. 6 3 X 0. 5 5/ s i n l 0 = l . 9 9 (mm) となるよ うにした。 この 値は今回のナノ トポロジー測定領域とほぼ同じ値である。
このよ うにして育成したシリ コン単結晶の肩部から 1 0〜 1 5 c mの範囲から 切出したシリ コンゥエーハを 5 0枚作製し、 それらのナノ トポロジーを測定した 。 その結果、 ナノ トポロジーレベルの最大値の平均は 1 5. 3 n mと非常に大き な値を示し、 ナノ トポロジー特性が大きく低下していた。
上記実施例 1 〜 3及び比較例 1、 2の結果について、 V X FZ s i n 0 を横軸 に、 測定したナノ トポロジーレベルを縦軸にとったグラフにプロッ トした結果を 図 1に示す。 この図 1より、 V X F/ s i n S の値が 2 mniのところでナノ トポ ロジーレベルが最も悪化しており、 V X FZ s i n 0の値が 2 mmから小さく、 または大きくなるにつれてゥエーハのナノ トポロジー特性が良好となることがわ かる。 さらに、 V X F/ s i n 0 ?^ l . 5 mm以下または 2. 3 mm以上の範囲 では、 ナノ トポロジ一の最大値の平均が 1 4 n m以下を示した。
また、 実施例 2及び 3のように、 成長速度を速く してナノ トポロジーを改善で きることは、 生産性向上の点からも非常に有望な技術である。 直径 2 0 0 mm以 上の大口径の単結晶を育成する場合、 高速での結晶成長は難しいため、 一般に結 晶成長速度がやや遅い比較例 1及び 2のよ うな速度範囲で育成することが多い。 したがって、 実施例 2及び 3のように、 成長速度を速く してナノ トポロジー特性 を改善すれば、 品質向上だけでなく生産性の向上も図ることができる。 なお、 本発明は、 上記実施形態に限定されるものではない。 上記実施形態は、 例示であり、 本発明の特許請求の範囲に記載された技術的思想と実質的に同一な 構成を有し、 同様な作用効果を奏するものは、 いかなるものであっても本発明の 技術的範囲に包含される。
例えば、 上記では、 直径 3 0 0 mmの単結晶を育成する場合を例に挙げて説明 したが、 本発明はこれに限定されるものではなく、 直径 2 0 0 mm、 あるいは 4 0 0 mm以上の大口径を有する単結晶を育成する場合であっても、 同様に本発明 を適用することができる。

Claims

請 求 の 範 囲
1 . 単結晶引き上げ法により得られた単結晶であって、 結晶成長時の結晶融液 の温度変動に起因して単結晶中に取り込まれる不均一縞の間隔が制御されたもの であることを特徴とする単結晶。
2. 前記不均一縞の間隔が、 結晶成長軸方向に対して垂直な面内において、 1 5 mm以下または 2. 3 m m以上に制御されたものであることを特徴とする請 求項 1に記載の単結晶。
3. 前記単結晶がシリ コンであり、 その抵抗率が 0. 1 Ω . c m以下であるこ とを特徴とする請求項 1または請求項 2に記載の単結晶。
4. 前記単結晶シリ コンの直径が 2 0 O mm以上であることを特徴とする請求 項 1ないし請求項 3のいずれか一項に記載の単結晶。
5. 請求項 1ないし請求項 4のいずれか一項に記載の単結晶より切り出された ことを特徴とする単結晶ゥエーハ。
6. 前記単結晶ゥエーハのゥエーハ全面において、 2 mm X 2 mm角の領域に おけるナノ トポロジーレベルの最大値の平均が 1 4 n m以下であることを特徴と する請求項 5に記載の単結晶ゥエーハ。
7. 請求項 5または請求項 6に記載の単結晶ゥエーハの表面にェピタキシャル 層が形成されているものであることを特徴とするェピタキシャルゥエーハ。
8. 前記ェピタキシャノレゥエーハのゥエーハ全面において、 2 mm X 2 mm角 の領域におけるナノ トポロジーレベルの最大値の平均が 1 4 n m以下であること を特徴とする請求項 7に記載のェピタキシャルゥエーハ。
9. 単結晶引き上げ法により単結晶を育成する単結晶育成方法であって、 単結 晶育成時の成長速度を V (mm/m i n) と し、 結晶融液の温度変動周期を F ( m i n ) と し、 結晶成長界面の水平面に対する角度を 0 と した時に、 V X F/ s i η Θが一定の範囲となるように成長速度及びノまたは温度変動周期を制御して 単結晶を育成することを特徴とする単結晶育成方法。
1 0. 前記 V X F/ s i n 0力 S I . 5 mm以下または 2. 3 mm以上となるよ うにして単結晶を育成することを特徴とする請求項 9に記載の単結晶育成方法。
1 1 . 前記育成する単結晶をシリ コンと し、 その抵抗率を 0. 1 Ω · ο ηι以下 にすることを特徴とする請求項 9または請求項 1 0に記載の単結晶育成方法。
1 2. 前記結晶融液の温度変動周期の制御を、 結晶融液に印加する磁場強度、 ルツボ回転速度、 単結晶回転速度、 導入ガス流量、 結晶融液量のうちのいずれか 一項目以上を制御することによって行うこ とを特徴とする請求項 9ないし請求項 1 1のいずれか一項に記載の単結晶育成方法。
PCT/JP2003/011443 2002-09-13 2003-09-08 単結晶、単結晶ウエーハ及びエピタキシャルウエーハ、並びに単結晶育成方法 WO2004025001A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP03795313A EP1559813B1 (en) 2002-09-13 2003-09-08 Single crystal, single crystal wafer, epitaxial wafer and method of growing single crystal
US10/525,244 US7396405B2 (en) 2002-09-13 2003-09-08 Single crystal, single crystal wafer, epitaxial wafer, and method of growing single crystal
DE60335284T DE60335284D1 (de) 2002-09-13 2003-09-08 Einkristall, einkristallwafer,epitaktischer wafer und verfahren zum einkristallziehen

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002-267563 2002-09-13
JP2002267563A JP4092993B2 (ja) 2002-09-13 2002-09-13 単結晶育成方法

Publications (1)

Publication Number Publication Date
WO2004025001A1 true WO2004025001A1 (ja) 2004-03-25

Family

ID=31986708

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/011443 WO2004025001A1 (ja) 2002-09-13 2003-09-08 単結晶、単結晶ウエーハ及びエピタキシャルウエーハ、並びに単結晶育成方法

Country Status (7)

Country Link
US (1) US7396405B2 (ja)
EP (1) EP1559813B1 (ja)
JP (1) JP4092993B2 (ja)
KR (1) KR101029140B1 (ja)
DE (1) DE60335284D1 (ja)
TW (1) TW200404923A (ja)
WO (1) WO2004025001A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4926585B2 (ja) * 2005-07-26 2012-05-09 コバレントマテリアル株式会社 半導体単結晶の製造方法、半導体単結晶の製造装置、半導体単結晶の製造制御プログラムおよび半導体単結晶製造制御プログラムを記録したコンピュータ読み取り可能な記録媒体
JP5143292B2 (ja) * 2009-12-11 2013-02-13 ジャパンスーパークォーツ株式会社 シリカガラスルツボ
JP6500792B2 (ja) * 2016-01-25 2019-04-17 株式会社Sumco エピタキシャルウェーハの品質評価方法および製造方法
JP6583142B2 (ja) 2016-05-25 2019-10-02 株式会社Sumco シリコン単結晶の製造方法及び装置
CN108103583A (zh) * 2017-12-29 2018-06-01 四川大学 基于单液滴微环境精密调控的低缺陷蛋白单晶体培养系统
KR102409211B1 (ko) 2019-02-27 2022-06-14 가부시키가이샤 사무코 실리콘 융액의 대류 패턴 제어 방법 및, 실리콘 단결정의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6200384B1 (en) * 1998-07-27 2001-03-13 Nippon Steel Corporation Method for production of silicon single crystal
JP2001127016A (ja) * 1999-08-13 2001-05-11 Wacker Siltronic G Fuer Halbleitermaterialien Ag 半導体ウェハ、その製造方法および使用
JP2001326228A (ja) * 2000-05-16 2001-11-22 Toshiba Ceramics Co Ltd シリコン単結晶ウエハの製造方法
WO2002010485A1 (fr) * 2000-07-28 2002-02-07 Shin-Etsu Handotai Co.,Ltd. Procede et dispositif pour fabriquer un monocristal de semiconducteur
JP2002141311A (ja) * 2000-10-31 2002-05-17 Shin Etsu Handotai Co Ltd ウェーハの研磨方法及びウェーハの洗浄方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6131382A (ja) * 1984-07-20 1986-02-13 Sumitomo Electric Ind Ltd 化合物半導体単結晶の引上方法
JPS6259594A (ja) 1985-09-11 1987-03-16 Sumitomo Electric Ind Ltd 結晶の引上げ方法
JP2767074B2 (ja) * 1990-07-13 1998-06-18 信越半導体 株式会社 シリコン単結晶の引上方法
JPH04352483A (ja) * 1991-05-30 1992-12-07 Tosoh Corp 全固体化波長可変パルスレーザー
JPH11314997A (ja) * 1998-05-01 1999-11-16 Shin Etsu Handotai Co Ltd 半導体シリコン単結晶ウェーハの製造方法
WO2000012787A1 (en) 1998-08-31 2000-03-09 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer, epitaxial silicon wafer, and method for producing them
US20010041258A1 (en) * 2000-05-11 2001-11-15 Wacker Siltronic Gesellschaft Fur Halbleitermaterialien Ag Standard for a nanotopography unit, and a method for producing the standard
JP3722029B2 (ja) * 2000-09-12 2005-11-30 Hoya株式会社 位相シフトマスクブランクの製造方法、及び位相シフトマスクの製造方法
DE10142400B4 (de) * 2001-08-30 2009-09-03 Siltronic Ag Halbleiterscheibe mit verbesserter lokaler Ebenheit und Verfahren zu deren Herstellung
KR20040098559A (ko) * 2003-05-15 2004-11-20 실트로닉 아게 반도체 웨이퍼의 연마 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6200384B1 (en) * 1998-07-27 2001-03-13 Nippon Steel Corporation Method for production of silicon single crystal
JP2001127016A (ja) * 1999-08-13 2001-05-11 Wacker Siltronic G Fuer Halbleitermaterialien Ag 半導体ウェハ、その製造方法および使用
JP2001326228A (ja) * 2000-05-16 2001-11-22 Toshiba Ceramics Co Ltd シリコン単結晶ウエハの製造方法
WO2002010485A1 (fr) * 2000-07-28 2002-02-07 Shin-Etsu Handotai Co.,Ltd. Procede et dispositif pour fabriquer un monocristal de semiconducteur
JP2002141311A (ja) * 2000-10-31 2002-05-17 Shin Etsu Handotai Co Ltd ウェーハの研磨方法及びウェーハの洗浄方法

Also Published As

Publication number Publication date
EP1559813A1 (en) 2005-08-03
EP1559813A4 (en) 2008-04-23
KR101029140B1 (ko) 2011-04-13
JP4092993B2 (ja) 2008-05-28
TWI313307B (ja) 2009-08-11
EP1559813B1 (en) 2010-12-08
US7396405B2 (en) 2008-07-08
KR20050043943A (ko) 2005-05-11
DE60335284D1 (de) 2011-01-20
JP2004099415A (ja) 2004-04-02
TW200404923A (en) 2004-04-01
US20050263062A1 (en) 2005-12-01

Similar Documents

Publication Publication Date Title
KR100573473B1 (ko) 실리콘 웨이퍼 및 그 제조방법
KR101389058B1 (ko) 실리콘 웨이퍼 및 그 제조방법
KR100801672B1 (ko) 실리콘 단결정 웨이퍼 및 그 제조방법
JP2007176732A (ja) アニールウエハ及びアニールウエハの製造方法
US10975496B2 (en) Single crystal silicon plate-shaped body
EP1420440B1 (en) An epitaxial wafer and a method for producing it
JP2003086596A (ja) シリコン半導体基板およびその製造方法
JP2007070131A (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
WO2004025001A1 (ja) 単結晶、単結晶ウエーハ及びエピタキシャルウエーハ、並びに単結晶育成方法
JP2003086597A (ja) シリコン半導体基板およびその製造方法
KR101524913B1 (ko) 실리콘 웨이퍼
JP4510997B2 (ja) シリコン半導体基板およびその製造方法
EP1591566A1 (en) Process for producing p doped silicon single crystal and p doped n type silicon single crystal wafe
JP4911042B2 (ja) 単結晶ウエーハ及びエピタキシャルウエーハ
TWI807353B (zh) 由單晶矽製成的半導體晶圓及其製造方法
WO2001016410A1 (fr) Procede de fabrication de silicium monocristallin, silicium monocristallin fabrique par ce procede et plaquette de silicium
TW201909246A (zh) 晶圓製造方法和晶圓
CN109509704A (zh) 外延硅晶片的制备方法及外延硅晶片
JP4683171B2 (ja) 半導体ウェーハの評価方法
JP6737232B2 (ja) シリコン単結晶の評価方法およびシリコン単結晶の製造方法
KR100386230B1 (ko) 에피택셜층 적층용 실리콘 웨이퍼 및 에피택셜 웨이퍼 및그의 제조 방법
KR20180017833A (ko) 웨이퍼 제조방법
KR20190017147A (ko) 에피택셜 웨이퍼 및 그 제조 방법
JP2016174115A (ja) シリコンウェーハの製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 10525244

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2003795313

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020057004145

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1020057004145

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2003795313

Country of ref document: EP