KR101793397B1 - SiC 기판의 표면 처리 방법, SiC 기판의 제조방법, 및 반도체의 제조 방법 - Google Patents

SiC 기판의 표면 처리 방법, SiC 기판의 제조방법, 및 반도체의 제조 방법 Download PDF

Info

Publication number
KR101793397B1
KR101793397B1 KR1020167022411A KR20167022411A KR101793397B1 KR 101793397 B1 KR101793397 B1 KR 101793397B1 KR 1020167022411 A KR1020167022411 A KR 1020167022411A KR 20167022411 A KR20167022411 A KR 20167022411A KR 101793397 B1 KR101793397 B1 KR 101793397B1
Authority
KR
South Korea
Prior art keywords
sic substrate
etching
latent image
sic
atmosphere
Prior art date
Application number
KR1020167022411A
Other languages
English (en)
Other versions
KR20160108542A (ko
Inventor
사토시 도리미
노리히토 야부키
사토루 노가미
Original Assignee
토요 탄소 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토요 탄소 가부시키가이샤 filed Critical 토요 탄소 가부시키가이샤
Publication of KR20160108542A publication Critical patent/KR20160108542A/ko
Application granted granted Critical
Publication of KR101793397B1 publication Critical patent/KR101793397B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Drying Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

기계 가공이 행하여진 SiC 기판(40)을 SiC 분위기하에서 가열 처리하여 상기 SiC 기판(40)을 에칭할 때에, SiC 기판(40)의 주위의 불활성 가스압을 조정함으로써 에칭 속도를 제어한다. 이것에 의해, SiC 기판(40)에 잠상 등이 존재하는 경우는, 이 잠상 등을 제거할 수 있다. 따라서, 에피택셜 성장 및 열처리 등을 행해도 SiC 기판(40)의 표면이 거칠어지지 않으므로, 고품질인 SiC 기판을 제조할 수 있다.

Description

SiC 기판의 표면 처리 방법, SiC 기판의 제조방법, 및 반도체의 제조 방법{SURFACE TREATMENT METHOD FOR SiC SUBSTRATES, SiC SUBSTRATE PRODUCTION METHOD, AND SEMICONDUCTOR PRODUCTION METHOD}
본 발명은, 주요하게는, SiC 기판의 잠상(潛傷, 잠재 스크래치)을 제거하는 표면 처리 방법에 관한 것이다.
SiC는, Si 등과 비교하여 내열성 및 기계적 강도 등에 뛰어나기 때문에, 새로운 반도체 재료로서 주목받고 있다.
특허 문헌 1은, 이 SiC 기판의 표면을 평탄화하는 표면 처리 방법을 개시한다. 이 표면 처리 방법에서는, SiC 기판을 수납 용기에 수납하고, 수납 용기 내를 Si 증기압하(下)로 한 상태에서 상기 수납 용기를 가열한다. 이것에 의해, 수납 용기의 내부의 SiC 기판이 에칭되어, 분자 레벨로 평탄한 SiC 기판을 얻을 수 있다.
여기서, SiC 기판은, 단결정 SiC로 구성되는 잉곳(ingot)으로부터 소정의 각도로 잘라냄으로써 얻어진다. 잘라낸 상태에서는 표면 거칠기가 크기 때문에, 기계 연마(MP) 및 화학 기계 연마(CMP) 등을 행하여 표면을 평탄하게 할 필요가 있다. 그러나, 기계 연마를 행하는 것에 의해, SiC 기판의 표면에 연마상(硏磨傷, 연마 흔적)이 발생한다. 또, 기계 연마시에 SiC 기판의 표면에 압력이 걸리는 것에 의해, 결정성이 흐트러진 변질층(이하, '잠상')이 생긴다.
특허 문헌 2에서는, SiC 기판에 생긴 표면 변질층을 제거하는 처리 방법이 개시되어 있다. 특허 문헌 2에서는, 표면 변질층은 SiC 기판을 작성하는 공정에서 생긴 결정 구조의 데미지층으로 기재되어 있다. 또, 특허 문헌 2에서는, 표면 변질층을 50nm 이하로 억제하고, 상기 표면 변질층을 수소 에칭에 의해 제거하는 취지가 기재되어 있다.
특허 문헌 1 : 일본특허공개 제2008－16691호 공보 특허 문헌 2 : 국제공개 제2011/024931호 공보
여기서, 잠상이 잔존하는 SiC 기판에 에칭 처리 및 가열 처리 등을 행한 경우, 잠상(潛傷)이 에피택셜막(epitaxial膜) 내를 확산 및 관통하고, SiC 기판의 표면이 거칠어져 버린다. 이 결과, SiC 기판으로부터 제조되는 반도체의 품질이 저하해 버린다. 그러나, 일반적인 수소 에칭의 에칭 속도는, 수십 nm~수백 nm/h이므로, 수 ㎛ 정도의 잠상을 없애기 위해서는 다대(多大)한 시간이 걸려 버린다. 또, 화학 기계 연마의 연마 속도도 1㎛/h 이하이므로, 잠상을 없애기 위해서는 다대(多大)한 시간이 걸려 버린다.
여기서, 특허 문헌 1에서는 잠상에 대해 언급되어 있지 않지만, 만일 특허 문헌 1의 방법에 의해 SiC 기판을 가열하여 에칭한 경우, 잠상을 재빠르게 제거할 수 있다. 그러나, 고(高)진공의 Si 분위기중에서 가열 처리를 행하면, 에칭 속도가 빠르므로 기판을 필요 이상으로 제거해 버릴 가능성이 있다.
또, 특허 문헌 2의 방법을 이용하는 것에 의해 표면 변질층의 두께를 작게 할 수 있지만, 소정의 원료를 이용하여 종결정(種結晶)으로부터 SiC 기판을 성장시킬 필요가 있어, 가공 공정의 자유도가 저하됨과 아울러 가공 공정에서의 수고가 증대된다.
본 발명은 이상의 사정을 감안하여 이루어진 것이며, 그 주요한 목적은, SiC 기판에 생긴 잠상을 필요 충분한 범위에서 재빠르게 제거하는 표면 처리 방법을 제공하는 것에 있다.
본 발명의 해결하려고 하는 과제는 이상과 같으며, 다음에 이 과제를 해결하기 위한 수단과 그 효과를 설명한다.
본 발명의 제1 관점에 의하면, 기계 가공이 행하여진 SiC 기판의 표면을 처리하는 표면 처리 방법에 있어서, 상기 SiC 기판에는, 기판표면보다도 내부에 존재하며, 가열함으로써 표면화하여 표면거칠기의 원인이 되는 잠상(潛傷)이 생겨 있고, 상기 SiC 기판을 Si 분위기하(下)에서 가열 처리하여 상기 SiC 기판의 표면의 단결정 SiC를 에칭하여 잠상을 제거하며, 상기 SiC 기판의 에칭시에 있어서, 상기 SiC 기판의 주위의 불활성 가스압을 조정함으로써 상기 SiC 기판의 에칭 속도를 제어하는 표면 처리 방법이 제공된다.
이것에 의해, SiC 기판에 잠상(潛傷) 등이 존재하는 경우는, 이 잠상 등을 제거할 수 있다. 따라서, 에피택셜(epitaxial) 성장 및 열처리 등을 행해도 표면이 거칠어지지 않기 때문에, 고품질인 SiC 기판을 제조할 수 있다. 또, 상기의 방법에 의해 에칭을 행함으로써 기계 연마, 화학 기계 연마, 및 수소 에칭 등을 행하는 것보다도 처리 시간을 큰 폭으로 짧게 할 수 있다. 게다가, 불활성 가스압을 조정함으로써 에칭 속도를 조정할 수 있으므로, SiC 기판이 필요 이상으로 제거되는 것도 방지할 수 있다.
상기의 SiC 기판의 표면 처리 방법에 있어서는, 기계 가공이 행하여진 후이며 잠상의 표면화 전의 상기 SiC 기판의 표면에 연마상(硏磨傷)이 생겨 있음과 아울러, 상기 연마상의 내부에 잠상(潛傷)이 생겨 있고, Si 분위기하에서의 에칭을 행함으로써 연마상 및 잠상이 제거되는 것이 바람직하다.
이것에 의해, SiC 기판에 생긴 연마상(硏磨傷) 및 잠상을 제거할 수 있으므로, 고품질인 SiC 기판을 제조할 수 있다.
상기의 SiC 기판의 표면 처리 방법에 있어서는, Si 분위기하에서의 에칭을 행하는 경우의 상기 불활성 가스압이 0.01Pa 이상 1Pa 이하인 것이 바람직하다.
상기의 SiC 기판의 표면 처리 방법에 있어서는, Si 분위기하에서의 에칭을 행하는 경우의 온도가 1800℃ 이상 2000℃ 이하인 것이 바람직하다.
이것에 의해, SiC 기판의 표면의 잠상을 적절히 제거할 수 있다.
상기의 SiC 기판의 표면 처리 방법에 있어서는, Si 분위기하에서의 에칭을 행함으로써, 상기 SiC 기판의 표면을 5㎛ 이상 제거하는 것이 바람직하다.
이것에 의해, 잠상을 어느 정도 제거할 수 있다. 특히, 본 실시 형태에서는 불활성 가스압을 이용하여 에칭 속도를 조정할 수 있으므로, 필요 충분한 범위를 제거할 수 있다.
상기의 SiC 기판의 표면 처리 방법에 있어서는, 상기 SiC 기판을 에칭할 때의 에칭 속도를 200㎚/min 이상으로 제어함과 아울러, 상기 SiC 기판의 에칭량을 10㎛ 이상으로 하는 것이 바람직하다.
이것에 의해, Si 분위기하에서의 에칭후에 발생할 수 있는 스텝 번칭(step bunching)을 억제할 수 있다.
본 발명의 제2 관점에 의하면, 상기의 표면 처리 방법을 이용하여 표면을 처리하는 공정을 포함하는 SiC 기판의 제조방법이 제공된다.
이것에 의해, 에피택셜 성장 및 열처리 등을 행해도 표면이 거칠어지지 않는 SiC 기판을 실현할 수 있다.
본 발명의 제3 관점에 의하면, 이하에 나타내는 반도체의 제조 방법이 제공된다. 즉, 이 반도체의 제조 방법은, 잠상 제거 공정과, 에피택셜 성장 공정과, 열처리 공정을 포함한다. 잠상 제거 공정에서는, 상기의 표면 처리 방법에 의해 SiC 기판의 표면을 에칭한다. 상기 에피택셜 성장 공정에서는, 상기 잠상 제거 공정에 의해 잠상이 제거된 SiC 기판(40)의 표면에 단결정 SiC를 에피택셜 성장시킨다. 상기 열처리 공정에서는, 상기 에피택셜 성장 공정이 행하여진 상기 SiC 기판을 Si 분위기하에서 열처리한다.
이것에 의해, 에피택셜 성장 및 열처리 등을 행해도 표면이 거칠어지지 않기 때문에, 고품질인 반도체를 제조할 수 있다.
상기의 반도체의 제조 방법에 있어서는, 상기 가열 공정에서는, 상기 SiC 기판의 주위의 불활성 가스압을 조정하여 상기 SiC 기판의 에칭 속도를 제어하면서, 상기 SiC 기판을 Si 분위기하에서 가열 처리하여 에칭을 행하는 것이 바람직하다.
이것에 의해, 잠상 제거 공정과 가열 공정에서 동일한 내용의 처리를 행하기 때문에, 공정을 단순화하거나 동일한 장치로 가공을 행하거나 하는 것이 용이해진다.
도 1은 본 발명의 표면 처리 방법에 이용하는 고온 진공로(眞空爐)의 개요를 설명하는 도면.
도 2는 각 공정에서의 기판의 모습을 개략적으로 나타내는 도면.
도 3은 가열 온도와, 에칭 속도와의 관계성을 나타내는 그래프.
도 4는 불활성 가스압과, 에칭 속도와의 관계성을 가열 온도마다 나타내는 그래프.
도 5는 불활성 가스압과, 에칭 속도와의 관계성을 가열 온도마다 나타내는 다른 그래프.
도 6은 온도 및 압력을 변화시켜 에칭을 행한 후의 SiC 기판의 미분(微分) 간섭 현미경의 현미경 사진.
도 7은 온도 및 압력을 변화시켜 에칭을 행한 후의 SiC 기판의 3차원 형상을 나타내는 도면.
도 8은 에칭 속도의 아레니우스 플롯(Arrhenius plot)을 나타내는 그래프.
도 9는 에칭량과, 에칭후의 기판의 표면 거칠기와의 관계를 나타내는 그래프.
도 10은 라만(Raman) 분광 분석에서의 에칭량과 피크 시프트(peak shift)의 관계를 나타내는 그래프.
도 11은 에칭량을 대략 일정하게 하고 다른 조건을 바꾸었을 때의 SiC 기판의 표면의 현미경 사진.
도 12는 에칭량을 비교적 적게 하고 다른 조건을 바꾸었을 때의 SiC 기판의 표면의 현미경 사진.
도 13은 에칭 속도를 대략 일정하게 하고 다른 조건을 바꾸었을 때의 SiC 기판의 표면의 현미경 사진.
도 14는 에칭 속도와 에칭량을 바꾸었을 때에 스텝 번칭이 억제되는지 발생하는지를 계측한 결과를 나타내는 그래프.
다음으로, 도면을 참조하여 본 발명의 실시 형태를 설명한다.
먼저, 도 1을 참조하여, 본 실시 형태의 가열 처리에서 이용하는 고온 진공로(眞空爐)(10)에 대해 설명한다. 도 1은, 본 발명의 표면 처리 방법에 이용하는 고온 진공로의 개요를 설명하는 도면이다.
도 1에 나타내는 바와 같이, 고온 진공로(10)는, 본(本)가열실(21)과, 예비 가열실(22)을 구비하고 있다. 본가열실(21)은, 적어도 표면이 단결정 SiC로 구성되는 SiC 기판을 1000℃ 이상 2300℃ 이하의 온도로 가열할 수 있다. 예비 가열실(22)은, SiC 기판을 본가열실(21)에서 가열하기 전에 예비 가열을 행하기 위한 공간이다.
본가열실(21)에는, 진공 형성용 밸브(23)와, 불활성 가스 주입용 밸브(24)와, 진공계(眞空計)(25)가 접속되어 있다. 진공 형성용 밸브(23)에 의해, 본가열실(21)의 진공도(眞空度)를 조정할 수 있다. 불활성 가스 주입용 밸브(24)에 의해, 본가열실(21) 내의 불활성 가스(예를 들면 Ar 가스)의 압력을 조정할 수 있다. 진공계(25)에 의해, 본가열실(21) 내의 진공도를 측정할 수 있다.
본가열실(21)의 내부에는, 히터(26)가 구비되어 있다. 또, 본가열실(21)의 측벽이나 천정에는 도면에서 생략한 열반사 금속판이 고정되어 있고, 이 열반사 금속판에 의해서, 히터(26)의 열을 본가열실(21)의 중앙부를 향해서 반사시키도록 구성되어 있다. 이것에 의해, SiC 기판을 강력하게 또한 균등하게 가열하고, 1000℃ 이상 2300℃ 이하의 온도까지 승온시킬 수 있다. 또, 히터(26)로서는, 예를 들면, 저항 가열식의 히터나 고주파 유도 가열식의 히터를 이용할 수 있다.
또, SiC 기판은, 도가니(수용 용기)(30)에 수용된 상태에서 가열된다. 도가니(30)는, 적절한 지지대 등에 놓여 있으며, 이 지지대가 이동함으로써, 적어도 예비 가열실로부터 본가열실까지 이동 가능하게 구성되어 있다.
도가니(30)는, 서로 감합(嵌合, 끼워 맞춤) 가능한 상부 용기(31)와 하부 용기(32)를 구비하고 있다. 또, 도가니(30)는, 탄탈(Tantal) 금속으로 이루어짐과 아울러, 탄화 탄탈층을 내부 공간에 노출시키도록 하여 구성되어 있다.
SiC 기판을 가열 처리할 때에는, 먼저, 도 1의 쇄선으로 나타내는 바와 같이 도가니(30)를 고온 진공로(10)의 예비 가열실(22)에 배치하여, 적절한 온도(예를 들면 약 800℃)로 예비 가열한다. 다음으로, 미리 설정 온도(예를 들면, 약 1800℃)까지 승온시켜 둔 본가열실(21)로 도가니(30)를 이동시켜, SiC 기판을 가열한다. 또, 예비 가열을 생략해도 좋다.
다음으로, 상기의 고온 진공로(10)를 이용하여 SiC 기판(40)으로부터 반도체 소자를 제조하는 처리에 대해 도 2를 참조하여 설명한다. 도 2는, 각 공정에서의 기판의 모습을 개략적으로 나타내는 도면이다.
반도체 소자를 제조하는 근원이 되는 벌크(bulk) 기판은, 4H－SiC 단결정 또는 6H－SiC 단결정으로 구성되는 잉곳(ingot)을 소정의 두께로 잘라냄으로써 얻어진다. 특히, 잉곳을 경사지게 잘라내는 것에 의해, 오프각(off角)을 가지는 벌크 기판을 얻을 수 있다. 그 후, 벌크 기판의 표면의 요철을 제거하기 위해서, 기계 연마를 행한다. 그러나, 이 기계 연마에 의해 벌크 기판의 내부에 압력이 걸림으로써 결정성이 변화한 변질층(잠상(潛傷))이 생긴다.
다음으로, 도 2의 (a)에 나타내는 바와 같이, 고온 진공로(10)를 이용하여 SiC 기판(40)의 표면을 에칭한다. 이 에칭은, SiC 기판(40)을 도가니(30)에 수용하고, Si 증기압하(Si 분위기하)에서 1500℃ 이상 2200℃ 이하, 바람직하게는 1800℃ 이상 2000℃ 이하의 환경에서 가열함으로써 행하여진다. Si 증기압하에서 가열됨으로써, SiC 기판(40)의 SiC가 Si2C 또는 SiC2가 되어 승화(昇華)함과 아울러, Si 분위기중의 Si가 SiC 기판(40)의 표면에서 C와 결합하고, 자기(自己) 조직화가 일어나, 평탄화되는 것이다.
이것에 의해, SiC 기판(40)의 표면을 에칭하면서, 상기 표면을 분자 레벨로 평탄화할 수 있다. 또, SiC 기판(40)에 연마상 및 잠상이 존재하는 경우, 이 에칭을 행하는 것에 의해, 상기 연마상 및 잠상이 제거된다. 또, 본 실시 형태에서는, 불활성 가스압을 조정함으로써 에칭 속도를 제어할 수 있으므로 잠상을 충분히 제거하면서 SiC 기판이 필요 이상으로 제거되는 것을 방지할 수 있다(상세는 후술).
또, 본 실시 형태의 에칭을 행함으로써 화학 기계 연마를 생략할 수 있다. 따라서, 종래로부터 공수(工數)를 변화시키지 않고 잠상을 제거할 수 있다.
다음으로, 도 2의 (b)에 나타내는 바와 같이, SiC 기판(40)에 에피택셜층(41)을 형성한다. 에피택셜층을 형성하는 방법은, 임의이며, 공지의 기상(氣相) 에피택셜법이나 액상 에피택셜법 등을 이용할 수 있다. 또는, SiC 기판(40)이 OFF 기판인 경우, 스텝 플로우(step flow) 제어에 의해서 에피택셜층을 형성하는 CVD법을 이용할 수도 있다.
다음으로, 도 2의 (c)에 나타내는 바와 같이, 에피택셜층(41)이 형성된 SiC 기판(40)에 이온 주입을 행한다. 이 이온 주입은, 대상물에 이온을 조사(照射)하는 기능을 가지는 이온 도핑(dopping) 장치를 이용하여 행한다. 이온 도핑 장치에 의해서, 에피택셜층(41)의 표면의 전면(全面) 또는 일부에 선택적으로 이온이 주입된다. 그리고, 이온이 주입된 이온 주입 부분(42)에 근거하여 반도체 소자의 소망의 영역이 형성되게 된다.
또, 이온이 주입되는 것에 의해서, 도 2의 (d)에 나타내는 바와 같이, 이온 주입 부분(42)을 포함하는 에피택셜층(41)의 표면이 거칠어진 상태가 된다(SiC 기판(40)의 표면이 손상하여, 평탄도가 악화된다).
다음으로, 주입한 이온의 활성화, 및 이온 주입 부분(42) 등으로의 에칭을 행한다. 본 실시 형태에서는, 양쪽 모두의 처리를 1개의 공정에서 행할 수 있다. 구체적으로는, Si 증기압하(Si 분위기하)에서 1500℃ 이상 2200℃ 이하, 바람직하게는 1600℃ 이상 2000℃ 이하의 환경에서 가열 처리(아닐(anneal) 처리)를 행한다. 이것에 의해, 주입된 이온을 활성화할 수 있다. 또, SiC 기판(40)의 표면이 에칭됨으로써, 이온 주입 부분(42)의 거칠어진 부분이 평탄화되어 간다(도 2의 (e)~도 2의 (f)를 참조).
이상의 처리를 행함으로써, SiC 기판(40)의 표면이, 충분한 평탄도 및 전기적 활성을 가지게 된다. 이 SiC 기판(40)의 표면을 이용하여, 반도체 소자를 제조할 수 있다.
여기서, SiC 기판(40)의 표면 근방의 영역에서는, 주입된 이온이 투과하는 것에 의해, 이온 농도가 충분하지는 않다. 또, SiC 기판(40)의 어느 정도 내부의 영역에서는, 주입된 이온이 도달하기 어렵기 때문에, 이온 농도가 충분하지는 않다.
따라서, 도 2의 (e)에서 행하는 에칭에서는, 표면의 이온 주입 부족 부분만을 제거하면서, 필요 이상의 제거를 피하는 것이 바람직하다. 이 점에 관해서는, 본 실시 형태에서는, 불활성 가스압을 조정함으로써 에칭 속도를 제어할 수 있으므로 이온 주입 부족 부분을 확실히 제거하면서 SiC 기판(40)이 필요 이상으로 제거되는 것을 방지할 수 있다(상세는 후술).
이하, 불활성 가스압과 에칭 속도와의 관계성 등에 대해 도 3 내지 도 5까지를 참조하여 설명한다. 도 3은, 가열 온도와, 에칭 속도와의 관계성을 나타내는 그래프이다. 도 4는, 불활성 가스압과, 에칭 속도와의 관계성을 가열 온도마다 나타내는 그래프이다.
종래부터 알려져 있는 바와 같이, SiC 기판의 에칭 속도는, 가열 온도에 의존한다. 도 3은, 소정의 환경하에서, 가열 온도를 1600℃, 1700℃, 1750℃, 및 1800℃로 했을 때의 에칭 속도를 나타내는 그래프이다. 이 그래프의 가로축은 온도의 역수이며, 이 그래프의 세로축은 에칭 속도를 대수(對數) 표시하고 있다. 도 3에 나타내는 바와 같이, 이 그래프는 직선으로 되어 있다. 그 때문에, 예를 들면 온도를 변경했을 때의 에칭 속도를 추측할 수 있다.
도 4는, 불활성 가스압과 에칭 속도와의 관계를 나타내는 그래프이다. 구체적으로는, 가열 온도가 1800℃, 1900℃, 및 2000℃인 환경에서, 불활성 가스압을 0.01Pa, 1Pa, 133Pa, 및 13.3kPa로 변화시켰을 때의 에칭 속도를 구한 그래프이다. 피처리물은, 오프각(off角)이 4°인 4H－SiC 기판이다. 기본적으로는, 불활성 가스압을 상승시킬수록, 에칭 속도가 저하되는 경향이 있다.
도 5는, 도 4와 마찬가지로, 불활성 가스압과 에칭 속도와의 관계를 나타내는 그래프이다. 도 5의 그래프에서는, 불활성 가스압이 0.0001Pa인 경우의 에칭 속도에 대해서도 나타내어져 있다.
특허 문헌 1에서는, 고(高)진공하에서 에칭을 행하고 있었기 때문에, 에칭 속도가 고속으로 되기 때문에 에칭량을 정확하게 파악하는 것은 곤란했었다. 그러나, 도 4에 나타내는 바와 같이, 불활성 가스압을 변화시킴으로써 에칭 속도를 조정할 수 있다. 예를 들면 에칭 속도가 저속인 경우, 에칭량을 정확하게 파악할 수 있으므로, 미량(微量)의 에칭이 요구되는 경우에 매우 효과적이다.
이것에 의해, 잠상을 제거하는 에칭 공정(도 2의 (a))에서 SiC 기판(40)이 필요 이상으로 제거되지 않으므로, 수율을 향상시킬 수 있다. 또, 에피택셜층을 형성한 후의 에칭 공정(도 2의 (e))에서, 이온 주입 부분이 필요 이상으로 제거되는 것을 방지할 수 있다.
또, 특허 문헌 2에서는, 수소 에칭을 행하고 있었기 때문에, 에칭 속도가 매우 저속(수십 nm~수백 nm/h 정도)이며, 잠상을 제거하는데 매우 긴 시간이 걸려 버린다. 이 점에 관해서는, 본 실시 형태의 방법에서는, 압력이 매우 높은 경우라도, 수 ㎛~수십 ㎛/h 정도의 에칭 속도를 가지고 있다. 따라서, 잠상 및 이온 주입 부족 부분을 현실적인 시간으로 제거할 수 있다.
특히, 잠상을 제거하는 경우는 후술의 실험예에 나타내는 바와 같이, 압력을 0.01Pa 내지 1Pa 정도로 하는 것이 바람직하고, 그 경우의 에칭 속도는 100㎛/h 이상이므로 한층 재빠르게 잠상을 제거할 수 있다.
다음으로, 도 6 내지 도 8을 참조하여, 상기의 에칭 처리를 이용하여 잠상을 제거한 실험예에 대해 설명한다. 도 6은, 온도 및 압력을 변화시켜 에칭을 행한 후의 SiC 기판의 미분(微分) 간섭 현미경의 현미경 사진이다. 도 7은, 온도 및 압력을 변화시켜 에칭을 행한 후의 SiC 기판(40)의 3차원 형상을 나타내는 도면이다. 도 8은, 에칭 속도의 아레니우스 플롯(Arrhenius plot)을 나타내는 그래프이다.
도 6에 나타낸 각 사진은, 상기의 에칭 처리시의 SiC 기판의 표면을 미분 간섭 현미경에 의해 촬영한 사진이다. 각 사진은 약 70㎛ 사방(四方)의 영역을 나타내고 있다. 또, 각 사진의 우측 상부의 문자는 표면 거칠기를 나타내고 있다. 또, 도 7에는, 도 6에 나타낸 SiC 기판(40)의 3차원 형상이 나타내어져 있다.
좌측 상부의 미처리라고 기재된 사진은, 에칭 처리를 행하지 않았던 경우의 사진이다. 이 사진에는, 표면의 미세한 연마상이 다수 나타내어져 있다.
미처리라고 기재된 사진의 우측에는, 각 조건에서 에칭 처리를 행한 경우의 사진이 나타내어져 있다. 이들 사진을 참조하면, 압력이 133Pa 이상인 경우는 연마상 및 내부의 잠상이 강조되어 스크래치가 선명하게 나타내어져 있는 것을 알 수 있다. 한편으로, 압력이 1Pa 이하인 경우는, 이 스크래치가 제거되어 있는 것을 알 수 있다.
이것은, 압력이 133Pa 이상인 경우는, 에칭 속도가 느리므로 결정성이 낮은 연마상 및 잠상 개소로부터 우선적으로 에칭이 생기기 때문에, 스크래치가 잔존하기(강조되기) 때문이라고 생각되어진다. 한편, 압력이 1Pa 이하인 경우는, 에칭 속도가 빠르기 때문에 연마상 및 잠상 뿐만 아니라 이들을 포함하지 않은 평면도 에칭된다. 그 결과, SiC 기판(40)의 표면을 균일하게 에칭할 수 있으므로, 상기 스크래치를 제거할 수 있다.
도 8에는, 에칭 속도의 아레니우스 플롯을 이용하여, 상기의 잠상이 제거되는지 아닌지의 경계를 개념적으로 나타내고 있다. 도 8의 가로축은 온도의 역수이며, 세로축은 에칭 속도이다.
또, 도 8에는, 고속 에칭 영역과 저속 에칭 영역이 나타내어져 있고, 이들 영역의 경계가 직선으로 되어 있다. 고속 에칭 영역에서는, 상기 스크래치가 제거되고, 저속 에칭 영역에서는 상기 스크래치가 제거되지 않는다. 이 도 8로부터는, 단순히 에칭 속도만에 의해 상기 스크래치의 제거의 유무가 정해지는 것이 아니라, 처리 온도도 영향을 준다고 생각할 수 있다.
도 9는, 기계 가공후에 표면 거칠기가 0.1nm, 0.3nm, 0.4nm 및 1.4nm가 된 SiC 기판을, 각각 소정량 에칭한 후에 표면 거칠기를 측정한 결과를 나타내는 그래프이다. 에칭량이 1~4㎛ 정도에서는, 표면 거칠기 Ra는 기계 가공 직후보다 현저하게 상승하여 2.5nm 이상이 되고, SiC 기판의 잠상이 표면화되어 있다. 이것으로부터, 기계 가공한 SiC 기판에 잠상이 존재하는 것을 알 수 있다.
에칭을 더 행하면, 5㎛ 이상 에칭을 행한 단계에서 표면 거칠기는 1nm 이하가 되고, 평활한 표면이 얻어지는 것이 명시되어 있다. 7㎛ 이상의 에칭에 의해 잠상은 더 제거되고, 10㎛ 이상으로 더 평활한 표면이 얻어지는 것이 나타내어져 있다. 게다가, 본 방법에 의해 0.5~4㎛, 바람직하게는 1~3㎛ 에칭을 행함으로써, 잠상의 존재를 파악할 수 있는 것이 나타내어져 있다.
도 10은, 도 9와 마찬가지로 소정량의 에칭을 행했을 때의, 라만 분광 분석에서의 피크 시프트의 측정 결과이다. 라만 분광 분석은, 구체적으로는, SiC 기판을 후방 산란 배치에 의해 파장 532nm인 Ar 레이저를 광원으로 하여 4H－SiC　FTO 모드인 776cm-1의 피크를 측정하여 얻어진 피크가 원래의 776cm-1의 위치로부터 어느 정도 어긋나 있는지에 의해서 피크 시프트를 측정한다. SiC 기판은 기계 가공에 의한 스트레스(stress)에 기인하는 결정 구조의 변화 등에 의해 잔류 응력이 생기지만, 피크 시프트 Δω를 측정함으로써, 「잔류 응력 σ는 피크 시프트에 대략 선형이고 σ=A×Δω, A는 정수(定數)」라는 원리에 의해 SiC 기판의 표면 부근의 잔류 응력을 추정할 수 있다.
에칭전의 단계(에칭량이 0)에서는, 피크 시프트는 0으로부터 상당히 떨어진 수치에 위치하고, 비교적 큰 잔류 응력이 존재하는 것을 알 수 있다. 본 방법에 의해, 에칭을 행하지 않아도 SiC 기판의 잠상을 검출할 수 있다. 도 9와 마찬가지로, 5㎛ 이상의 에칭에 의해 피크 시프트가 현저하게 저감되고, 잠상이 제거되는 것을 알 수 있다. 또 10㎛ 이상의 에칭에 의해, 피크 시프트가 더 저하되고, 잠상이 제거되는 것이 나타내어져 있다.
다음으로, 도 11 내지 도 14를 참조하여, 스텝 번칭(step bunching)을 억제하기 위한 조건을 구하기 위해서 행한 실험에 대해 설명한다. 또, 도 11 내지 도 13에서, 각 현미경 사진의 우측 하부의 숫자는 가공후의 표면 거칠기를 나타내고 있다.
도 11은, 오프각이 4°인 4H－SiC 기판에 대해서, 잠상을 충분히 제거할 수 있다고 생각되어지는 정도(약 30㎛)까지 에칭을 행한 후에 표면을 관측한 결과를 나타내고 있다. 이 실험은, 기계 가공을 행한 후의 표면 거칠기(Ra)가 1.4nm, 0.4nm, 0.3nm, 0.1nm인 SiC 기판에 대해서 행했다. 또, 불활성 가스압 또는 가열 온도를 바꾸는 것에 의해, 에칭 속도를 다르게 하여 실험을 행했다.
도 11의 위로부터 2행째의 사진은, 에칭 속도가 조금 낮은 조건(1750℃, 0.01Pa)에서 처리를 행한 결과를 나타내고 있다. 이 도 11에 나타내는 바와 같이, 위로부터 2행째의 사진에서는, 스텝 번칭을 확인할 수 있다.
도 12는, 오프각이 4°인 4H－SiC 기판에 대해서, 잠상이 잔존하고 있을 가능성이 있는 깊이(약 10~20㎛)까지 에칭을 행한 후에 표면을 관측한 결과를 나타내고 있다. 이 실험은, 기계 가공을 행한 후의 표면 거칠기(Ra)가 1.4nm, 0.4nm, 0.3nm, 0.1nm인 SiC 기판에 대해서 행했다. 또, 불활성 가스압 또는 가열 온도를 바꾸는 것에 의해, 에칭 속도를 다르게 하여 실험을 행했다.
도 12에 나타내는 바와 같이, 불활성 가스압이 133Pa에서는 에칭량이 11㎛ 이기 때문에 잠상이 잔존하고 있을 가능성이 있지만, 불활성 가스압이 13.3kPa인 조건하에서도 모든 표면 거칠기의 SiC 기판에 대해서 스텝 번칭이 형성되어 있다. 따라서, 도 12에서 확인할 수 있었던 스텝 번칭은, 도 11에 나타내는 실험과 마찬가지로, 에칭 속도가 느리기 때문에 발생했다고 생각되어진다.
도 13은, 오프각이 4°인 4H－SiC 기판에 대해서, 스텝 번칭이 충분히 분해(억제) 가능한 에칭 속도로 에칭을 행한 후에 표면을 관측한 결과를 나타내고 있다. 이 실험은, 에칭량을 다르게 함과 아울러, 기계 가공을 행한 후의 표면 거칠기(Ra)가 1.4nm, 0.4nm, 0.3nm, 0.1nm인 SiC 기판에 대해서 행했다. 또, 불활성 가스압 또는 가열 온도를 바꾸는 것에 의해, 에칭 속도를 다르게 하여 실험을 행했다.
도 13에 나타내는 바와 같이, 에칭량이 약 5㎛에서는 스텝 번칭이 형성되어 있다. 또, 에칭량이 15㎛ 및 34㎛에서는, 스텝 번칭이 억제되어 있었다. 따라서, 에칭량이 약 5㎛에서는 잠상의 제거가 불충분하여, 잠상의 잔존에 기인하는 스텝 번칭이 발생했다고 생각되어진다.
이상에 의해, SiC 기판에 Si에칭을 행했을 때의 스텝 번칭의 발생을 억제하기 위해서는, 에칭 속도를 소정 이상 빠르게 함과 아울러, 에칭량을 소정 이상 깊게 할 필요가 있다. 도 14는, 가열 온도를 1800℃ 내지 2000℃에서 불활성 가스압(아르곤압)이 10-5Pa 내지 13.3kPa의 조건하에서, 오프각이 4°인 4H-SiC 기판을 가열한 결과, 스텝 펀칭이 억제되었는지 발생했는지를 플롯한 그래프이다. 도 14로부터는, 에칭량 〉10㎛ 또한 에칭 속도 〉200㎚/min인 경우에 스텝 번칭을 억제할 수 있는 것을 알 수 있다. 또, 에칭량＞10㎛ 또한 에칭 속도＜200㎚/min인 경우, 테라스(terrace)의 단부가 지그재그 모양인 스텝 번칭이 발생한다. 또, 에칭량＜10μm 또한 에칭 속도＞200㎚/min인 경우, 테라스의 단부가 직선 모양인 스텝 번칭이 발생한다.
이상으로 설명한 바와 같이, 본 실시 형태에서는, 불활성 가스압을 조정하여 에칭 속도를 제어하는 처리와, 기계 가공이 행하여진 SiC 기판(40)을 가열 처리하여 에칭을 행하는 처리를 행한다.
이것에 의해, SiC 기판(40)에 잠상 등이 존재하는 경우는, 이 잠상 등을 제거할 수 있다. 따라서, 에피택셜 성장 및 열처리 등을 행해도 표면이 거칠어지지 않으므로, 고품질인 SiC 기판을 제조할 수 있다. 또, 상기의 방법에 의해 에칭을 행함으로써 기계 연마, 화학 기계 연마, 및 수소 에칭 등을 행하는 것보다도 처리 시간을 큰 폭으로 짧게 할 수 있다. 게다가, 불활성 가스압을 조정함으로써 에칭 속도를 조정할 수 있으므로, SiC 기판(40)이 필요 이상으로 제거되는 것도 방지할 수 있다.
또, 본 실시 형태에서는, 잠상 제거 공정과, 에피택셜 성장 공정과, 열처리 공정을 포함하는 반도체의 제조 방법이 제공된다. 잠상 제거 공정에서는, 위에서 설명한 표면 처리 방법에 의해 SiC 기판(40)의 표면을 에칭한다. 에피택셜 성장 공정에서는, SiC 기판(40)의 표면에 단결정 SiC를 에피택셜 성장시킨다. 열처리 공정에서는, 에피택셜 성장 공정이 행하여진 SiC 기판(40)을 열처리한다.
이것에 의해, 에피택셜 성장 및 열처리 등을 행해도 표면이 거칠어지지 않기 때문에, 고품질인 반도체를 제조할 수 있다.
또, 본 실시 형태에서는, 가열 공정에서, SiC 기판(40)의 주위의 불활성 가스압을 조정하여 에칭 속도를 제어하면서, 상기 SiC 기판(40)을 가열 처리하여 에칭을 행하는 것이 바람직하다.
이것에 의해, 잠상 제거 공정과 가열 공정에서 동일한 내용의 처리를 행하기 때문에, 공정을 단순화하거나 동일한 고온 진공로(10)에서 가공을 행하거나 하는 것이 용이해진다.
이상으로 본 발명의 바람직한 실시 형태를 설명했지만, 상기의 구성은 예를 들면 이하와 같이 변경할 수 있다.
상기 실시 형태에서는, 카본층(그래핀(Graphene) 캡(cap))을 형성하는 처리를 행하지 않지만, 이 처리를 행해도 좋다. 이 경우, 카본층을 제거하는 처리와, 이온을 활성화하는 처리와, 단결정 SiC 기판을 에칭하는 처리를 1개의 공정에서 행할 수 있다.
불활성 가스의 조정 방법은 임의이며, 적절한 방법을 이용할 수 있다. 또, 에칭 공정의 사이, 불활성 가스압을 일정하게 해도 좋고, 변화시켜도 좋다. 불활성 가스압을 변화시킴으로써, 예를 들면 처음은 에칭 속도를 높게 하고 나중에 에칭 속도를 낮게 하여 미세 조정을 행하는 방법이 생각되어진다.
처리를 행한 환경 및 이용한 단결정 SiC 기판 등은 일례이며, 여러가지 환경 및 단결정 SiC 기판에 대해서 적용할 수 있다. 예를 들면, 가열 온도는 상기에서 들었던 온도에 한정되지 않고, 보다 저온으로 함으로써 에칭 속도를 한층 저하시킬 수 있다. 또, 위에서 설명한 고온 진공로 이외의 가열 장치를 이용해도 좋다.
또, 본 실시 형태에서는 잠상이 생기고 있는 SiC 기판(40)에 대해서, 상기 잠상을 제거하는 에칭 처리를 행했다. 그러나, 잠상의 유무를 확인하지 않고 에칭을 행해도 좋다. 이것에 의해, 잠상의 유무를 확인하는 수고를 생략할 수 있다.
10 : 고온 진공로 21 : 본가열실
22 : 예비 가열실 30 : 도가니
40 : SiC 기판

Claims (9)

  1. 적어도 표면이 단결정 SiC로 구성되는 SiC 기판에 대해서, 기계 가공이 행하여진 후의 상기 SiC 기판의 표면을 처리하는 표면 처리 방법에 있어서,
    상기 SiC 기판에는, 기판표면보다도 내부에 존재하며, 가열하는 것에 의해 표면화하여 표면거칠기의 원인이 되는 잠상(潛傷)이 생겨 있고,
    상기 SiC 기판을 Si 분위기하(下)에서 가열 처리하여 상기 SiC 기판의 표면의 단결정 SiC를 에칭하여 잠상을 제거하며,
    상기 SiC 기판의 에칭시에 있어서, 상기 SiC 기판의 주위의 불활성 가스압을 조정함으로써 상기 SiC 기판의 에칭 속도를 제어하는 것을 특징으로 하는 SiC 기판의 표면 처리 방법.
  2. 청구항 1에 있어서,
    기계 가공이 행하여진 후이며 잠상의 표면화 전의 상기 SiC 기판의 표면에 연마상(硏磨傷)이 생겨 있음과 아울러, 상기 연마상의 내부에 잠상(潛傷)이 생겨 있고, Si 분위기하에서의 에칭을 행함으로써 연마상 및 잠상이 제거되는 것을 특징으로 하는 SiC 기판의 표면 처리 방법.
  3. 청구항 1에 있어서,
    Si 분위기하에서의 에칭을 행하는 경우의 상기 불활성 가스압이 0.01Pa 이상 1Pa 이하인 것을 특징으로 하는 SiC 기판의 표면 처리 방법.
  4. 청구항 3에 있어서,
    Si 분위기하에서의 에칭을 행하는 경우의 온도가 1800℃ 이상 2000℃ 이하인 것을 특징으로 하는 SiC 기판의 표면 처리 방법.
  5. 청구항 1에 있어서,
    Si 분위기하에서의 에칭을 행함으로써, 상기 SiC 기판의 표면을 5㎛ 이상 제거하는 것을 특징으로 하는 SiC 기판의 표면 처리 방법.
  6. 청구항 5에 있어서,
    상기 SiC 기판을 에칭할 때의 에칭 속도를 200㎚/min 이상으로 제어함과 아울러, 상기 SiC 기판의 에칭량을 10㎛ 이상으로 하는 것을 특징으로 하는 SiC 기판의 표면 처리 방법.
  7. 청구항 1에 기재된 표면 처리 방법을 이용하여 표면을 처리하는 공정을 포함하는 것을 특징으로 하는 SiC 기판의 제조방법.
  8. 청구항 1에 기재된 SiC 기판의 표면 처리 방법에 의해, SiC 기판의 표면을 에칭하는 잠상 제거 공정과,
    상기 잠상 제거 공정에 의해 잠상이 제거된 상기 SiC 기판의 표면에 단결정 SiC를 에피택셜(epitaxial) 성장시키는 에피택셜 성장 공정과,
    상기 에피택셜 성장 공정이 행하여진 상기 SiC 기판을 Si 분위기하에서 가열 처리하는 가열 공정을 포함하는 것을 특징으로 하는 반도체의 제조 방법.
  9. 청구항 8에 기재된 반도체의 제조 방법으로서,
    상기 가열 공정에서는, 상기 SiC 기판의 주위의 불활성 가스압을 조정하여 상기 SiC 기판의 에칭 속도를 제어하면서, 상기 SiC 기판을 Si 분위기하에서 가열 처리하여 에칭을 행하는 것을 특징으로 하는 반도체의 제조 방법.
KR1020167022411A 2014-03-31 2015-03-10 SiC 기판의 표면 처리 방법, SiC 기판의 제조방법, 및 반도체의 제조 방법 KR101793397B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014074749 2014-03-31
JPJP-P-2014-074749 2014-03-31
PCT/JP2015/001303 WO2015151413A1 (ja) 2014-03-31 2015-03-10 ＳｉＣ基板の表面処理方法、ＳｉＣ基板、及び半導体の製造方法

Publications (2)

Publication Number Publication Date
KR20160108542A KR20160108542A (ko) 2016-09-19
KR101793397B1 true KR101793397B1 (ko) 2017-11-02

Family

ID=54239766

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167022411A KR101793397B1 (ko) 2014-03-31 2015-03-10 SiC 기판의 표면 처리 방법, SiC 기판의 제조방법, 및 반도체의 제조 방법

Country Status (7)

Country Link
US (1) US20170121848A1 (ko)
EP (1) EP3128535B1 (ko)
JP (1) JP6268277B2 (ko)
KR (1) KR101793397B1 (ko)
CN (1) CN106062929B (ko)
TW (1) TWI663298B (ko)
WO (1) WO2015151413A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018199591A (ja) * 2017-05-25 2018-12-20 東洋炭素株式会社 ＳｉＣウエハの製造方法、エピタキシャルウエハの製造方法、及びエピタキシャルウエハ
CN112585724A (zh) * 2018-07-25 2021-03-30 东洋炭素株式会社 SiC芯片的制造方法
EP4012080A4 (en) * 2019-08-06 2023-11-08 Kwansei Gakuin Educational Foundation METHOD FOR MANUFACTURING A SIC SUBSTRATE
WO2021111835A1 (ja) * 2019-12-02 2021-06-10 住友電気工業株式会社 炭化珪素基板および炭化珪素基板の製造方法
JP7478371B2 (ja) 2020-04-03 2024-05-07 株式会社Flosfia 結晶膜の製造方法
JP7478372B2 (ja) 2020-04-03 2024-05-07 株式会社Flosfia 結晶膜の製造方法
WO2021210394A1 (ja) * 2020-04-14 2021-10-21 学校法人関西学院 炭化ケイ素基板の製造方法、炭化ケイ素基板、及び、レーザー加工により炭化ケイ素基板に導入された歪層を除去する方法
TWI830039B (zh) * 2020-07-27 2024-01-21 環球晶圓股份有限公司 碳化矽晶碇的製造方法
JPWO2022092166A1 (ko) * 2020-10-28 2022-05-05
TWI802406B (zh) * 2021-07-29 2023-05-11 環球晶圓股份有限公司 碳化矽晶圓的加工方法
CN117080061A (zh) * 2023-10-16 2023-11-17 希科半导体科技(苏州)有限公司 碳化硅衬底的平整方法、碳化硅衬底以及半导体器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004002126A (ja) * 2002-03-25 2004-01-08 Ngk Insulators Ltd 炭化珪素基板、炭化珪素基板の製造方法、酸化膜被覆基板、酸化膜被覆基板の製造方法および電子素子
JP2008230944A (ja) * 2007-03-23 2008-10-02 Kwansei Gakuin 単結晶炭化ケイ素基板の表面平坦化方法、単結晶炭化ケイ素基板の製造方法、及び単結晶炭化ケイ素基板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234313A (ja) * 2002-02-07 2003-08-22 Kansai Tlo Kk ＳｉＣ基板表面の平坦化方法
JP5152887B2 (ja) * 2006-07-07 2013-02-27 学校法人関西学院 単結晶炭化ケイ素基板の表面改質方法、単結晶炭化ケイ素薄膜の形成方法、イオン注入アニール方法及び単結晶炭化ケイ素基板、単結晶炭化ケイ素半導体基板
JP5135545B2 (ja) * 2008-04-18 2013-02-06 新日鐵住金株式会社 炭化珪素単結晶インゴット育成用種結晶及びその製造方法
US20110156058A1 (en) * 2009-02-04 2011-06-30 Hitachi Metals, Ltd. Silicon carbide monocrystal substrate and manufacturing method therefor
KR101454978B1 (ko) * 2009-08-27 2014-10-27 신닛테츠스미킨 카부시키카이샤 ＳｉＣ 단결정 웨이퍼와 그 제조 방법
WO2013069067A1 (ja) * 2011-11-11 2013-05-16 学校法人関西学院 ナノメーター標準原器及びナノメーター標準原器の製造方法
JP5759393B2 (ja) * 2012-01-12 2015-08-05 住友電気工業株式会社 炭化珪素半導体装置の製造方法
TWI600081B (zh) * 2012-11-16 2017-09-21 Toyo Tanso Co Ltd Surface treatment method of single crystal silicon carbide substrate and single crystal silicon carbide substrate
JP6080075B2 (ja) * 2013-06-13 2017-02-15 学校法人関西学院 ＳｉＣ基板の表面処理方法
JP6057292B2 (ja) * 2013-06-13 2017-01-11 学校法人関西学院 ＳｉＣ半導体素子の製造方法
JP2017105697A (ja) * 2015-11-26 2017-06-15 東洋炭素株式会社 薄型のＳｉＣウエハの製造方法及び薄型のＳｉＣウエハ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004002126A (ja) * 2002-03-25 2004-01-08 Ngk Insulators Ltd 炭化珪素基板、炭化珪素基板の製造方法、酸化膜被覆基板、酸化膜被覆基板の製造方法および電子素子
JP2008230944A (ja) * 2007-03-23 2008-10-02 Kwansei Gakuin 単結晶炭化ケイ素基板の表面平坦化方法、単結晶炭化ケイ素基板の製造方法、及び単結晶炭化ケイ素基板

Also Published As

Publication number Publication date
JPWO2015151413A1 (ja) 2017-04-13
EP3128535A1 (en) 2017-02-08
TWI663298B (zh) 2019-06-21
KR20160108542A (ko) 2016-09-19
EP3128535A4 (en) 2018-03-14
CN106062929A (zh) 2016-10-26
WO2015151413A1 (ja) 2015-10-08
CN106062929B (zh) 2019-10-08
TW201542895A (zh) 2015-11-16
EP3128535B1 (en) 2020-06-03
JP6268277B2 (ja) 2018-01-24
US20170121848A1 (en) 2017-05-04

Similar Documents

Publication Publication Date Title
KR101793397B1 (ko) SiC 기판의 표면 처리 방법, SiC 기판의 제조방법, 및 반도체의 제조 방법
TWI600081B (zh) Surface treatment method of single crystal silicon carbide substrate and single crystal silicon carbide substrate
TWI746468B (zh) 薄型ＳｉＣ晶圓之製造方法及薄型ＳｉＣ晶圓
CN107002288B (zh) 碳化硅基板的表面处理方法
KR101893278B1 (ko) SiC 종결정의 가공 변질층의 제거 방법, SiC 종결정, 및 SiC 기판의 제조 방법
TWI659463B (zh) 碳化矽基板之蝕刻方法及收容容器
JP2023508691A (ja) 大口径炭化ケイ素ウェハ
KR101893277B1 (ko) SiC 기판의 잠상 깊이 추정 방법
JP6151581B2 (ja) 単結晶ＳｉＣ基板の表面処理方法及び単結晶ＳｉＣ基板の製造方法
WO2020059810A1 (ja) デバイス作製用ウエハの製造方法
JP2014101238A (ja) 単結晶ＳｉＣ基板の表面処理方法及び単結晶ＳｉＣ基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant