CN107004592B - 碳化硅基板的蚀刻方法及收容容器 - Google Patents

碳化硅基板的蚀刻方法及收容容器 Download PDF

Info

Publication number
CN107004592B
CN107004592B CN201580062705.9A CN201580062705A CN107004592B CN 107004592 B CN107004592 B CN 107004592B CN 201580062705 A CN201580062705 A CN 201580062705A CN 107004592 B CN107004592 B CN 107004592B
Authority
CN
China
Prior art keywords
silicon carbide
carbide substrate
tantalum
etching
silicide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580062705.9A
Other languages
English (en)
Other versions
CN107004592A (zh
Inventor
鸟见聪
篠原正人
寺元阳次
矢吹纪人
野上晓
金子忠昭
芦田晃嗣
久津间保德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kwansei Gakuin Educational Foundation
Original Assignee
Kansai College
Toyo Tanso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kansai College, Toyo Tanso Co Ltd filed Critical Kansai College
Publication of CN107004592A publication Critical patent/CN107004592A/zh
Application granted granted Critical
Publication of CN107004592B publication Critical patent/CN107004592B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/36Carbides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08Etching
    • C30B33/12Etching in gas atmosphere or plasma
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B35/00Apparatus not otherwise provided for, specially adapted for the growth, production or after-treatment of single crystals or of a homogeneous polycrystalline material with defined structure
    • C30B35/002Crucibles or containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

提供一种根据收容容器的组成而控制碳化硅基板的蚀刻速度的方法。本发明的蚀刻方法,通过在将碳化硅基板收容于坩埚的状态下且在Si蒸汽压下进行加热,而对碳化硅基板进行蚀刻。坩埚被构成为包含钽金属,并在比该钽金属靠内部空间侧设置有碳化钽层,且在比该碳化钽层更靠内部空间侧设置有硅化钽层。并且,根据硅化钽层的组成的差异,控制碳化硅基板的蚀刻速度。

Description

碳化硅基板的蚀刻方法及收容容器
技术领域
本发明主要涉及一种使用在内部空间侧设置有硅化钽层的收容容器而对碳化硅基板进行蚀刻的方法。
背景技术
先前已知有一种蚀刻方法,该蚀刻方法通过将碳化硅(SiC)基板收容于收容容器内,且在将此收容容器内设定为高纯度的Si蒸汽压的状态下进行加热,对碳化硅基板的表面进行蚀刻(Si蒸汽压蚀刻)。专利文献1及2公开了此种技术。
专利文献1中公开有一种为了将收容容器内设定为Si蒸汽压,而在收容容器内配置Si颗粒(固态的Si)的方法。另外,专利文献2中公开有一种为了将收容容器内设定为Si蒸汽压,使Si粘着在收容容器内侧的壁面的方法。
其中,专利文献1的方法中,有可能在Si的压力分布上产生偏差。另外,专利文献2的方法中,例如,粘着在收容容器的上侧的壁面的Si有可能熔融而掉落在碳化硅基板上。
考虑到以上因素,在专利文献3中提出了一种以硅化钽层构成收容容器的内部空间侧,且将此硅化钽层作为Si蒸汽的供给源的方法。
现有技术文献
专利文献
专利文献1:日本特开2011-233780号公报
专利文献2:日本特开2008-230944号公报
专利文献3:日本特开2014-103180号公报
发明内容
发明所要解决的技术问题
附带说明一下,近年来,蚀刻速度的控制已越来越受到重视。例如,已知虽然通过加热碳化硅基板,有时可能产生台阶束(step bunching),但能否除去此台阶束,却得依靠蚀刻速度。在此,对在将Si蒸汽压蚀刻应用于SiC制造工艺时,与在下述工序中的碳化硅基板的蚀刻速度相关的技术课题进行说明,这些工序包含供外延生长(Epitaxy Growth)的碳化硅基板的加工工序、及具有被离子注入的外延生长层的碳化硅基板的活化退火工序。
首先,对供外延生长的碳化硅基板的加工工序进行说明。碳化硅基板是通过将晶碇切割成既定的厚度而得。在从晶碇切割碳化硅基板的状态下,表面粗糙度大,因而需要进行机械研磨(MP)及化学机械研磨(CMP)等的加工工序而将表面研磨平坦。然而,通过进行机械研磨及化学机械研磨等,虽能大致除去残留在碳化硅基板的表面的研磨损伤,但仍有可能残留一部分较深的研磨损伤、或因在机械研磨时及化学机械研磨时等对碳化硅基板的表面施加压力而形成的结晶性凌乱的变质层(以下称为潜伤)。此研磨损伤或潜伤,根据情况的不同有时可能达到数十μm的深度,为了有效率地除去此种损伤,希望能将蚀刻速度加快。
另外,在具有被离子注入的外延生长层的碳化硅基板的活化退火工序中,需要提供能在SiC晶格位置取代(活化)作为离子而注入的杂质(以下,称为掺质) 的充分的高温,并需要通过蚀刻精密地除去从碳化硅基板的表面存在至既定的深度的掺质浓度不足的掺质不足部分(约数十至数百nm级)。然而,若过度地蚀刻碳化硅基板,可能连掺质浓度充分的部分也被除去。由此,对具有被离子注入的外延生长层的碳化硅基板,需要在不产生台阶束的蚀刻速度下正确地控制蚀刻深度,因而优选使蚀刻速度适宜地减慢。
再者,作为与蚀刻速度相关的参数,已知还有加热温度、Si的压力、及惰性气体的压力等。然而,由于除了蚀刻速度外,也能考虑通过控制这些参数来提供影响,因此优选以各种的方法控制蚀刻速度。
本发明是鉴于以上状况而完成,其主要目的在于,提供一种根据收容容器的组成来控制碳化硅基板的蚀刻速度的蚀刻方法。
解决课题所采用的技术方案及效果
本发明所欲解决的问题诚如以上说明,接下来对用以解决此问题的技术手段及其功效进行说明。
根据本发明的第一方面,提供以下的碳化硅基板的蚀刻方法。亦即,此蚀刻方法通过在将碳化硅基板收容于收容容器内的状态下且在Si蒸汽压下加热该碳化硅基板,而对该碳化硅基板进行蚀刻。所述收容容器被构成为包含钽金属,并在比该钽金属靠内部空间侧设置有碳化钽层,且在比该碳化钽层更靠内部空间侧设置有硅化钽层。并且,根据所述硅化钽层的组成的差异,控制所述碳化硅基板的蚀刻速度。
由此,不用变更加热温度及Si的压力等,能控制碳化硅基板的蚀刻速度。
在所述碳化硅基板的蚀刻方法中,优选所述硅化钽层包含TaSi2、Ta5Si3、 Ta2Si、Ta3Si、Ta5Si3C0.5的任一者。
由此,能使用由Ta及Si构成的普通化合物控制蚀刻速度。
在所述碳化硅基板的蚀刻方法中,优选使用所述硅化钽层的组成互不相同的至少2个所述收容容器,且根据实施的处理分开使用所述收容容器。
由此,只要变更收容容器,不用变更温度条件等,就能实施要求蚀刻速度不同的处理。
在所述碳化硅基板的蚀刻方法中,优选以下的方式。亦即,能实施高速蚀刻及低速蚀刻。在进行高速蚀刻的情况下,使用构成所述硅化钽层的化合物的1 分子中所占的钽的比例相对较高的所述收容容器。在进行低速蚀刻的情况下,使用构成所述硅化钽层的化合物的1分子中所占的钽的比例相对较低的所述收容容器。
由此,在钽的比例高的情况下,由于环境气氛中的碳原子容易被吸收,因此蚀刻速度变快。因此,如上所述通过分开使用收容容器,能以适宜的速度进行蚀刻。
根据本发明的第二方面,提供一种在所述碳化硅基板的蚀刻方法中使用的收容容器。
由此,能实现不用变更加热温度及Si的压力等,可控制碳化硅基板的蚀刻速度的收容容器。
附图说明
图1是说明用于本发明的蚀刻方法的高温真空炉的概要的图;
图2是显示低速蚀刻用的坩埚的壁面的构成及坩埚的X光衍射图案的图;
图3是显示高速蚀刻用的坩埚的壁面的构成及坩埚的X光衍射图案的图;
图4是显示根据Si及Si化合物的温度的分压的变化的曲线图;
图5是说明坩埚具有的碳吸附功能的概略图;
图6是对使用内壁面为TaSi2的坩埚的情况与使用内壁面为Ta3Si5的坩埚的情况的蚀刻速度进行比较的曲线图;
图7是显示改变进行蚀刻时的惰性气体的压力(即蚀刻速度)而进行蚀刻时的碳化硅基板表面的显微镜照片及表面粗糙度的图;
图8是显示与碳化硅基板表面的深度相应的掺质浓度、尤其是掺质不足部分的曲线图;和
图9是Ta-C-Si的相位图。
具体实施方式
下面,参照图式对本発明的实施方式进行说明。首先,参照图1对本实施方式的加热处理中采用的高温真空炉10进行说明。
如图1所示,高温真空炉10具备主加热室21及预备加热室22。主加热室 21可将至少表面由单晶SiC构成的碳化硅基板40(单晶碳化硅基板)加热至 1000℃以上且2300℃以下的温度。预备加热室22是用以进行预备加热的空间,该预备加热是在利用主加热室21加热碳化硅基板40之前进行的加热。
主加热室21连接有真空形成用阀23、惰性气体注入用阀24及真空计25。真空形成用阀23能够调整主加热室21的真空度。惰性气体注入用阀24能够调整主加热室21内的惰性气体(例如Ar气体)的压力。真空计25能够测量主加热室21内的真空度。
主加热室21的内部具备加热器26。另外,在主加热室21的侧壁或天花板固定有省略图示的热反射金属板,此热反射金属板被构成为使加热器26的热朝主加热室21的中央部反射。由此,能强有力且均匀地加热碳化硅基板40,使其升温至1000℃以上且2300℃以下的温度。再者,作为加热器26例如可使用电阻加热式的加热器或高频感应加热式的加热器。
另外,碳化硅基板40是在收容于坩埚(收容容器)30内的状态下被加热。坩埚30被载置在适宜的支撑台等上,且被构成为通过移动此支撑台,至少能从预备加热室移动至主加热室。坩埚30具备能相互嵌合的上容器31及下容器32。再者,关于坩埚30的详细构成,容待后述。
在加热处理碳化硅基板40时,首先如图1的点划线所示,将坩埚30配置于高温真空炉10的预备加热室22,且以适宜的温度(例如,约800℃)进行预备加热。接着,使坩埚30朝被预先升温至设定温度(例如,约1800℃)的主加热室 21移动。然后,一边调整压力等一边加热碳化硅基板40。再者,也可省略预备加热。
其次,参照图2及图3对坩埚30的壁面的组成及硅化钽层的形成方法进行说明。
坩埚30在构成收容碳化硅基板40的内部空间的壁面(上面、侧面、底面) 的部分中成为图2所示的构成。具体而言,坩埚30是从外部侧朝内部空间侧依序由钽层(Ta)、碳化钽层(TaC及Ta2C)、及硅化钽层(TaSi2或Ta5Si3等)构成。
此硅化钽层朝内部空间供给Si。另外,由于坩埚30包含有钽层及碳化钽层,因此能取入周围的C蒸汽。由此,能够将内部空间内设定为高纯度的Si的环境气氛。
由钽层及碳化钽层构成的坩埚早已习知。本实施方式中,在此坩埚内形成硅化钽层。具体而言,通过将预先在高温下汽化的Si配置在坩埚的内部空间,且在例如10Pa以下的减压下以1800℃加热15分钟,如图2(a)所示,形成以TaSi2作为组成的硅化钽层。图2(b)显示依所述方式制作的硅化钽层的X光衍射图案。图2(b)中标示有圆符号的峰值显示碳化钽,其他的峰值显示TaSi2。由此可知,通过利用所述方法形成硅化钽层,能充分地形成TaSi2
作为硅化钽层,除了TaSi2(二硅化钽)外,也可形成Ta5Si3(参照图3(a))。该情况下,与上述同样将汽化的Si导入坩埚的内部空间,例如在10Pa以下的减压下以2000℃加热15分钟。图3(b)显示如上述制作的硅化钽层的X光衍射图案。图3(b)中标示有圆符号的峰值显示碳化钽,其他的峰值显示Ta5Si3。这样,可知通过利用所述方法形成硅化钽层,能充分地形成Ta5Si3
图4是显示Si、SiC、TaSi2及Ta5Si3的Si蒸汽压的分压的曲线图。由图4 可知,从TaSi2及Ta5Si3供给的Si蒸汽压显示非常高的压力。由此可见,硅化钽层显然被作为供给于坩埚30的内部空间的Si的供给源。另外,硅化钽层被形成于构成内部空间的壁面全体。由此,能将内部空间的Si的压力分布均匀化。由此,能均匀地对碳化硅基板40进行蚀刻。
其次,参照图5及图6对本实施方式中进行的Si蒸汽压蚀刻(以下,简称为蚀刻)进行说明,并对使用组成不同的坩埚30的情况下的蚀刻速度的差异进行说明。
本实施方式中,将碳化硅基板40收容于坩埚30内,在高纯度的Si蒸汽压下,且在1500℃以上且2200℃以下、较适为1600℃以上且2000℃以下的温度范围内,使用高温真空炉10进行加热,对碳化硅基板40的表面进行蚀刻。在该蚀刻时,进行以下所示的反应。若简单地说明,通过在Si蒸汽压下加热碳化硅基板40,Si原子因热分解而从SiC脱离。另外,从硅化钽层供给有Si蒸汽。 Si原子因热分解脱离后所残留的C,通过与Si蒸气反应,成为Si2C或SiC2等后进行升华。
(1)SiC(s)→Si(v)I+C(s)
(2)TaxSiy→Si(v)II+Tax’Siy’
(3)2C(s)+Si(v)I+II→SiC2(v)
(4)C(s)+2Si(v)I+II→Si2C(v)
若所述反应继续反应,式(3)及式(4)中产生的SiC2及Si2C变得过剩,其结果会造成式(1)至(4)的反应速度降低。然而,本实施方式中,在采用图2所示的坩埚30的情况下,SiC2与TaSi2反应而产生TaC及Si。另外,在采用图3所示的坩埚30的情况下,SiC2与Ta5Si3反应而产生Ta2C及TaSi2。这样,SiC2含有的C被取入于坩埚30的钽(参照图5)。另外,在产生有Si的情况,此Si被再次用于除去残留在碳化硅基板40的C原子的反应。由此,能不使反应速度下降而继续进行蚀刻。
考虑到上述,可以认为蚀刻速度与SiC2及Si2C取入C原子的速度密切相关。由此,可以这样认为,构成硅化钽层的化合物含有的钽的物质量的比例越高,蚀刻速度变得越快。另外,SiC2与TaSi2的反应的压力平衡常数,比SiC2与Ta5Si3的反应的压力平衡常数小。由此,可以认为使用硅化钽层为TaSi2的坩埚30的情况的蚀刻速度,比使用硅化钽层为Ta5Si3的坩埚30的情况的蚀刻速度慢。
图6为显示使用硅化钽层为TaSi2的坩埚30、及硅化钽层为Ta5Si3的坩埚 30,在高真空下(10-4Pa)且以1650℃至2100℃的温度,对偏离角为4°的4H-SiC 的(0001)面进行蚀刻时的结果的图。由图6的曲线图可以确认,含有TaSi2的坩埚30比含有Ta5Si3的坩埚30,蚀刻速度大幅变慢。
这样,本实施方式中,通过分开使用硅化钽层的组成不同的坩埚30,能够不用变更加热温度等而容易地改变蚀刻速度。下面对分开使用坩埚30的具体状况进行说明。
根据申请人等的实验,确认了以下的现象,即:通过将蚀刻速度设定为既定的临界值以上可将台阶束除去,而在蚀刻速度比既定的临界值小的情况下,例如即使长时间进行蚀刻,也无法将台阶束除去。图7为显示改变进行蚀刻时的惰性气体(Ar气体)的压力(即蚀刻速度)而进行蚀刻的情况下的碳化硅基板40 的表面的显微镜照片及表面粗糙度的图。如图7所示,可知在本实验的条件下,惰性气体的压力为1.3kPa的情况,表面粗糙度高,从显微镜照片中也可看出明显残留有台阶束。惰性气体的压力为133Pa的情况,表面粗糙度显着下降,从显微镜照片中也可看出一部分台阶束已被除去。惰性气体的压力为13Pa及1.3Pa 的情况及高真空的情况,表面粗糙度进一步下降,从显微镜照片中也可看出台阶束已被大致上完全除去。这样,可根据惰性气体的压力(即蚀刻速度),选择是否除去台阶束。不产生台阶束的碳化硅基板40,不会产生电场的局部集中等,因而作为半导体单元的性能高。然而,已知产生有台阶束的碳化硅基板40,例如在进行溶液生长法时,能进一步消除结晶缺陷(错位)的影响。由此,优选根据状况对有无台阶束的产生进行切换。
本实施方式中,只要分开使用坩埚30,就能切换蚀刻速度,因此在制造不产生台阶束的碳化硅基板40的情况下,只要使用硅化钽层为Ta5Si3的坩埚30 进行蚀刻(高速蚀刻)即可。另一方面,在制造产生有台阶束的碳化硅基板40的情况下,只要使用硅化钽层为TaSi2的坩埚30进行蚀刻(低速蚀刻)即可。
接着,对分开使用坩埚30的其他状况进行说明。首先,在供外延生长的碳化硅基板40的加工工序中,将由4H-SiC单晶或6H-SiC单晶构成的晶碇切割成既定的厚度。然后,为了除去切断时形成于碳化硅基板40的表面的凹凸,进行机械研磨及化学机械研磨等的加工。由于此凹凸的高低差相当大,因此要求能以高速研磨碳化硅基板40。另外,因机械研磨时等对碳化硅基板40的表面施加有压力,根据情况的不同,结晶性凌乱的变质层(以下称为潜伤)有时可能达到数十μm的深度,除去此潜伤时也要求能以高速研磨碳化硅基板40。由此,为了取代机械研磨及化学机械研磨等、或除去潜伤,通过使用硅化钽层为Ta5Si3的坩埚30,能比以往更简单地进行蚀刻(高速蚀刻)。
另外,在具有被离子注入的外延生长层的碳化硅基板40的活化退火工序中,对经过了所述加工工序的碳化硅基板40进行外延层生长、离子注入、及作为离子而注入的杂质(以下,称为掺质)的活化。并且,为了除去掺质不足部分、及将因离子注入而粗化的表面研磨平坦,而进行蚀刻。若具体地说明,掺质不足部分虽然根据离子注入条件的不同而不同,但例如存在于从碳化硅基板40的表面至约数十nm
Figure BDA0001298037720000081
数百nm的区域内。图8显示与碳化硅基板40的表面的深度相应的掺质浓度的一例,图8中,在从表面至数十nm的部分,掺质浓度低,随着变得比约500nm更深,掺质浓度下降。由此,为了既要除去掺质不足部分同时又要残留具有充分的掺质浓度的部分,需要精密地控制蚀刻量,因此优选将蚀刻速度设定为低速。然而,如上所述,在蚀刻速度比既定的速度低的情况下,无法消除台阶束。因此,为了防止此蚀刻过度除去充分地存在有掺质的部分,只要采用硅化钽层为TaSi2的坩埚30,且在不产生台阶束的条件下进行精密的蚀刻(低速蚀刻)即可。
由此,在潜伤的除去时及离子注入后的蚀刻时,通过使用硅化钽层不同的坩埚30,几乎不用使加热温度等变化,就能以适当的蚀刻速度进行蚀刻。
如以上的说明,本实施方式的蚀刻方法,是通过在将碳化硅基板40收容于坩埚30的状态下且在Si蒸汽压下加热,而对碳化硅基板40进行蚀刻。坩埚30 被构成为包含钽金属,并在比该钽金属靠内部空间侧设置有碳化钽层,在比该碳化钽层更靠内部空间侧设置有硅化钽层。并且,根据硅化钽层的组成的差异,控制碳化硅基板40的蚀刻速度。
由此,不用变更加热温度及Si的压力等,能控制碳化硅基板40的蚀刻速度。
在本实施方式的碳化硅基板40的蚀刻方法中,使用硅化钽层的组成互不相同(具体为TaSi2及Ta5Si3)的至少2个坩埚30,且根据实施的处理分开使用坩埚 30。
由此,只要变更坩埚30,不用变更温度条件等,就能实施要求蚀刻速度不同的处理。
另外,在本实施方式的碳化硅基板40的蚀刻方法中,能实施高速蚀刻及低速蚀刻。在进行高速蚀刻的情况下,使用构成硅化钽层的化合物的1分子中所占的钽的比例相对较高(具体为Ta5Si3)的坩埚30。在进行低速蚀刻的情况下,使用构成硅化钽层的化合物的1分子中所占的钽的比例相对较低(具体为TaSi2) 的坩埚30。
由此,在钽的比例高的情况下,环境气氛中的碳原子容易被吸收,因此蚀刻速度变快。由此,如上所述,通过分开使用坩埚30,能以适宜的速度进行蚀刻。
以上对本发明的较佳实施方式进行了说明,但所述构成例如也能依如下方式进行变更。
在所述实施方式中,作为硅化钽,是形成有TaSi2或Ta5Si3的构成,但也可形成以其他的化学式表示的硅化钽。例如,如图9的相位图所示,也可形成Ta2Si、 Ta3Si或Ta5Si3C0.5。再者,在本说明书中,即使像Ta5Si3C0.5那样含有其他的原子,也等同硅化钽层者。
所述实施方式中,虽然在1个坩埚30的内壁面整体形成有相同组成的硅化钽,但也可在1个坩埚30的内壁面形成复数组成的硅化钽。此情况下,能仅使碳化硅基板40的一部分表面的蚀刻速度加快或减慢,若将此点考虑在内也能生成所期形状的碳化硅基板40。
所述说明的温度条件及压力条件等仅为一例而已,可适宜变更。另外,也可采用所述高温真空炉10以外的加热装置、或者使用与坩埚30不同的形状或素材的容器。例如,收容容器的外形不局限于圆柱状,也可为立方体状或长方体状。
附图标记说明
10 高温真空炉
30 坩埚(收容容器)
40 碳化硅基板

Claims (3)

1.一种碳化硅基板的蚀刻方法,通过在将碳化硅基板收容于收容容器的状态下且在Si蒸汽压下加热该碳化硅基板,而对该碳化硅基板进行蚀刻,该方法的特征在于:
所述收容容器被构成为包含钽金属,并在比该钽金属靠内部空间侧设置有碳化钽层,在比该碳化钽层更靠内部空间侧设置有硅化钽层,且根据所述硅化钽层的化合物中含有的钽的物质量的比例的差异,控制所述碳化硅基板的蚀刻速度,
使用所述硅化钽层的组成互不相同的至少2个所述收容容器,且根据实施的处理分开使用所述收容容器,
能实施高速蚀刻及低速蚀刻,
在进行高速蚀刻的情况下,使用构成所述硅化钽层的化合物的1分子中所占的钽的比例相对较高的所述收容容器,
在进行低速蚀刻的情况下,使用构成所述硅化钽层的化合物的1分子中所占的钽的比例相对较低的所述收容容器。
2.根据权利要求1所述的碳化硅基板的蚀刻方法,其中,所述硅化钽层包含TaSi2、Ta5Si3、Ta2Si、Ta3Si、Ta5Si3C0.5的任一者。
3.一种收容容器,其特征在于:该收容容器是在根据权利要求1的碳化硅基板的蚀刻方法中使用。
CN201580062705.9A 2014-11-18 2015-11-17 碳化硅基板的蚀刻方法及收容容器 Active CN107004592B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014233631 2014-11-18
JP2014-233631 2014-11-18
PCT/JP2015/005742 WO2016079983A1 (ja) 2014-11-18 2015-11-17 SiC基板のエッチング方法及び収容容器

Publications (2)

Publication Number Publication Date
CN107004592A CN107004592A (zh) 2017-08-01
CN107004592B true CN107004592B (zh) 2020-12-08

Family

ID=56013556

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580062705.9A Active CN107004592B (zh) 2014-11-18 2015-11-17 碳化硅基板的蚀刻方法及收容容器

Country Status (7)

Country Link
US (1) US10388536B2 (zh)
EP (1) EP3223303B1 (zh)
JP (1) JP6751874B2 (zh)
KR (1) KR20170085085A (zh)
CN (1) CN107004592B (zh)
TW (1) TWI659463B (zh)
WO (1) WO2016079983A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018199591A (ja) * 2017-05-25 2018-12-20 東洋炭素株式会社 SiCウエハの製造方法、エピタキシャルウエハの製造方法、及びエピタキシャルウエハ
US20220181149A1 (en) * 2019-03-05 2022-06-09 Kwansei Gakuin Educational Foundation METHOD AND DEVICE FOR MANUFACTURING SiC SUBSTRATE, AND METHOD FOR REDUCING MACRO-STEP BUNCHING OF SiC SUBSTRATE
US11972949B2 (en) * 2019-03-05 2024-04-30 Kwansei Gakuin Educational Foundation SiC substrate manufacturing method and manufacturing device, and method for reducing work-affected layer in sic substrate
WO2020179796A1 (ja) * 2019-03-05 2020-09-10 学校法人関西学院 SiCエピタキシャル基板の製造方法及びその製造装置
WO2020203516A1 (ja) 2019-03-29 2020-10-08 学校法人関西学院 温度勾配反転手段を備える半導体基板の製造装置及び半導体基板の製造方法
US20220285502A1 (en) * 2019-08-06 2022-09-08 Denso Corporation METHOD FOR MANUFACTURING SiC SUBSTRATE
CN114342045A (zh) 2019-08-06 2022-04-12 学校法人关西学院 SiC衬底的制造方法
CN113550012B (zh) * 2021-07-28 2022-11-18 浙江大学杭州国际科创中心 一种用于碱蒸汽腐蚀碳化硅晶片的装置
WO2023189056A1 (ja) * 2022-03-31 2023-10-05 ローム株式会社 炉心管、熱処理装置および支持ユニット
CN117080061A (zh) * 2023-10-16 2023-11-17 希科半导体科技(苏州)有限公司 碳化硅衬底的平整方法、碳化硅衬底以及半导体器件

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6547877B2 (en) * 1996-01-22 2003-04-15 The Fox Group, Inc. Tantalum crucible fabrication and treatment
JP5213095B2 (ja) * 2007-03-23 2013-06-19 学校法人関西学院 単結晶炭化ケイ素基板の表面平坦化方法、単結晶炭化ケイ素基板の製造方法、及び単結晶炭化ケイ素基板
JP5464544B2 (ja) * 2009-05-12 2014-04-09 学校法人関西学院 エピタキシャル成長層付き単結晶SiC基板、炭素供給フィード基板、及び炭素ナノ材料付きSiC基板
JP5564682B2 (ja) 2010-04-28 2014-07-30 学校法人関西学院 半導体素子の製造方法
TWI600081B (zh) * 2012-11-16 2017-09-21 Toyo Tanso Co Ltd Surface treatment method of single crystal silicon carbide substrate and single crystal silicon carbide substrate
JP6093154B2 (ja) 2012-11-16 2017-03-08 東洋炭素株式会社 収容容器の製造方法
US20140342553A1 (en) * 2013-05-14 2014-11-20 United Microelectronics Corp. Method for Forming Semiconductor Structure Having Opening
JP6080075B2 (ja) * 2013-06-13 2017-02-15 学校法人関西学院 SiC基板の表面処理方法
WO2015009495A1 (en) * 2013-07-17 2015-01-22 Cook Medical Technologies Llc Ablation mesh
JP6247566B2 (ja) * 2014-02-28 2017-12-13 東洋炭素株式会社 加熱処理容器、加熱処理容器集合体、及び、半導体素子製造装置
JP6232329B2 (ja) * 2014-03-31 2017-11-15 東洋炭素株式会社 SiC種結晶の加工変質層の除去方法、SiC種結晶及びSiC基板の製造方法
JP6330531B2 (ja) * 2014-07-08 2018-05-30 株式会社リコー 画像記録システム及び画像記録方法
JP6310571B2 (ja) * 2014-11-18 2018-04-11 東洋炭素株式会社 SiC基板処理方法
WO2016079984A1 (ja) * 2014-11-18 2016-05-26 学校法人関西学院 SiC基板の表面処理方法

Also Published As

Publication number Publication date
TW201630061A (zh) 2016-08-16
CN107004592A (zh) 2017-08-01
TWI659463B (zh) 2019-05-11
JPWO2016079983A1 (ja) 2017-10-12
KR20170085085A (ko) 2017-07-21
EP3223303A4 (en) 2018-05-30
EP3223303A1 (en) 2017-09-27
US10388536B2 (en) 2019-08-20
US20170323797A1 (en) 2017-11-09
EP3223303B1 (en) 2023-03-15
JP6751874B2 (ja) 2020-09-09
WO2016079983A1 (ja) 2016-05-26

Similar Documents

Publication Publication Date Title
CN107004592B (zh) 碳化硅基板的蚀刻方法及收容容器
TWI746468B (zh) 薄型SiC晶圓之製造方法及薄型SiC晶圓
JP6751875B2 (ja) SiC基板の表面処理方法
JP5152887B2 (ja) 単結晶炭化ケイ素基板の表面改質方法、単結晶炭化ケイ素薄膜の形成方法、イオン注入アニール方法及び単結晶炭化ケイ素基板、単結晶炭化ケイ素半導体基板
CN104797747B (zh) 单晶碳化硅基板的表面处理方法和单晶碳化硅基板
JP6232329B2 (ja) SiC種結晶の加工変質層の除去方法、SiC種結晶及びSiC基板の製造方法
TWI627671B (zh) 容納容器、容納容器之製造方法、半導體之製造方法、及半導體製造裝置
JP2024038313A (ja) SiCウエハの製造方法
CN114207195B (zh) SiC衬底的制造方法及其制造装置和减少SiC衬底的宏观台阶聚束的方法
WO2020059810A1 (ja) デバイス作製用ウエハの製造方法
JP6151581B2 (ja) 単結晶SiC基板の表面処理方法及び単結晶SiC基板の製造方法
JP5934633B2 (ja) 単結晶SiC基板の表面処理方法及び単結晶SiC基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231120

Address after: Japan Hyogo Prefecture

Patentee after: KWANSEI GAKUIN EDUCATIONAL FOUNDATION

Address before: Osaka, Japan

Patentee before: TOYO TANSO Co.,Ltd.

Patentee before: KWANSEI GAKUIN EDUCATIONAL FOUNDATION