WO2020179796A1 - ＳｉＣエピタキシャル基板の製造方法及びその製造装置 - Google Patents

ＳｉＣエピタキシャル基板の製造方法及びその製造装置 Download PDF

Info

Publication number
WO2020179796A1
WO2020179796A1 PCT/JP2020/008967 JP2020008967W WO2020179796A1 WO 2020179796 A1 WO2020179796 A1 WO 2020179796A1 JP 2020008967 W JP2020008967 W JP 2020008967W WO 2020179796 A1 WO2020179796 A1 WO 2020179796A1
Authority
WO
WIPO (PCT)
Prior art keywords
sic
substrate
manufacturing
sic epitaxial
heating
Prior art date
Application number
PCT/JP2020/008967
Other languages
English (en)
French (fr)
Inventor
忠昭 金子
Original Assignee
学校法人関西学院
豊田通商株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 学校法人関西学院, 豊田通商株式会社 filed Critical 学校法人関西学院
Priority to EP20765997.0A priority Critical patent/EP3936644A4/en
Priority to JP2021504118A priority patent/JPWO2020179796A1/ja
Priority to CN202080018795.2A priority patent/CN114174565A/zh
Priority to EP23153067.6A priority patent/EP4209626A1/en
Priority to US17/436,302 priority patent/US20220181156A1/en
Priority to CN202410197054.5A priority patent/CN118087035A/zh
Publication of WO2020179796A1 publication Critical patent/WO2020179796A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0635—Carbides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5873—Removal of material
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/06—Heating of the deposition chamber, the substrate or the materials to be evaporated
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation

Definitions

  • the present invention relates to a method for manufacturing a SiC epitaxial substrate and a manufacturing apparatus therefor.
  • SiC silicon carbide
  • GaAs gallium arsenide
  • a SiC semiconductor device is manufactured using a SiC epitaxial substrate in which a SiC epitaxial layer serving as an active region of the device is grown on a SiC single crystal substrate.
  • This SiC epitaxial layer is generally formed by a chemical vapor deposition (CVD) method (see, for example, Patent Document 1).
  • the chemical vapor deposition method is a method in which a raw material gas is thermally decomposed in a carrier gas to form a SiC epitaxial layer by continuously depositing silicon (Si) atoms and carbon (C) atoms on a SiC single crystal substrate.
  • a raw material gas is thermally decomposed in a carrier gas to form a SiC epitaxial layer by continuously depositing silicon (Si) atoms and carbon (C) atoms on a SiC single crystal substrate.
  • Si silicon
  • C carbon
  • a dopant gas is appropriately added in addition to the above raw material gas and carrier gas.
  • a SiC epitaxial layer having a doping concentration suitable for the breakdown voltage layer of the semiconductor device is formed.
  • the dopant to be doped include nitrogen (N), phosphorus (P), aluminum (Al), boron (B), and the like.
  • the chemical vapor deposition method has a problem that it is difficult to control the growth environment because the source gas, the carrier gas, and the dopant gas are mixed in the growth environment of the SiC single crystal substrate.
  • it was necessary to optimize a plurality of parameters such as the flow rate of each gas and the heating temperature of the SiC single crystal substrate.
  • An object of the present invention is to provide a novel SiC epitaxial substrate manufacturing method and a manufacturing apparatus therefor.
  • a SiC substrate and a SiC material having a doping concentration lower than that of the SiC substrate are opposed to each other and heated, and a raw material is transported from the SiC material to the SiC substrate to form a SiC epitaxial layer.
  • a method for manufacturing a SiC epitaxial substrate is opposed to each other and heated, and a raw material is transported from the SiC material to the SiC substrate to form a SiC epitaxial layer.
  • the SiC substrate and the SiC material having a doping concentration lower than that of the SiC substrate so as to face each other it is possible to reduce parameters to be controlled as compared with the conventional method (chemical vapor deposition method). it can.
  • the doping concentration of the SiC epitaxial layer can be controlled by selecting the SiC material having a desired doping concentration.
  • the doping concentration of the SiC material is 1 ⁇ 10 17 cm ⁇ 3 or less.
  • an SiC epitaxial layer having a doping concentration suitable for the breakdown voltage layer can be formed.
  • heating is performed so as to form a raw material transport space having a temperature gradient between the SiC substrate and the SiC material, and the SiC material is placed on the high temperature side and the SiC substrate is placed on the low temperature side.
  • Transport raw materials In this way, by providing a temperature gradient between the SiC substrate and the SiC material, the raw material can be easily transported.
  • the SiC substrate is placed in a semi-closed space having an atomic number ratio of 1 or less and heated to reduce the dislocation density of the basal plane in the SiC epitaxial layer.
  • the SiC substrate is arranged in the quasi-closed space having the atomic number ratio Si/C of 1 or less and heated, whereby the SiC epitaxial layer having a reduced basal plane dislocation density can be formed.
  • the surface of the SiC epitaxial layer is flattened by disposing the SiC substrate in a quasi-closed space having an atomic ratio Si/C of more than 1 and heating it.
  • the SiC substrate is arranged in the quasi-closed space having the atomic ratio Si/C exceeding 1 and heated, whereby the SiC epitaxial layer having the surface in which the macro step bunching is decomposed can be formed.
  • the SiC substrate is placed in a semi-closed space having an atomic number ratio of Si / C of 1 or less and heated, and then placed in a semi-closed space having an atomic number ratio of Si / C of more than 1 and heated.
  • the basal plane A SiC epitaxial layer having a reduced dislocation density can be formed.
  • the SiC substrate is heated in a temperature range of 1600° C. or higher. By heating in such a temperature range, the SiC epitaxial layer can be formed at high speed.
  • a SiC epitaxial layer having a basal plane dislocation density of 1.0 or less cm ⁇ 2 on the surface is formed.
  • the present invention also relates to an apparatus for manufacturing a SiC epitaxial substrate. That is, the present invention which solves the above-mentioned problems is provided with a main body container capable of accommodating a SiC substrate, and the main body container includes a substrate setting section for setting the SiC substrate and a SiC material facing the substrate setting section.
  • the SiC material has a lower doping concentration than the SiC substrate, and is an apparatus for manufacturing a SiC epitaxial substrate.
  • the main body container is made of the SiC material. As described above, by forming the main body container itself from the SiC material, it is possible to form a semi-closed space and serve as a source of raw material by using the main body container.
  • the present invention which solves the above-mentioned problems includes a main body container capable of accommodating a SiC substrate, wherein the main body container is provided with a substrate setting part for setting the SiC substrate and a SiC material at a position facing the substrate setting part.
  • the doping concentration of the SiC material is 1 ⁇ 10 17 cm ⁇ 3 or less.
  • the main body container has a support provided between the SiC substrate and the SiC material.
  • a heating furnace for heating so that a temperature gradient is formed between the SiC substrate and the SiC material is further provided.
  • the heating furnace includes a high melting point container capable of accommodating the main body container, and a Si vapor supply source capable of supplying Si vapor into the high melting point container.
  • the main body container has a Si vapor supply source capable of supplying Si vapor in the container, and the Si vapor supply source has an atomic ratio Si/C of 1 in the main body container. Arranged to exceed.
  • the present invention also relates to a method for manufacturing a SiC semiconductor substrate. That is, in the method for manufacturing a SiC semiconductor substrate according to one embodiment of the present invention, the raw material is transported from the SiC material to the SiC substrate by heating the SiC substrate and the SiC material facing each other, and 1.0 ⁇ m/min or more. The SiC epitaxial layer is formed at the growth rate of.
  • the SiC substrate and the SiC material having a doping concentration lower than that of the SiC substrate so as to face each other it is possible to reduce parameters to be controlled as compared with the conventional method (chemical vapor deposition method). it can. Further, the growth rate of the SiC epitaxial layer can be set to 1.0 ⁇ /min or more.
  • the growth rate is 2.0 ⁇ m/min or more.
  • the SiC material has a lower doping concentration than a SiC substrate. Further, in a preferred aspect of the present invention, the doping concentration of the SiC material is 1 ⁇ 10 17 cm ⁇ 3 or less. By using the SiC material having such a doping concentration, an SiC epitaxial layer having a doping concentration suitable for the breakdown voltage layer can be formed.
  • the SiC substrate is heated in a temperature range of 1900° C. or higher. By heating in such a temperature range, the SiC epitaxial layer can be formed at high speed.
  • the SiC epitaxial layer is grown by 30 ⁇ m or more.
  • a breakdown voltage layer suitable for a high breakdown voltage semiconductor device can be formed.
  • the SiC epitaxial layer is grown to 100 ⁇ m or more.
  • heating is performed so as to form a raw material transport space having a temperature gradient between the SiC substrate and the SiC material, and the SiC material is placed on the high temperature side and the SiC substrate is placed on the low temperature side. Transport raw materials. In this way, by providing the temperature gradient between the SiC substrate and the SiC material, the raw material can be easily transported.
  • the SiC substrate and the SiC material are placed in a semi-closed space and heated.
  • the SiC substrate is placed in a semi-closed space having an atomic number ratio of 1 or less and heated to reduce the dislocation density of the basal plane in the SiC epitaxial layer.
  • the surface of the SiC epitaxial layer is flattened by disposing the SiC substrate in a quasi-closed space having an atomic ratio Si/C of more than 1 and heating it.
  • a SiC epitaxial layer having a surface in which macrostep bunching is decomposed can be formed.
  • the SiC substrate is placed in a quasi-closed space having an atomic ratio Si/C of 1 or less and heated, and then the SiC substrate is placed in a quasi-closed space having an atomic ratio Si/C of more than 1.
  • the dislocation density of the basal plane in the SiC epitaxial layer is reduced.
  • basal dislocation (BPD) is performed by arranging and heating in a semi-closed space having an atomic number ratio Si / C of more than 1.
  • a SiC epitaxial layer with a reduced density can be formed.
  • FIG. 5 is an explanatory diagram illustrating the method of manufacturing the SiC epitaxial substrate according to the embodiment.
  • FIG. 5 is an explanatory diagram illustrating the method of manufacturing the SiC epitaxial substrate according to the embodiment.
  • FIG. 3 is an explanatory view of the SiC epitaxial substrate manufacturing apparatus according to the first embodiment.
  • FIG. 3 is an explanatory view of the SiC epitaxial substrate manufacturing apparatus according to the first embodiment.
  • FIG. 3 is an explanatory view of the SiC epitaxial substrate manufacturing apparatus according to the first embodiment.
  • FIG. 6 is an explanatory diagram of a SiC epitaxial substrate manufacturing apparatus according to a second embodiment.
  • FIG. 9 is an explanatory diagram of a SiC epitaxial substrate manufacturing apparatus according to a third embodiment.
  • 5 is a cross-sectional SEM image of a SiC substrate on which a SiC epitaxial layer is formed by the method for manufacturing a SiC epitaxial substrate of one embodiment. It is explanatory drawing of the method of calculating the BPD conversion rate of the manufacturing method of the SiC epitaxial substrate of one embodiment.
  • 3 is an SEM image of the surface of a SiC substrate observed before the growth of a SiC epitaxial layer in the method for manufacturing a SiC epitaxial substrate of one embodiment.
  • 5 is an SEM image of the surface of a SiC substrate observed after the growth of a SiC epitaxial layer in the method for manufacturing a SiC epitaxial substrate of one embodiment.
  • 5 is an Arrhenius plot showing the growth rate of the method for manufacturing the SiC epitaxial substrate of the embodiment.
  • the SiC substrate 10 and the SiC material 20 having a doping concentration lower than that of the SiC substrate 10 are heated relative to each other, and the raw material is transported from the SiC material 20 to the SiC substrate 10 to form the SiC epitaxial layer 11. It can be understood as a method for manufacturing an epitaxial substrate.
  • the method for manufacturing an SiC epitaxial substrate according to the present invention includes an arranging step of arranging a SiC substrate 10 and a SiC material 20 having a doping concentration lower than that of the SiC substrate 10 so as to face each other. And a heating step of transporting the raw material from the SiC material 20 to the SiC substrate 10 by heating to form the SiC epitaxial layer 11.
  • the present invention transports the raw material from the SiC material 20 to the SiC substrate 10 by heating the SiC substrate 10 and the SiC material 20 so that they face each other, and the SiC epitaxial layer 11 is grown at a growth rate of 1.0 ⁇ m/min or more. Can be grasped as a method for manufacturing a SiC epitaxial substrate that forms the above.
  • the method for manufacturing an SiC epitaxial substrate according to the present invention includes an arranging step of arranging a SiC substrate 10 and a SiC material 20 having a doping concentration lower than that of the SiC substrate 10 so as to face each other. And a heating step of transporting the raw material from the SiC material 20 to the SiC substrate 10 by heating to form the SiC epitaxial layer 11 at a growth rate of 1.0 ⁇ m/min or more.
  • the arrangement step according to the present invention is a step of arranging the SiC substrate 10 and the SiC material 20 which is the raw material of the SiC epitaxial layer 11 of the SiC substrate 10 so as to face each other.
  • a raw material transport space S1 for transporting a raw material from the SiC material 20 to the surface of the SiC substrate 10 is formed between the SiC substrate 10 and the SiC material 20.
  • the SiC substrate 10 and the SiC material 20 are arranged so that the surface of the SiC substrate 10 and the surface of the SiC material 20 are substantially parallel to each other so that the SiC epitaxial layer 11 can grow uniformly.
  • the SiC substrate 10 and the SiC material 20 are preferably arranged in a semi-closed space.
  • the semi-closed space can be formed by, for example, being housed in the main body container 30.
  • the term "quasi-closed space” as used herein refers to a space in which the inside of the container can be evacuated, but at least a part of the vapor generated in the container can be confined.
  • the SiC substrate 10 includes a SiC wafer obtained by slicing an ingot manufactured by a sublimation method or the like into a disc shape, or a SiC substrate obtained by processing a single crystal SiC into a thin plate shape.
  • a SiC wafer obtained by slicing an ingot manufactured by a sublimation method or the like into a disc shape, or a SiC substrate obtained by processing a single crystal SiC into a thin plate shape.
  • any polytype can be adopted.
  • the dopant may be any element that is generally doped into the SiC substrate 10. Specifically, nitrogen (N), phosphorus (P), aluminum (Al), boron (B), etc. are preferable.
  • the doping concentration of the SiC substrate 10 is preferably higher than 1 ⁇ 10 17 cm -3 , more preferably 1 ⁇ 10 18 cm -3 or more, and further preferably 1 ⁇ 10 19 cm -3 or more. ..
  • the dopant and doping concentration can be confirmed by Raman spectroscopy or secondary ion mass spectrometry (SIMS).
  • a surface of SiC substrate 10 on which a semiconductor element is formed (specifically, a surface on which SiC epitaxial layer 11 is deposited) is referred to as main surface 101, and a surface opposite to main surface 101 is rear surface 102. That is.
  • the main surface 101 and the back surface 102 are collectively referred to as a front surface, and a direction that penetrates the main surface 101 and the back surface 102 is referred to as a front-back direction.
  • a surface provided with an off angle of several degrees (for example, 0.4 to 8°) from the (0001) plane or the (000-1) plane can be exemplified (note that in the present specification In the book, in the Miller index notation, "-" means the bar immediately following the index.)
  • a step/terrace structure is confirmed on the surface of the SiC substrate 10 flattened at the atomic level.
  • This step/terrace structure has a step structure in which steps, which are step portions of one molecular layer or more, and terraces, which are flat portions with the ⁇ 0001 ⁇ plane exposed, are alternately arranged.
  • a step has a minimum height (minimum unit) of one molecular layer (0.25 nm), and various step heights are formed by stacking multiple one molecular layers.
  • steps having a height that exceeds one unit cell of each polytype due to bunching (bunching), are called macrostep bunching (MSB).
  • MSB is the step of bunching beyond 4 molecular layers (5 molecular layers or more) in the case of 4H-SiC, and beyond 6 molecular layers (7 molecular layers or more) in the case of 6H-SiC. It is a bunched step.
  • the SiC epitaxial layer 11 grown on the SiC substrate 10 preferably does not have basal plane dislocations (Basal Plane Dislocation: BPD) on the surface. Therefore, it is preferable to form the SiC epitaxial layer 11 on the SiC substrate 10 where BPD does not exist on the surface. Further, it is preferable to convert BPD into other defects/dislocations during the formation of the SiC epitaxial layer 11.
  • BPD Basal Plane Dislocation
  • the size of the SiC substrate 10 may be, for example, a chip size of several centimeters square, a 6-inch wafer, an 8-inch wafer, or a size larger than that.
  • the SiC material 20 is composed of SiC that can supply the Si element, the C element, and the dopant to the SiC substrate 10 by heating the SiC material 20 so as to face the SiC substrate 10.
  • SiC material 20 includes a container made of SiC (main body container 30) and a substrate made of SiC (SiC member 36). Any polytype may be adopted as the crystal polymorph of the SiC material, and polycrystal SiC may be adopted.
  • the dopant an element similar to that of the SiC substrate 10 can be adopted. Specifically, nitrogen (N), phosphorus (P), aluminum (Al), boron (B), etc. are preferable.
  • the doping concentration of the SiC material 20 is preferably 1 ⁇ 10 17 cm -3 or less, more preferably 1 ⁇ 10 16 cm -3 or less, and even more preferably 1 ⁇ 10 15 cm -3 or less.
  • the dopant and doping concentration can be confirmed by Raman spectroscopy or secondary ion mass spectrometry (SIMS).
  • the quasi-closed space may be configured so that the atomic ratio Si/C is 1 or less.
  • the SiC substrate 10 satisfying the stoichiometric ratio 1:1 and the SiC material 20 satisfying the stoichiometric ratio 1:1 are arranged in the main body container 30 made of SiC satisfying the stoichiometric ratio 1:1.
  • the atomic ratio Si/C in the main body container 30 becomes 1 (see FIG. 4).
  • a C vapor supply source C pellets or the like
  • the atomic ratio Si/C is 1 or less.
  • the semi-closed space may be configured such that the atomic ratio Si/C exceeds 1.
  • a main body container 30 made of SiC satisfying a stoichiometric ratio of 1:1 a SiC substrate 10 satisfying a stoichiometric ratio of 1:1, an SiC material 20 satisfying a stoichiometric ratio of 1:1, and a Si vapor
  • the supply source 35 Si pellet or the like
  • the atomic number ratio Si/C in the main body container 30 exceeds 1 (see FIG. 5 ).
  • the SiC substrate 10 and the SiC material 20 are heated to transport the raw materials (Si element, C element and dopant) of the SiC material 20 to the surface of the SiC substrate 10 via the raw material transport space S1. It is a process to do.
  • a temperature gradient or a chemical potential difference between the SiC substrate 10 and the SiC material 20 can be adopted as the driving force for transporting the raw material.
  • the vapor composed of the Si element, the C element, and the dopant sublimated from the SiC material 20 is transported by diffusing in the raw material transport space S1, and the temperature is set lower than that of the SiC material 20. It becomes supersaturated and condenses on the made SiC substrate 10.
  • the partial pressure difference (chemical potential difference) generated between the surfaces of the polycrystalline SiC and the single crystal SiC is used to drive the transport.
  • FIG. 2 is an explanatory diagram showing an outline of the growth mechanism.
  • the SiC epitaxial layer 11 grows by attracting the doping concentration of the SiC material 20.
  • the heating temperature in the heating step is preferably set in the range of 1400 to 2300°C, more preferably 1600°C or higher.
  • the heating temperature in the heating step is preferably in the range of 1400 to 2300°C, more preferably 1900°C or higher, more preferably 1950°C or higher, more preferably 2000°C or higher, and further preferably It is 2050°C or higher.
  • the growth rate of the SiC epitaxial layer 11 in the heating step can be controlled by the above temperature range, and can be selected in the range of 0.001 to 2 ⁇ m / min.
  • the growth rate of the SiC epitaxial layer 11 in the heating step can be controlled by the above temperature range, and is preferably 1.0 ⁇ m / min or more, more preferably 1.5 ⁇ m / min or more, and more preferably. Is 1.8 ⁇ m / min or more, more preferably 2.0 ⁇ m / min or more.
  • the heating time in the heating step can be set to an arbitrary time so as to achieve a desired growth amount. For example, when the growth rate is 1 ⁇ m/min and the growth amount is desired to be 1 ⁇ m, the heating time is 1 minute.
  • the growth amount of the SiC epitaxial layer 11 in the heating step can be set to a desired growth amount depending on the growth temperature and the growth time.
  • the SiC epitaxial layer 11 it is preferable to grow the SiC epitaxial layer 11 by 30 ⁇ m or more. Further, it is preferable to grow the SiC epitaxial layer 11 by 100 ⁇ m or more.
  • the temperature gradient of the raw material transport space S1 in the heating step is set in the range of 0.1 to 5° C./mm.
  • a dopant gas may be supplied according to a desired doping concentration.
  • the heating step includes a step of reducing the BPD density in the SiC epitaxial layer 11 (basal plane dislocation reduction step) by arranging and heating the SiC substrate 10 in a quasi-closed space having an atomic ratio Si/C of 1 or less. It is preferable to include it.
  • this basal plane dislocation reduction step for example, a SiC substrate 10 having a surface BPD density of 1000 cm- 2 is placed in a semi-closed space having an atomic number ratio of Si / C of 1 or less and heated. As a result, the SiC epitaxial layer 11 having a surface BPD density of 1.0 cm ⁇ 2 or less can be formed.
  • the heating step includes a step of flattening the surface of the SiC epitaxial layer 11 by arranging and heating the SiC substrate 10 in a quasi-closed space where the atomic ratio Si/C exceeds 1 (flattening step).
  • flattening step for example, the SiC substrate 10 having MSBs on its surface is placed in a quasi-closed space in which the atomic number ratio Si/C exceeds 1, and heated. Thereby, the SiC epitaxial layer 11 on the surface where the MSB is decomposed can be formed.
  • the surface of the SiC epitaxial layer 11 is flattened by arranging and heating the SiC substrate 10 in a quasi-closed space having an atomic ratio Si/C of 1 or less (flattening step), and then SiC. It is preferable to include a step of reducing the BPD density in the SiC epitaxial layer 11 by arranging the substrate 10 in a quasi-closed space where the atomic number ratio Si/C exceeds 1 and heating it (basal plane dislocation reduction step). .. As described above, BPD is reduced and removed by arranging and heating the SiC substrate 10 having the surface whose MSB is decomposed in the flattening step in a quasi-closed space having an atomic ratio Si/C of 1 or less.
  • the SiC epitaxial layer 11 on the surface can be formed.
  • the SiC substrate 10 and the SiC material 20 having a doping concentration lower than that of the SiC substrate 10 are opposed to each other and heated, and a raw material is transported from the SiC material 20 to the SiC substrate 10 to obtain SiC.
  • the epitaxial layer 11 is formed.
  • the SiC epitaxial layer 11 serving as the breakdown voltage layer of the SiC semiconductor device can be grown using the heating temperature as a parameter.
  • the doping concentration is controlled without controlling the flow rates of a plurality of gases (raw material gas or doping gas).
  • the SiC epitaxial layer 11 can be formed.
  • a SiC having a doping concentration of 1 ⁇ 10 17 cm -3 or less is obtained with respect to one side of the SiC substrate 10 having a doping concentration of 3 ⁇ 10 18 cm -3.
  • Examples thereof include a form in which the other side of the SiC substrate 10 is etched while the epitaxial layer 11 is grown.
  • the doping concentration is 1 ⁇ 10 17 cm -3 or less with respect to one side of the SiC substrate 10 having a doping concentration of 3 ⁇ 10 18 cm -3. While the SiC epitaxial layer 11 is being grown, the other side of the SiC substrate 10 is not etched.
  • the SiC epitaxial substrate manufacturing apparatus according to the first embodiment of the present invention will be described in detail.
  • the components that are basically the same as the components shown in the above manufacturing method are designated by the same reference numerals to simplify the description.
  • the SiC epitaxial substrate manufacturing apparatus includes a main body container 30 that is capable of accommodating the SiC substrate 10 and is composed of the SiC material 20, and the SiC substrate 10 and the SiC material 20. And a heating furnace 40 capable of heating so that a temperature gradient is formed in the heating furnace.
  • the main body container 30 is a fitting container including a substrate mounting portion 31 on which the SiC substrate 10 is installed, and an upper container 32 and a lower container 33 that can be fitted to each other.
  • a small gap 34 is formed in the fitting portion of the upper container 32 and the lower container 33, and the inside of the main container 30 can be evacuated (vacuum) through this gap 34.
  • the substrate installation portion 31 is provided on the bottom surface side of the lower container 33, and the SiC substrate 10 is installed.
  • a pedestal or the like for supporting the SiC substrate 10 may be provided.
  • the upper container 32 is made of polycrystalline SiC. Therefore, it becomes the SiC material 20 that supplies the raw material to the SiC substrate 10.
  • the upper container 32 has a doping concentration lower than that of the SiC substrate 10.
  • the lower container 33 is made of polycrystalline SiC like the upper container 32. Further, it is sufficient that the material is made of a high melting point material that can withstand high heat, and the same material as the high melting point container 50 described later can be adopted.
  • the main body container 30 includes a substrate installation part 31 on which the SiC substrate 10 is installed, the SiC material 20 facing the substrate installation part 31, and a raw material transport space S1 for transporting a raw material from the SiC material 20 to the SiC substrate 10. And have.
  • the doping concentration of the SiC material 20 is set lower than the doping concentration of the SiC substrate 10.
  • the main body container 30 is configured to generate an atmosphere containing Si element and C element in the internal space when heat-treated while the SiC substrate 10 is housed therein.
  • the whole main body container 30 is made of polycrystalline SiC.
  • the heat-treated space in the main body container 30 be a vapor pressure environment of a mixed system of a vapor phase species containing a Si element and a vapor phase species containing a C element.
  • the vapor phase species containing the Si element include Si, Si 2 , Si 3 , Si 2 C, SiC 2 and SiC.
  • Si 2 C, SiC 2 , SiC, C can be exemplified as the vapor phase species containing the C element. That is, it is preferable that the SiC gas is present in the semi-closed space.
  • the raw material transport space S1 is a space for transporting the raw material to the surface of the SiC substrate 10 by using a temperature gradient or a chemical potential difference provided between the SiC substrate 10 and the SiC material 20 as a driving force.
  • the temperature on the SiC substrate 10 side is low.
  • the SiC substrate 10 is arranged so that the temperature of the upper container 32 becomes high (see FIG. 4).
  • the raw material (Si element, C element) of the SiC material 20 is used with the temperature difference as a driving force.
  • the dopant can be transported to the surface of the SiC substrate 10.
  • the main body container 30 may be provided with a Si vapor supply source 35 capable of supplying Si vapor in the container.
  • a Si vapor supply source 35 capable of supplying Si vapor in the container.
  • the Si vapor supply source 35 include solid Si (single crystal Si pieces, Si pellets such as Si powder) and Si compounds.
  • the atomic number ratio Si / C in the main body container 30 can be set to 1 by arranging the Si vapor supply source. Exceed. Specifically, in the main body container 30 of polycrystalline SiC satisfying the stoichiometric ratio 1:1, the SiC substrate 10 satisfying the stoichiometric ratio 1:1 and the Si vapor supply source 35 (Si pellets or the like), In the case where is arranged, the atomic ratio Si/C in the main body container 30 exceeds 1 (see FIG. 5).
  • the atomic number ratio Si / C in the main body container 30 is 1 or 1 or less.
  • the SiC substrate 10 satisfying the stoichiometric ratio of 1:1 is arranged in the main body container 30 of polycrystalline SiC satisfying the stoichiometric ratio of 1:1, The atomic number ratio Si / C is 1 (see FIG. 4).
  • SiC-C equilibrium vapor pressure environment SiC-C equilibrium vapor pressure environment
  • the SiC-Si equilibrium vapor pressure environment and the SiC-C equilibrium vapor pressure environment in this specification include a near thermal equilibrium vapor pressure environment that satisfies the relationship between the growth rate and the growth temperature derived from the theoretical thermal equilibrium environment.
  • the SiC-Si vapor pressure environment refers to the vapor pressure environment when SiC (solid) and Si (liquid phase) are in a phase equilibrium state via a gas phase.
  • the SiC-Si equilibrium vapor pressure environment is formed, for example, by heat-treating a quasi-closed space having an atomic ratio Si/C of more than 1.
  • the SiC-C equilibrium vapor pressure environment refers to an environment of vapor pressure when SiC (solid phase) and C (solid phase) are in a phase equilibrium state via a gas phase.
  • the SiC-C equilibrium vapor pressure environment is formed, for example, by heat-treating a quasi-closed space having an atomic ratio Si/C of 1 or less.
  • the heating furnace 40 includes a main heating chamber 41 capable of heating an object to be processed (SiC substrate 10 or the like) to a temperature of 1000° C. to 2300° C., and an object to be processed of 500° C. or more.
  • a preheating chamber 42 capable of preheating to the same temperature
  • a refractory container 50 capable of accommodating the main body container 30, and a moving means 43 (moving) capable of moving the refractory container 50 from the preheating chamber 42 to the main heating chamber 41. Stand).
  • the main heating chamber 41 is formed in a regular hexagonal shape in a plan sectional view, and the high melting point container 50 is arranged inside thereof.
  • a heater 44 (mesh heater) is provided inside the main heating chamber 41.
  • a multilayer heat reflection metal plate is fixed to the side wall and ceiling of the main heating chamber 41 (not shown). The multilayer heat-reflecting metal plate is configured to reflect the heat of the heater 44 toward the substantially central portion of the main heating chamber 41.
  • the heating heater 44 is arranged so as to surround the melting point container 50 in which the object to be processed is housed, and further, the multilayer heat-reflecting metal plate is arranged outside the heating heater 44, whereby 1000 ° C.
  • the temperature can be raised to a temperature of 2300° C. or lower.
  • a resistance heating type heater or a high frequency induction heating type heater can be used as the heater 44.
  • the heater 44 may have a structure capable of forming a temperature gradient in the high melting point container 50.
  • the heater 44 may be configured such that many heaters are arranged on the upper side. Further, the heater 44 may be configured so that its width becomes wider toward the upper side. Alternatively, the heater 44 may be configured to be able to increase the electric power supplied toward the upper side.
  • a vacuum forming valve 45 for exhausting the main heating chamber 41, an inert gas injection valve 46 for introducing an inert gas into the main heating chamber 41, and the main heating chamber 41.
  • a vacuum gauge 47 for measuring the degree of vacuum inside is connected.
  • the vacuum forming valve 45 is connected to a vacuum drawing pump that exhausts the inside of the main heating chamber 41 to create a vacuum (not shown). With the vacuum forming valve 45 and the vacuum pulling pump, the degree of vacuum in the main heating chamber 41 can be adjusted to, for example, 10 Pa or less, more preferably 1 Pa or less, still more preferably 10 -3 Pa or less.
  • a turbo molecular pump can be exemplified as the vacuum pump.
  • the inert gas injection valve 46 is connected to an inert gas supply source (not shown). With the inert gas injection valve 46 and the inert gas supply source, the inert gas can be introduced into the heating chamber 41 in the range of 10-5 to 10000 Pa. As the inert gas, Ar, He, N 2, or the like can be selected.
  • the inert gas injection valve 46 is a dopant gas supply means capable of supplying the dopant gas into the main body container 30. That is, the doping concentration of the SiC epitaxial layer 11 can be adjusted by selecting a dopant gas (for example, N 2 or the like) as the inert gas.
  • a dopant gas for example, N 2 or the like
  • the preheating chamber 42 is connected to the main heating chamber 41, and the high melting point container 50 can be moved by the moving means 43.
  • the preheating chamber 42 of the present embodiment is configured so that the temperature can be raised by the residual heat of the heater 44 of the main heating chamber 41.
  • the temperature of the preheating chamber 42 is raised to about 1000° C. to remove the objects to be treated (SiC substrate 10, main body container 30, high melting point container 50, etc.) Gas treatment can be performed.
  • the moving means 43 is configured to move the main heating chamber 41 and the preheating chamber 42 by placing the high melting point container 50 thereon. Since the transfer between the main heating chamber 41 and the preheating chamber 42 by the moving means 43 is completed in about 1 minute at the shortest, it is possible to realize the temperature rise/fall at 1 to 1000° C./min. Since the rapid temperature rise and the rapid temperature decrease can be performed in this way, it is possible to observe a surface shape that does not have a history of low temperature growth during temperature rise and temperature reduction, which was difficult with conventional devices. Further, in FIG. 3, the preheating chamber 42 is arranged below the main heating chamber 41, but the present invention is not limited to this, and the preheating chamber 42 may be arranged in any direction.
  • the moving means 43 is a moving table on which the high melting point container 50 is placed. Minute heat is radiated from the contact portion between the moving table and the high melting point container 50. As a result, a temperature gradient can be formed in the high melting point container 50 (and in the main body container 30). That is, in the heating furnace 40 of the present embodiment, since the bottom of the melting point container 50 is in contact with the moving table, the temperature gradient is such that the temperature decreases from the upper container 51 to the lower container 52 of the melting point container 50. Provided. This temperature gradient is preferably formed along the front and back directions of the SiC substrate 10. Further, as described above, a temperature gradient may be formed by the configuration of the heater 44.
  • the heating furnace 40 forms an atmosphere containing Si element and can heat the main body container 30 in this atmosphere.
  • the atmosphere containing the Si element in the heating furnace 40 according to the present embodiment is formed by using the high melting point container 50 and the Si steam supply source 54. Note that any method that can form an atmosphere containing the Si element around the main body container 30 can be naturally adopted.
  • the melting point container 50 is configured to contain a melting point material.
  • a general purpose heat-resistant member C, W is a refractory metal, Re, Os, Ta, Mo , Ta 9 C 8 is a carbide, HfC, TaC, NbC, ZrC , Ta 2 C, TiC, WC, MoC, a nitride HfN, TaN, BN, Ta 2 N, ZrN, TiN, HfB 2, TaB 2, ZrB 2, NB 2, TiB 2 is a boride, it can be exemplified polycrystalline SiC.
  • the high melting point container 50 is a fitting container that includes an upper container 51 and a lower container 52 that can be fitted to each other, and is configured to be able to accommodate the main body container 30.
  • a minute gap 53 is formed in the fitting portion of the upper container 51 and the lower container 52, and the high melting point container 50 can be evacuated (evacuated) from the gap 53.
  • the high melting point container 50 preferably has a Si vapor supply source 54 capable of supplying the vapor pressure of vapor phase species containing Si element into the high melting point container 50.
  • the Si vapor supply source 54 only needs to be configured to generate Si vapor in the high melting point container 50 during the heat treatment, and examples thereof include solid Si (single crystal Si pieces or Si pellets such as Si powder) and Si compounds. can do.
  • the SiC substrate manufacturing apparatus employs TaC as the material of the melting point container 50 and tantalum silicide as the Si vapor supply source 54. That is, as shown in FIG. 4, a tantalum Silicide layer is formed inside the melting point container 50, and Si vapor is supplied from the tantalum Silicide layer into the container during the heat treatment to form a Si vapor pressure environment. It is configured to be. In addition to this, any configuration can be adopted as long as the vapor pressure of the vapor phase species containing the Si element is formed in the melting point container 50 during the heat treatment.
  • the SiC epitaxial substrate manufacturing apparatus heats the SiC substrate 10 and the SiC material 20 having a doping concentration lower than that of the SiC substrate 10 so as to face each other, and transports the raw material from the SiC material 20 to the SiC substrate 10 to obtain SiC.
  • the epitaxial layer 11 is formed.
  • the SiC epitaxial layer 11 functioning as the breakdown voltage layer of the SiC semiconductor device can be grown using the heating temperature as a parameter.
  • the SiC epitaxial substrate manufacturing apparatus can form the SiC epitaxial layer 11 having a doping concentration which is the succession of the doping concentration of the SiC material 20. Therefore, the doping concentration of the SiC epitaxial layer 11 can be controlled by selecting the SiC material 20 having a desired doping concentration.
  • FIG. 6 is an explanatory view of the SiC epitaxial substrate manufacturing apparatus according to the second embodiment.
  • the main body container 30 according to the second embodiment is configured to be able to supply the raw material from the SiC member 36 to the SiC substrate 10.
  • the same components as those in the previous embodiment are designated by the same reference numerals to simplify the description.
  • the main body container 30 includes a substrate installation portion 31 on which the SiC substrate 10 is installed, a SiC material installation portion 37 on which the SiC member 36 (SiC material 20) is installed at a position facing the substrate installation portion 31.
  • a raw material transport space S1 for transporting a raw material from the SiC member 36 to the SiC substrate 10 and a support 38 provided between the SiC substrate 10 and the SiC member 36 are provided.
  • the doping concentration of the SiC member 36 is set lower than the doping concentration of the SiC substrate 10.
  • the support 38 is preferably made of a high melting point material similar to the high melting point container 50.
  • the SiC substrate manufacturing apparatus has a structure in which a SiC member 36 is installed in the main body container 30 and raw materials are transported from the SiC member 36 to the SiC substrate 10. Therefore, the main body container 30 can be made of any material. Specifically, a high melting point material similar to that of the high melting point container 50 can be adopted.
  • FIG. 7 is an explanatory diagram of the SiC epitaxial substrate manufacturing apparatus according to the third embodiment.
  • the main body container 30 according to the third embodiment is configured so that it can grow at a temperature gradient different from that of the previous embodiment.
  • the same components as those in the previous embodiment are designated by the same reference numerals to simplify the description.
  • the main body container 30 transports a substrate mounting portion 31 on which the SiC substrate 10 is installed, a support 38 provided between the SiC substrate 10 and the SiC material 20, and a raw material from the SiC material 20 to the SiC substrate 10. It has a raw material transport space S1 for carrying the material.
  • a lower container 33 made of polycrystalline SiC may be adopted, or a SiC member 36 may be arranged below a support 38.
  • a temperature gradient is formed so that the temperature decreases from the lower container 52 of the high melting point container 50 toward the upper container 51.
  • This temperature gradient is formed, for example, by providing a contact portion with the moving table on the ceiling of the melting point container 50 so that heat can escape upward.
  • the heater 44 may be configured such that many heaters are arranged on the upper side. Further, the heating heater 44 may be configured so that the width increases toward the upper side. Alternatively, the heating heater 44 may be configured so that the electric power supplied can be increased toward the upper side.
  • the SiC substrate manufacturing apparatus can grow the SiC epitaxial layer 11 with the main surface 101 of the SiC substrate 10 facing downward. Therefore, it is possible to prevent the downfall that moves in the direction of gravity from being mixed into the surface of SiC substrate 10.
  • Example 1 >> ⁇ Placement process> Under the following conditions, the SiC substrate 10 was housed in the main body container 30, and the main body container 30 was further housed in the high melting point container 50.
  • the dopant and doping concentration of the SiC substrate 10 were confirmed by Raman spectroscopy.
  • (Main body container) Material Polycrystalline SiC Container size: 60 mm diameter x 4 mm height Distance between SiC substrate 10 and SiC material 20: 2 mm Dopant: N Doping concentration: 1 x 10 17 cm -3 or less (Raman spectroscopy detection limit or less) Atomic number ratio in the container Si / C: 1 or less
  • FIG. 8 is an SEM image of the SiC substrate of Example 1 grown and etched under the above conditions, observed from a cross section at a magnification of 10,000.
  • the thickness of the SiC epitaxial layer 11 of this Example 1 was 1.5 ⁇ m.
  • the SiC epitaxial layer 11 of Example 1 had a doping concentration of 1 ⁇ 10 17 cm ⁇ 3 or less, and the SiC substrate 10 had a doping concentration of 3 ⁇ 10 18 cm ⁇ 3 . As shown in FIG. 8, since the SiC epitaxial layer 11 has a brighter SEM image contrast than the SiC substrate 10, it can be understood that the doping concentration of the SiC epitaxial layer 11 is lower than that of the SiC substrate 10.
  • FIG. 9 is an explanatory diagram of a method for obtaining a conversion rate obtained by converting BPD into other defects / dislocations (TED or the like) in the SiC epitaxial layer 11.
  • FIG. 9A shows how the SiC epitaxial layer 11 was grown by the heating step. In this heating step, the BPD existing on the SiC substrate 10 is converted into TED with a certain probability. Therefore, TED and BPD are mixed on the surface of SiC epitaxial layer 11 unless 100% conversion is performed.
  • FIG. 9B shows a state in which defects in the SiC epitaxial layer 11 are confirmed by using the KOH dissolution etching method.
  • the SiC substrate is immersed in a dissolved salt (KOH, etc.) heated to approximately 500°C to form etch pits in dislocations and defects, and the type of dislocations is determined by the size and shape of the etch pits. It is a method to do. By this method, the number of BPDs existing on the surface of the SiC epitaxial layer 11 is obtained.
  • FIG. 9C shows how the SiC epitaxial layer 11 is removed after KOH dissolution etching. In this method, after flattening to the depth of the etch pit by mechanical polishing, CMP, or the like, the SiC epitaxial layer 11 is removed by thermal etching to expose the surface of the SiC substrate 10.
  • FIG. 9D shows a state in which defects in the SiC substrate 10 were confirmed by using the KOH dissolution etching method on the SiC substrate 10 from which the SiC epitaxial layer 11 was removed. By this method, the number of BPDs existing on the surface of the SiC substrate 10 is obtained.
  • the number of BPDs existing on the surface of the SiC epitaxial layer 11 (see FIG. 9B) and the number of BPDs existing on the surface of the SiC substrate 10 (see FIG. 9D).
  • the BPD conversion rate can be obtained.
  • the number of BPDs present on the surface of the SiC epitaxial layer 11 of Example 1 was about 0 cm- 2 , and the number of BPDs present on the surface of the SiC substrate 10 was 1000 cm- 2 . That is, it can be understood that BPD is reduced/removed by arranging and heating the SiC substrate 10 having no MSB on the surface in a quasi-closed space having an atomic ratio Si/C of 1 or less.
  • the SiC substrate 10 and the SiC material 20 having a doping concentration lower than that of the SiC substrate 10 are opposed to each other and heated, and the raw material is transported from the SiC material 20 to the SiC substrate 10 to form the SiC epitaxial layer 11. ..
  • the SiC epitaxial layer 11 having a doping concentration capable of functioning as a breakdown voltage layer of the semiconductor device can be grown.
  • the SiC substrate 10 is placed in a quasi-closed space having an atomic ratio Si/C of 1 or less and heated to function as a breakdown voltage layer, and a surface on which BPD is reduced/removed.
  • the SiC epitaxial layer 11 can be formed.
  • the dopant and doping concentration of the SiC substrate 10 were confirmed by Raman spectroscopy.
  • (Main body container) Material Polycrystalline SiC Container size: 60 mm diameter x 4 mm height Distance between SiC substrate 10 and SiC material 20: 2 mm Dopant: N Doping concentration: 1 x 10 17 cm -3 or less (Raman spectroscopy detection limit or less) Si vapor supply source 35: Si piece The atomic number ratio in the container exceeds Si/C:1
  • the atomic ratio Si/C in the container exceeds 1.
  • FIG. 10 is an SEM image of the surface of the SiC substrate 10 before the SiC epitaxial layer 11 has grown.
  • FIG. 10A is an SEM image observed at a magnification of ⁇ 1000
  • FIG. 10B is an SEM image observed at a magnification of ⁇ 100,000. It can be understood that MSBs are formed on the surface of the SiC substrate 10 before the growth of the SiC epitaxial layer 11, and the steps with a height of 3 nm or more are arranged with a terrace width of 42 nm on average. The step height was measured by AFM.
  • FIG. 11 is an SEM image of the surface of the SiC substrate 10 after the SiC epitaxial layer 11 has grown.
  • FIG. 11A is an SEM image observed at a magnification of ⁇ 1000
  • FIG. 11B is an SEM image observed at a magnification of ⁇ 100,000.
  • No MSB is formed on the surface of the SiC epitaxial layer 11 of Example 2, and it can be understood that steps of 1.0 nm (full unit cell) are regularly arranged with a terrace width of 14 nm. The step height was measured by AFM.
  • the SiC substrate 10 having MSBs on the surface is placed in a quasi-closed space having an atomic ratio Si/C of more than 1 and heated to form the SiC epitaxial layer 11 on the surface where the MSBs are decomposed. Can be grasped.
  • the SiC substrate 10 is placed in a quasi-closed space in which the atomic ratio Si/C exceeds 1 and heated to function as a breakdown voltage layer, and the surface of the SiC epitaxial layer 11 on which MSB is decomposed is decomposed. Can be formed.
  • FIG. 12 is a graph showing the relationship between the heating temperature and the growth rate grown by the method for manufacturing an SiC epitaxial substrate according to the present invention.
  • the horizontal axis of this graph is the reciprocal of temperature, and the vertical axis of this graph represents the growth rate logarithmically.
  • the result of growing the SiC epitaxial layer 11 on the SiC substrate 10 by arranging the SiC substrate 10 in the space (inside the main body container 30) where the atomic ratio Si/C exceeds 1 is shown by a circle. Further, the result of arranging the SiC substrate 10 in a space (inside the main body container 30) having an atomic number ratio of 1 or less and growing the SiC epitaxial layer 11 on the SiC substrate 10 is indicated by a cross.
  • the chemical potential difference or the temperature gradient is used as the growth driving force.
  • the SiC substrate 10 is grown.
  • This chemical potential difference can be exemplified by the partial pressure difference between the vapor phase species generated on the surfaces of the polycrystalline SiC (SiC material 20) and the single crystal SiC (SiC substrate 10).
  • the growth rate of SiC can be calculated by the following mathematical formula 1.
  • T is the temperature of the SiC raw material side
  • k is Boltzmann's constant.
  • P feedstock -P substrate, source gas becomes supersaturated state, a growth amount deposited as SiC, as a raw material gas SiC, Si 2 C, SiC 2 is assumed.
  • thermodynamic calculation was performed under the following conditions (i) to (iv).
  • the two-point chain wire grows a single crystal SiC using polycrystalline SiC as a raw material in a vapor pressure environment when SiC (solid phase) and C (solid phase) are in a phase equilibrium state via a gas phase. It is the result of thermodynamic calculation when it is made to. Specifically, using Equation 1, thermodynamic calculation was performed under the following conditions (i) to (iv). (I) SiC-C equilibrium vapor pressure environment with a constant volume, (ii) The growth driving force depends on the temperature gradient in the main body container 30 and the vapor pressure difference (chemical potential difference) between polycrystalline SiC and single crystal SiC.
  • the raw material gas is SiC, Si 2 C, or SiC 2
  • the adsorption coefficient by which the raw material is adsorbed to the step of the SiC substrate 10 is 0.001.
  • the values in the JANAF thermochemical table were used for the data of each chemical species used in the thermodynamic calculation.
  • the result of growing the SiC epitaxial layer 11 on the SiC substrate 10 by arranging the SiC substrate 10 in the space where the atomic number ratio Si/C exceeds 1 (in the main body container 30) ( ⁇ ) It can be seen that the mark () indicates a tendency in agreement with the result of the thermodynamic calculation of growth of the SiC substrate in the SiC-Si equilibrium vapor pressure environment.
  • a growth rate of 1.0 ⁇ m / min or more is achieved at a heating temperature of 1960 ° C. under a SiC-Si equilibrium vapor pressure environment. Further, it is estimated that a growth rate of 2.0 ⁇ m / min or more is achieved at a heating temperature of 2000 ° C. or higher. On the other hand, in a SiC-C equilibrium vapor pressure environment, it is estimated that a growth rate of 1.0 ⁇ m / min or more is achieved at a heating temperature of 2000 ° C. Further, it is estimated that a growth rate of 2.0 ⁇ m/min or more is achieved at a heating temperature of 2030° C. or more.
  • the growth rate of the SiC epitaxial layer can be set to 1.0 ⁇ /min or more, and the breakdown voltage layer can be grown at high speed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

新規なＳｉＣエピタキシャル基板の製造方法及びその製造装置を提供することを課題とする。　ＳｉＣ基板１０と、このＳｉＣ基板１０よりもドーピング濃度が低いＳｉＣ材料２０とを相対させて加熱し、ＳｉＣ材料２０からＳｉＣ基板１０に原料を輸送してＳｉＣエピタキシャル層１１を形成する。これにより、従来法（化学気相成長法）と比較して、制御するパラメータを削減したＳｉＣエピタキシャル基板の製造方法を提供することができる。

Description

ＳｉＣエピタキシャル基板の製造方法及びその製造装置
　本発明は、ＳｉＣエピタキシャル基板の製造方法及びその製造装置に関する。
　近年、炭化ケイ素（ＳｉＣ）半導体デバイスは、シリコン（Ｓｉ）やガリウムヒ素（ＧａＡｓ）半導体デバイスに比べて高耐圧及び高効率であり、さらに高温動作が可能であるため、高性能半導体デバイスとして注目されている。
　通常、ＳｉＣ半導体デバイスは、ＳｉＣ単結晶基板上にデバイスの活性領域となるＳｉＣエピタキシャル層を成長させたＳｉＣエピタキシャル基板を用いて作製される。このＳｉＣエピタキシャル層は、化学的気相成長法（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）によって形成されるのが一般的である（例えば、特許文献１参照。）。
　化学気相成長法は、原料ガスがキャリアガス中で熱分解し、ＳｉＣ単結晶基板上にシリコン（Ｓｉ）原子及びカーボン（Ｃ）原子を連続的に堆積させることでＳｉＣエピタキシャル層を形成する手法である。一般的に、原料ガスとしてモノシラン（ＳｉＨ４）ガス及びジメチルメタン（Ｃ３Ｈ８）ガスが用いられ、キャリアガスとして水素（Ｈ２）ガスが用いられる。
　また、化学気相成長法においては、上記原料ガス及びキャリアガスに加えて、ドーパントガスが適宜添加される。このドーパントガスの流量を制御することで、半導体デバイスの耐圧層に適したドーピング濃度のＳｉＣエピタキシャル層を形成している。ドープされるドーパントとしては、窒素（Ｎ）やリン（Ｐ）、アルミニウム（Ａｌ）やボロン（Ｂ）等を例示することができる。
特開２０１４－４７０９０号公報
　しかしながら、化学気相成長法においては、ＳｉＣ単結晶基板の成長環境に、原料ガス、キャリアガス及びドーパントガスが混在するため、成長環境の制御が難しいという問題があった。特に、各ガスの流量やＳｉＣ単結晶基板の加熱温度等、複数のパラメータを最適化する必要があった。
　本発明は、新規なＳｉＣエピタキシャル基板の製造方法及びその製造装置を提供することを課題とする。
　上記課題を解決する本発明は、ＳｉＣ基板と前記ＳｉＣ基板よりもドーピング濃度が低いＳｉＣ材料とを相対させて加熱し、前記ＳｉＣ材料から前記ＳｉＣ基板に原料を輸送してＳｉＣエピタキシャル層を形成する、ＳｉＣエピタキシャル基板の製造方法である。
　このように、ＳｉＣ基板と、このＳｉＣ基板よりもドーピング濃度が低いＳｉＣ材料とを相対させて成長させることにより、従来法（化学気相成長法）と比較して制御するパラメータを削減することができる。また、所望のドーピング濃度のＳｉＣ材料を選択することにより、ＳｉＣエピタキシャル層のドーピング濃度を制御することができる。
　本発明の好ましい形態では、前記ＳｉＣ材料のドーピング濃度は、１×１０１７ｃｍ－３以下である。
　このようなドーピング濃度のＳｉＣ材料を用いることにより、耐圧層に適したドーピング濃度のＳｉＣエピタキシャル層を形成することができる。
　本発明の好ましい形態では、前記ＳｉＣ基板と前記ＳｉＣ材料の間に温度勾配を有する原料輸送空間を形成するよう加熱し、前記ＳｉＣ材料を高温側に、前記ＳｉＣ基板を低温側に配置することで原料を輸送する。
　このように、ＳｉＣ基板とＳｉＣ材料との間に温度勾配を設けることにより、容易に原料を輸送することができる。
　本発明の好ましい形態では、前記ＳｉＣ基板を原子数比Ｓｉ／Ｃが１以下である準閉鎖空間に配置し加熱することで、前記ＳｉＣエピタキシャル層中の基底面転位密度を低減する。
　このようにＳｉＣ基板を原子数比Ｓｉ／Ｃが１以下である準閉鎖空間に配置して、加熱することにより、基底面転位密度が低減されたＳｉＣエピタキシャル層を形成することができる。
　本発明の好ましい形態では、前記ＳｉＣ基板を原子数比Ｓｉ／Ｃが１を超える準閉鎖空間に配置し加熱することで、前記ＳｉＣエピタキシャル層の表面を平坦化する。
　このようにＳｉＣ基板を原子数比Ｓｉ／Ｃが１を超える準閉鎖空間に配置して、加熱することにより、マクロステップバンチングが分解された表面を有するＳｉＣエピタキシャル層を形成することができる。
　本発明の好ましい形態では、前記ＳｉＣ基板を原子数比Ｓｉ／Ｃが１以下である準閉鎖空間に配置し加熱した後、原子数比Ｓｉ／Ｃが１を超える準閉鎖空間に配置し加熱することで、前記ＳｉＣエピタキシャル層中の基底面転位密度を低減する。
　このように原子数比Ｓｉ／Ｃが１以下である準閉鎖空間に配置して加熱した後、原子数比Ｓｉ／Ｃが１を超える準閉鎖空間に配置して、加熱することにより、基底面転位密度が低減されたＳｉＣエピタキシャル層を形成することができる。
　本発明の好ましい形態では、前記ＳｉＣ基板を１６００℃以上の温度領域で加熱する。
　このような温度領域で加熱することにより、高速にＳｉＣエピタキシャル層を形成することができる。
　本発明の好ましい形態では、表面の基底面転位密度が１．０個ｃｍ－２以下であるＳｉＣエピタキシャル層を形成する。
　また、本発明はＳｉＣエピタキシャル基板の製造装置にも関する。すなわち、上記課題を解決する本発明は、ＳｉＣ基板を収容可能な本体容器を備え、前記本体容器は、前記ＳｉＣ基板を設置する基板設置部と、この基板設置部に相対するＳｉＣ材料と、を有し、前記ＳｉＣ材料は、前記ＳｉＣ基板よりもドーピング濃度が低い、ＳｉＣエピタキシャル基板の製造装置である。
　本発明の好ましい形態では、前記本体容器は、前記ＳｉＣ材料で構成されている。
　このように、本体容器自体をＳｉＣ材料で構成することにより、本体容器を用いることで、準閉鎖空間を形成しつつ、原料の供給源となることができる。
　また、上記課題を解決する本発明は、ＳｉＣ基板を収容可能な本体容器を備え、前記本体容器は、前記ＳｉＣ基板を設置する基板設置部と、この基板設置部に相対する位置にＳｉＣ材料を設置するＳｉＣ材料設置部と、を有し、前記ＳｉＣ材料は、前記ＳｉＣ基板よりもドーピング濃度が低い、ＳｉＣエピタキシャル基板の製造装置である。
　このように、ＳｉＣ材料を設置するＳｉＣ材料設置部を設けることにより、本体容器を任意の材料で構成することができる。
　本発明の好ましい形態では、前記ＳｉＣ材料のドーピング濃度は、１×１０１７ｃｍ－３以下である。
　本発明の好ましい形態では、前記本体容器は、前記ＳｉＣ基板と前記ＳｉＣ材料の間に設けられる支持具を有する。
　本発明の好ましい形態では、前記ＳｉＣ基板と前記ＳｉＣ材料の間に温度勾配が形成されるように加熱する加熱炉を、さらに備える。
　本発明の好ましい形態では、前記加熱炉は、前記本体容器を収容可能な高融点容器と、この高融点容器内にＳｉ蒸気を供給可能なＳｉ蒸気供給源と、を有する。
　本発明の好ましい形態では、前記本体容器は、容器内にＳｉ蒸気を供給可能なＳｉ蒸気供給源を有し、前記Ｓｉ蒸気供給源は、前記本体容器内の原子数比Ｓｉ／Ｃが１を超えるよう配置される。
　また、本発明はＳｉＣ半導体基板の製造方法にも関する。すなわち、本発明の一態様のＳｉＣ半導体基板の製造方法は、ＳｉＣ基板とＳｉＣ材料とを相対させて加熱することで、前記ＳｉＣ材料から前記ＳｉＣ基板に原料を輸送し、１．０μｍ／ｍｉｎ以上の成長速度でＳｉＣエピタキシャル層を形成する。
　このように、ＳｉＣ基板と、このＳｉＣ基板よりもドーピング濃度が低いＳｉＣ材料とを相対させて成長させることにより、従来法（化学気相成長法）と比較して制御するパラメータを削減することができる。また、ＳｉＣエピタキシャル層の成長速度を１．０μ／ｍｉｎ以上に設定することができる。
　本発明の好ましい形態では、前記成長速度は、２．０μｍ／ｍｉｎ以上である。
　本発明の好ましい形態では、前記ＳｉＣ材料は、ＳｉＣ基板よりもドーピング濃度が低い。
　また、本発明の好ましい形態では、前記ＳｉＣ材料のドーピング濃度は、１×１０１７ｃｍ－３以下である。
　このようなドーピング濃度のＳｉＣ材料を用いることにより、耐圧層に適したドーピング濃度のＳｉＣエピタキシャル層を形成することができる。
　本発明の好ましい形態では、前記ＳｉＣ基板を１９００℃以上の温度領域で加熱する。
　このような温度領域で加熱することにより、高速にＳｉＣエピタキシャル層を形成することができる。
　本発明の好ましい形態では、前記ＳｉＣエピタキシャル層を３０μｍ以上成長させる。
　このように、３０μｍ以上ＳｉＣエピタキシャル層を成長させることにより、高耐圧半導体デバイスに適した耐圧層を形成することができる。
　本発明の好ましい形態では、前記ＳｉＣエピタキシャル層を１００μｍ以上成長させる。
　本発明の好ましい形態では、前記ＳｉＣ基板と前記ＳｉＣ材料の間に温度勾配を有する原料輸送空間を形成するよう加熱し、前記ＳｉＣ材料を高温側に、前記ＳｉＣ基板を低温側に配置することで原料を輸送する。
　このように、ＳｉＣ基板とＳｉＣ材料との間に温度勾配を設けることにより、容易に原料を輸送することができる。
　本発明の好ましい形態では、前記ＳｉＣ基板と前記ＳｉＣ材料を準閉鎖空間に配置し加熱する。
　本発明の好ましい形態では、前記ＳｉＣ基板を原子数比Ｓｉ／Ｃが１以下である準閉鎖空間に配置し加熱することで、前記ＳｉＣエピタキシャル層中の基底面転位密度を低減する。
　このようにＳｉＣ基板を原子数比Ｓｉ／Ｃが１以下である準閉鎖空間に配置し加熱することにより、基底面転位密度が低減されたＳｉＣエピタキシャル層を形成することができる。
　本発明の好ましい形態では、前記ＳｉＣ基板を原子数比Ｓｉ／Ｃが１を超える準閉鎖空間に配置し加熱することで、前記ＳｉＣエピタキシャル層の表面を平坦化する。
　このようにＳｉＣ基板を原子数比Ｓｉ／Ｃが１を超える準閉鎖空間に配置し加熱することにより、マクロステップバンチングが分解された表面を有するＳｉＣエピタキシャル層を形成することができる。
　本発明の好ましい形態では、前記ＳｉＣ基板を原子数比Ｓｉ／Ｃが１以下である準閉鎖空間に配置し加熱した後、前記ＳｉＣ基板を原子数比Ｓｉ／Ｃが１を超える準閉鎖空間に配置し加熱することで、前記ＳｉＣエピタキシャル層中の基底面転位密度を低減する。
　このように原子数比Ｓｉ／Ｃが１以下である準閉鎖空間に配置し加熱した後、原子数比Ｓｉ／Ｃが１を超える準閉鎖空間に配置し加熱することにより、基底面転位（ＢＰＤ）密度が低減されたＳｉＣエピタキシャル層を形成することができる。
　開示した技術によれば、新規なＳｉＣエピタキシャル基板の製造方法及びその製造装置を提供することができる。
　他の課題、特徴及び利点は、図面及び特許請求の範囲とともに取り上げられる際に、以下に記載される発明を実施するための形態を読むことにより明らかになるであろう。
一実施の形態のＳｉＣエピタキシャル基板の製造方法の説明図である。 一実施の形態のＳｉＣエピタキシャル基板の製造方法の説明図である。 実施形態１に係るＳｉＣエピタキシャル基板の製造装置の説明図である。 実施形態１に係るＳｉＣエピタキシャル基板の製造装置の説明図である。 実施形態１に係るＳｉＣエピタキシャル基板の製造装置の説明図である。 実施形態２に係るＳｉＣエピタキシャル基板の製造装置の説明図である。 実施形態３に係るＳｉＣエピタキシャル基板の製造装置の説明図である。 一実施の形態のＳｉＣエピタキシャル基板の製造方法でＳｉＣエピタキシャル層を形成したＳｉＣ基板の断面ＳＥＭ像である。 一実施の形態のＳｉＣエピタキシャル基板の製造方法のＢＰＤ変換率を求める手法の説明図である。 一実施の形態のＳｉＣエピタキシャル基板の製造方法のＳｉＣエピタキシャル層成長前に観察されるＳｉＣ基板表面のＳＥＭ像である。 一実施の形態のＳｉＣエピタキシャル基板の製造方法のＳｉＣエピタキシャル層成長後に観察されるＳｉＣ基板表面のＳＥＭ像である。 一実施の形態のＳｉＣエピタキシャル基板の製造方法の成長速度を示すアレニウスプロットである。
　以下、本発明を図面に示した好ましい実施形態について、図１～図１２を用いて詳細に説明する。本発明の技術的範囲は、添付図面に示した実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、適宜変更が可能である。
《ＳｉＣエピタキシャル基板の製造方法》
　本発明は、ＳｉＣ基板１０とＳｉＣ基板１０よりもドーピング濃度が低いＳｉＣ材料２０とを相対させて加熱し、ＳｉＣ材料２０からＳｉＣ基板１０に原料を輸送してＳｉＣエピタキシャル層１１を形成する、ＳｉＣエピタキシャル基板の製造方法として把握できる。
　具体的には、本発明に係るＳｉＣエピタキシャル基板の製造方法は、図１に示すように、ＳｉＣ基板１０とＳｉＣ基板１０よりもドーピング濃度が低いＳｉＣ材料２０とを相対させて配置する配置工程と、加熱することによりＳｉＣ材料２０からＳｉＣ基板１０に原料を輸送してＳｉＣエピタキシャル層１１を形成する加熱工程と、を含む。
　また、本発明は、ＳｉＣ基板１０とＳｉＣ材料２０とを相対させて加熱することで、ＳｉＣ材料２０からＳｉＣ基板１０に原料を輸送し、１．０μｍ／ｍｉｎ以上の成長速度でＳｉＣエピタキシャル層１１を形成する、ＳｉＣエピタキシャル基板の製造方法として把握できる。
　具体的には、本発明に係るＳｉＣエピタキシャル基板の製造方法は、図１に示すように、ＳｉＣ基板１０とＳｉＣ基板１０よりもドーピング濃度が低いＳｉＣ材料２０とを相対させて配置する配置工程と、加熱することによりＳｉＣ材料２０からＳｉＣ基板１０に原料を輸送して、１．０μｍ／ｍｉｎ以上の成長速度でＳｉＣエピタキシャル層１１を形成する加熱工程と、を含む。
〈配置工程〉
　本発明に係る配置工程は、ＳｉＣ基板１０と、このＳｉＣ基板１０のＳｉＣエピタキシャル層１１の原料となるＳｉＣ材料２０と、を相対（対峙）させて配置する工程である。このＳｉＣ基板１０とＳｉＣ材料２０との間には、ＳｉＣ材料２０からＳｉＣ基板１０の表面へ原料を輸送する原料輸送空間Ｓ１が形成されている。
　なお、ＳｉＣエピタキシャル層１１が均一に成長するよう、ＳｉＣ基板１０とＳｉＣ材料２０とは、ＳｉＣ基板１０表面とＳｉＣ材料２０表面とが略平行となるよう配置することが好ましい。
　また、ＳｉＣ基板１０とＳｉＣ材料２０は、準閉鎖空間に配置されることが好ましい。この準閉鎖空間は、例えば、本体容器３０内に収容することで形成することができる。
　なお、本明細書における「準閉鎖空間」とは、容器内の真空引きは可能であるが、容器内に発生した蒸気の少なくとも一部を閉じ込め可能な空間のことをいう。
（ＳｉＣ基板）
　ＳｉＣ基板１０は、昇華法等で作製したインゴットから円盤状にスライスしたＳｉＣウェハや、単結晶ＳｉＣを薄板状に加工したＳｉＣ基板を含む。なお、単結晶ＳｉＣの結晶多形としては、何れのポリタイプのものも採用することができる。
　ドーパントは、一般的にＳｉＣ基板１０にドープされる元素であればよい。具体的には、窒素（Ｎ）やリン（Ｐ）、アルミニウム（Ａｌ）やボロン（Ｂ）などが好ましい。
　ＳｉＣ基板１０のドーピング濃度は、好ましくは１×１０１７ｃｍ－３より高濃度であり、より好ましくは１×１０１８ｃｍ－３以上であり、更に好ましくは１×１０１９ｃｍ－３以上である。
　ドーパント及びドーピング濃度は、ラマン分光法や二次イオン質量分析法（ＳＩＭＳ）により確認することができる。
　本明細書中の説明においては、ＳｉＣ基板１０の半導体素子を作る面（具体的にはＳｉＣエピタキシャル層１１を堆積する面）を主面１０１といい、この主面１０１に相対する面を裏面１０２という。また、主面１０１及び裏面１０２を合わせて表面といい、主面１０１と裏面１０２を貫通する方向を表裏方向という。
　なお、主面１０１としては、（０００１）面や（０００－１）面から数度（例えば、０．４～８°）のオフ角を設けた表面を例示することができる（なお、本明細書では、ミラー指数の表記において、“－”はその直後の指数につくバーを意味する。）。
　原子レベルで平坦化されたＳｉＣ基板１０の表面には、ステップ／テラス構造が確認される。このステップ／テラス構造は、１分子層以上の段差部位であるステップと、{０００１}面が露出した平坦部位であるテラスと、が交互に並んだ階段構造となっている。
　ステップは、１分子層（０．２５ｎｍ）が最小高さ（最小単位）であり、この１分子層が複数層重なることで、様々なステップ高さを形成している。本明細書中の説明においては、ステップが束化（バンチング）して巨大化し、各ポリタイプの１ユニットセルを超えた高さを有するものをマクロステップバンチング（Ｍａｃｒｏ　Ｓｔｅｐ　Ｂｕｎｃｈｉｎｇ:ＭＳＢ）という。
　すなわち、ＭＳＢとは、４Ｈ-ＳｉＣの場合には４分子層を超えて（５分子層以上）バンチングしたステップであり、６Ｈ-ＳｉＣの場合には６分子層を超えて（７分子層以上）バンチングしたステップである。
　なお、ＳｉＣ基板１０上に成長させるＳｉＣエピタキシャル層１１は、表面に基底面転位（Ｂａｓａｌ　Ｐｌａｎｅ　Ｄｉｓｌｏｃａｔｉｏｎ:ＢＰＤ）が存在していないことが好ましい。そのため、表面にＢＰＤが存在していないＳｉＣ基板１０上にＳｉＣエピタキシャル層１１を形成することが好ましい。また、ＳｉＣエピタキシャル層１１の形成中に、ＢＰＤから他の欠陥・転位に変換することが好ましい。
　なお、ＳｉＣ基板１０の大きさとしては、数センチ角のチップサイズから、６インチウェハや８インチウェハ、若しくはそれ以上の大きさを例示することができる。
（ＳｉＣ材料）
　ＳｉＣ材料２０は、ＳｉＣ基板１０と相対させて加熱することで、ＳｉＣ基板１０にＳｉ元素と、Ｃ元素と、ドーパントと、を供給可能なＳｉＣで構成される。例えば、ＳｉＣ製の容器（本体容器３０）やＳｉＣ製の基板（ＳｉＣ部材３６）を含む。なお、ＳｉＣ材料の結晶多形としては、何れのポリタイプのものも採用することができ、多結晶ＳｉＣを採用しても良い。
　ドーパントは、ＳｉＣ基板１０と同様の元素を採用することができる。具体的には、窒素（Ｎ）やリン（Ｐ）、アルミニウム（Ａｌ）やボロン（Ｂ）などが好ましい。
　ＳｉＣ材料２０のドーピング濃度は、好ましくは１×１０１７ｃｍ－３以下であり、より好ましくは１×１０１６ｃｍ－３以下であり、更に好ましくは１×１０１５ｃｍ－３以下である。
　ドーパント及びドーピング濃度は、ラマン分光法や二次イオン質量分析法（ＳＩＭＳ）により確認することができる。
（準閉鎖空間）
　準閉鎖空間は、原子数比Ｓｉ／Ｃが１以下となるよう構成しても良い。例えば、化学量論比１：１を満たすＳｉＣ製の本体容器３０内に、化学量論比１：１を満たすＳｉＣ基板１０と、化学量論比１：１を満たすＳｉＣ材料２０と、を配置した場合には、本体容器３０内の原子数比Ｓｉ／Ｃは１となる（図４参照）。また、Ｃ蒸気供給源（Ｃペレット等）を配置して原子数比Ｓｉ／Ｃを１以下としても良い。
　また、準閉鎖空間は、原子数比Ｓｉ／Ｃが１を超えるよう構成しても良い。例えば、化学量論比１：１を満たすＳｉＣ製の本体容器３０内に、化学量論比１：１を満たすＳｉＣ基板１０と、化学量論比１：１を満たすＳｉＣ材料２０と、Ｓｉ蒸気供給源３５（Ｓｉペレット等）と、を配置した場合には、本体容器３０内の原子数比Ｓｉ／Ｃは１を超える（図５参照）。
〈加熱工程〉
　本発明に係る加熱工程は、ＳｉＣ基板１０とＳｉＣ材料２０を加熱することで、原料輸送空間Ｓ１を介して、ＳｉＣ材料２０の原料（Ｓｉ元素、Ｃ元素及びドーパント）をＳｉＣ基板１０表面へ輸送する工程である。
　原料を輸送する駆動力としては、温度勾配やＳｉＣ基板１０とＳｉＣ材料２０間の化学ポテンシャル差を採用することができる。
　具体的には、準閉鎖空間内で、ＳｉＣ材料２０から昇華したＳｉ元素とＣ元素とドーパントからなる蒸気が、原料輸送空間Ｓ１中を拡散することにより輸送され、ＳｉＣ材料２０より温度の低く設定されたＳｉＣ基板１０上に過飽和となって凝結する。
　また、ＳｉＣ基板１０に単結晶ＳｉＣを、ＳｉＣ材料２０に多結晶ＳｉＣを、それぞれ採用する場合には、多結晶ＳｉＣと単結晶ＳｉＣの表面で発生する分圧差（化学ポテンシャル差）を輸送の駆動力とすることができる。
　図２は、成長機構の概要を示す説明図である。ＳｉＣ基板１０とＳｉＣ材料２０を相対させて配置し、１４００℃以上２３００℃以下の温度範囲で加熱することで、以下１）～５）の反応が原料輸送空間Ｓ１内で持続的に行われ、結果としてＳｉＣエピタキシャル層１１の成長が進行すると考えられる。
　１）　ＳｉＣ（ｓ）→Ｓｉ（ｖ）＋Ｃ（ｓ）
　２）　２Ｃ（ｓ）＋Ｓｉ（ｖ）→ＳｉＣ２（ｖ）
　３）　Ｃ（ｓ）＋２Ｓｉ（ｖ）→Ｓｉ２Ｃ（ｖ）
　４）　Ｓｉ（ｖ）＋ＳｉＣ２（ｖ）→２ＳｉＣ（ｓ）
　５）　Ｓｉ２Ｃ（ｖ）→Ｓｉ（ｖ）＋ＳｉＣ（ｓ）
　１）の説明:ＳｉＣ材料２０（ＳｉＣ（ｓ））が加熱されることで、熱分解によりＳｉＣからＳｉ原子（Ｓｉ（ｖ））が脱離する。
　２）及び３）の説明:Ｓｉ原子（Ｓｉ（ｖ））が脱離することでＳｉＣ基板１０表面に残存したＣ（Ｃ（ｓ））は、原料輸送空間Ｓ１のＳｉ蒸気（Ｓｉ（ｖ））と反応することで、Ｓｉ２Ｃ又はＳｉＣ２等となって原料輸送空間Ｓ１に昇華する。
　４）及び５）の説明:昇華したＳｉ２Ｃ又はＳｉＣ２等が、温度勾配や化学ポテンシャル差によってＳｉＣ基板１０のテラスに到達・拡散し、ステップに到達することでＳｉＣ基板１０の結晶多形を引き継いでＳｉＣエピタキシャル層１１が成長する（ステップフロー成長）。
　この時、ＳｉＣ材料２０のドーパントも原料と共に輸送されるため、ＳｉＣ材料２０のドーピング濃度を引きついでＳｉＣエピタキシャル層１１が成長する。
　加熱工程における加熱温度は、好ましくは１４００～２３００℃の範囲に設定され、より好ましくは１６００℃以上に設定される。
　また、加熱工程における加熱温度は、好ましくは１４００～２３００℃の範囲であり、より好ましくは１９００℃以上であり、より好ましくは１９５０℃以上であり、より好ましくは２０００℃以上であり、更に好ましくは２０５０℃以上である。
　加熱工程におけるＳｉＣエピタキシャル層１１の成長速度は、上記温度領域によって制御することができ、０．００１～２μｍ／ｍｉｎの範囲で選択することが可能である。
　また、加熱工程におけるＳｉＣエピタキシャル層１１の成長速度は、上記温度領域によって制御することができ、好ましくは、１．０μｍ／ｍｉｎ以上であり、より好ましくは１．５μｍ／ｍｉｎ以上であり、より好ましくは１．８μｍ／ｍｉｎ以上であり、更に好ましくは２．０μｍ／ｍｉｎ以上である。
　加熱工程における加熱時間は、所望の成長量となるよう任意の時間に設定することができる。例えば、成長速度が１μｍ／ｍｉｎの時に、成長量を１μｍとしたい場合には、加熱時間は１分間となる。
　加熱工程におけるＳｉＣエピタキシャル層１１の成長量は、成長温度と成長時間により、所望の成長量となるよう設定することができる。例えば、ＳｉＣエピタキシャル層１１を３０μｍ以上成長させることが好ましい。また、ＳｉＣエピタキシャル層１１を１００μｍ以上成長させることが好ましい。
　加熱工程における原料輸送空間Ｓ１の温度勾配は、０．１～５℃／ｍｍの範囲に設定される。
　また、所望のドーピング濃度に応じて、ドーパントガスを供給してもよい。
　加熱工程は、ＳｉＣ基板１０を原子数比Ｓｉ／Ｃが１以下である準閉鎖空間に配置し加熱することで、ＳｉＣエピタキシャル層１１中のＢＰＤ密度を低減する工程（基底面転位低減工程）を含むことが好ましい。この基底面転位低減工程では、例えば、表面のＢＰＤ密度が１０００個ｃｍ－２であるＳｉＣ基板１０を、原子数比Ｓｉ／Ｃが１以下である準閉鎖空間に配置し加熱する。これにより、表面のＢＰＤ密度が１．０個ｃｍ－２以下であるＳｉＣエピタキシャル層１１を形成し得る。
　また、加熱工程は、ＳｉＣ基板１０を原子数比Ｓｉ／Ｃが１を超える準閉鎖空間に配置し加熱することで、ＳｉＣエピタキシャル層１１の表面を平坦化する工程（平坦化工程）を含むことが好ましい。この平坦化工程では、例えば、表面にＭＳＢが存在するＳｉＣ基板１０を、原子数比Ｓｉ／Ｃが１を超える準閉鎖空間に配置し加熱する。これにより、ＭＳＢが分解された表面のＳｉＣエピタキシャル層１１を形成し得る。
　また、加熱工程は、ＳｉＣ基板１０を原子数比Ｓｉ／Ｃが１以下である準閉鎖空間に配置し加熱することで、ＳｉＣエピタキシャル層１１の表面を平坦化した（平坦化工程）後、ＳｉＣ基板１０を原子数比Ｓｉ／Ｃが１を超える準閉鎖空間に配置し加熱することで、ＳｉＣエピタキシャル層１１中のＢＰＤ密度を低減する工程（基底面転位低減工程）と、を含むことが好ましい。
　このように、平坦化工程にてＭＳＢが分解された表面を有するＳｉＣ基板１０を、原子数比Ｓｉ／Ｃが１以下である準閉鎖空間に配置し加熱することにより、ＢＰＤが低減・除去された表面のＳｉＣエピタキシャル層１１を形成し得る。
　本発明に係るＳｉＣエピタキシャル基板の製造方法は、ＳｉＣ基板１０とＳｉＣ基板１０よりもドーピング濃度が低いＳｉＣ材料２０とを相対させて加熱し、ＳｉＣ材料２０からＳｉＣ基板１０に原料を輸送してＳｉＣエピタキシャル層１１を形成する。これにより、加熱温度をパラメータとして、ＳｉＣ半導体デバイスの耐圧層となるＳｉＣエピタキシャル層１１を成長させることができる。
　すなわち、本発明に係るＳｉＣエピタキシャル基板の製造方法は、従来法（化学気相成長法）と異なり、複数のガス（原料ガスやドーピングガス）の流量を制御することなく、ドーピング濃度が制御されたＳｉＣエピタキシャル層１１を形成することができる。
　本発明に係るＳｉＣエピタキシャル基板の製造方法の一つの形態として、ドーピング濃度が３×１０１８ｃｍ－３であるＳｉＣ基板１０の片面に対して、ドーピング濃度が１×１０１７ｃｍ－３以下のＳｉＣエピタキシャル層１１を成長させつつ、ＳｉＣ基板１０の他の片面をエッチングする形態が挙げられる。
　また、本発明に係るＳｉＣエピタキシャル基板の製造方法の一つの形態として、ドーピング濃度が３×１０１８ｃｍ－３であるＳｉＣ基板１０の片面に対して、ドーピング濃度が１×１０１７ｃｍ－３以下のＳｉＣエピタキシャル層１１を成長させつつ、ＳｉＣ基板１０の他の片面をエッチングする形態を含まない形態が挙げられる。
《ＳｉＣエピタキシャル基板の製造装置》
〈実施形態１〉
　以下、本発明の実施形態１に係るＳｉＣエピタキシャル基板の製造装置について詳細に説明する。なお、この実施形態において、先の製造方法に示した構成と基本的に同一の構成要素については、同一の符号を付してその説明を簡略化する。
　実施形態１に係るＳｉＣエピタキシャル基板の製造装置は、図３に示すように、ＳｉＣ基板１０を収容可能でありＳｉＣ材料２０で構成された本体容器３０と、ＳｉＣ基板１０とＳｉＣ材料２０との間に温度勾配が形成されるよう加熱可能な加熱炉４０と、を備える。
（本体容器）
　本体容器３０は、ＳｉＣ基板１０を設置する基板設置部３１と、互いに嵌合可能な上容器３２及び下容器３３と、を備える嵌合容器である。上容器３２と下容器３３の嵌合部には、微小な間隙３４が形成されており、この間隙３４から本体容器３０内の排気（真空引き）が可能なよう構成されている。
　基板設置部３１は、下容器３３の底面側に設けられており、ＳｉＣ基板１０が設置される。なお図示はしていないが、ＳｉＣ基板１０を支持する台座等を設けても良い。
　上容器３２は、多結晶ＳｉＣで構成されている。そのため、ＳｉＣ基板１０に原料を供給するＳｉＣ材料２０となる。なお、この上容器３２は、ＳｉＣ基板１０よりも低いドーピング濃度に設定されている。
　下容器３３は、上容器３２と同様に多結晶ＳｉＣで構成されている。また、高熱に耐えられる高融点材料で構成されていればよく、後述する高融点容器５０と同様の材料を採用することができる。
　すなわち、本体容器３０は、ＳｉＣ基板１０を設置する基板設置部３１と、この基板設置部３１に相対するＳｉＣ材料２０と、ＳｉＣ材料２０からＳｉＣ基板１０へ原料を輸送するための原料輸送空間Ｓ１と、を有する。そして、ＳｉＣ材料２０のドーピング濃度は、ＳｉＣ基板１０のドーピング濃度よりも低く設定されている。
　本体容器３０は、ＳｉＣ基板１０を収容した状態で熱処理した際に、内部空間にＳｉ元素及びＣ元素を含む雰囲気を発生させる構成となっている。実施形態１に係る本体容器３０は、本体容器３０の全体が多結晶ＳｉＣで構成されている。この本体容器３０を加熱することで、内部空間内にＳｉ元素及びＣ元素を含む雰囲気を形成することができる。
　また、加熱処理された本体容器３０内の空間は、Ｓｉ元素を含む気相種及びＣ元素を含む気相種の混合系の蒸気圧環境となることが望ましい。このＳｉ元素を含む気相種としては、Ｓｉ，Ｓｉ２，Ｓｉ３，Ｓｉ２Ｃ，ＳｉＣ２，ＳｉＣが例示できる。また、Ｃ元素を含む気相種としては、Ｓｉ２Ｃ，ＳｉＣ２，ＳｉＣ，Ｃが例示できる。すなわち、ＳｉＣ系ガスが準閉鎖空間に存在している状態となるのが好ましい。
　原料輸送空間Ｓ１は、ＳｉＣ基板１０とＳｉＣ材料２０との間に設けられる温度勾配や化学ポテンシャル差を駆動力として、原料をＳｉＣ基板１０表面に輸送する空間である。
　例えば、ＳｉＣ基板１０の表面（主面１０１又は裏面１０２）の温度と、この主面１０１に相対するＳｉＣ材料２０（上容器３２）の温度を比較した際に、ＳｉＣ基板１０側の温度が低く、上容器３２の温度が高くなるよう、ＳｉＣ基板１０を配置する（図４参照）。このように、主面１０１と上容器３２の間に温度差を設けた空間（原料輸送空間Ｓ１）を形成することで、温度差を駆動力として、ＳｉＣ材料２０の原料（Ｓｉ元素、Ｃ元素及びドーパント）をＳｉＣ基板１０の表面に輸送することができる。
　また、本体容器３０は、容器内にＳｉ蒸気を供給可能なＳｉ蒸気供給源３５を設けても良い。このＳｉ蒸気供給源３５としては、固体のＳｉ（単結晶Ｓｉ片やＳｉ粉末等のＳｉペレット）やＳｉ化合物を例示することができる。
　例えば、本実施形態のように本体容器３０の全体が多結晶ＳｉＣで構成されている場合には、Ｓｉ蒸気供給源を配置することで、本体容器３０内の原子数比Ｓｉ／Ｃが１を超える。
　具体的には、化学量論比１：１を満たす多結晶ＳｉＣの本体容器３０内に、化学量論比１：１を満たすＳｉＣ基板１０と、Ｓｉ蒸気供給源３５（Ｓｉペレット等）と、を配置した場合には、本体容器３０内の原子数比Ｓｉ／Ｃは１を超えることとなる（図５参照）。
　このように、原子数比Ｓｉ／Ｃが１を超える空間を加熱することで、ＳｉＣ（固体）とＳｉ（液相）とが気相を介して相平衡状態となっているときの蒸気圧の環境（ＳｉＣ－Ｓｉ平衡蒸気圧環境）に近づけることができる。
　一方、本体容器３０内にＳｉ蒸気供給源を設けない場合には、本体容器３０内の原子数比Ｓｉ／Ｃは１若しくは１以下となる。
　具体的には、化学量論比１：１を満たす多結晶ＳｉＣの本体容器３０内に、化学量論比１：１を満たすＳｉＣ基板１０と、を配置した場合には、本体容器３０内の原子数比Ｓｉ／Ｃは１となる（図４参照）。
　このように、原子数比Ｓｉ／Ｃが１若しくは１以下の空間を加熱することで、ＳｉＣ（固相）とＣ（固相）とが気相を介して相平衡状態となっているときの蒸気圧の環境（ＳｉＣ－Ｃ平衡蒸気圧環境）に近づけることができる。
　なお、本明細書におけるＳｉＣ－Ｓｉ平衡蒸気圧環境及びＳｉＣ－Ｃ平衡蒸気圧環境とは、理論的な熱平衡環境から導かれた成長速度と成長温度の関係を満たす近熱平衡蒸気圧環境を含む。
　ＳｉＣ-Ｓｉ蒸気圧環境とは、ＳｉＣ（固体）とＳｉ（液相）とが気相を介して相平衡状態となっているときの蒸気圧の環境のことを言う。
　ＳｉＣ－Ｓｉ平衡蒸気圧環境は、例えば、原子数比Ｓｉ／Ｃが１を超える準閉鎖空間が熱処理されることで形成される。
　ＳｉＣ-Ｃ平衡蒸気圧環境とは、ＳｉＣ（固相）とＣ（固相）とが気相を介して相平衡状態となっているときの蒸気圧の環境のことを言う。
　ＳｉＣ-Ｃ平衡蒸気圧環境は、例えば、原子数比Ｓｉ／Ｃが１以下である準閉鎖空間が熱処理されることで形成される。
（加熱炉）
　加熱炉４０は、図３に示すように、被処理物（ＳｉＣ基板１０等）を１０００℃以上２３００℃以下の温度に加熱することが可能な本加熱室４１と、被処理物を５００℃以上の温度に予備加熱可能な予備加熱室４２と、本体容器３０を収容可能な高融点容器５０と、この高融点容器５０を予備加熱室４２から本加熱室４１へ移動可能な移動手段４３（移動台）と、を備えている。
　本加熱室４１は、平面断面視で正六角形に形成されており、その内側に高融点容器５０が配置される。
　本加熱室４１の内部には、加熱ヒータ４４（メッシュヒーター）が備えられている。また、本加熱室４１の側壁や天井には多層熱反射金属板が固定されている（図示せず。）。この多層熱反射金属板は、加熱ヒータ４４の熱を本加熱室４１の略中央部に向けて反射させるように構成されている。
　これにより、本加熱室４１内において、被処理物が収容される高融点容器５０を取り囲むように加熱ヒータ４４が配置され、更にその外側に多層熱反射金属板が配置されることで、１０００℃以上２３００℃以下の温度まで昇温させることができる。
　なお、加熱ヒータ４４としては、例えば、抵抗加熱式のヒータや高周波誘導加熱式のヒータを用いることができる。
　また、加熱ヒータ４４は、高融点容器５０内に温度勾配を形成可能な構成を採用しても良い。例えば、加熱ヒータ４４は、上側に多くのヒータが配置されるよう構成しても良い。また、加熱ヒータ４４は、上側に向かうにつれて幅が大きくなるように構成しても良い。あるいは、加熱ヒータ４４は、上側に向かうにつれて供給される電力を大きくすることが可能なよう構成しても良い。
　また、本加熱室４１には、本加熱室４１内の排気を行う真空形成用バルブ４５と、本加熱室４１内に不活性ガスを導入する不活性ガス注入用バルブ４６と、本加熱室４１内の真空度を測定する真空計４７と、が接続されている。
　真空形成用バルブ４５は、本加熱室４１内を排気して真空引きする真空引ポンプと接続されている（図示せず。）。この真空形成用バルブ４５及び真空引きポンプにより、本加熱室４１内の真空度は、例えば、１０Ｐａ以下、より好ましくは１Ｐａ以下、さらに好ましくは１０－３Ｐａ以下に調整することができる。この真空引きポンプとしては、ターボ分子ポンプを例示することができる。
　不活性ガス注入用バルブ４６は、不活性ガス供給源と接続されている（図示せず。）。この不活性ガス注入用バルブ４６及び不活性ガス供給源により、本加熱室４１内に不活性ガスを１０－５～１００００Ｐａの範囲で導入することができる。この不活性ガスとしては、ＡｒやＨｅ、Ｎ２等を選択することができる。
　また、不活性ガス注入用バルブ４６は、本体容器３０内にドーパントガスを供給可能なドーパントガス供給手段である。すなわち、不活性ガスにドーパントガス（例えば、Ｎ２等）を選択することにより、ＳｉＣエピタキシャル層１１のドーピング濃度を調整することができる。
　予備加熱室４２は、本加熱室４１と接続されており、移動手段４３により高融点容器５０を移動可能に構成されている。なお、本実施形態の予備加熱室４２には、本加熱室４１の加熱ヒータ４４の余熱により昇温可能なよう構成されている。例えば、本加熱室４１を２０００℃まで昇温した場合には、予備加熱室４２は１０００℃程度まで昇温され、被処理物（ＳｉＣ基板１０や本体容器３０、高融点容器５０等）の脱ガス処理を行うことができる。
　移動手段４３は、高融点容器５０を載置して、本加熱室４１と予備加熱室４２を移動可能に構成されている。この移動手段４３による本加熱室４１と予備加熱室４２間の搬送は、最短１分程で完了するため、１～１０００℃／ｍｉｎでの昇温・降温を実現することができる。
　このように急速昇温及び急速降温が行えるため、従来の装置では困難であった、昇温中及び降温中の低温成長履歴を持たない表面形状を観察することが可能である。
　また、図３においては、本加熱室４１の下方に予備加熱室４２を配置しているが、これに限られず、何れの方向に配置しても良い。
　また、本実施形態に係る移動手段４３は、高融点容器５０を載置する移動台である。この移動台と高融点容器５０の接触部から、微小な熱を逃がしている。これにより、高融点容器５０内（及び本体容器３０内）に温度勾配を形成することができる。
　すなわち、本実施形態の加熱炉４０は、高融点容器５０の底部が移動台と接触しているため、高融点容器５０の上容器５１から下容器５２に向かって温度が下がるように温度勾配が設けられる。この温度勾配は、ＳｉＣ基板１０の表裏方向に沿って形成されていることが望ましい。
　また、上述したように、加熱ヒータ４４の構成により、温度勾配を形成してもよい。
（高融点容器）
　加熱炉４０は、Ｓｉ元素を含む雰囲気を形成し、この雰囲気内で本体容器３０を加熱可能であることが好ましい。本実施形態に係る加熱炉４０内のＳｉ元素を含む雰囲気は、高融点容器５０及びＳｉ蒸気供給源５４を用いて形成している。
　なお、本体容器３０の周囲にＳｉ元素を含む雰囲気を形成可能な方法であれば、当然に採用することができる。
　高融点容器５０は、高融点材料を含んで構成されている。例えば、汎用耐熱部材であるＣ、高融点金属であるＷ，Ｒｅ，Ｏｓ，Ｔａ，Ｍｏ、炭化物であるＴａ９Ｃ８，ＨｆＣ，ＴａＣ，ＮｂＣ，ＺｒＣ，Ｔａ２Ｃ，ＴｉＣ，ＷＣ，ＭｏＣ、窒化物であるＨｆＮ，ＴａＮ，ＢＮ，Ｔａ２Ｎ，ＺｒＮ，ＴｉＮ、ホウ化物であるＨｆＢ２，ＴａＢ２，ＺｒＢ２，ＮＢ２，ＴｉＢ２，多結晶ＳｉＣ等を例示することができる。
　この高融点容器５０は、本体容器３０と同様に、互いに嵌合可能な上容器５１と下容器５２とを備える嵌合容器であり、本体容器３０を収容可能に構成されている。上容器５１と下容器５２の嵌合部には、微小な間隙５３が形成されており、この間隙５３から高融点容器５０内の排気（真空引き）が可能なよう構成されている。
　高融点容器５０は、高融点容器５０内にＳｉ元素を含む気相種の蒸気圧を供給可能なＳｉ蒸気供給源５４を有していることが好ましい。Ｓｉ蒸気供給源５４は、加熱処理時にＳｉ蒸気を高融点容器５０内に発生させる構成であれば良く、例えば、固体のＳｉ（単結晶Ｓｉ片やＳｉ粉末等のＳｉペレット）やＳｉ化合物を例示することができる。
　本実施形態に係るＳｉＣ基板の製造装置は、高融点容器５０の材料としてＴａＣを採用し、Ｓｉ蒸気供給源５４としてタンタルシリサイドを採用している。すなわち、図４に示すように、高融点容器５０の内側にタンタルシリサイド層が形成されており、加熱処理時にタンタルシリサイド層からＳｉ蒸気が容器内に供給されることにより、Ｓｉ蒸気圧環境が形成されるように構成されている。
　この他にも、加熱処理時に高融点容器５０内にＳｉ元素を含む気相種の蒸気圧が形成される構成であれば採用することができる。
　本発明に係るＳｉＣエピタキシャル基板の製造装置は、ＳｉＣ基板１０とＳｉＣ基板１０よりもドーピング濃度が低いＳｉＣ材料２０とを相対させて加熱し、ＳｉＣ材料２０からＳｉＣ基板１０に原料を輸送してＳｉＣエピタキシャル層１１を形成する。これにより、加熱温度をパラメータとして、ＳｉＣ半導体デバイスの耐圧層として機能するＳｉＣエピタキシャル層１１を成長させることができる。
　また、本発明に係るＳｉＣエピタキシャル基板の製造装置は、ＳｉＣ材料２０のドーピング濃度を引き継いだドーピング濃度のＳｉＣエピタキシャル層１１を形成することができる。そのため、所望のドーピング濃度のＳｉＣ材料２０を選択することにより、ＳｉＣエピタキシャル層１１のドーピング濃度を制御することができる。
〈実施形態２〉
　図６は、実施形態２に係るＳｉＣエピタキシャル基板の製造装置の説明図である。この実施形態２に係る本体容器３０は、ＳｉＣ部材３６からＳｉＣ基板１０へ原料を供給可能に構成されている。なお、同実施形態において、先の実施形態と基本的に同一の構成要素については、同一の符号を付してその説明を簡略化する。
（本体容器）
　実施形態２に係る本体容器３０は、ＳｉＣ基板１０を設置する基板設置部３１と、この基板設置部３１に相対する位置にＳｉＣ部材３６（ＳｉＣ材料２０）を設置するＳｉＣ材料設置部３７と、ＳｉＣ部材３６からＳｉＣ基板１０へ原料を輸送するための原料輸送空間Ｓ１と、ＳｉＣ基板１０とＳｉＣ部材３６の間に設けられる支持具３８と、を有する。
　そして、ＳｉＣ部材３６のドーピング濃度は、ＳｉＣ基板１０のドーピング濃度よりも低く設定されている。
　支持具３８は、高融点容器５０と同様の高融点材料で構成されていることが望ましい。
　本実施形態に係るＳｉＣ基板の製造装置は、本体容器３０内にＳｉＣ部材３６を設置し、このＳｉＣ部材３６からＳｉＣ基板１０に原料を輸送する構成となっている。そのため、本体容器３０を任意の材料で構成することができる。具体的には、高融点容器５０と同様の高融点材料を採用することができる。
〈実施形態３〉
　図７は、実施形態３に係るＳｉＣエピタキシャル基板の製造装置の説明図である。この実施形態３に係る本体容器３０は、先の実施形態とは異なる温度勾配で成長可能なよう構成されている。なお、同実施形態において、先の実施形態と基本的に同一の構成要素については、同一の符号を付してその説明を簡略化する。
（本体容器）
　実施形態３に係る本体容器３０は、ＳｉＣ基板１０を設置する基板設置部３１と、ＳｉＣ基板１０とＳｉＣ材料２０の間に設けられる支持具３８と、ＳｉＣ材料２０からＳｉＣ基板１０へ原料を輸送するための原料輸送空間Ｓ１と、を有する。
　ＳｉＣ材料２０は、図６に示すように、多結晶ＳｉＣで構成された下容器３３を採用してもよいし、ＳｉＣ部材３６を支持具３８の下に配置しても良い。
（加熱炉）
　本実施形態の加熱炉４０は、高融点容器５０の下容器５２から上容器５１に向かって温度が下がるように温度勾配が形成される。
　この温度勾配は、例えば、移動台との接触部を高融点容器５０の天井に設け、上方向に熱が逃げるように構成することで形成される。
　また、例えば、加熱ヒータ４４は、上側に多くのヒータが配置されるよう構成しても良い。また、加熱ヒータ４４は、上側に向かうにつれて幅が大きくなるように構成しても良い。あるいは、加熱ヒータ４４は、上側に向かうにつれて供給される電力を大きくすることが可能なよう構成しても良い。
　本実施形態に係るＳｉＣ基板の製造装置は、ＳｉＣ基板１０の主面１０１を下に向けた状態でＳｉＣエピタキシャル層１１を成長させることができる。そのため、重力方向に移動するダウンフォールがＳｉＣ基板１０表面に混入することを抑制することができる。
　実施例１、実施例２を挙げて本発明をより具体的に説明する。
《実施例１》
〈配置工程〉
　以下の条件で、ＳｉＣ基板１０を本体容器３０に収容し、さらに本体容器３０を高融点容器５０に収容した。
（ＳｉＣ基板）
　多型:４Ｈ－ＳｉＣ
　基板サイズ:横幅１０ｍｍ×縦幅１０ｍｍ×厚み０．３ｍｍ
　オフ方向及びオフ角:＜１１－２０＞方向４°オフ
　成長面:（０００１）面
　ドーパント:Ｎ
　ドーピング濃度:３×１０１８ｃｍ－３
　マクロステップバンチングの有無:無し
　なお、ＳｉＣ基板１０のドーパント及びドーピング濃度は、ラマン分光法により確認した。
（本体容器）
　材料:多結晶ＳｉＣ
　容器サイズ:直径６０ｍｍ×高さ４ｍｍ
　ＳｉＣ基板１０とＳｉＣ材料２０との距離：２ｍｍ
　ドーパント:Ｎ
　ドーピング濃度:１×１０１７ｃｍ－３以下（ラマン分光法検出限界以下）
　容器内の原子数比Ｓｉ／Ｃ:１以下
（高融点容器）
　材料:ＴａＣ
　容器サイズ:直径１６０ｍｍ×高さ６０ｍｍ
　Ｓｉ蒸気供給源５４（Ｓｉ化合物）:ＴａＳｉ２
〈加熱工程〉
　上記条件で配置したＳｉＣ基板１０を、以下の条件で加熱処理した。
　加熱温度：１７００℃
　加熱時間:３００ｍｉｎ
　温度勾配:１℃／ｍｍ
　成長速度:５ｎｍ／ｍｉｎ
　本加熱室４１真空度:１０－５Ｐａ
　図８は、上記条件で成長及びエッチングした実施例１のＳｉＣ基板を断面から倍率×１００００で観察したＳＥＭ像である。この実施例１のＳｉＣエピタキシャル層１１の厚みは１．５μｍであった。
　また、この実施例１のＳｉＣエピタキシャル層１１のドーピング濃度は１×１０１７ｃｍ－３以下であり、ＳｉＣ基板１０のドーピング濃度は３×１０１８ｃｍ－３であった。図８に示すように、ＳｉＣエピタキシャル層１１がＳｉＣ基板１０よりもＳＥＭ像コントラストが明るいことから、ＳｉＣエピタキシャル層１１のドーピング濃度はＳｉＣ基板１０よりも低いことが把握できる。
〈ＳｉＣエピタキシャル成長層中のＢＰＤ変換率〉
　図９は、ＳｉＣエピタキシャル層１１において、ＢＰＤから他の欠陥・転位（ＴＥＤ等）に変換した変換率を求める手法の説明図である。
　図９（ａ）は、加熱工程によりＳｉＣエピタキシャル層１１を成長させた様子を示している。この加熱工程では、ＳｉＣ基板１０に存在していたＢＰＤが、ある確率でＴＥＤに変換される。そのため、ＳｉＣエピタキシャル層１１の表面には、１００％変換されない限り、ＴＥＤとＢＰＤが混在していることとなる。
　図９（ｂ）は、ＫＯＨ溶解エッチング法を用いてＳｉＣエピタキシャル層１１中の欠陥を確認した様子を示している。このＫＯＨ溶解エッチング法は、約５００℃に加熱した溶解塩（ＫＯＨ等）にＳｉＣ基板を浸し、転位や欠陥部分にエッチピットを形成し、そのエッチピットの大きさ・形状により転位の種類を判別する手法である。この手法により、ＳｉＣエピタキシャル層１１表面に存在しているＢＰＤ数を得る。
　図９（ｃ）は、ＫＯＨ溶解エッチング後にＳｉＣエピタキシャル層１１を除去する様子を示している。本手法では、エッチピット深さまで機械研磨やＣＭＰ等により平坦化した後、熱エッチングによりＳｉＣエピタキシャル層１１を除去して、ＳｉＣ基板１０の表面を表出させている。
　図９（ｄ）は、ＳｉＣエピタキシャル層１１を除去したＳｉＣ基板１０に対し、ＫＯＨ溶解エッチング法を用いてＳｉＣ基板１０中の欠陥を確認した様子を示している。この手法により、ＳｉＣ基板１０表面に存在しているＢＰＤ数を得る。
　図９に示した一連の順序により、ＳｉＣエピタキシャル層１１表面に存在するＢＰＤの数（図９（ｂ）参照）と、ＳｉＣ基板１０表面に存在するＢＰＤの数（図９（ｄ）参照）と、を比較することで、加熱工程中にＢＰＤから他の欠陥・転位に変換したＢＰＤ変換率を得ることができる。
　実施例１のＳｉＣエピタキシャル層１１表面に存在するＢＰＤの数は約０個ｃｍ－２であり、ＳｉＣ基板１０表面に存在するＢＰＤの数は１０００個ｃｍ－２であった。
　すなわち、表面にＭＳＢが存在しないＳｉＣ基板１０を、原子数比Ｓｉ／Ｃが１以下である準閉鎖空間に配置し加熱することにより、ＢＰＤが低減・除去されることが把握できる。
　本発明によれば、ＳｉＣ基板１０とＳｉＣ基板１０よりもドーピング濃度が低いＳｉＣ材料２０とを相対させて加熱し、ＳｉＣ材料２０からＳｉＣ基板１０に原料を輸送してＳｉＣエピタキシャル層１１を形成する。これにより、半導体デバイスの耐圧層として機能し得るドーピング濃度のＳｉＣエピタキシャル層１１を成長させることができる。
　また、本発明によれば、ＳｉＣ基板１０を原子数比Ｓｉ／Ｃが１以下である準閉鎖空間に配置し加熱することにより、耐圧層として機能し、かつ、ＢＰＤが低減・除去された表面のＳｉＣエピタキシャル層１１を形成し得る。
　《実施例２》
　〈配置工程〉
　以下の条件で、ＳｉＣ基板１０を本体容器３０に収容し、さらに本体容器３０を高融点容器５０に収容した。
　（ＳｉＣ基板）
　多型:４Ｈ－ＳｉＣ
　基板サイズ:横幅１０ｍｍ×縦幅１０ｍｍ×厚み０．３ｍｍ
　オフ方向及びオフ角:＜１１－２０＞方向４°オフ
　成長面:（０００１）面
　ドーパント:Ｎ
　ドーピング濃度:３×１０１８ｃｍ－３
　マクロステップバンチングの有無:有り
　なお、ＳｉＣ基板１０のドーパント及びドーピング濃度は、ラマン分光法により確認した。
（本体容器）
　材料:多結晶ＳｉＣ
　容器サイズ:直径６０ｍｍ×高さ４ｍｍ
　ＳｉＣ基板１０とＳｉＣ材料２０との距離：２ｍｍ
　ドーパント:Ｎ
　ドーピング濃度:１×１０１７ｃｍ－３以下（ラマン分光法検出限界以下）
　Ｓｉ蒸気供給源３５:Ｓｉ片
　容器内の原子数比Ｓｉ／Ｃ:１を超える
　本体容器３０内に、ＳｉＣ基板１０と共にＳｉ片を収容することで、容器内の原子数比Ｓｉ／Ｃが１を超える。
（高融点容器）
　材料:ＴａＣ
　容器サイズ:直径１６０ｍｍ×高さ６０ｍｍ
　Ｓｉ蒸気供給源５４（Ｓｉ化合物）:ＴａＳｉ２
〈加熱工程〉
　上記条件で配置したＳｉＣ基板１０を、以下の条件で加熱処理した。
　加熱温度：１８００℃
　加熱時間:６０ｍｉｎ
　温度勾配:１℃／ｍｍ
　成長速度:６８ｎｍ／ｍｉｎ
　本加熱室４１真空度:１０－５Ｐａ
　図１０は、ＳｉＣエピタキシャル層１１成長前のＳｉＣ基板１０表面のＳＥＭ像である。図１０（ａ）は倍率×１０００で観察したＳＥＭ像であり、図１０（ｂ）は倍率×１０００００で観察したＳＥＭ像である。
　このＳｉＣエピタキシャル層１１成長前のＳｉＣ基板１０表面には、ＭＳＢが形成されており、高さ３ｎｍ以上のステップが、平均４２ｎｍのテラス幅で配列していることが把握できる。なお、ステップ高さは、ＡＦＭにより測定した。
　図１１は、ＳｉＣエピタキシャル層１１成長後のＳｉＣ基板１０表面のＳＥＭ像である。図１１（ａ）は倍率×１０００で観察したＳＥＭ像であり、図１１（ｂ）は倍率×１０００００で観察したＳＥＭ像である。
　この実施例２のＳｉＣエピタキシャル層１１表面には、ＭＳＢは形成されておらず、１．０ｎｍ（フルユニットセル）のステップが、１４ｎｍのテラス幅で規則正しく配列していることが把握できる。なお、ステップ高さは、ＡＦＭにより測定した。
　そのため、表面にＭＳＢが存在するＳｉＣ基板１０を、原子数比Ｓｉ／Ｃが１を超える準閉鎖空間に配置し加熱することにより、ＭＳＢが分解された表面のＳｉＣエピタキシャル層１１を形成されることが把握できる。
　本発明によれば、ＳｉＣ基板１０を原子数比Ｓｉ／Ｃが１を超える準閉鎖空間に配置し加熱することにより、耐圧層として機能し、かつ、ＭＳＢが分解された表面のＳｉＣエピタキシャル層１１を形成し得る。
〈ＳｉＣエピタキシャル成長層の成長速度〉
　図１２は、本発明に係るＳｉＣエピタキシャル基板の製造方法にて成長させた加熱温度と成長速度の関係を示すグラフである。このグラフの横軸は温度の逆数であり、このグラフの縦軸は成長速度を対数表示している。ＳｉＣ基板１０を原子数比Ｓｉ／Ｃが１を超える空間（本体容器３０内）に配置して、ＳｉＣ基板１０にＳｉＣエピタキシャル層１１を成長させた結果を〇印で示す。また、ＳｉＣ基板１０を原子数比Ｓｉ／Ｃが１以下である空間（本体容器３０内）に配置して、ＳｉＣ基板１０にＳｉＣエピタキシャル層１１を成長させた結果を×印で示している。
　また、図１２のグラフでは、ＳｉＣ-Ｓｉ平衡蒸気圧環境におけるＳｉＣ基板成長の熱力学計算の結果を破線（アレニウスプロット）で、ＳｉＣ-Ｃ平衡蒸気圧環境におけるＳｉＣ基板成長の熱力学計算の結果を二点鎖線（アレニウスプロット）にて示している。
　本手法においては、ＳｉＣ原料とＳｉＣ基板間の蒸気圧環境が、ＳｉＣ-Ｃ平衡蒸気圧環境又はＳｉＣ-Ｃ平衡蒸気圧環境となる条件下で、化学ポテンシャル差や温度勾配を成長駆動力として、ＳｉＣ基板１０を成長させている。この化学ポテンシャル差は、多結晶ＳｉＣ（ＳｉＣ材料２０）と単結晶ＳｉＣ（ＳｉＣ基板１０）の表面で発生する気相種の分圧差を例示することができる。
　ここで、ＳｉＣ原料とＳｉＣ基板から発生する蒸気の分圧差を成長量とした場合、ＳｉＣの成長速度は以下の数１で求められる。
Figure JPOXMLDOC01-appb-M000001
　ここで、ＴはＳｉＣ原料側の温度、ｍｉは気相種（ＳｉxＣｙ）の分子量、ｋはボルツマン定数である。
　また、Ｐ原料－Ｐ基板は、原料ガスが過飽和な状態となって、ＳｉＣとして析出した成長量であり、原料ガスとしてはＳｉＣ，Ｓｉ２Ｃ，ＳｉＣ２が想定される。
　すなわち、破線は、ＳｉＣ（固体）とＳｉ（液相）とが気相を介して相平衡状態となっているときの蒸気圧環境において、多結晶ＳｉＣを原料として単結晶ＳｉＣを成長させた際の熱力学計算の結果である。
　具体的には、数１を用いて、以下の条件（ｉ）～（ｉｖ）で熱力学計算を行った。（ｉ）体積一定のＳｉＣ-Ｓｉ平衡蒸気圧環境であること，（ｉｉ）成長駆動力は、本体容器３０内の温度勾配と、多結晶ＳｉＣと単結晶ＳｉＣの蒸気圧差（化学ポテンシャル差）であること，（ｉｉｉ）原料ガスは、ＳｉＣ，Ｓｉ２Ｃ，ＳｉＣ２であること，（ｉｖ）原料がＳｉＣ基板１０のステップに吸着する吸着係数は０．００１であること。
　また、二点鎖線は、ＳｉＣ（固相）とＣ（固相）とが気相を介して相平衡状態となっているときの蒸気圧環境において、多結晶ＳｉＣを原料として単結晶ＳｉＣを成長させた際の熱力学計算の結果である。
　具体的には、数１を用いて、以下の条件（ｉ）～（ｉｖ）で熱力学計算を行った。（ｉ）体積一定のＳｉＣ-Ｃ平衡蒸気圧環境であること，（ｉｉ）成長駆動力は、本体容器３０内の温度勾配と、多結晶ＳｉＣと単結晶ＳｉＣの蒸気圧差（化学ポテンシャル差）であること，（ｉｉｉ）原料ガスはＳｉＣ，Ｓｉ２Ｃ，ＳｉＣ２であること，（ｉｖ）原料がＳｉＣ基板１０のステップに吸着する吸着係数は０．００１であること。
　なお、熱力学計算に用いた各化学種のデータはＪＡＮＡＦ熱化学表の値を採用した。
　この図１２のグラフによれば、ＳｉＣ基板１０を原子数比Ｓｉ／Ｃが１を超える空間（本体容器３０内）に配置して、ＳｉＣ基板１０にＳｉＣエピタキシャル層１１を成長させた結果（〇印）は、ＳｉＣ-Ｓｉ平衡蒸気圧環境におけるＳｉＣ基板成長の熱力学計算の結果と傾向が一致していることがわかる。
　また、ＳｉＣ基板１０を原子数比Ｓｉ／Ｃが１以下である空間（本体容器３０内）に配置して、ＳｉＣ基板１０にＳｉＣエピタキシャル層１１を成長させた結果（×印）は、ＳｉＣ-Ｃ平衡蒸気圧環境におけるＳｉＣ基板成長の熱力学計算の結果と傾向が一致していることがわかる。
　ＳｉＣ-Ｓｉ平衡蒸気圧環境下においては、１９６０℃の加熱温度で１．０μｍ／ｍｉｎ以上の成長速度を達成することが推定される。また、２０００℃以上の加熱温度で２．０μｍ／ｍｉｎ以上の成長速度を達成することが推定される。
　一方、ＳｉＣ-Ｃ平衡蒸気圧環境下においては、２０００℃の加熱温度で１．０μｍ／ｍｉｎ以上の成長速度を達成することが推定される。また、２０３０℃以上の加熱温度で２．０μｍ／ｍｉｎ以上の成長速度を達成することが推定される。
　また、本発明によれば、ＳｉＣエピタキシャル層の成長速度を１．０μ／ｍｉｎ以上に設定することができ、高速に耐圧層を成長させることができる。
　１０　ＳｉＣ基板
　１１　ＳｉＣエピタキシャル層
　２０　ＳｉＣ材料
　３０　本体容器
　３１　基板設置部
　４０　加熱炉
　５０　高融点容器
　５４　Ｓｉ蒸気供給源
　Ｓ１　原料輸送空間

 

Claims (29)

  1. 　ＳｉＣ基板と前記ＳｉＣ基板よりもドーピング濃度が低いＳｉＣ材料とを相対させて加熱し、前記ＳｉＣ材料から前記ＳｉＣ基板に原料を輸送してＳｉＣエピタキシャル層を形成する、ＳｉＣエピタキシャル基板の製造方法。
  2. 　前記ＳｉＣ材料のドーピング濃度は、１×１０１７ｃｍ－３以下である、請求項１に記載のＳｉＣエピタキシャル基板の製造方法。
  3. 　前記ＳｉＣ基板と前記ＳｉＣ材料の間に温度勾配を有する原料輸送空間を形成するよう加熱し、前記ＳｉＣ材料を高温側に、前記ＳｉＣ基板を低温側に配置することで原料を輸送する、請求項１又は請求項２に記載のＳｉＣエピタキシャル基板の製造方法。
  4. 　前記ＳｉＣ基板を原子数比Ｓｉ／Ｃが１以下である準閉鎖空間に配置し加熱することで、前記ＳｉＣエピタキシャル層中の基底面転位密度を低減する、請求項１～３の何れかに記載のＳｉＣエピタキシャル基板の製造方法。
  5. 　前記ＳｉＣ基板を原子数比Ｓｉ／Ｃが１を超える準閉鎖空間に配置し加熱することで、前記ＳｉＣエピタキシャル層の表面を平坦化する、請求項１～３の何れかに記載のＳｉＣエピタキシャル基板の製造方法。
  6. 　前記ＳｉＣ基板を原子数比Ｓｉ／Ｃが１以下である準閉鎖空間に配置し加熱した後、前記ＳｉＣ基板を原子数比Ｓｉ／Ｃが１を超える準閉鎖空間に配置し加熱することで、前記ＳｉＣエピタキシャル層中の基底面転位密度を低減する、請求項１～３の何れかに記載のＳｉＣエピタキシャル基板の製造方法。
  7. 　前記ＳｉＣ基板を１６００℃以上の温度領域で加熱する、請求項１～６の何れかに記載のＳｉＣエピタキシャル基板の製造方法。
  8. 　表面の基底面転位密度が１．０個ｃｍ－２以下であるＳｉＣエピタキシャル層を形成する、請求項１～７の何れかに記載のＳｉＣエピタキシャル基板の製造方法。
  9. 　ＳｉＣ基板を収容可能な本体容器を備え、
    　前記本体容器は、前記ＳｉＣ基板を設置する基板設置部と、
    　この基板設置部に相対するＳｉＣ材料と、を有し、
    　前記ＳｉＣ材料は、前記ＳｉＣ基板よりもドーピング濃度が低い、ＳｉＣエピタキシャル基板の製造装置。
  10. 　前記本体容器は、前記ＳｉＣ材料で構成されている、請求項９に記載のＳｉＣエピタキシャル基板の製造装置。
  11. 　ＳｉＣ基板を収容可能な本体容器を備え、
    　前記本体容器は、前記ＳｉＣ基板を設置する基板設置部と、
    　この基板設置部に相対する位置にＳｉＣ材料を設置するＳｉＣ材料設置部と、を有し、
    　前記ＳｉＣ材料は、前記ＳｉＣ基板よりもドーピング濃度が低い、ＳｉＣエピタキシャル基板の製造装置。
  12. 　前記ＳｉＣ材料のドーピング濃度は、１×１０１７ｃｍ－３以下である、請求項９～１１の何れかに記載のＳｉＣエピタキシャル基板の製造装置。
  13. 　前記本体容器は、前記ＳｉＣ基板と前記ＳｉＣ材料の間に設けられる支持具を有する、請求項９～１２の何れかに記載のＳｉＣエピタキシャル基板の製造装置。
  14. 　前記ＳｉＣ基板と前記ＳｉＣ材料の間に温度勾配が形成されるように加熱する加熱炉を、さらに備える、請求項９～１３の何れかに記載のＳｉＣエピタキシャル基板の製造装置。
  15. 　前記加熱炉は、前記本体容器を収容可能な高融点容器と、
    　この高融点容器内にＳｉ蒸気を供給可能なＳｉ蒸気供給源と、を有する、請求項１４に記載のＳｉＣエピタキシャル基板の製造装置。
  16. 　前記本体容器は、容器内にＳｉ蒸気を供給可能なＳｉ蒸気供給源を有し、
    　前記Ｓｉ蒸気供給源は、前記本体容器内の原子数比Ｓｉ／Ｃが１を超えるよう配置される、請求項９～１５の何れかに記載のＳｉＣエピタキシャル基板の製造装置。
  17. 　ＳｉＣ基板とＳｉＣ材料とを相対させて加熱することで、前記ＳｉＣ材料から前記ＳｉＣ基板に原料を輸送し、１．０μｍ／ｍｉｎ以上の成長速度でＳｉＣエピタキシャル層を形成する、ＳｉＣエピタキシャル基板の製造方法。
  18. 　前記成長速度は、２．０μｍ／ｍｉｎ以上である、請求項１７に記載のＳｉＣエピタキシャル基板の製造方法。
  19. 　前記ＳｉＣ材料は、ＳｉＣ基板よりもドーピング濃度が低い、請求項１７又は請求項１８に記載のＳｉＣエピタキシャル基板の製造方法。
  20. 　前記ＳｉＣ材料のドーピング濃度は、１×１０１７ｃｍ－３以下である、請求項１９に記載のＳｉＣエピタキシャル基板の製造方法。
  21. 　前記ＳｉＣ基板を１９００℃以上の温度領域で加熱する、請求項１７～２０の何れかに記載のＳｉＣエピタキシャル基板の製造方法。
  22. 　前記ＳｉＣエピタキシャル層を３０μｍ以上成長させる、請求項１７～２１の何れかに記載のＳｉＣエピタキシャル基板の製造方法。
  23. 　前記ＳｉＣエピタキシャル層を１００μｍ以上成長させる、請求項１７～２２の何れかに記載のＳｉＣエピタキシャル基板の製造方法。
  24. 　前記ＳｉＣ基板と前記ＳｉＣ材料の間に温度勾配を有する原料輸送空間を形成するよう加熱し、前記ＳｉＣ材料を高温側に、前記ＳｉＣ基板を低温側に配置することで原料を輸送する、請求項１７～２３の何れかに記載のＳｉＣエピタキシャル基板の製造方法。
  25. 　前記ＳｉＣ基板と前記ＳｉＣ材料を準閉鎖空間に配置し加熱する、請求項１７～２４の何れかに記載のＳｉＣエピタキシャル基板の製造方法。
  26. 　前記ＳｉＣ基板を原子数比Ｓｉ／Ｃが１以下である準閉鎖空間に配置し加熱することで、前記ＳｉＣエピタキシャル層中の基底面転位密度を低減する、請求項１７～２５の何れかに記載のＳｉＣエピタキシャル基板の製造方法。
  27. 　前記ＳｉＣ基板を原子数比Ｓｉ／Ｃが１を超える準閉鎖空間に配置し加熱することで、前記ＳｉＣエピタキシャル層の表面を平坦化する、請求項１７～２５の何れかに記載のＳｉＣエピタキシャル基板の製造方法。
  28. 　前記ＳｉＣ基板を原子数比Ｓｉ／Ｃが１以下である準閉鎖空間に配置し加熱した後、前記ＳｉＣ基板を原子数比Ｓｉ／Ｃが１を超える準閉鎖空間に配置し加熱することで、前記ＳｉＣエピタキシャル層中の基底面転位密度を低減する、請求項１７～２５の何れかに記載のＳｉＣエピタキシャル基板の製造方法。
  29. 　請求項１～８、１７～２８の何れかに記載の製造方法により製造されたＳｉＣ基板。

     
PCT/JP2020/008967 2019-03-05 2020-03-03 ＳｉＣエピタキシャル基板の製造方法及びその製造装置 WO2020179796A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
EP20765997.0A EP3936644A4 (en) 2019-03-05 2020-03-03 METHOD FOR MANUFACTURING AN EPITAXIAL SUBSTRATE IN SIC AND DEVICE FOR MANUFACTURING THEREOF
JP2021504118A JPWO2020179796A1 (ja) 2019-03-05 2020-03-03
CN202080018795.2A CN114174565A (zh) 2019-03-05 2020-03-03 SiC外延衬底的制造方法及其制造装置
EP23153067.6A EP4209626A1 (en) 2019-03-05 2020-03-03 Sic epitaxial substrate manufacturing method and manufacturing device therefor
US17/436,302 US20220181156A1 (en) 2019-03-05 2020-03-03 SiC EPITAXIAL SUBSTRATE MANUFACTURING METHOD AND MANUFACTURING DEVICE THEREFOR
CN202410197054.5A CN118087035A (zh) 2019-03-05 2020-03-03 由SiC材料构成的主体容器

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2019-040072 2019-03-05
JP2019040072 2019-03-05
JP2019069280 2019-03-29
JP2019-069281 2019-03-29
JP2019-069280 2019-03-29
JP2019069281 2019-03-29

Publications (1)

Publication Number Publication Date
WO2020179796A1 true WO2020179796A1 (ja) 2020-09-10

Family

ID=72337464

Family Applications (2)

Application Number Title Priority Date Filing Date
PCT/JP2020/008966 WO2020179795A1 (ja) 2019-03-05 2020-03-03 ＳｉＣ基板の製造方法及びその製造装置
PCT/JP2020/008967 WO2020179796A1 (ja) 2019-03-05 2020-03-03 ＳｉＣエピタキシャル基板の製造方法及びその製造装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/008966 WO2020179795A1 (ja) 2019-03-05 2020-03-03 ＳｉＣ基板の製造方法及びその製造装置

Country Status (6)

Country Link
US (2) US20220178048A1 (ja)
EP (3) EP3936643A4 (ja)
JP (2) JPWO2020179795A1 (ja)
CN (3) CN118087035A (ja)
TW (2) TWI824118B (ja)
WO (2) WO2020179795A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023058493A1 (ja) * 2021-10-05 2023-04-13 学校法人関西学院 エピタキシャル層のキャリア濃度を均一化する方法及びそれらの方法により作製された構造
WO2023058492A1 (ja) * 2021-10-05 2023-04-13 学校法人関西学院 ドーパントの活性化率を向上させる方法及びそれらの方法により作製された構造

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022153951A1 (ja) 2021-01-14 2022-07-21 学校法人関西学院 エッチング量の測定方法及びその測定システム
CN117637463A (zh) * 2024-01-26 2024-03-01 希科半导体科技(苏州)有限公司 碳化硅衬底的位错缺陷的处理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003104799A (ja) * 2001-09-28 2003-04-09 Nippon Steel Corp 炭化珪素単結晶インゴットおよびその製造方法
JP2008074664A (ja) * 2006-09-21 2008-04-03 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
JP2014047090A (ja) 2012-08-30 2014-03-17 Fuji Electric Co Ltd 炭化珪素半導体装置の製造方法
JP2017065996A (ja) * 2015-09-30 2017-04-06 新日鐵住金株式会社 炭化珪素単結晶インゴット

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69916177T2 (de) * 1998-05-29 2005-04-14 Denso Corp., Kariya Verfahren zur Herstellung eines Siliziumkarbid-Einkristalls
US6897138B2 (en) * 2001-06-25 2005-05-24 Toyoda Gosei Co., Ltd. Method and apparatus for producing group III nitride compound semiconductor
JP3758528B2 (ja) * 2001-06-25 2006-03-22 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造装置及びそれを用いたｉｉｉ族窒化物系化合物半導体の製造方法
JP4505202B2 (ja) * 2002-09-19 2010-07-21 昭和電工株式会社 炭化珪素単結晶の製造方法および製造装置
US7052546B1 (en) * 2003-08-28 2006-05-30 Cape Simulations, Inc. High-purity crystal growth
JP4513446B2 (ja) * 2004-07-23 2010-07-28 豊田合成株式会社 半導体結晶の結晶成長方法
JP5588671B2 (ja) * 2008-12-25 2014-09-10 ローム株式会社 半導体装置の製造方法
US9017804B2 (en) * 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
JP6097681B2 (ja) * 2013-12-24 2017-03-15 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造装置およびＳｉＣエピタキシャルウェハの製造方法
KR101640313B1 (ko) * 2014-11-14 2016-07-18 오씨아이 주식회사 잉곳 제조 장치
KR20170085085A (ko) * 2014-11-18 2017-07-21 토요 탄소 가부시키가이샤 SiC 기판의 에칭 방법 및 수용 용기
JP2017105697A (ja) 2015-11-26 2017-06-15 東洋炭素株式会社 薄型のＳｉＣウエハの製造方法及び薄型のＳｉＣウエハ
US9805935B2 (en) * 2015-12-31 2017-10-31 International Business Machines Corporation Bottom source/drain silicidation for vertical field-effect transistor (FET)
EP3892762A1 (en) * 2016-04-28 2021-10-13 Kwansei Gakuin Educational Foundation Vapour-phase epitaxial growth method, and method for producing substrate equipped with epitaxial layer
US20170321345A1 (en) * 2016-05-06 2017-11-09 Ii-Vi Incorporated Large Diameter Silicon Carbide Single Crystals and Apparatus and Method of Manufacture Thereof
JP6762484B2 (ja) * 2017-01-10 2020-09-30 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
CN106894091B (zh) * 2017-03-28 2020-03-20 山东大学 用于物理气相传输法生长碳化硅晶体的坩埚
EP3382067B1 (en) * 2017-03-29 2021-08-18 SiCrystal GmbH Silicon carbide substrate and method of growing sic single crystal boules
JP6869077B2 (ja) * 2017-03-30 2021-05-12 昭和電工株式会社 炭化珪素単結晶インゴットの製造方法
WO2020095872A1 (ja) * 2018-11-05 2020-05-14 学校法人関西学院 ＳｉＣ半導体基板及びその製造方法及びその製造装置
CN114430781B (zh) * 2019-08-06 2024-04-30 学校法人关西学院 SiC籽晶、SiC晶锭、SiC晶片及它们的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003104799A (ja) * 2001-09-28 2003-04-09 Nippon Steel Corp 炭化珪素単結晶インゴットおよびその製造方法
JP2008074664A (ja) * 2006-09-21 2008-04-03 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
JP2014047090A (ja) 2012-08-30 2014-03-17 Fuji Electric Co Ltd 炭化珪素半導体装置の製造方法
JP2017065996A (ja) * 2015-09-30 2017-04-06 新日鐵住金株式会社 炭化珪素単結晶インゴット

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3936644A4

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023058493A1 (ja) * 2021-10-05 2023-04-13 学校法人関西学院 エピタキシャル層のキャリア濃度を均一化する方法及びそれらの方法により作製された構造
WO2023058492A1 (ja) * 2021-10-05 2023-04-13 学校法人関西学院 ドーパントの活性化率を向上させる方法及びそれらの方法により作製された構造

Also Published As

Publication number Publication date
JPWO2020179795A1 (ja) 2020-09-10
CN118087035A (zh) 2024-05-28
EP3936644A1 (en) 2022-01-12
TW202044351A (zh) 2020-12-01
TWI824118B (zh) 2023-12-01
TW202039944A (zh) 2020-11-01
CN114174565A (zh) 2022-03-11
EP3936644A4 (en) 2023-03-22
EP4209626A1 (en) 2023-07-12
US20220181156A1 (en) 2022-06-09
CN114174567B (zh) 2023-12-15
CN114174567A (zh) 2022-03-11
US20220178048A1 (en) 2022-06-09
JPWO2020179796A1 (ja) 2020-09-10
EP3936643A1 (en) 2022-01-12
EP3936643A4 (en) 2022-11-09
WO2020179795A1 (ja) 2020-09-10

Similar Documents

Publication Publication Date Title
WO2020179796A1 (ja) ＳｉＣエピタキシャル基板の製造方法及びその製造装置
WO2020095872A1 (ja) ＳｉＣ半導体基板及びその製造方法及びその製造装置
WO2020095873A1 (ja) ＳｉＣ半導体基板及びその製造方法及びその製造装置
US20220282395A1 (en) SiC SUBSTRATE, SiC EPITAXIAL SUBSTRATE, SiC INGOT AND PRODUCTION METHODS THEREOF
WO2020218483A1 (ja) 半導体基板の製造方法、その製造装置、及び、エピタキシャル成長方法
US20220333270A1 (en) SiC SEED CRYSTAL AND METHOD FOR PRODUCING SAME, SiC INGOT PRODUCED BY GROWING SAID SiC SEED CRYSTAL AND METHOD FOR PRODUCING SAME, AND SiC WAFER PRODUCED FROM SAID SiC INGOT AND SiC WAFER WITH EPITAXIAL FILM AND METHODS RESPECTIVELY FOR PRODUCING SAID SiC WAFER AND SAID SiC WAFER WITH EPITAXIAL FILM
WO2020179793A1 (ja) ＳｉＣ基板の製造方法及びその製造装置及びＳｉＣ基板のマクロステップバンチングを低減する方法
WO2021060368A1 (ja) ＳｉＣ単結晶の製造方法、ＳｉＣ単結晶の製造装置及びＳｉＣ単結晶ウェハ
WO2020218482A1 (ja) ＳｉＣ基板の製造方法、その製造装置、及び、エピタキシャル成長方法
WO2021060365A1 (ja) 半導体基板の製造方法及び半導体基板の製造装置
US20220290324A1 (en) SiC SUBSTRATE PRODUCTION METHOD
WO2021060369A1 (ja) ＳｉＣ基板、ＳｉＣ基板の製造方法、ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20765997

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021504118

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2020765997

Country of ref document: EP

Effective date: 20211005