CN114174565A - SiC外延衬底的制造方法及其制造装置 - Google Patents

SiC外延衬底的制造方法及其制造装置 Download PDF

Info

Publication number
CN114174565A
CN114174565A CN202080018795.2A CN202080018795A CN114174565A CN 114174565 A CN114174565 A CN 114174565A CN 202080018795 A CN202080018795 A CN 202080018795A CN 114174565 A CN114174565 A CN 114174565A
Authority
CN
China
Prior art keywords
sic
substrate
sic epitaxial
manufacturing
heating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080018795.2A
Other languages
English (en)
Inventor
金子忠昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Tsusho Corp
Kwansei Gakuin Educational Foundation
Original Assignee
Toyota Tsusho Corp
Kwansei Gakuin Educational Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Tsusho Corp, Kwansei Gakuin Educational Foundation filed Critical Toyota Tsusho Corp
Publication of CN114174565A publication Critical patent/CN114174565A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0635—Carbides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5873—Removal of material
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/06—Heating of the deposition chamber, the substrate or the materials to be evaporated
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation

Abstract

本发明所要解决的技术问题是提供一种新型的SiC外延衬底的制造方法及其制造装置。其中，使SiC衬底(10)与掺杂浓度比该SiC衬底(10)低的SiC材料(20)相对置并进行加热，从SiC材料(20)向SiC衬底(10)输送原料，从而形成SiC外延层(11)。由此，与常规方法(化学气相沉积法)相比，能够提供削减了控制参数的SiC外延衬底的制造方法。

Description

SiC外延衬底的制造方法及其制造装置
技术领域
本发明涉及一种SiC外延衬底的制造方法及其制造装置。
背景技术
近年来，由于碳化硅(SiC)半导体器件与硅(Si)、砷化镓(GaAs)半导体器件相比具有更高的耐压和更高的效率，并且能够高温工作，因此作为高性能半导体器件备受关注。
通常，SiC半导体器件是使用在SiC单晶衬底上使作为器件的有源区域的SiC外延层生长而成的SiC外延衬底来制造的。该SiC外延层通常通过化学气相沉积法(ChemicalVapor Deposition：CVD)形成(例如，参照专利文献1)。
化学气相沉积法是通过原料气体在载气中热分解，使硅(Si)原子和碳(C)原子连续地堆积在SiC单晶衬底上而形成SiC外延层的方法。通常，使用甲硅烷(SiH4)气体和二甲基甲烷(C3H8)气体作为原料气体，使用氢(H2)气体作为载气。
另外，在化学气相沉积法中，除了上述原料气体和载气之外，适当添加掺杂剂气体。通过控制该掺杂剂气体的流量，形成掺杂浓度适合于半导体器件的耐压层的SiC外延层。作为被掺杂的掺杂剂，可以例示氮(N)、磷(P)、铝(Al)、硼(B)等。
现有技术文献
专利文献
专利文献1：日本特开2014-47090号公报
发明内容
发明所要解决的技术问题
然而，在化学气相沉积法中，由于在SiC单晶衬底的生长环境中混合有原料气体、载气和掺杂剂气体，因而存在难以控制生长环境的问题。特别是，需要优化各气体的流量、SiC单晶衬底的加热温度等多个参数。
本发明所要解决的技术问题是提供一种新型的SiC外延衬底的制造方法及其制造装置。
用于解决问题的手段
解决上述问题的本发明是一种SiC外延衬底的制造方法，其中，使SiC衬底与掺杂浓度比所述SiC衬底低的SiC材料相对并进行加热，从所述SiC材料向所述SiC衬底输送原料，从而形成SiC外延层。
这样，通过使SiC衬底与掺杂浓度比该SiC衬底低的SiC材料相对置来生长，与现有的方法(化学气相沉积法)相比，能够削减控制的参数。另外，通过选择所期望的掺杂浓度的SiC材料，能够控制SiC外延层的掺杂浓度。
在本发明的优选方式中，所述SiC材料的掺杂浓度为1×1017cm－3以下。
通过使用这样的掺杂浓度的SiC材料，能够形成适合于耐压层的掺杂浓度的SiC外延层。
在本发明的优选方式中，通过加热使得在所述SiC衬底与所述SiC材料之间形成具有温度梯度的原料输送空间，将所述SiC材料配置在高温侧且将所述SiC衬底配置在低温侧来输送原料。
这样，通过在SiC衬底与SiC材料之间设置温度梯度，能够容易地输送原料。
在本发明的优选方式中，通过将所述SiC衬底配置在Si/C原子数比为1以下的准封闭空间并进行加热，从而降低所述SiC外延层中的基底面位错密度。
这样，通过将SiC衬底配置在Si/C原子数比为1以下的准封闭空间并进行加热，能够形成基底面位错密度降低的SiC外延层。
在本发明的优选方式中，将所述SiC衬底配置在Si/C原子数比超过1的准封闭空间并进行加热，从而使所述SiC外延层的表面平坦化。
这样，通过将SiC衬底配置在Si/C原子数比超过1的准封闭空间并进行加热，能够形成具有宏观台阶聚束被分解的表面的SiC外延层。
在本发明的优选方式中，将所述SiC衬底配置在Si/C原子数比为1以下的准封闭空间并进行加热之后，配置在Si/C原子数比超过1的准封闭空间并进行加热，从而降低所述SiC外延层中的基底面位错密度。
这样，配置在Si/C原子数比为1以下的准封闭空间并进行加热之后，配置在Si/C原子数比超过1的准封闭空间并进行加热，从而能够形成基底面位错密度降低的SiC外延层。
在本发明的优选方式中，在1600℃以上的温度范围内加热所述SiC衬底。
通过在这样的温度范围内进行加热，能够高速地形成SiC外延层。
在本发明的优选方式中，形成表面的基底面位错密度为1.0个cm-2以下的SiC外延层。
另外，本发明还涉及SiC外延衬底的制造装置。即，解决上述问题的本发明是一种SiC外延衬底的制造装置，其中，具备能够收纳SiC衬底的主体容器，所述主体容器具有：衬底设置部，设置所述SiC衬底；以及SiC材料，与该衬底设置部相对，其中，所述SiC材料的掺杂浓度低于所述SiC衬底。
在本发明的优选方式中，所述主体容器由所述SiC材料构成。
这样，通过由SiC材料构成主体容器自身，通过使用主体容器，能够在形成准封闭空间的同时成为原料的供给源。
另外，解决上述问题的本发明是一种SiC外延衬底的制造装置，其中，具备能够收纳SiC衬底的主体容器，所述主体容器具有：衬底设置部，设置所述SiC衬底；以及SiC材料设置部，在与该衬底设置部相对的位置设置SiC材料，其中，所述SiC材料的掺杂浓度低于所述SiC衬底。
这样，通过设置设置SiC材料的SiC材料设置部，能够由任意的材料构成主体容器。
在本发明的优选方式中，所述SiC材料的掺杂浓度为1×1017cm－3以下。
在本发明的优选方式中，所述主体容器具有设置在所述SiC衬底与所述SiC材料之间的支撑件。
在本发明的优选方式中，还具备加热炉，进行加热，使得在所述SiC衬底与所述SiC材料之间形成温度梯度。
在本发明的优选方式中，所述加热炉具有：高熔点容器，能够收纳所述主体容器；以及Si蒸气供给源，能够向该高熔点容器内供给Si蒸气。
在本发明的优选方式中，所述主体容器具有能够向容器内供给Si蒸气的Si蒸气供给源，所述Si蒸气供给源配置成所述主体容器内的Si/C原子数比超过1。
另外，本发明还涉及SiC半导体衬底的制造方法。即，本发明的一个方式的SiC半导体衬底的制造方法通过使SiC衬底与SiC材料相对置并进行加热，从所述SiC材料向所述SiC衬底输送原料，以1.0μm/min以上的生长速度形成SiC外延层。
这样，通过使SiC衬底与掺杂浓度比该SiC衬底低的SiC材料相对来生长，与常规方法(化学气相沉积法)相比，能够削减控制的参数。另外，能够将SiC外延层的生长速度设定为1.0μ/min以上。
在本发明的优选方式中，所述生长速度为2.0μm/min以上。
在本发明的优选方式中，所述SiC材料的掺杂浓度低于SiC衬底。
另外，在本发明的优选方式中，所述SiC材料的掺杂浓度为1×1017cm-3以下。
通过使用这样的掺杂浓度的SiC材料，能够形成适合于耐压层的掺杂浓度的SiC外延层。
在本发明的优选方式中，在1900℃以上的温度范围内加热所述SiC衬底。
通过在这样的温度范围内进行加热，能够高速地形成SiC外延层。
在本发明的优选方式中，使所述SiC外延层生长30μm以上。
这样，通过使SiC外延层生长30μm以上，能够形成适合于高耐压半导体器件的耐压层。
在本发明的优选方式中，使所述SiC外延层生长100μm以上。
在本发明的优选方式中，进行加热，使得在所述SiC衬底与所述SiC材料之间形成具有温度梯度的原料输送空间，将所述SiC材料配置在高温侧且将所述SiC衬底配置在低温侧来输送原料。
这样，通过在SiC衬底与SiC材料之间设置温度梯度，能够容易地输送原料。
在本发明的优选方式中，将所述SiC衬底和所述SiC材料配置在准封闭空间并进行加热。
在本发明的优选方式中，通过将所述SiC衬底配置在Si/C原子数比为1以下的准封闭空间并进行加热，从而降低所述SiC外延层中的基底面位错密度。
这样，通过将SiC衬底配置在Si/C原子数比为1以下的准封闭空间并进行加热，能够形成基底面位错密度降低的SiC外延层。
在本发明的优选方式中，将所述SiC衬底配置在Si/C原子数比超过1的准封闭空间并进行加热，从而使所述SiC外延层的表面平坦化。
这样，通过将SiC衬底配置在Si/C原子数比超过1的准封闭空间并进行加热，能够形成具有宏观台阶聚束被分解的表面的SiC外延层。
在本发明的优选方式中，将所述SiC衬底配置在Si/C原子数比为1以下的准封闭空间并进行加热之后，将所述SiC衬底配置在Si/C原子数比超过1的准封闭空间并进行加热，从而降低所述SiC外延层中的基底面位错密度。
这样，配置在Si/C原子数比为1以下的准封闭空间并进行加热之后，配置在Si/C原子数比超过1的准封闭空间并进行加热，从而能够形成基底面位错(BPD)密度降低的SiC外延层。
发明的效果
根据所公开的技术，能够提供一种新型的SiC外延衬底的制造方法及其制造装置。
其他所要解决的技术问题、特征和优点将通过阅读以下记载的具体实施方式并结合附图和权利要求而变得显而易见。
附图说明
图1是一实施方式的SiC外延衬底的制造方法的说明图。
图2是一实施方式的SiC外延衬底的制造方法的说明图。
图3是根据实施方式1的SiC外延衬底的制造装置的说明图。
图4是根据实施方式1的SiC外延衬底的制造装置的说明图。
图5是根据实施方式1的SiC外延衬底的制造装置的说明图。
图6是根据实施方式2的SiC外延衬底的制造装置的说明图。
图7是根据实施方式3的SiC外延衬底的制造装置的说明图。
图8是通过一实施方式的SiC外延衬底的制造方法形成了SiC外延层的SiC衬底的截面SEM像。
图9是一实施方式的SiC外延衬底的制造方法的求出BPD转换率的方法的说明图。
图10是一实施方式的SiC外延衬底的制造方法的在SiC外延层生长前观察到的SiC衬底表面的SEM像。
图11是一实施方式的SiC外延衬底的制造方法的在SiC外延层生长后观察到的SiC衬底表面的SEM像。
图12是示出一实施方式的SiC外延衬底的制造方法的生长速度的阿伦尼乌斯图。
具体实施方式
以下，使用图1至图12对本发明的图示的优选的实施方式进行详细说明。本发明的技术范围不限于附图所示的实施方式，能够在权利要求书所记载的范围内进行适当变更。
《SiC外延衬底的制造方法》
本发明能够作为SiC外延衬底的制造方法来掌握，即，使SiC衬底10与掺杂浓度比SiC衬底10低的SiC材料20相对并进行加热，从SiC材料20向SiC衬底10输送原料而形成SiC外延层11。
具体而言，如图1所示，根据本发明的SiC外延衬底的制造方法包括：配置步骤，将SiC衬底10与掺杂浓度比SiC衬底10低的SiC材料20配置成彼此相对；以及加热步骤，通过加热从SiC材料20向SiC衬底10输送原料而形成SiC外延层11。
另外，本发明能够作为SiC外延衬底的制造方法来掌握，即，通过使SiC衬底10与SiC材料20相对来进行加热，从而从SiC材料20向SiC衬底10输送原料，以1.0μm/min以上的生长速度形成SiC外延层11。
具体而言，如图1所示，根据本发明的SiC外延衬底的制造方法包括：配置步骤，将SiC衬底10与掺杂浓度比SiC衬底10低的SiC材料20配置成彼此相对；以及加热步骤，通过加热从SiC材料20向SiC衬底10输送原料，以1.0μm/min以上的生长速度形成SiC外延层11。
〈配置步骤〉
根据本发明的配置步骤是将SiC衬底10与作为该SiC衬底10的SiC外延层11的原料的SiC材料20配置成彼此相对(对峙)的步骤。在该SiC衬底10与SiC材料20之间形成有从SiC材料20向SiC衬底10的表面输送原料的原料输送空间S1。
另外，为了使SiC外延层11均匀地生长，优选的是，将SiC衬底10和SiC材料20配置成使SiC衬底10表面与SiC材料20表面大致平行。
另外，优选的是，SiC衬底10和SiC材料20配置在准封闭空间。该准封闭空间例如能够通过收纳在主体容器30内而形成。
另外，本说明书中的“准封闭空间”是指能够进行容器内的抽真空，但能够封住容器内产生的蒸气的至少一部分的空间。
(SiC衬底)
SiC衬底10包括从使用升华法等制造的晶锭切成圆盘状而成的SiC晶片、或将单晶SiC加工成薄板状而成的SiC衬底。另外，作为单晶SiC的晶体多晶型，可以采用任何多晶型。
掺杂剂通常是掺杂在SiC衬底10中的元素即可。具体而言，优选的是，氮(N)、磷(P)、铝(Al)、硼(B)等。
SiC衬底10的掺杂浓度优选为比1×1017cm-3高的浓度，更优选为1×1018cm-3以上，进一步优选为1×1019cm-3以上。
掺杂剂及掺杂浓度可以通过拉曼光谱法或二次离子质量分析法(SIMS)来确认。
在本说明书中的说明中，将SiC衬底10的制作半导体元件的面(具体而言，堆积SiC外延层11的面)称为主面101，并将与该主面101相对的面称为背面102。此外，将主面101和背面102合称为表面，并且，将贯通主面101和背面102的方向称为表-背方向。
另外，作为主面101，可以例示从(0001)面或(000-1)面设置几度(例如，0.4至8°)的偏离角的表面(另外，在本说明书中，在米勒指数的标记中，“-”是表示紧随其后为指数的横号)。
在以原子级平坦化的SiC衬底10的表面处确认了台阶/平台结构。该台阶/平台结构为作为一分子层以上的台阶部位的台阶和作为{0001}面露出的平坦部位的平台交替排列而成的台阶结构。
在台阶中，一分子层(0.25nm)为最小高度(最小单位)，通过该一分子层重叠多层，形成各种台阶高度。在本说明书中的说明中，将台阶束化(聚束)而巨大化，并具有超过各多晶型的一晶胞的高度的称为宏观台阶聚束(Macro Step Bunching：MSB)。
即，MSB在4H-SiC的情况下是超过4分子层(5分子层以上)聚束而成的台阶，在6H-SiC的情况下是超过6分子层(7分子层以上)聚束而成的台阶。
另外，优选的是，在SiC衬底10上生长的SiC外延层11在表面处不存在基底面位错(Basal Plane Dislocation：BPD)。因此，优选的是，在表面处不存在BPD的SiC衬底10上形成SiC外延层11。另外，优选的是，在SiC外延层11的形成中，从BPD转换为其他的缺陷/位错。
另外，作为SiC衬底10的尺寸，可以例示从数厘米见方的芯片尺寸到6英寸(约15.24厘米)晶片或8英寸(约20.32厘米)晶片、或其以上的尺寸。
(SiC材料)
SiC材料20由SiC构成，其通过与SiC衬底10相对并进行加热，能够向SiC衬底10供给Si元素、C元素、掺杂剂。例如，包括SiC制成的容器(主体容器30)、SiC制成的衬底(SiC部件36)。另外，作为SiC材料的晶体多晶型，可以采用任何多晶型，也可以采用多晶SiC。
掺杂剂可以采用与SiC衬底10相同的元素。具体而言，优选的是，氮(N)、磷(P)、铝(Al)、硼(B)等。
SiC材料20的掺杂浓度优选为1×1017cm-3以下，更优选为1×1016cm-3以下，进一步优选为1×1015cm-3以下。
掺杂剂及掺杂浓度可以通过拉曼光谱法或二次离子质量分析法(SIMS)来确认。
(准封闭空间)
准封闭空间也可以构成为Si/C原子数比为1以下。例如，在满足化学计量比1：1的SiC制成的主体容器30内配置了满足化学计量比1：1的SiC衬底10和满足化学计量比1：1的SiC材料20的情况下，主体容器30内的Si/C原子数比为1(参照图4)。另外，也可以配置C蒸气供给源(C颗粒等)而使Si/C原子数比为1以下。
另外，准封闭空间也可以构成为Si/C原子数比超过1。例如，在满足化学计量比1：1的SiC制的主体容器30内配置了满足化学计量比1：1的SiC衬底10、满足化学计量比1：1的SiC材料20以及Si蒸汽供给源35(Si颗粒等)的情况下，主体容器30内的Si/C原子数比超过1(参照图5)。
〈加热步骤〉
根据本发明的加热步骤是通过对SiC衬底10和SiC材料20进行加热，经由原料输送空间S1将SiC材料20的原料(Si元素、C元素和掺杂剂)输送到SiC衬底10表面的步骤。
作为输送原料的驱动力，可以采用温度梯度、SiC衬底10与SiC材料20之间的化学势差。
具体而言，在准封闭空间内，从SiC材料20升华的由Si元素、C元素和掺杂剂构成的蒸气通过在原料输送空间S1中扩散而被输送，在温度被设定成比SiC材料20低的SiC衬底10上成为过饱和而凝结。
另外，分别在SiC衬底10中采用单晶SiC，在SiC材料20中采用多晶SiC的情况下，能够将在多晶SiC和单晶SiC的表面产生的分压差(化学势差)作为输送的驱动力。
图2是示出生长机构的概要的说明图。考虑通过将SiC衬底10与SiC材料20配置成彼此相对，在1400℃以上且2300℃以下的温度范围内进行加热，从而在原料输送空间S1内持续地进行以下1)至5)的反应，其结果是，SiC外延层11的生长会进行。
1)SiC(s)→Si(v)+C(s)
2)2C(s)+Si(v)→SiC2(v)
3)C(s)+2Si(v)→Si2C(v)
4)Si(v)+SiC2(v)→2SiC(s)
5)Si2C(v)→Si(v)+SiC(s)
1)的说明：由于加热SiC材料20(SiC(s))，因而通过热分解使Si原子(Si(v))从SiC脱离。
2)和3)的说明：由于Si原子(Si(v))脱离而残留在SiC衬底10表面处的C(C(s))与原料输送空间S1的Si蒸气(Si(v))反应，从而成为Si2C或SiC2等而在原料输送空间S1升华。
4)以及5)的说明：所升华的Si2C或SiC2等由于温度梯度、化学势差而到达/扩散至SiC衬底10的平台，并到达台阶，由此，延续SiC衬底10的晶体多晶型而使SiC外延层11生长(台阶流动生长)。
此时，SiC材料20的掺杂剂也与原料一起被输送，因此，SiC外延层11延续SiC材料20的掺杂浓度而生长。
加热步骤中的加热温度优选为设定在1400至2300℃的范围内，更优选的是，设定为1600℃以上。
另外，加热步骤中的加热温度优选为在1400至2300℃的范围内，更优选为1900℃以上，更优选为1950℃以上，更优选为2000℃以上，进一步优选为2050℃以上。
加热步骤中的SiC外延层11的生长速度可以通过上述温度范围来控制，可以在0.001至2μm/min的范围内选择。
另外，加热步骤中的SiC外延层11的生长速度可以通过上述温度范围来控制，优选为1.0μm/min以上，更优选为1.5μm/min以上，更优选为1.8μm/min以上，进一步优选为2.0μm/min以上。
加热步骤中的加热时间可以设定为任意时间以成为所期望的生长量。例如，在生长速度为1μm/min时，在想要将生长量设定为1μm的情况下，加热时间为1分钟。
加热步骤中的SiC外延层11的生长量可以通过生长温度和生长时间来设定为所期望的生长量。例如，优选的是，使SiC外延层11生长30μm以上。另外，优选的是，使SiC外延层11生长100μm以上。
加热步骤中的原料输送空间S1的温度梯度设定在0.1至5℃/mm的范围内。
另外，也可以根据所期望的掺杂浓度来供给掺杂剂气体。
优选的是，加热步骤包括：通过将SiC衬底10配置在Si/C原子数比为1以下的准封闭空间并进行加热，从而降低SiC外延层11中的BPD密度的步骤(基底面位错降低步骤)。在该基底面位错降低步骤中，例如，将表面的BPD密度为1000个cm-2的SiC衬底10配置在Si/C原子数比为1以下的准封闭空间并进行加热。由此，能够形成表面的BPD密度为1.0个cm-2以下的SiC外延层11。
另外，优选的是，加热步骤包括：通过将SiC衬底10配置在Si/C原子数比超过1的准封闭空间并进行加热，从而使SiC外延层11的表面平坦化的步骤(平坦化步骤)。在该平坦化步骤中，例如，将表面处存在MSB的SiC衬底10配置在Si/C原子数比超过1的准封闭空间并进行加热。由此，能够形成MSB被分解的表面的SiC外延层11。
另外，优选的是，加热步骤包括如下步骤(基底面位错降低步骤)：将SiC衬底10配置在Si/C原子数比为1以下的准封闭空间并进行加热，从而使SiC外延层11的表面平坦化(平坦化步骤)后，将SiC衬底10配置在Si/C原子数比超过1的准封闭空间并进行加热，从而降低SiC外延层11中的BPD密度。
这样，通过将具有在平坦化步骤中MSB被分解的表面的SiC衬底10配置在Si/C原子数比为1以下的准封闭空间并进行加热，能够形成BPD被降低/除去的表面的SiC外延层11。
根据本发明的SiC外延衬底的制造方法，使SiC衬底10与掺杂浓度比SiC衬底10低的SiC材料20相对并进行加热，从SiC材料20向SiC衬底10输送原料而形成SiC外延层11。由此，能够将加热温度作为参数，使作为SiC半导体器件的耐压层的SiC外延层11生长。
即，根据本发明的SiC外延衬底的制造方法与常规方法(化学气相沉积法)不同，能够在不控制多个气体(原料气体、掺杂气体)的流量的情况下形成掺杂浓度被控制的SiC外延层11。
作为根据本发明的SiC外延衬底的制造方法的一个方式，可以列举如下方式：在掺杂浓度为3×1018cm-3的SiC衬底10的一面，使掺杂浓度为1×1017cm-3以下的SiC外延层11生长，并且，对SiC衬底10的另一面进行蚀刻。
另外，作为根据本发明的SiC外延衬底的制造方法的一个方式，可以列举不包括如下方式的方式：在掺杂浓度为3×1018cm-3的SiC衬底10的一面，使掺杂浓度为1×1017cm-3以下的SiC外延层11生长，并且，对SiC衬底10的另一面进行蚀刻。
《SiC外延衬底的制造装置》
〈实施方式1〉
以下，对根据本发明的实施方式1的SiC外延衬底的制造装置进行详细说明。另外，在该实施方式中，对于与前述的制造方法中所示的结构基本相同的构成要素，标注相同的附图标记并简化其说明。
如图3所示，根据实施方式1的SiC外延衬底的制造装置具备：主体容器30，能够收纳SiC衬底10，并由SiC材料20构成；以及加热炉40，进行加热，使得能够在SiC衬底10与SiC材料20之间形成温度梯度。
(主体容器)
主体容器30是具备设置SiC衬底10的衬底设置部31和能够相互嵌合的上容器32和下容器33的嵌合容器。在上容器32和下容器33的嵌合部形成有微小的间隙34，并且，构成为能够从该间隙34进行主体容器30内的排气(抽真空)。
衬底设置部31设置在下容器33的底面侧，并设置SiC衬底10。另外，虽未图示，但也可以设置支撑SiC衬底10的底座等。
上容器32由多晶SiC构成。因此，成为向SiC衬底10供给原料的SiC材料20。此外，该上容器32的掺杂浓度被设定为低于SiC衬底10的掺杂浓度。
下容器33与上容器32同样地由多晶SiC构成。另外，只要由能够承受高热的高熔点材料构成即可，并且，能够采用与后述的高熔点容器50相同的材料。
即，主体容器30具有：衬底设置部31，设置SiC衬底10；SiC材料20，与该衬底设置部31相对；以及原料输送空间S1，用于从SiC材料20向SiC衬底10输送原料。而且，SiC材料20的掺杂浓度被设定为低于SiC衬底10的掺杂浓度。
主体容器30构成为在收纳SiC衬底10的状态下进行热处理时，在内部空间产生包含Si元素和C元素的气氛。在根据实施方式1的主体容器30中，整个主体容器30由多晶SiC构成。通过对该主体容器30进行加热，能够在内部空间内形成包含Si元素和C元素的气氛。
另外，期望的是，加热处理后的主体容器30内的空间成为包含Si元素的气相物种和包含C元素的气相物种的混合体系的蒸气压环境。作为该包含Si元素的气相物种，可以例示Si、Si2、Si3、Si2C、SiC2、SiC。另外，作为包含C元素的气相物种，可以例示Si2C、SiC2、SiC、C。即，优选的是，成为SiC系气体存在于准封闭空间的状态。
原料输送空间S1是将设置在SiC衬底10与SiC材料20之间的温度梯度、化学势差作为驱动力，将原料输送到SiC衬底10表面的空间。
例如，配置SiC衬底10，使得在将SiC衬底10的表面(主面101或背面102)的温度和与该主面101相对的SiC材料20(上容器32)的温度进行比较时，SiC衬底10侧的温度低并且上容器32的温度高(参照图4)。这样，通过在主面101与上容器32之间形成设有温度差的空间(原料输送空间S1)，能够将温度差作为驱动力来将SiC材料20的原料(Si元素、C元素以及掺杂剂)输送到SiC衬底10的表面。
另外，主体容器30也可以设置有能够向容器内供给Si蒸气的Si蒸气供给源35。作为该Si蒸气供给源35，能够例示固体的Si(单晶Si片、Si粉末等的Si颗粒)、Si化合物。
例如，在如本实施方式那样主体容器30的整体由多晶SiC构成的情况下，通过配置Si蒸气供给源，主体容器30内的Si/C原子数比超过1。
具体而言，在满足化学计量比1：1的多晶SiC的主体容器30内配置了满足化学计量比1：1的SiC衬底10和Si蒸汽供给源35(Si颗粒等)的情况下，主体容器30内的Si/C原子数比超过1(参照图5)。
这样，通过对Si/C原子数比超过1的空间进行加热，能够接近SiC(固体)与Si(液相)通过气相成为相平衡状态时的蒸气压的环境(SiC-Si平衡蒸气压环境)。
另一方面，在主体容器30内未设置Si蒸气供给源的情况下，主体容器30内的Si/C原子数比为1或1以下。
具体而言，在满足化学计量比1：1的多晶SiC的主体容器30内配置了满足化学计量比1：1的SiC衬底10的情况下，主体容器30内的Si/C原子数比为1(参照图4)。
这样，通过对Si/C原子数比为1或1以下的空间进行加热，能够接近SiC(固相)与C(固相)通过气相成为相平衡状态时的蒸气压的环境(SiC-C平衡蒸气压环境)。
另外，本说明书中的SiC-Si平衡蒸气压环境和SiC-C平衡蒸气压环境包括满足从理论热平衡环境导出的生长速度与生长温度的关系的近热平衡蒸气压环境。
SiC-Si蒸气压环境是指SiC(固体)和Si(液相)通过气相成为相平衡状态时的蒸气压的环境。
SiC-Si平衡蒸气压环境例如通过对Si/C原子数比超过1的准封闭空间进行热处理而形成。
此外，SiC-C平衡蒸气压环境是指SiC(固相)和C(固相)通过气相成为相平衡状态时的蒸气压的环境。
SiC-C平衡蒸气压环境例如通过对Si/C原子数比为1以下的准封闭空间进行热处理而形成。
(加热炉)
如图3所示，加热炉40具备：主加热室41，能够将被处理物(SiC衬底10等)加热至1000℃以上且2300℃以下的温度；预热室42，能够将被处理物预热至500℃以上的温度；高熔点容器50，能够收纳主体容器30；以及移动装置43(移动台)，能够将该高熔点容器50从预热室42移动到主加热室41。
主加热室41在俯视剖视图中形成为正六边形，并且，在其内侧配置有高熔点容器50。
在主加热室41的内部设置有加热器44(网状加热器)。此外，在主加热室41的侧壁或顶部处固定有多层热反射金属板(未图示。)。该多层热反射金属板构成为将加热器44的热量朝向主加热室41的大致中央部反射。
由此，在主加热室41内，以包围收纳被处理物的高熔点容器50的方式配置加热器44，并且，在其外侧配置多层热反射金属板，由此，可以升温至1000℃以上且2300℃以下的温度。
另外，作为加热器44，例如可以使用电阻加热式的加热器或高频感应加热式的加热器。
此外，加热器44也可以采用能够在高熔点容器50内形成温度梯度的结构。例如，加热器44也可以构成为在上侧配置有多个加热器。此外，加热器44也可以构成为随着朝向上侧而宽度变大。或者，加热器44也可以构成为能够随着向上侧而增大所供给的电力。
此外，主加热室41连接有：进行主加热室41内的排气的真空形成用阀45；将惰性气体导入到主加热室41内的惰性气体注入用阀46；以及测量主加热室41内的真空度的真空计47。
真空形成用阀45与对主加热室41内进行排气来抽真空的抽真空泵连接(未图示。)。通过该真空形成用阀45和抽真空泵，可以将主加热室41内的真空度调整为例如10Pa以下，更优选为1Pa以下，进一步优选为10-3Pa以下。作为该抽真空泵，可以例示涡轮分子泵。
惰性气体注入用阀46与惰性气体供给源连接(未图示。)。通过该惰性气体注入用阀46和惰性气体供给源，可以将惰性气体在10-5至10000Pa的范围内导入到主加热室41内。作为该惰性气体，可以选择Ar、He、N2等。
另外，惰性气体注入用阀46是能够向主体容器30内供给掺杂剂气体的掺杂剂气体供给装置。即，通过选择掺杂剂气体(例如，N2等)作为惰性气体，能够调整SiC外延层11的掺杂浓度。
预热室42与主加热室41连接，并且，构成为能够通过移动装置43移动高熔点容器50。另外，本实施方式的预热室42构成为能够利用主加热室41的加热器44的余热进行升温。例如，在将主加热室41升温至2000℃的情况下，预热室42升温至1000℃左右，可以进行被处理物(SiC衬底10、主体容器30、高熔点容器50等)的脱气处理。
移动装置43构成为载置高熔点容器50而能够在主加热室41和预热室42之间移动。由于由该移动装置43进行的在主加热室41和预热室42之间的传送最短在1分钟左右完成，因而可以实现1至1000℃/min的升温和降温。
由于能够这样进行急速升温和急速降温，因而能够观察在以往的装置中难以实现的、不具有升温中和降温中的低温生长历史的表面形状。
此外，在图3中，预热室42配置在主加热室41的下方，但不限于此，也可以配置在任意方向上。
此外，根据本实施方式的移动装置43是载置高熔点容器50的移动台。从该移动台和高熔点容器50的接触部释放微小的热量。由此，可以在高熔点容器50内(以及主体容器30内)形成温度梯度。
即，在本实施方式的加热炉40中，由于高熔点容器50的底部与移动台接触，因而温度梯度设置成使得温度从高熔点容器50的上容器51向下容器52下降。期望的是，该温度梯度沿SiC衬底10的表-背方向形成。
此外，如上所述，也可以通过加热器44的结构来形成温度梯度。
(高熔点容器)
优选的是，加热炉40形成包含Si元素的气氛，能够在该气氛内加热主体容器30。使用高熔点容器50和Si蒸气供给源54形成了根据本实施方式的加热炉40内的含有Si元素的气氛。
另外，只要是能够在主体容器30的周围形成包含Si元素的气氛的方法，就当然可以采用。
高熔点容器50构成为包含高熔点材料。例如，可以例示作为通用耐热部件的C，作为高熔点金属的W、Re、Os、Ta、Mo，作为碳化物的Ta9C8、HfC、TaC、NbC、ZrC、Ta2C、TiC、WC、MoC，作为氮化物的HfN、TaN、BN、Ta2N、ZrN、TiN，作为硼化物的HfB2、TaB2、ZrB2、NB2、TiB2，以及多晶SiC等。
该高熔点容器50与主体容器30一样是具备能够相互嵌合的上容器51和下容器52的嵌合容器，并且，构成为能够收纳主体容器30。在上容器51和下容器52的嵌合部处形成有微小的间隙53，并且，构成为能够从该间隙53进行高熔点容器50内的排气(抽真空)。
优选的是，高熔点容器50具有能够将包含Si元素的气相物种的蒸气压供给到高熔点容器50内的Si蒸气供给源54。Si蒸气供给源54只要是在加热处理时在高熔点容器50内产生Si蒸气的结构即可，例如，可以例示固体的Si(单晶Si片、Si粉末等的Si颗粒)、Si化合物。
根据本实施方式的SiC衬底的制造装置，采用TaC作为高熔点容器50的材料，并且，采用硅化钽作为Si蒸气供给源54。即，如图4所示，在高熔点容器50的内侧形成有硅化钽层，构成为，在加热处理时从硅化钽层向容器内供给Si蒸气，从而形成Si蒸气压环境。
此外，只要是在加热处理时在高熔点容器50内形成包含Si元素的气相物种的蒸气压的结构，就可以采用。
根据本发明的SiC外延衬底的制造装置，使SiC衬底10与掺杂浓度比SiC衬底10低的SiC材料20相对并进行加热，从SiC材料20向SiC衬底10输送原料而形成SiC外延层11。由此，能够将加热温度作为参数，使作为SiC半导体器件的耐压层发挥功能的SiC外延层11生长。
另外，根据本发明的SiC外延衬底的制造装置，能够形成掺杂浓度延续了SiC材料20的掺杂浓度的SiC外延层11。因此，通过选择所期望的掺杂浓度的SiC材料20，能够控制SiC外延层11的掺杂浓度。
〈实施方式2〉
图6是根据实施方式2的SiC外延衬底的制造装置的说明图。该实施方式2的主体容器30构成为能够从SiC部件36向SiC衬底10供给原料。另外，在该实施方式中，对于与前述的实施方式基本相同的构成要素标注相同的附图标记并简化其说明。
(主体容器)
根据实施方式2的主体容器30具有：衬底设置部31，设置SiC衬底10；SiC材料设置部37，在与该衬底设置部31相对的位置设置SiC部件36(SiC材料20)；原料输送空间S1，用于从SiC部件36向SiC衬底10输送原料；以及支撑件38，设置在SiC衬底10与SiC部件36之间。
而且，SiC部件36的掺杂浓度被设定为低于SiC衬底10的掺杂浓度。
期望的是，支撑件38由与高熔点容器50相同的高熔点材料构成。
根据本实施方式的SiC衬底的制造装置构成为，在主体容器30内设置SiC部件36，从该SiC部件36向SiC衬底10输送原料。因此，能够由任意的材料构成主体容器30。具体而言，可以采用与高熔点容器50相同的高熔点材料。
〈实施方式3〉
图7是根据实施方式3的SiC外延衬底的制造装置的说明图。该实施方式3的主体容器30构成为能够在与前述的实施方式不同的温度梯度下进行生长。另外，在该实施方式中，对于与前述的实施方式基本相同的构成要素标注相同的附图标记并简化其说明。
(主体容器)
根据实施方式3的主体容器30具有：衬底设置部31，设置SiC衬底10；支撑件38，设置在SiC衬底10与SiC材料20之间；以及原料输送空间S1，用于从SiC材料20向SiC衬底10输送原料。
如图6所示，SiC材料20可以采用由多晶SiC构成的下容器33，也可以将SiC部件36配置在支撑件38的下方。
(加热炉)
在本实施方式的加热炉40中，形成温度梯度，使得温度从高熔点容器50的下容器52朝向上容器51下降。
该温度梯度例如构成为将与移动台的接触部设置在高熔点容器50的顶部，使热量向上方逸出而形成。
另外，例如，加热器44也可以构成为在上侧配置有多个加热器。另外，加热器44也可以构成为随着朝向上侧而宽度变大。或者，加热器44也可以构成为能够随着朝向上侧而增大所供给的电力。
根据本实施方式的SiC衬底的制造装置，能够在使SiC衬底10的主面101朝下的状态下使SiC外延层11生长。因此，能够抑制在重力方向上移动的坠落物混入SiC衬底10表面。
实施例
列举实施例1、实施例2更具体地说明本发明。
《实施例1》
〈配置步骤〉
在以下的条件下，将SiC衬底10收纳在主体容器30中，进而将主体容器30收纳在高熔点容器50中。
(SiC衬底)
多晶型：4H-SiC
衬底尺寸：横宽10mm×纵宽10mm×厚度0.3mm
偏离方向和偏离角：<11-20>方向4°偏离
生长面：(0001)面
掺杂剂：N
掺杂浓度：3×1018cm-3
宏观台阶聚束的有无：无
另外，通过拉曼光谱法确认了SiC衬底10的掺杂剂及掺杂浓度。
(主体容器20)
材料：多晶SiC
容器尺寸：直径60mm×高度4mm
SiC衬底10和SiC材料20的距离：2mm
掺杂剂：N
掺杂浓度：1×1017cm-3以下(拉曼光谱法检测极限以下)
容器内的Si/C原子数比：1以下
(高熔点容器)
材料：TaC
容器尺寸：直径160mm×高度60mm
Si蒸气供给源54(Si化合物)：TaSi2
〈加热步骤〉
在以下条件下对在上述条件下配置的SiC衬底10进行了加热处理。
加热温度：1700℃
加热时间：300min
温度梯度：1℃/mm
生长速度：5nm/min
主加热室41真空度：10-5Pa
图8是从截面以倍率×10000观察在上述条件下生长和蚀刻的实施例1的SiC衬底的SEM像。该实施例1的SiC外延层11的厚度为1.5μm。
另外，该实施例1的SiC外延层11的掺杂浓度为1×1017cm-3以下，SiC衬底10的掺杂浓度为3×1018cm-3。如图8所示，SiC外延层11与SiC衬底10相比SEM像对比度更亮，由此，能够掌握SiC外延层11的掺杂浓度比SiC衬底10低。
〈SiC外延生长层中的BPD转换率〉
图9是求出在SiC外延层11中从BPD转换为其他的缺陷/位错(TED等)的转换率的方法的说明图。
图9中的(a)示出了通过加热步骤使SiC外延层11生长的情况。在该加热步骤中，存在于SiC衬底10的BPD以一定概率转换为TED。因此，除非100％转换，否则TED和BPD混合存在于SiC外延层11的表面。
图9中的(b)示出了使用KOH溶解蚀刻法确认了SiC外延层11中的缺陷的情况。该KOH溶解蚀刻法是将SiC衬底浸入加热至约500℃的溶解盐(KOH等)中，在位错、缺陷部分形成蚀刻坑，根据该蚀刻坑的大小/形状来判别位错的种类的方法。通过该方法，获得存在于SiC外延层11表面的BPD数量。
图9中的(c)示出了在KOH溶解蚀刻后除去SiC外延层11的情况。在本方法中，在通过机械研磨或CMP等平坦化至蚀刻坑深度后，通过热蚀刻除去SiC外延层11，使SiC衬底10的表面露出。
图9中的(d)示出了对于除去了SiC外延层11的SiC衬底10，使用KOH溶解蚀刻法确认了SiC衬底10中的缺陷的情况。通过该方法，获得存在于SiC衬底10表面的BPD数量。
根据图9所示的一系列的顺序，通过将存在于SiC外延层11表面的BPD的数量(参照图9中的(b))和存在于SiC衬底10表面的BPD的数量(参照图9中的(d))进行比较，能够获得在加热步骤中从BPD转换为其他的缺陷/位错的BPD转换率。
实施例1的SiC外延层11表面处存在的BPD的数量约为0个cm-2，SiC衬底10表面处存在的BPD的数量为1000个cm2。
即，通过将表面处不存在MSB的SiC衬底10配置在Si/C原子数比为1以下的准封闭空间并进行加热，能够掌握BPD被降低/除去。
根据本发明，使SiC衬底10与掺杂浓度比SiC衬底10低的SiC材料20相对并进行加热，从SiC材料20向SiC衬底10输送原料，从而形成SiC外延层11。由此，能够使能够作为半导体器件的耐压层发挥功能的掺杂浓度的SiC外延层11生长。
另外，根据本发明，通过将SiC衬底10配置在Si/C原子数比为1以下的准封闭空间并进行加热，能够形成作为耐压层发挥功能且BPD被降低/除去的表面的SiC外延层11。
《实施例2》
〈配置步骤〉
在以下的条件下，将SiC衬底10收纳在主体容器30中，进而将主体容器30收纳在高熔点容器50中。
(SiC衬底)
多晶型：4H-SiC
衬底尺寸：横宽10mm×纵宽10mm×厚度0.3mm
偏离方向和偏离角：<11-20>方向4°偏离
生长面：(0001)面
掺杂剂：N
掺杂浓度：3×1018cm-3
宏观台阶聚束的有无：有
另外，通过拉曼光谱法确认了SiC衬底10的掺杂剂及掺杂浓度。
(主体容器)
材料：多晶SiC
容器尺寸：直径60mm×高度4mm
SiC衬底10和SiC材料20的距离：2mm
掺杂剂：N
掺杂浓度：1×1017cm-3以下(拉曼光谱法检测极限以下)
Si蒸气供给源35：Si片
容器内的Si/C原子数比：超过1
通过在主体容器30内与SiC衬底10一起收纳Si片，容器内的Si/C原子数比超过1。
(高熔点容器)
材料：TaC
容器尺寸：直径160mm×高度60mm
Si蒸气供给源54(Si化合物)：TaSi2
〈加热步骤〉
在以下条件下对在上述条件下配置的SiC衬底10进行了加热处理。
加热温度：1800℃
加热时间：60min
温度梯度：1℃/mm
生长速度：68nm/min
主加热室41真空度：10-5Pa
图10是SiC外延层11生长前的SiC衬底10表面的SEM像。图10中的(a)是以倍率×1000观察的SEM像，图10中的(b)是以倍率×100000观察的SEM像。
能够掌握，在该SiC外延层11生长前的SiC衬底10表面处形成有MSB，并且，高度3nm以上的台阶以平均42nm的平台宽度排列。另外，通过AFM测量了台阶高度。
图11是SiC外延层11生长后的SiC衬底10表面的SEM像。图11中的(a)是以倍率×1000观察的SEM像，图11中的(b)是以倍率×100000观察的SEM像。
能够掌握，在该实施例2的SiC外延层11表面处未形成MSB，并且，1.0nm(full unitcell，全晶胞)的台阶以14nm的平台宽度有规则地排列。另外，通过AFM测量了台阶高度。
因此，能够掌握，通过将表面处存在MSB的SiC衬底10配置在Si/C原子数比超过1的准封闭空间并进行加热，形成MSB被分解的表面的SiC外延层11。
根据本发明，通过将SiC衬底10配置在Si/C原子数比超过1的准封闭空间并进行加热，能够形成作为耐压层发挥功能且MSB被分解的表面的SiC外延层11。
〈SiC外延生长层的生长速度〉
图12是示出通过本发明的SiC外延衬底的制造方法生长的加热温度与生长速度的关系的曲线图。该曲线图的横轴是温度的倒数，该曲线图的纵轴对数表示了生长速度。将SiC衬底10配置在Si/C原子数比超过1的空间(主体容器30内)，使SiC外延层11在SiC衬底10上生长的结果用○标记表示。另外，将SiC衬底10配置在Si/C原子数比为1以下的空间(主体容器30内)，使SiC外延层11在SiC衬底10上生长的结果用×标记表示。
另外，在图12的曲线图中，将在SiC-Si平衡蒸气压环境中的SiC衬底生长的热力学计算结果用虚线(阿伦尼乌斯图)表示，将在SiC-C平衡蒸气压环境中的SiC衬底生长的热力学计算结果用双点划线(阿伦尼乌斯图)表示。
在本方法中，在SiC原料与SiC衬底之间的蒸气压环境成为SiC-C平衡蒸气压环境或SiC-C平衡蒸气压环境的条件下，将化学势差、温度梯度作为生长驱动力，使SiC衬底10生长。该化学势差能够例示在多晶SiC(SiC材料20)和单晶SiC(SiC衬底10)的表面处产生的气相物种的分压差。
在此，在将从SiC原料和SiC衬底产生的蒸汽的分压差作为生长量的情况下，SiC的生长速度使用以下的式1来求出。
[式1]
Figure BDA0003245999050000231
这里，T是SiC原料侧的温度，mi是气相物种(SixCy)的分子量，k是玻尔兹曼常数。
此外，P原料-P衬底是原料气体成为过饱和状态而作为SiC析出的生长量，作为原料气体，可以设想SiC、Si2C、SiC2。
即，虚线是在SiC(固体)和Si(液相)通过气相成为相平衡状态时的蒸气压环境中，以多晶SiC为原料使单晶SiC生长时的热力学计算的结果。
具体地，在以下的条件(i)至(iv)下使用式1进行了热力学计算。(i)是体积恒定的SiC-Si平衡蒸气压环境；(ii)生长驱动力是主体容器30内的温度梯度和多晶SiC与单晶SiC的蒸气压差(化学势差)；(iii)原料气体为SiC、Si2C、SiC2；(iv)原料吸附在SiC衬底10的台阶上的吸附系数为0.001。
此外，双点划线是在SiC(固相)和C(固相)通过气相成为相平衡状态时的蒸气压环境中，以多晶SiC为原料使单晶SiC生长时的热力学计算的结果。
具体地，在以下的条件(i)至(iv)下使用式1进行了热力学计算。(i)是体积恒定的SiC-C平衡蒸气压环境；(ii)生长驱动力是主体容器30内的温度梯度和多晶SiC与单晶SiC的蒸气压差(化学势差)；(iii)原料气体为SiC、Si2C、SiC2；(iv)原料吸附在SiC衬底10的台阶上的吸附系数为0.001。
另外，在热力学计算中使用的各化学物种的数据采用了JANAF热化学表的值。
根据该图12的曲线图可知，将SiC衬底10配置在Si/C原子数比超过1的空间(主体容器30内)，使SiC外延层11在SiC衬底10上生长的结果(○标记)与SiC-Si平衡蒸气压环境下的SiC衬底生长的热力学计算的结果的倾向一致。
另外，可知将SiC衬底10配置在Si/C原子数比为1以下的空间(主体容器30内)，使SiC外延层11在SiC衬底10上生长的结果(×标记)与SiC-C平衡蒸气压环境下的SiC衬底生长的热力学计算的结果的倾向一致。
在SiC-Si平衡蒸气压环境下，推定在1960℃的加热温度下实现1.0μm/min以上的生长速度。另外，推定在2000℃以上的加热温度下实现2.0μm/min以上的生长速度。
另一方面，在SiC-C平衡蒸气压环境下，推定在2000℃的加热温度下实现1.0μm/min以上的生长速度。另外，推定在2030℃以上的加热温度下实现2.0μm/min以上的生长速度。
另外，根据本发明，能够将SiC外延层的生长速度设定为1.0μ/min以上，能够使耐压层高速地生长。
附图标记说明
10 SiC衬底
11 SiC外延层
20 SiC材料
30 主体容器
31 衬底设置部
40 加热炉
50 高熔点容器
54 Si蒸气供给源
S1 原料输送空间

Claims (29)

1.一种SiC外延衬底的制造方法，其中，使SiC衬底与掺杂浓度比所述SiC衬底低的SiC材料相对并进行加热，从所述SiC材料向所述SiC衬底输送原料，从而形成SiC外延层。
2.根据权利要求1所述的SiC外延衬底的制造方法，其中，所述SiC材料的掺杂浓度为1×1017cm－3以下。
3.根据权利要求1或权利要求2所述的SiC外延衬底的制造方法，其中，进行加热，使得在所述SiC衬底与所述SiC材料之间形成具有温度梯度的原料输送空间，将所述SiC材料配置在高温侧且将所述SiC衬底配置在低温侧来输送原料。
4.根据权利要求1至3中任一项所述的SiC外延衬底的制造方法，其中，通过将所述SiC衬底配置在Si/C原子数比为1以下的准封闭空间并进行加热，从而降低所述SiC外延层中的基底面位错密度。
5.根据权利要求1至3中任一项所述的SiC外延衬底的制造方法，其中，将所述SiC衬底配置在Si/C原子数比超过1的准封闭空间并进行加热，从而使所述SiC外延层的表面平坦化。
6.根据权利要求1至3中任一项所述的SiC外延衬底的制造方法，其中，将所述SiC衬底配置在Si/C原子数比为1以下的准封闭空间并进行加热之后，将所述SiC衬底配置在Si/C原子数比超过1的准封闭空间并进行加热，从而降低所述SiC外延层中的基底面位错密度。
7.根据权利要求1至6中任一项所述的SiC外延衬底的制造方法，其中，在1600℃以上的温度范围内加热所述SiC衬底。
8.根据权利要求1至7中任一项所述的SiC外延衬底的制造方法，其中，形成表面的基底面位错密度为1.0个cm-2以下的SiC外延层。
9.一种SiC外延衬底的制造装置，其中，
具备能够收纳SiC衬底的主体容器，
所述主体容器具有：
衬底设置部，设置所述SiC衬底；以及
SiC材料，与该衬底设置部相对，
其中，所述SiC材料的掺杂浓度低于所述SiC衬底。
10.根据权利要求9所述的SiC外延衬底的制造装置，其中，所述主体容器由所述SiC材料构成。
11.一种SiC外延衬底的制造装置，其中，
具备能够收纳SiC衬底的主体容器，
所述主体容器具有：
衬底设置部，设置所述SiC衬底；以及
SiC材料设置部，在与该衬底设置部相对的位置设置SiC材料，
其中，所述SiC材料的掺杂浓度低于所述SiC衬底。
12.根据权利要求9至11中任一项所述的SiC外延衬底的制造装置，其中，所述SiC材料的掺杂浓度为1×1017cm－3以下。
13.根据权利要求9至12中任一项所述的SiC外延衬底的制造装置，其中，所述主体容器具有设置在所述SiC衬底与所述SiC材料之间的支撑件。
14.根据权利要求9至13中任一项所述的SiC外延衬底的制造装置，其中，还具备：加热炉，进行加热，使得在所述SiC衬底与所述SiC材料之间形成温度梯度。
15.根据权利要求14所述的SiC外延衬底的制造装置，其中，所述加热炉具有：
高熔点容器，能够收纳所述主体容器；以及
Si蒸气供给源，能够向该高熔点容器内供给Si蒸气。
16.根据权利要求9至15中任一项所述的SiC外延衬底的制造装置，其中，
所述主体容器具有能够向容器内供给Si蒸气的Si蒸气供给源，
所述Si蒸气供给源配置成所述主体容器内的Si/C原子数比超过1。
17.一种SiC外延衬底的制造方法，其中，通过使SiC衬底与SiC材料相对并进行加热，从所述SiC材料向所述SiC衬底输送原料，以1.0μm/min以上的生长速度形成SiC外延层。
18.根据权利要求17所述的SiC外延衬底的制造方法，其中，所述生长速度为2.0μm/min以上。
19.根据权利要求17或权利要求18所述的SiC外延衬底的制造方法，其中，所述SiC材料的掺杂浓度低于SiC衬底。
20.根据权利要求19所述的SiC外延衬底的制造方法，其中，所述SiC材料的掺杂浓度为1×1017cm-3以下。
21.根据权利要求17至20中任一项所述的SiC外延衬底的制造方法，其中，在1900℃以上的温度范围内加热所述SiC衬底。
22.根据权利要求17至21中任一项所述的SiC外延衬底的制造方法，其中，使所述SiC外延层生长30μm以上。
23.根据权利要求17至22中任一项所述的SiC外延衬底的制造方法，其中，使所述SiC外延层生长100μm以上。
24.根据权利要求17至23中任一项所述的SiC外延衬底的制造方法，其中，进行加热，使得在所述SiC衬底与所述SiC材料之间形成具有温度梯度的原料输送空间，将所述SiC材料配置在高温侧且将所述SiC衬底配置在低温侧来输送原料。
25.根据权利要求17至24中任一项所述的SiC外延衬底的制造方法，其中，将所述SiC衬底和所述SiC材料配置在准封闭空间并进行加热。
26.根据权利要求17至25中任一项所述的SiC外延衬底的制造方法，其中，通过将所述SiC衬底配置在Si/C原子数比为1以下的准封闭空间并进行加热，从而降低所述SiC外延层中的基底面位错密度。
27.根据权利要求17至25中任一项所述的SiC外延衬底的制造方法，其中，将所述SiC衬底配置在Si/C原子数比超过1的准封闭空间并进行加热，从而使所述SiC外延层的表面平坦化。
28.根据权利要求17至25中任一项所述的SiC外延衬底的制造方法，其中，将所述SiC衬底配置在Si/C原子数比为1以下的准封闭空间并进行加热之后，将所述SiC衬底配置在Si/C原子数比超过1的准封闭空间并进行加热，从而降低所述SiC外延层中的基底面位错密度。
29.一种SiC衬底，其通过根据权利要求1至8和17至28中任一项所述的制造方法来制造。
CN202080018795.2A 2019-03-05 2020-03-03 SiC外延衬底的制造方法及其制造装置 Pending CN114174565A (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2019040072 2019-03-05
JP2019-040072 2019-03-05
JP2019-069280 2019-03-29
JP2019069281 2019-03-29
JP2019069280 2019-03-29
JP2019-069281 2019-03-29
PCT/JP2020/008967 WO2020179796A1 (ja) 2019-03-05 2020-03-03 ＳｉＣエピタキシャル基板の製造方法及びその製造装置

Publications (1)

Publication Number Publication Date
CN114174565A true CN114174565A (zh) 2022-03-11

Family

ID=72337464

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202080018853.1A Active CN114174567B (zh) 2019-03-05 2020-03-03 SiC衬底的制造方法及其制造装置
CN202080018795.2A Pending CN114174565A (zh) 2019-03-05 2020-03-03 SiC外延衬底的制造方法及其制造装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202080018853.1A Active CN114174567B (zh) 2019-03-05 2020-03-03 SiC衬底的制造方法及其制造装置

Country Status (6)

Country Link
US (2) US20220181156A1 (zh)
EP (3) EP3936644A4 (zh)
JP (2) JPWO2020179796A1 (zh)
CN (2) CN114174567B (zh)
TW (2) TW202039944A (zh)
WO (2) WO2020179795A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117637463A (zh) * 2024-01-26 2024-03-01 希科半导体科技(苏州)有限公司 碳化硅衬底的位错缺陷的处理方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4279642A1 (en) 2021-01-14 2023-11-22 Kwansei Gakuin Educational Foundation Method for measuring etching amount, and measurement system therefor
WO2023058492A1 (ja) * 2021-10-05 2023-04-13 学校法人関西学院 ドーパントの活性化率を向上させる方法及びそれらの方法により作製された構造
WO2023058493A1 (ja) * 2021-10-05 2023-04-13 学校法人関西学院 エピタキシャル層のキャリア濃度を均一化する方法及びそれらの方法により作製された構造

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004131376A (ja) * 2002-09-19 2004-04-30 Showa Denko Kk 炭化珪素単結晶、その製造方法および製造装置
US7052546B1 (en) * 2003-08-28 2006-05-30 Cape Simulations, Inc. High-purity crystal growth
CN105189835A (zh) * 2013-02-05 2015-12-23 道康宁公司 减少通过升华(pvt)生长的SiC晶体中的位错的方法
CN106894091A (zh) * 2017-03-28 2017-06-27 山东大学 用于物理气相传输法生长碳化硅晶体的坩埚
JP2018113303A (ja) * 2017-01-10 2018-07-19 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
EP3382067A1 (en) * 2017-03-29 2018-10-03 SiCrystal GmbH Silicon carbide substrate and method of growing sic single crystal boules
CN109072478A (zh) * 2016-04-28 2018-12-21 学校法人关西学院 气相外延生长方法及带有外延层的基板的制备方法
CN113227465A (zh) * 2018-11-05 2021-08-06 学校法人关西学院 SiC半导体衬底及其制造方法和制造装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0967304B1 (en) * 1998-05-29 2004-04-07 Denso Corporation Method for manufacturing single crystal of silicon carbide
JP3758528B2 (ja) * 2001-06-25 2006-03-22 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造装置及びそれを用いたｉｉｉ族窒化物系化合物半導体の製造方法
US6897138B2 (en) * 2001-06-25 2005-05-24 Toyoda Gosei Co., Ltd. Method and apparatus for producing group III nitride compound semiconductor
JP4673528B2 (ja) * 2001-09-28 2011-04-20 新日本製鐵株式会社 炭化珪素単結晶インゴットおよびその製造方法
JP4513446B2 (ja) * 2004-07-23 2010-07-28 豊田合成株式会社 半導体結晶の結晶成長方法
JP4954654B2 (ja) * 2006-09-21 2012-06-20 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板及びその製造方法
US8188538B2 (en) * 2008-12-25 2012-05-29 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP6019938B2 (ja) 2012-08-30 2016-11-02 富士電機株式会社 炭化珪素半導体装置の製造方法
JP6097681B2 (ja) * 2013-12-24 2017-03-15 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造装置およびＳｉＣエピタキシャルウェハの製造方法
KR101640313B1 (ko) * 2014-11-14 2016-07-18 오씨아이 주식회사 잉곳 제조 장치
EP3223303B1 (en) * 2014-11-18 2023-03-15 Toyo Tanso Co., Ltd. Etching method for sic substrate and use of holding container
JP6594148B2 (ja) * 2015-09-30 2019-10-23 昭和電工株式会社 炭化珪素単結晶インゴット
JP2017105697A (ja) 2015-11-26 2017-06-15 東洋炭素株式会社 薄型のＳｉＣウエハの製造方法及び薄型のＳｉＣウエハ
US9805935B2 (en) * 2015-12-31 2017-10-31 International Business Machines Corporation Bottom source/drain silicidation for vertical field-effect transistor (FET)
US20170321345A1 (en) * 2016-05-06 2017-11-09 Ii-Vi Incorporated Large Diameter Silicon Carbide Single Crystals and Apparatus and Method of Manufacture Thereof
JP6869077B2 (ja) * 2017-03-30 2021-05-12 昭和電工株式会社 炭化珪素単結晶インゴットの製造方法
WO2021025084A1 (ja) * 2019-08-06 2021-02-11 学校法人関西学院 ＳｉＣ種結晶及びその製造方法、当該ＳｉＣ種結晶を成長させたＳｉＣインゴット及びその製造方法、並びに、当該ＳｉＣインゴットより製造されるＳｉＣウェハ、エピタキシャル膜付きＳｉＣウェハ及びこれらの製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004131376A (ja) * 2002-09-19 2004-04-30 Showa Denko Kk 炭化珪素単結晶、その製造方法および製造装置
US7052546B1 (en) * 2003-08-28 2006-05-30 Cape Simulations, Inc. High-purity crystal growth
CN105189835A (zh) * 2013-02-05 2015-12-23 道康宁公司 减少通过升华(pvt)生长的SiC晶体中的位错的方法
CN109072478A (zh) * 2016-04-28 2018-12-21 学校法人关西学院 气相外延生长方法及带有外延层的基板的制备方法
JP2018113303A (ja) * 2017-01-10 2018-07-19 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
CN106894091A (zh) * 2017-03-28 2017-06-27 山东大学 用于物理气相传输法生长碳化硅晶体的坩埚
EP3382067A1 (en) * 2017-03-29 2018-10-03 SiCrystal GmbH Silicon carbide substrate and method of growing sic single crystal boules
CN113227465A (zh) * 2018-11-05 2021-08-06 学校法人关西学院 SiC半导体衬底及其制造方法和制造装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117637463A (zh) * 2024-01-26 2024-03-01 希科半导体科技(苏州)有限公司 碳化硅衬底的位错缺陷的处理方法

Also Published As

Publication number Publication date
US20220178048A1 (en) 2022-06-09
JPWO2020179795A1 (zh) 2020-09-10
CN114174567A (zh) 2022-03-11
US20220181156A1 (en) 2022-06-09
WO2020179796A1 (ja) 2020-09-10
EP3936643A1 (en) 2022-01-12
WO2020179795A1 (ja) 2020-09-10
EP3936643A4 (en) 2022-11-09
TWI824118B (zh) 2023-12-01
JPWO2020179796A1 (zh) 2020-09-10
EP3936644A1 (en) 2022-01-12
EP3936644A4 (en) 2023-03-22
EP4209626A1 (en) 2023-07-12
TW202044351A (zh) 2020-12-01
TW202039944A (zh) 2020-11-01
CN114174567B (zh) 2023-12-15

Similar Documents

Publication Publication Date Title
CN114174565A (zh) SiC外延衬底的制造方法及其制造装置
US20210398807A1 (en) Sic semiconductor substrate, method for manufacturing same, and device for manufacturing same
EP3879010A1 (en) Sic semiconductor substrate, and, production method therefor and production device therefor
US20220282395A1 (en) SiC SUBSTRATE, SiC EPITAXIAL SUBSTRATE, SiC INGOT AND PRODUCTION METHODS THEREOF
US20220333270A1 (en) SiC SEED CRYSTAL AND METHOD FOR PRODUCING SAME, SiC INGOT PRODUCED BY GROWING SAID SiC SEED CRYSTAL AND METHOD FOR PRODUCING SAME, AND SiC WAFER PRODUCED FROM SAID SiC INGOT AND SiC WAFER WITH EPITAXIAL FILM AND METHODS RESPECTIVELY FOR PRODUCING SAID SiC WAFER AND SAID SiC WAFER WITH EPITAXIAL FILM
US11932967B2 (en) SiC single crystal manufacturing method, SiC single crystal manufacturing device, and SiC single crystal wafer
WO2020179793A1 (ja) ＳｉＣ基板の製造方法及びその製造装置及びＳｉＣ基板のマクロステップバンチングを低減する方法
CN114174564A (zh) 半导体衬底的制造方法、其制造装置以及外延生长方法
CN114174563A (zh) SiC衬底的制造方法、其制造装置以及外延生长方法
CN114375351B (zh) SiC衬底、SiC外延衬底、SiC晶锭及它们的制造方法
CN114342045A (zh) SiC衬底的制造方法
US20220359667A1 (en) Sic substrate, sic substrate production method, sic semiconductor device, and sic semiconductor device production method
CN114423888A (zh) 半导体衬底的制造方法和半导体衬底的制造装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination