CN114174564A - 半导体衬底的制造方法、其制造装置以及外延生长方法 - Google Patents

半导体衬底的制造方法、其制造装置以及外延生长方法 Download PDF

Info

Publication number
CN114174564A
CN114174564A CN202080030894.2A CN202080030894A CN114174564A CN 114174564 A CN114174564 A CN 114174564A CN 202080030894 A CN202080030894 A CN 202080030894A CN 114174564 A CN114174564 A CN 114174564A
Authority
CN
China
Prior art keywords
semiconductor substrate
sic
manufacturing
processed
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080030894.2A
Other languages
English (en)
Inventor
金子忠昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Tsusho Corp
Kwansei Gakuin Educational Foundation
Original Assignee
Toyota Tsusho Corp
Kwansei Gakuin Educational Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Tsusho Corp, Kwansei Gakuin Educational Foundation filed Critical Toyota Tsusho Corp
Publication of CN114174564A publication Critical patent/CN114174564A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/06—Heating of the deposition chamber, the substrate or the materials to be evaporated
    • C30B23/063—Heating of the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/06—Heating of the deposition chamber, the substrate or the materials to be evaporated
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6732—Vertical carrier comprising wall type elements whereby the substrates are horizontally supported, e.g. comprising sidewalls

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明的目的是提供一种新颖的半导体衬底的制造方法和制造装置。实现了一种半导体衬底的制造方法及用于该方法的制造装置，所述制造方法包括：设置步骤，将具有半导体衬底的多个被处理体以堆叠的方式设置；和加热步骤，对多个所述被处理体的每一个进行加热，使得在所述半导体衬底的厚度方向上形成温度梯度。

Description

半导体衬底的制造方法、其制造装置以及外延生长方法
技术领域
本发明涉及一种SiC衬底的制造方法、其制造装置以及外延生长方法。
背景技术
SiC(碳化硅)半导体器件由于与Si(硅)和GaAs(砷化镓)半导体器件相比高耐压和高效率，并且能够进行高温动作，因而作为高性能半导体器件受到关注。
通常，SiC半导体器件是经过SiC晶体生长而制造的。关于SiC晶体生长，提出了各种生长方法。
在专利文献1记载的气相外延生长方法中，在将由包含SiC多晶的材料构成的SiC容器收纳于由包含TaC的材料构成的TaC容器中、并将底部衬底收纳于该SiC容器的内部的状态下，以该TaC容器内为Si蒸气压的方式且在产生温度梯度的环境下加热TaC容器。结果，通过对SiC容器的内表面进行蚀刻而升华的C原子和气氛中的Si原子键合，从而在底部衬底上生长出3C-SiC单晶的外延层。
现有技术文献
专利文献
专利文献1：日本再表2017-188381号公报
发明内容
发明要解决的问题
然而，在专利文献1记载的发明中，从通过将多个衬底一并处理等使得生产量提高的观点出发，存在改善的余地。
本发明的问题是提供一种新颖的半导体衬底的制造方法和制造装置以及外延生长方法。
用于解决问题的手段
为了解决上述问题，本发明的半导体衬底的制造方法包括：设置步骤，将具有半导体衬底的多个被处理体以堆叠的方式设置；和加热步骤，对多个所述被处理体的每一个进行加热，使得在所述半导体衬底的厚度方向上形成温度梯度。
由此，可以实现生产量有望提高的半导体衬底的制造方法。
在本发明的优选方式中，所述设置步骤将所述被处理体设置在准封闭空间内。
由此，可以优选实现包括外延生长和蚀刻的原料输送。
在本发明的优选方式中，所述设置步骤将所述被处理体设置成使相邻的所述半导体衬底相对。
由此，可以在相邻的半导体衬底之间实现包括外延生长和蚀刻的原料输送。
在本发明的优选方式中，所述加热步骤将多个所述被处理体在包含构成所述半导体衬底的原子物种的气氛下加热。
由此，可以在包含构成半导体衬底的原子物种的气相物种的蒸气压环境下实现原料输送。
为了解决上述问题，本发明的半导体衬底的制造装置包括：多个被处理体，具有半导体衬底和设置用具；和加热炉，能够在多个所述被处理体中的每一个中，在所述半导体衬底的厚度方向上形成温度梯度。
由此，可以实现生产量有望提高的半导体衬底的制造装置。
在本发明的优选方式中，所述设置用具的材料是所述半导体衬底的材料。
由此，可以在包含构成半导体衬底的原子物种的气相物种的蒸气压环境下实现原料输送。
在本发明的优选方式中，所述设置用具具有贯通孔。
由此，可以将被处理体设置成使相邻的半导体衬底相对。
在本发明的优选方式中，所述被处理体具有能够收纳所述半导体衬底和设置用具的主体容器。
由此，可以使被处理体的处理变得容易。
在本发明的优选方式中，所述主体容器具有能够相互嵌合的上容器和下容器、以及间隙，所述间隙形成在所述上容器和下容器的嵌合部处。
由此，可以形成准封闭空间。
在本发明的优选方式中，所述被处理体具有由包含构成所述半导体衬底的原子物种中的至少一种的材料构成的蒸气供给源。
由此，可以在含有构成半导体衬底的原子物种的气相物种的蒸气压环境下实现原料输送。
在本发明的优选方式中，半导体衬底的制造装置还包括能够收纳所述被处理体的高熔点容器。
由此，可以保持蒸气压环境。
此外，本发明还涉及一种外延生长方法。即，本发明的一方式的外延生长方法使多个半导体衬底在所述半导体衬底的厚度方向上排列，并加热使得在所述半导体衬底的厚度方向上形成温度梯度，从而将原料从配置在高温侧的半导体衬底输送到配置在低温侧的半导体衬底，延续低温侧的半导体衬底的多晶型并使其晶体生长。
在本发明的优选方式中，使多个所述半导体衬底同时进行晶体生长。
在本发明的优选方式中，在所排列的多个所述半导体衬底的大致端部处配置有虚设衬底。
在本发明的优选方式中，将所述半导体衬底配置在原料输送空间内并使其生长。该原料输送空间通过气相物种(包含构成所述半导体衬底的原子物种)被排气
在本发明的优选方式中，所述半导体衬底是碳化硅，将所述半导体衬底配置在通过Si蒸气压空间被排气的原料输送空间内并使其生长。
在本发明的优选方式中，将所述半导体衬底配置在Si/C原子数比超过1的准封闭空间内并加热。
在本发明的优选方式中，将所述半导体衬底配置在Si/C原子数比为1以下的准封闭空间内并加热。
发明的效果
根据所公开的技术，可以提供一种新颖的半导体衬底的制造方法、其制造装置以及外延生长方法。
其他问题、特征和优点将通过在结合附图和权利要求书时阅读以下描述的用于实施本发明的方式而变得显而易见。
附图说明
图1是根据本发明的一实施方式的半导体衬底制造方法的说明图。
图2是根据本发明的一实施方式的半导体衬底制造方法的说明图。
图3是根据本发明的一实施方式的半导体衬底制造方法的说明图。
图4是根据本发明的一实施方式的半导体衬底制造装置的说明图。
图5是根据本发明的一实施方式的半导体衬底制造装置的说明图。
图6是根据本发明的一实施方式的半导体衬底制造装置的说明图。
图7是根据本发明的一实施方式的半导体衬底制造装置的说明图。
图8是根据本发明的一实施方式的半导体衬底制造装置的说明图。
图9是根据本发明的一实施方式的半导体衬底制造装置的说明图。
图10是根据本发明的一实施方式的半导体衬底制造装置的说明图。
图11是与参考例1中的SiC衬底中的BPD数的评价有关的说明图。
图12是参考例2中的SiC衬底表面的SEM像。
图13是参考例2中的SiC衬底表面的SEM像。
图14是参考例3中的SiC衬底的生长速度与加热温度的相关图。
图15是根据本发明的另一实施方式的半导体衬底制造装置的说明图。
具体实施方式
以下，使用图1至图14对附图示出的本发明优选的一实施方式进行详细说明。本发明的技术范围不限于附图所示的实施方式，并且能够在权利要求书中记载的范围内适当改变。
《半导体衬底的制造方法》
以下，对本发明一实施方式的半导体衬底的制造方法(以下简称为制造方法)进行详细说明。
本发明可以理解为包括设置步骤和加热步骤的制造方法。
<设置步骤>
设置步骤将具有半导体衬底的被处理体以层叠的方式设置。
在本发明的一实施方式中，设置有多个被处理体，使得半导体衬底11和由半导体衬底11的材料构成的构件相对。此外，在本发明的一实施方式中，设置有多个被处理体，使得相邻的半导体衬底11和12相对。此时，在半导体衬底11和该构件、或半导体衬底11和12之间形成有原料输送空间S0。
本说明书中的原料输送是指包含构成半导体衬底的原子物种的原料气体的输送。该原料气体优选为仅包含该原子物种的气体分子。
<半导体衬底>
以下对包括半导体衬底11和12的半导体衬底的细节进行说明。
在本发明的一实施方式中，对半导体衬底是SiC半导体衬底的情况进行例示。
作为半导体衬底11和12，可以例示从通过升华法等制造的锭切成圆盘状而获得的SiC晶片、和将SiC单晶加工成薄板状而获得的SiC半导体衬底。另外，作为SiC单晶的晶体多晶型，可以采用任何多晶型。
作为半导体衬底表面，可以例示从(0001)面或(000-1)面设定了数度(例如0.4至8°)的偏离角的表面(另外，在本说明书中，在米勒指数的表示法中，短划线“-”表示紧随其后的是指数)。
在以原子能级平坦化的SiC单晶衬底表面处确认了台阶-平台结构。该台阶-平台结构成为将一个分子层以上的台阶部位(即台阶和{0001}面)露出的平坦部位(即平台)交替排列而成的阶梯结构。
在SiC半导体衬底中的台阶中，一个分子层(0.25nm)为最小高度(最小单位)，并且该1个分子层重叠多层而形成各种台阶高度。在本说明书的说明中，将台阶聚束(bunching)而巨大化并且具有超过各多晶型的一个单位晶格的高度的称为宏台阶聚束(Macro StepBunching：MSB)。
即，MSB在4H-SiC的情况下是超过4个分子层(5个分子层以上)聚束而成的台阶，并且在6H-SiC的情况下是超过6个分子层(7个分子层以上)聚束而成的台阶。
由于在生长层形成时的表面处发生由MSB引起的缺陷，并且是阻碍SiC半导体器件中的氧化膜可靠性的要因之一，因而期望的是在SiC单晶衬底表面处不形成MSB。
作为半导体衬底11和12的尺寸，可以从数厘米见方的芯片尺寸，例如6英寸(约15.24厘米)、8英寸(约20.32厘米)等6英寸以上的晶片尺寸。
半导体衬底11具有主面113(未图示)和背面114。此外，半导体衬底12具有主面123和背面124(未图示)。
在本说明书的说明中，表面指主面和背面两者。一面是指主面和背面中的任一个，另一面是指同一衬底的与该一面相对的面。
在本说明书的说明中，生长层111是指在处理前的半导体衬底11上形成的层。生长层121是指在处理前的半导体衬底12上形成的层。
对于形成在半导体衬底表面上的生长层的表面，优选地，基底面位错(BasalPlane Dislocation：BPD)密度被无限降低。因此，对于半导体衬底表面，优选地，BPD密度被无限降低。此外，在生长层的形成中，BPD优选地被转换为包含贯通刃型位错(ThreadingEdge Dislocation：TED)的其他缺陷/位错。
根据本发明一实施方式的半导体衬底的材料没有特别限制。
半导体衬底的材料例如可以列举包含AlN(氮化铝)和GaN(氮化镓)等化合物半导体材料。
除此之外，当然也可以采用在制造半导体衬底时一般使用的材料。半导体衬底的材料例如是硅(Si)、锗(Ge)、金刚石(C)等公知的IV族材料。此外，半导体衬底的材料例如是碳化硅(SiC)等公知的IV-IV族化合物材料。此外，半导体衬底的材料是氧化锌(ZnO)、硫化锌(ZnS)、硒化锌(ZnSe)、硫化镉(CdS)、碲化镉(CdTe)等公知的II-VI族化合物材料。此外，半导体衬底的材料例如是氮化硼(BN)、砷化镓(GaAs)、氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)、磷化镓(GaP)、磷化铟(InP)、锑化铟(InSb)等公知的III-V族化合物材料。此外，半导体衬底的材料例如是氧化铝(Al2O3)、氧化镓(Ga2O3)等氧化物材料。另外，半导体衬底也可以构成为适当添加根据其材料而使用的公知的添加原子。
设置步骤中的半导体衬底11与由半导体衬底11的材料构成的部件或半导体衬底12之间的距离即输送距离D0优选为100mm以下，更优选为50mm以下，更优选为20mm以下，更优选为10mm以下，进一步优选为7mm以下，进一步优选为5mm以下，进一步优选为3.5mm以下，进一步优选为3mm以下，进一步优选为2.7mm以下。输送距离D0优选为0.7mm以上，更优选为1.0mm以上，更优选为1.2mm以上，进一步优选为1.5mm以上，进一步优选为1.7mm以上。
<加热步骤>
根据本发明一实施方式的加热步骤在多个被处理体的每一个中加热，使得在半导体衬底11和/或12的厚度方向上形成温度梯度。
另外，在本说明书中，对包括半导体衬底11和12的半导体衬底是SiC半导体衬底的情况进行详细说明。
例如，加热步骤形成具有温度梯度的原料输送空间S0，使得半导体衬底11为高温侧，半导体衬底12或由半导体衬底11的材料构成的部件为低温侧。因此，可以理解为加热步骤包括原料输送步骤。
另外，在本发明的一实施方式中，半导体衬底11也可以为低温侧，半导体衬底12或由半导体衬底11的材料构成的部件也可以为高温侧。
图1至图3说明了在根据本发明一实施方式的相邻的半导体衬底11和12相对的情况下的原料输送。
如图1所示，通过将半导体衬底11设置在温度梯度的高温侧，同时进行背面114的蚀刻和主面123中的生长层121的形成。
如图2所示，通过将半导体衬底11设置在温度梯度的低温侧，同时进行背面114中的生长层111的形成和主面123的蚀刻。
加热步骤优选地在准封闭空间中加热半导体衬底11和12。
在本说明书中的说明中，准封闭空间是指虽然能够进行空间内部的抽真空、但能够将在空间内部产生的蒸气的至少一部分封入的空间。
(原料输送步骤)
如图3所示，可以理解为，在根据本发明的一实施方式的原料输送空间S0中，持续地进行基于以下的1)至5)的反应的原料输送，并且例如形成有生长层121。
1)SiC(s)→Si(v)+C(s)
2)2C(s)+Si(v)→SiC2(v)
3)C(s)+2Si(v)→Si2C(v)
4)Si(v)+SiC2(v)→2SiC(s)
5)Si2C(v)→Si(v)+SiC(s)
1)的说明：由于半导体衬底11的背面114被热分解，因而Si原子(Si(v))从背面114脱离。
2)和3)的说明：由于Si原子(Si(v))脱离而残留在背面114处的C(C(s))通过与原料输送空间S0内的Si蒸气(Si(v))反应，成为Si2C或SiC2等，在原料输送空间S0内升华。
4)和5)的说明：所升华的Si2C或SiC2等由于温度梯度而到达并扩散到半导体衬底12的主面123的平台，并到达台阶，从而延续主面123的多晶型并生长和形成生长层121(台阶流生长)。
原料输送步骤包括：Si原子升华步骤，使Si原子从半导体衬底11热升华；和C原子升华步骤，使残留在半导体衬底11的背面114处的C原子与原料输送空间S0内的Si原子键合来升华。
原料输送步骤包括：蚀刻步骤，基于Si原子升华步骤和C原子升华步骤对作为原料输送源的半导体衬底表面进行蚀刻。
原料输送步骤包括：生长步骤，在作为原料输送目的地的半导体衬底的表面处，基于上述台阶流生长而形成生长层。
生长步骤可以理解为，扩散到原料输送空间S0中的Si2C或SiC2等在输送目的地过饱和而凝结。
生长步骤可以理解为基于物理气相输送(Physical VaporTransport)。
根据本发明的一实施方式的原料输送的驱动力可以理解为是由所形成的温度梯度引起的半导体衬底11和12之间的蒸气压差。
因此，可以理解为，不仅半导体衬底11和12各自的表面处温度差，而且由相对的SiC材料的表面等的晶体结构引起的化学势差也是原料输送的驱动力。
在根据本发明的一实施方式的原料输送中，输送源或输送目的地也可以不是半导体衬底。具体地，形成准封闭空间的半导体衬底材料全部可以成为输送源或输送目的地。
即，也可以在半导体衬底11与由半导体衬底11的材料构成的部件之间进行原料输送。
在根据本发明的一实施方式的原料输送中，通过使用掺杂气体供给器件将掺杂气体供给到准封闭空间内，可以调整生长层111的掺杂浓度。另一方面，在不供给掺杂气体的情况下，通过延续准封闭空间内的掺杂浓度来形成生长层111或121。
根据本发明的一实施方式的原料输送优选地在具有包含Si元素的气相物种和包含C元素的气相物种的环境中进行，更优选地在SiC-Si平衡蒸气压环境中进行，进一步优选地在SiC-C平衡蒸气压环境中进行。
在本说明书的说明中，SiC-Si蒸气压环境是指当SiC(固相)和Si(液相)通过气相处于相平衡状态时的蒸气压环境。此外，SiC-C平衡蒸气压环境是指当SiC(固相)和C(固相)通过气相处于相平衡状态时的蒸气压环境。
根据本发明一实施方式的SiC-Si平衡蒸气压环境是通过对原子数比Si/C超过1的准封闭空间进行加热而形成的。此外，根据本发明的一实施方式的SiC-C平衡蒸气压环境是通过对原子数比Si/C为1以下的准封闭空间进行加热而形成的。
根据本发明一实施方式的加热温度优选地设定在1400至2300℃的范围内，更优选地设定在1600至2000℃的范围内。
根据本发明一实施方式的加热时间可以设定为任意时间，以获得期望的蚀刻量。例如，当蚀刻速度为1μm/min时，在要将蚀刻量设定为1μm的情况下，加热时间为1分钟。
根据本发明的一实施方式的温度梯度例如被设定在0.1至5℃/mm的范围内。
期望的是，根据本发明一实施方式的温度梯度在原料输送空间S0中是一样的。
根据本发明的一实施方式的蚀刻量和生长量例如在0.1至20μm的范围内，但可以根据需要适当改变。
根据本发明的一实施方式的蚀刻速度和生长层的生长速度可以通过上述温度范围来控制，例如可以设定在0.001至2μm/min的范围内。
可以理解为，根据本发明的一实施方式的蚀刻量和生长量是相同的。
根据本发明的一实施方式的加热步骤可以理解为包括：聚束分解步骤，基于蚀刻步骤分解/抑制半导体衬底表面上的MSB的形成。
在根据本发明的一实施方式的蚀刻步骤中所蚀刻的半导体衬底上的表面层例如可以理解是经过机械加工(例如切片、研磨/抛光)或激光加工而导入了划痕或潜划痕、应变等的加工损伤的加工变质层。
《半导体衬底的制造装置》
以下，使用图4至图10对本发明的一实施方式的半导体衬底的制造装置(以下简称为制造装置)进行详细说明。另外，对于与上述制造方法中所示的结构基本相同的结构要素，赋予相同的附图标记而简化其说明。
根据本发明的一实施方式的制造装置至少包括被处理体、加热炉30和高熔点容器40。
根据本发明的一实施方式的被处理体是指集合体10和主体容器20。此外，根据本发明的一实施方式的被处理体也可以构成为是指集合体10。
<集合体>
集合体10具有：原料输送空间S0，半导体衬底11，由半导体衬底12或半导体衬底11的材料构成的部件，以及设置用具13。此外，处理单元100包括设置用具13以及半导体衬底11、12或后述的虚设衬底14。原料输送空间S0、半导体衬底11和12的详细情况如上所述。
另外，集合体10包括一个半导体衬底11或一个以上处理单元100。在以下说明中，示例说明集合体10包括多个处理单元100的情况。
<设置用具>
设置用具13具有上缘13A和下缘13B或底部13C。
上缘13A和下缘13B在大致中央部处具有贯通孔。在图5所示的示例中，下缘13B的贯通孔的内径形成为小于上缘13A的贯通孔的内径。
具有这种贯通孔的上缘13A和下缘13B多级层叠，构成为能够多级设置用具半导体衬底11。即，下缘13B的上底面的至少一部分构成为可以用作与半导体衬底11的抵接面。
上缘13A支撑上方的设置用具13。下缘13B支撑半导体衬底的外周缘的至少一部分。根据需要，底部13C代替下缘13B配置在最下部或最下部的上段等。
上缘13A的上底面和下缘13B的下底面也可以分别构成为各自配备有用于通过嵌合等设置不同的设置用具13的突起物和凹槽。
设置用具13也可以构成为除了底部13C之外，还具有与半导体衬底11、2或虚设衬底14相对的盖部13D。
设置用具13保持成使得半导体衬底11与由半导体衬底12、虚设衬底14或由半导体衬底11的材料构成的部件相邻并大致平行、且隔开输送距离D0。输送距离D0的细节如上所述。另外，输送距离D0也可以在集合体10的大致端部处设定得小或大。
在集合体10的大致端部处设置有一个以上的虚设衬底14。另外，虚设衬底14的数量不受限制，并且集合体10也可以构成为不包括虚设衬底14。
虚设衬底14的材料优选为半导体衬底11和12的材料，但其结晶性也可以不与半导体衬底11和12相同。具体地，也可以是以下结构：半导体衬底11和12是单晶衬底，虚设衬底14是多晶衬底。
如图4所示，根据本发明的一实施方式的处理单元100具有：半导体衬底11或虚设衬底14，以及由上缘13A和底部13C构成的设置用具13。原料输送空间S0形成在半导体衬底11或虚设衬底14与底部13C之间。此外，抵接面131形成在半导体衬底11或虚设衬底14的整个一面。
如图5所示，根据本发明的一实施方式的处理单元100具有：半导体衬底11、12或虚设衬底14，由上缘13A和下缘13B构成的设置用具13，以及由上缘13A和底部13C构成的设置用具13。此时，处理单元100的端部处的设置用具13由上缘13A和底部13C构成。因此，半导体衬底11和12相对，并且在半导体衬底11和12之间形成有原料输送空间S0。此外，抵接面131形成在半导体衬底11、12或虚设衬底14的整个一面或整个外周缘。
如图6所示，根据本发明一实施方式的处理单元100具有：半导体衬底11、12或虚设衬底14，以及由上缘13A和下缘13B构成的设置用具13。此时，半导体衬底11和12相对，并且在半导体衬底11和12之间形成有原料输送空间S0。此外，抵接面131形成在半导体衬底11或虚设衬底14的整个外周缘。
如图7所示，根据本发明的一实施方式的处理单元100具有：半导体衬底11、12或虚设衬底14，以及由上缘13A和下缘13B构成的设置用具13。此时，半导体衬底11和12相对，并且在半导体衬底11和12之间形成有原料输送空间S0。此外，抵接面131形成在半导体衬底11或虚设衬底14的外周缘的一部分中。只要是用于保持半导体衬底11、12和虚设衬底14并支撑或夹持外周缘的至少一部分的结构等惯用的支撑器件，就当然可以采用。
根据本发明一实施方式的包括抵接面131的外周缘的宽度可以被适当地决定。
<主体容器>
如图8所示，主体容器20能够收纳集合体10。根据本发明的一实施方式的多个主体容器20也可以以堆叠的方式设置。
主体容器20是包括能够相互嵌合的上容器21和下容器22的嵌合容器。在上容器21和下容器22的嵌合部处形成有微小的间隙24，构成为能够从该间隙24进行主体容器20内的排气(抽真空)。
期望的是，加热处理后的主体容器20内的环境成为包含Si元素的气相物种和包含C元素的气相物种的混合体系的蒸气压环境。作为包含该Si元素的气相物种，可以例示Si、Si2、Si3、Si2C、SiC2、SiC。此外，作为包含C元素的气相物种，可以例示Si2C、SiC2、SiC、C。
只要是在主体容器20的加热处理时在内部空间中产生包含Si元素的气相物种和包含C元素的气相物种的蒸气压的结构，就可以采用该结构。例如，可以示出在内表面的一部分处露出SiC多晶的结构、将SiC多晶单独设置在主体容器20内的结构等。
主体容器20具有蒸气供给源23。
蒸气供给源23是以将主体容器20内的准封闭空间的Si/C原子数比调整为超过1为目的而使用的。
蒸气供给源23也可以构成为设置在集合体10的内部空间中。具体地，在设置用具13的上缘13A或下缘13B的内壁等处设置蒸气供给源23。
作为蒸气供给源23，可以例示固体的Si(Si单晶片和Si粉末等的Si颗粒)和Si化合物。
例如，如本发明的一实施方式那样，在主体容器20整体由SiC多晶构成的情况下，通过设置蒸气供给源23，主体容器20内的原子数比Si/C超过1。具体地，当在满足化学计量比1:1的SiC多晶的主体容器20内设置了满足化学计量比1:1的半导体衬底11和12以及蒸气供给源23的情况下，主体容器20内的Si/C原子数比超过1。
这样，通过对原子数比Si/C超过1的空间进行加热，可以接近当SiC(固相)和Si(液相)通过气相处于相平衡状态时的蒸气压的环境(SiC-Si平衡蒸气压环境)。
主体容器20的掺杂剂和掺杂浓度可以根据要形成的生长层111或121的掺杂剂和掺杂浓度来选择。作为掺杂剂，可以例示N元素。
<加热炉>
如图9所示，加热炉30构成为加热以形成温度梯度，使得温度从主体容器20的上容器21朝向下容器22下降/上升。即，例如在半导体衬底11的厚度方向上形成温度梯度。
加热炉30包括：主加热室31，能够将集合体10加热到1000℃以上且2300℃以下的温度；预备室，能够将集合体10预加热到500℃以上的温度；高熔点容器40，能够收纳主体容器20；以及移动装置33，能够将该高熔点容器40从预备室32移动到主加热室31。
主加热室31内例如配备有加热器34(网状加热器)。此外，在主加热室31的侧壁或天花板处固定有多层热反射金属板。多层热反射金属板构成为使加热器34的热量朝向主加热室31的大致中央部反射。
加热器34设置成在主加热室31内围绕收纳有集合体的高熔点容器40。此时，通过在加热器34的外侧设置多层热反射金属板，在1000℃以上且2300℃以下的温度范围内的升温成为可能。
加热器34例如可以采用电阻加热式的加热器或高频感应加热式的加热器。
加热器34也可以采用能够在高熔点容器40内形成温度梯度的结构。加热器34例如也可以构成为在上侧(或下侧)设置有多个加热器。此外，加热器34也可以构成为使宽度随着朝向上侧(或下侧)而变大。或者，加热器34也可以构成为能够随着朝向上侧(或下侧)而增大供给用于加热的电力。
主加热室31连接有：真空形成用阀35，用于进行主加热室31内的排气；惰性气体注入用阀36，用于将惰性气体导入到主加热室31内；以及真空计37，用于测量主加热室31内的真空度。
真空形成用阀35能够与用于对主加热室31内进行排气并抽真空的抽真空泵连接。通过该真空形成用阀35和抽真空泵，可以将主加热室31内的真空度调整为优选10Pa以下，更优选1Pa以下，进一步优选10-3Pa以下。作为该抽真空泵，可以例示涡轮分子泵或旋转泵。
惰性气体注入用阀36与惰性气体供给源连接。通过该惰性气体注入用阀36和惰性气体供给源，可以在主加热室31内在10-5至104Pa的范围内导入惰性气体。
惰性气体注入用阀36是能够向主体容器20内供给掺杂气体的掺杂气体供给器件。即，通过选择掺杂气体(例如，N2等)作为惰性气体，可以提高生长层111的掺杂浓度。
预备室32与主加热室31连接，并且构成为能够通过移动装置33移动高熔点容器40。另外，本发明的一实施方式的预备室32构成为能够利用主加热室31的加热器34的余热来升温。例如，在将主加热室31升温到2000℃的情况下，预备室32被升温到1000℃左右，可以进行集合体10和主体容器20等的脱气处理。
移动装置33构成为能够放置并保持高熔点容器40并在主加热室31和预备室32之间移动。此时，放置有高熔点容器40的移动台通过电机等在上下方向移动。用于放置和保持高熔点容器40的移动用具也可以构成为能够在沿上下方向延伸的轴的周围旋转。另外，构成移动装置33的各构件优选地由半导体衬底的材料构成。
由于利用移动装置33进行的主加热室31与预备室32之间的输送在最短约1分钟内完成，因而可以实现以1～1000℃/min的升温/降温。
由此，由于可以进行急速升温和急速降温，因而能够观察在升温中和降温中不具有低温生长历史的表面形状。此外，在图9中，在主加热室31的上方设置了预备室32，但不限于此，也可以在任何方向上设置。
根据本发明的一实施方式的移动装置33例如是用于放置高熔点容器40的移动台。该移动台和高熔点容器40的接触部成为热量的传播路径。
由此，可以在高熔点容器40内形成温度梯度，使得移动台和高熔点容器40的接触部侧为低温侧。
在本发明的一实施方式的加热炉30中，由于高熔点容器40的底部与移动台接触，因而将温度梯度设置成使温度从高熔点容器40的上容器41朝向下容器42下降。
温度梯度的方向通过改变移动台和高熔点容器40的接触部的位置，可以设定为任意方向。例如，在移动台采用悬挂式等并且将接触部设置在高熔点容器40的顶部处的情况下，热量向上方逸出。因此，温度梯度设置成使温度从高熔点容器40的上容器41向着下容器42上升。此外，如上所述，也可以根据加热器34的结构形成温度梯度。
加热炉30在主加热室31和预备室32之间包括闸阀38。
闸阀38是具有能够通过移动装置33实现集合体10的运入运出的尺寸、并保持主加热室31的真空度的运送系统闸阀。闸阀38只要是以下之类的惯用器件，可以采用各种方式，即：包括用于开闭通向主加热室31的闸开口的阀板、安装有阀板的阀轴和用于驱动阀轴的气缸。
<高熔点容器>
如图10所示，高熔点容器40能够收纳主体容器。
高熔点容器40与主体容器20一样，是包括能够相互嵌合的上容器41和下容器42的嵌合容器，并且构成为能够收纳主体容器20。在上容器41和下容器42的嵌合部处形成有微小的间隙43，构成为能够从该间隙43进行高熔点容器40内的排气(抽真空)。
高熔点容器40具有能够向高熔点容器40内供给包含Si元素的气相物种的蒸气压的蒸气供给材料44。
蒸气供给材料44只要是在加热处理时在高熔点容器40内产生Si蒸气的结构即可，例如是包覆高熔点容器40的内壁的薄膜。
在高熔点容器40是TaC等的金属化合物的情况下，蒸气供给材料44例如是构成高熔点容器40的金属原子和Si原子的硅化物材料。
高熔点容器40通过在其内侧具有蒸气供给材料44，可以维持主体容器20内的包含Si元素的气相物种的蒸气压环境。这可以理解为是因为主体容器20内的包含Si元素的气相物种的蒸气压与主体容器20外的包含Si元素的气相物种的蒸气压被平衡。
根据本发明的一实施方式的加热炉30内的包含Si元素的气相物种的蒸气压环境是使用高熔点容器40和蒸气供给材料44来形成的。例如，只要是能够在主体容器20的周围形成包含Si元素的气相物种的蒸气压环境的方法，就可以在本发明的结构中采用。
高熔点容器40优选地构成为包括熔点等于或高于构成主体容器20的材料的熔点的高熔点材料。
高熔点容器40例如可以例示：作为通用耐热部件的C，作为高熔点金属的W、Re、Os、Ta、Mo，作为碳化物的Ta9C8、HfC、TaC、NbC、ZrC、Ta2C、TiC、WC、MoC、作为氮化物的HfN、TaN、BN、Ta2N、ZrN、TiN、作为硼化物的HfB2、TaB2、ZrB2、NB2、TiB2，SiC多晶等。
根据本发明的一实施方式的由半导体衬底11的材料构成的部件是指设置用具13和主体容器20。即，设置用具13和主体容器20的材料是半导体衬底11和12的材料。因此，设置用具13或主体容器20的至少一部分可以成为本发明的一实施方式的原料运输中的输送源或输送目的地。
以下示出参考例1至3。
《参考例1》
在以下条件下，将SiC单晶衬底E10收纳在主体容器20中，并且将主体容器20收纳在高熔点容器40中。
<SiC单晶衬底E10>
多晶型：4H-SiC
衬底尺寸：横宽(10mm)、纵宽(10mm)、厚度(0.3mm)
偏离方向和偏离角：<11-20>方向偏离4°
生长面:(0001)面
MSB的有无：无
<主体容器20>
材料：SiC多晶
容器尺寸：直径(60mm)、高度(4mm)
SiC单晶衬底E10与SiC材料的距离：2mm
容器内的Si/C原子数比：1以下
<高熔点容器40>
材料：TaC
容器尺寸：直径(160mm)、高度(60mm)
蒸气供给材料44(Si化合物)：TaSi2
将在上述条件下所配置的SiC单晶衬底E10在以下条件下进行加热处理。
加热温度：1700℃
加热时间：300min
温度梯度：1℃/mm
生长速度：5nm/min
主加热室31的真空度：10-5Pa
图11是用于求出在生长层E11中从BPD转换为其他缺陷/位错(TED等)的转换率的方法的说明图。
图11中的(a)示出了通过加热步骤使生长层E11生长的状况。在该加热步骤中，存在于SiC单晶衬底E10中的BPD以一定概率被转换为TED。因此，除非进行100％转换，否则TED和BPD会混合在生长层E11的表面处。
图11中的(b)示出了使用KOH溶解蚀刻法确认生长层E11中的缺陷的状况。该KOH溶解蚀刻法是这样的方法：将SiC单晶衬底E10浸入加热到约500℃的溶解盐(KOH等)中，在位错和缺陷部分处形成蚀刻坑，并且根据该蚀刻坑的尺寸和形状判别位错的种类。通过该方法，获得存在于生长层E11的表面处的BPD数。
图11中的(c)示出了在KOH溶解蚀刻之后去除生长层E11的状况。在该方法中，在通过机械抛光、CMP等平坦化到蚀刻坑深度之后，通过热蚀刻去除生长层E11，使SiC单晶衬底E10的表面露出。
图11中的(d)示出了针对去除了生长层E11而得到的SiC单晶衬底E10使用KOH溶解蚀刻法确认SiC单晶衬底E10中的缺陷的状况。通过该方法，获得存在于SiC单晶衬底E10表面处的BPD数。
根据图11所示的一系列顺序，将存在于生长层E11表面处的BPD数(参照图11中的(b))和存在于SiC单晶衬底E10表面处的BPD数(图11中的(d))进行比较，从而可以获得在加热步骤中从BPD转换为其他缺陷/位错的BPD转换率。
参考例1的存在于生长层E11表面处的BPD数约为0个cm-2，存在于SiC单晶衬底E10表面处的BPD数为1000个cm-2。
即，可以理解为，通过将表面处不存在MSB的SiC单晶衬底E10配置在Si/C原子数比为1以下的准封闭空间中并加热来减少/去除BPD。
在参考例1中，在主体容器20内形成SiC-C平衡蒸气压环境，使得主体容器20内的Si/C原子数比为1以下。
可以理解为，由于上述方法中的包括蚀刻步骤的加热步骤和根据本发明的一实施方式的包括蚀刻步骤的加热步骤基于同一反应物过程，因而即使在根据本发明的一实施方式的蚀刻步骤中也可以减少/去除BPD。
《参考例2》
在以下条件下，将SiC单晶衬底E10收纳在主体容器20中，并且将主体容器20收纳在高熔点容器40中。
<SiC单晶衬底E10>
多晶型：4H-SiC
衬底尺寸：横宽(10mm)、纵宽(10mm)、厚度(0.3mm)
偏离方向和偏离角：<11-20>方向偏离4°
生长面:(0001)面
MSB的有无：有
<主体容器20>
材料：SiC多晶
容器尺寸：直径(60mm)、高度(4mm)
SiC单晶衬底E10与SiC材料的距离：2mm
蒸气供给源23：Si片
容器内的Si/C原子数比：超过1
通过将Si片与SiC单晶衬底一起收纳在主体容器20内，容器内的Si/C原子数比超过1。
<高熔点容器40>
材料：TaC
容器尺寸：直径160mm×高度60mm
蒸气供给材料44(Si化合物)：TaSi2
将在上述条件下所配置的SiC单晶衬底E10在以下条件下进行加热处理。
加热温度：1800℃
加热时间：60min
温度梯度：1℃/mm
生长速度：68nm/min
主加热室31的真空度：10-5Pa
图12是生长层E11的生长前的SiC单晶衬底E10表面的SEM像。图12中的(a)是以倍率×1000观察到的SEM像，图12中的(b)是以倍率×100000观察到的SEM像。
可以理解为，在该生长层E11的生长前的SiC单晶衬底E10表面处形成有MSB，并且高度3nm以上的台阶以平均42nm的平台宽度排列。另外，台阶高度通过AFM来测量。
图13是生长层E11的生长后的SiC单晶衬底E10表面的SEM像。图13中的(a)是以倍率×1000观察到的SEM像，图13中的(b)是以倍率×100000观察到的SEM像。
可以理解为，在该参考例2的生长层E11表面处未形成MSB，并且1.0nm(全晶胞)的台阶以14nm的平台宽度有规则地排列。另外，台阶高度通过AFM来测量。
因此，可以理解为，通过将表面处存在MSB的SiC单晶衬底E10配置在原子数比Si/C超过1的准封闭空间中并加热来形成MSB被分解后的生长层E11。
在参考例2中，由于将Si蒸气供给源26设置成使主体容器20内的Si/C原子数比超过1，因而在主体容器20内形成SiC-Si平衡蒸气压环境。
可以理解为，由于上述方法中的包括蚀刻步骤的加热步骤和根据本发明一实施方式的包括蚀刻步骤的加热步骤基于同一反应物过程，因而即使在根据本发明的一实施方式的蚀刻步骤中也可以分解SiC单晶衬底表面上的MSB。
《参考例3》
图14是示出通过根据本发明的SiC单晶衬底的制造方法进行生长得到的加热温度与生长速度之间的关系的曲线图。该曲线图的横轴是温度的倒数，并且该曲线图的纵轴是生长速度的对数表示。将SiC单晶衬底E10配置在Si/C原子数比超过1的空间(主体容器20内)中并在SiC单晶衬底E10上使生长层E11进行生长得到的结果由○标记表示。此外，将SiC单晶衬底E10配置在Si/C原子数比为1以下的空间(主体容器20内)中并在SiC单晶衬底E10上使生长层E11进行生长得到的结果由×标记表示。
此外，在图14的曲线图中，SiC-Si平衡蒸气压环境中的SiC衬底生长的热力学计算结果由虚线(阿累尼乌斯图)表示，并且SiC-C平衡蒸气压环境中的SiC衬底生长的热力学计算结果由双点划线(阿累尼乌斯图)表示。
在本方法中，在SiC原料与SiC衬底之间的蒸气压环境成为SiC-C平衡蒸气压环境或SiC-C平衡蒸气压环境的条件下，以化学势差或温度梯度作为生长驱动力，使SiC单晶衬底E10生长。该化学势差可以例示在SiC多晶和SiC单晶的表面产生的气相物种的分压差。
在此，在将从SiC原料(输送源)和SiC衬底(输送目的地)产生的蒸气的分压差设定为生长量的情况下，通过以下的式1求出SiC生长速度。
[式1]
Figure BDA0003317453050000201
在此，T为SiC原料侧的温度，mi为气相物种(SixCy)的分子量，k为玻尔兹曼常数。
此外，P输送源i-P输送目的地i是原料气体处于过饱和状态并且作为SiC析出的生长量，并且作为原料气体，设想了SiC、Si2C、SiC2。
即，虚线是在SiC(固相)和Si(液相)通过气相处于相平衡状态时的蒸气压环境中以SiC多晶为原料使SiC单晶生长时的热力学计算结果。
具体地，使用式1在以下的条件(i)～(iv)下进行了热力学计算。(i)是体积恒定的SiC-Si平衡蒸气压环境；(ii)生长驱动力是主体容器20内的温度梯度和SiC多晶与SiC单晶之间的蒸气压差(化学势差)；(iii)原料气体为SiC、Si2C、SiC2；(iv)原料吸附到SiC单晶衬底E10的台阶的吸附系数为0.001。
此外，双点划线是在SiC(固相)和C(固相)通过气相处于相平衡状态时的蒸气压环境中以SiC多晶为原料使SiC单晶生长时的热力学计算结果。
具体地，使用式1在以下的条件(i)～(iv)下进行了热力学计算。(i)是体积恒定的SiC-C平衡蒸气压环境；(ii)生长驱动力是主体容器20内的温度梯度和SiC多晶与SiC单晶之间的蒸气压差(化学势差)；(iii)原料气体为SiC、Si2C、SiC2；(iv)原料吸附到SiC单晶衬底E10的台阶的吸附系数为0.001。
另外，在热力学计算中使用的各化学种类的数据采用JANAF热化学表的值。
根据该图14的曲线图可以看出，将SiC单晶衬底E10配置在原子数比Si/C超过1的空间(主体容器20内)中并在SiC单晶衬底E10上使生长层E11进行生长得到的结果(○标记)与SiC-Si平衡蒸气压环境中的SiC生长的热力学计算结果倾向一致。
此外，可以理解为，将SiC单晶衬底E10配置在原子数比Si/C为1以下的空间(主体容器20内)中并在SiC单晶衬底E10上使生长层E11进行生长得到的结果(×标记)与SiC-C平衡蒸气压环境中的SiC生长的热力学计算结果倾向一致。
在SiC-Si平衡蒸气压环境下，估计为，在1960℃的加热温度下实现1.0μm/min以上的生长速度。此外，估计为，在2000℃以上的加热温度下实现2.0μm/min以上的生长速度。
另一方面，在SiC-C平衡蒸气压环境下，估计为，在2000℃的加热温度下实现1.0μm/min以上的生长速度。此外，估计为，在2030℃以上的加热温度下实现2.0μm/min以上的生长速度。
根据本发明，能够实现半导体衬底的制造中的生产量提高。
此外，图15是根据本发明的另一实施方式的半导体衬底的制造装置的说明图。
如该图15所示，作为加热源的加热器34可以布置在与半导体衬底11的主面相交的方向上。然后，也可以在配置于上部处的加热器34和配置于下部处的加热器34处通过设置温度差而形成温度梯度。
此外，期望的是，该加热器34具有发热的加热部分，并且该加热部分的面积被设定为半导体衬底11的面积以上。
这样，通过在上部和下部配置加热器34，可以使一个半导体衬底11的表面上的温度分布大致均匀地进行加热。
附图标记说明
S0 原料输送空间
D0 输送距离
10 集合体
100 处理单元
11 半导体衬底
111、121 生长层
113、123 主面
114、124 背面
12 半导体衬底
123 主面
124 背面
13 设置用具
13A 上缘
13B 下缘
131 抵接面
14 虚设衬底
20 主体容器
21、41 上容器
22、42 下容器
23 蒸气供给源
24、43 间隙
30 加热炉
31 主加热室
32 预备室
33 移动装置
34 加热器
36 惰性气体注入用阀
37 真空计
38 闸阀
40 高熔点容器
44 蒸气供给材料

Claims (19)

1.一种半导体衬底的制造方法，其包括：
设置步骤，将具有半导体衬底的多个被处理体以堆叠的方式设置；和
加热步骤，对多个所述被处理体中的每一个进行加热，使得在所述半导体衬底的厚度方向上形成温度梯度。
2.根据权利要求1所述的制造方法，其中，所述设置步骤将所述被处理体设置在准封闭空间内。
3.根据权利要求1或2所述的制造方法，其中，所述设置步骤将所述被处理体设置成使相邻的所述半导体衬底相对。
4.根据权利要求1至3中任一项的制造方法，其中，所述加热步骤将多个所述被处理体在包含构成所述半导体衬底的原子物种的气氛下加热。
5.一种半导体衬底的制造装置，其包括：
多个被处理体，具有半导体衬底和设置用具；和
加热炉，能够在多个所述被处理体的每一个中形成在所述半导体衬底的厚度方向上的温度梯度。
6.根据权利要求5所述的制造装置，其中，所述设置用具的材料是所述半导体衬底的材料。
7.根据权利要求5或6所述的制造装置，其中，所述设置用具具有贯通孔。
8.根据权利要求5至7中任一项所述的制造装置，其中，所述被处理体具有能够收纳所述半导体衬底和设置用具的主体容器。
9.根据权利要求8所述的制造装置，其中，所述主体容器具有能够相互嵌合的上容器和下容器、以及间隙，所述间隙形成在所述上容器和下容器的嵌合部处。
10.根据权利要求5至9中任一项所述的制造装置，其中，所述被处理体具有由包含构成所述半导体衬底的原子物种中至少一种的材料构成的蒸气供给源。
11.根据权利要求5至10中任一项所述的制造装置，还包括能够收纳所述被处理体的高熔点容器。
12.一种外延生长方法，其中，使多个半导体衬底在所述半导体衬底的厚度方向上排列，并加热形成在所述半导体衬底的厚度方向上的温度梯度，从而将原料从配置在高温侧的半导体衬底输送到配置在低温侧的半导体衬底，延续低温侧的半导体衬底的多晶型并使其晶体生长。
13.根据权利要求12的外延生长方法，其中，使多个所述半导体衬底同时进行晶体生长。
14.根据权利要求12或13所述的外延生长方法，其中，在所排列的多个所述半导体衬底的大致端部处配置有虚设衬底。
15.根据权利要求12至14中任一项所述的外延生长方法，其中，将所述半导体衬底配置在原料输送空间内并使其生长，所述原料输送空间通过包含构成所述半导体衬底的原子物种的气相物种的蒸气压空间被排气。
16.根据权利要求12至15中任一项所述的外延生长方法，其中，所述半导体衬底是碳化硅，将所述半导体衬底配置在通过Si蒸气压空间被排气的原料输送空间内并使其生长。
17.根据权利要求16所述的外延生长方法，其中，将所述半导体衬底配置在Si/C原子数比超过1的准封闭空间内并加热。
18.根据权利要求16所述的外延生长方法，其中，将所述半导体衬底配置在Si/C原子数比为1以下的准封闭空间内并加热。
19.一种半导体衬底，通过根据权利要求1至4和12至18中任一项的方法来制造。
CN202080030894.2A 2019-04-26 2020-04-24 半导体衬底的制造方法、其制造装置以及外延生长方法 Pending CN114174564A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019-086714 2019-04-26
JP2019086714 2019-04-26
PCT/JP2020/017643 WO2020218483A1 (ja) 2019-04-26 2020-04-24 半導体基板の製造方法、その製造装置、及び、エピタキシャル成長方法

Publications (1)

Publication Number Publication Date
CN114174564A true CN114174564A (zh) 2022-03-11

Family

ID=72942221

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080030894.2A Pending CN114174564A (zh) 2019-04-26 2020-04-24 半导体衬底的制造方法、其制造装置以及外延生长方法

Country Status (6)

Country Link
US (1) US20220220633A1 (zh)
EP (1) EP3960913A4 (zh)
JP (1) JPWO2020218483A1 (zh)
CN (1) CN114174564A (zh)
TW (1) TW202103257A (zh)
WO (1) WO2020218483A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114375351A (zh) * 2019-08-06 2022-04-19 学校法人关西学院 SiC衬底、SiC外延衬底、SiC晶锭及它们的制造方法
CN114430781A (zh) * 2019-08-06 2022-05-03 学校法人关西学院 SiC籽晶及其制造方法、使该SiC籽晶进行生长而得到的SiC晶锭及其制造方法、以及由该SiC晶锭制造的SiC晶片、具有外延膜的SiC晶片及它们的制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020218483A1 (zh) * 2019-04-26 2020-10-29

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270639A (ja) * 1997-03-26 1998-10-09 Nec Ic Microcomput Syst Ltd 半導体装置
US20130239879A1 (en) * 2009-01-28 2013-09-19 Asm America, Inc. Load lock having secondary isolation chamber
JP2018107383A (ja) * 2016-12-28 2018-07-05 クアーズテック株式会社 縦型ウエハボート
CN109072478A (zh) * 2016-04-28 2018-12-21 学校法人关西学院 气相外延生长方法及带有外延层的基板的制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49134595A (zh) * 1973-04-27 1974-12-25
JPH0193130A (ja) * 1987-10-05 1989-04-12 Kawasaki Steel Corp 縦型炉
JP3692697B2 (ja) * 1997-03-25 2005-09-07 三菱住友シリコン株式会社 ウェハ支持体及び縦型ボート
FR2786208B1 (fr) * 1998-11-25 2001-02-09 Centre Nat Rech Scient Procede de croissance cristalline sur substrat et reacteur pour sa mise en oeuvre
CA2779961A1 (en) * 2010-12-27 2012-06-27 Sumitomo Electric Industries, Ltd. Silicon carbide substrate, semiconductor device, method of manufacturing silicon carbide substrate and method of manufacturing semiconductor device
JP6721208B2 (ja) 2016-04-08 2020-07-08 株式会社ユメックス ショートアーク放電ランプ用電極
EP3382068B1 (en) * 2017-03-29 2022-05-18 SiCrystal GmbH Silicon carbide substrate and method of growing sic single crystal boules
US11972949B2 (en) * 2019-03-05 2024-04-30 Kwansei Gakuin Educational Foundation SiC substrate manufacturing method and manufacturing device, and method for reducing work-affected layer in sic substrate
JPWO2020218483A1 (zh) * 2019-04-26 2020-10-29
EP3961169A4 (en) * 2019-04-26 2023-01-18 Kwansei Gakuin Educational Foundation TEMPERATURE DISTRIBUTION EVALUATION METHOD, TEMPERATURE DISTRIBUTION EVALUATION DEVICE AND DIP RANGE EVALUATION METHOD
WO2021025085A1 (ja) * 2019-08-06 2021-02-11 学校法人関西学院 ＳｉＣ基板、ＳｉＣエピタキシャル基板、ＳｉＣインゴット及びこれらの製造方法
WO2021060367A1 (ja) * 2019-09-27 2021-04-01 学校法人関西学院 ＳｉＣ基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270639A (ja) * 1997-03-26 1998-10-09 Nec Ic Microcomput Syst Ltd 半導体装置
US20130239879A1 (en) * 2009-01-28 2013-09-19 Asm America, Inc. Load lock having secondary isolation chamber
CN109072478A (zh) * 2016-04-28 2018-12-21 学校法人关西学院 气相外延生长方法及带有外延层的基板的制备方法
JP2018107383A (ja) * 2016-12-28 2018-07-05 クアーズテック株式会社 縦型ウエハボート

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114375351A (zh) * 2019-08-06 2022-04-19 学校法人关西学院 SiC衬底、SiC外延衬底、SiC晶锭及它们的制造方法
CN114430781A (zh) * 2019-08-06 2022-05-03 学校法人关西学院 SiC籽晶及其制造方法、使该SiC籽晶进行生长而得到的SiC晶锭及其制造方法、以及由该SiC晶锭制造的SiC晶片、具有外延膜的SiC晶片及它们的制造方法
CN114375351B (zh) * 2019-08-06 2024-04-26 学校法人关西学院 SiC衬底、SiC外延衬底、SiC晶锭及它们的制造方法
CN114430781B (zh) * 2019-08-06 2024-04-30 学校法人关西学院 SiC籽晶、SiC晶锭、SiC晶片及它们的制造方法

Also Published As

Publication number Publication date
US20220220633A1 (en) 2022-07-14
TW202103257A (zh) 2021-01-16
WO2020218483A1 (ja) 2020-10-29
EP3960913A1 (en) 2022-03-02
EP3960913A4 (en) 2023-01-18
JPWO2020218483A1 (zh) 2020-10-29

Similar Documents

Publication Publication Date Title
US12020928B2 (en) SiC semiconductor substrate, method for manufacturing same, and device for manufacturing same
CN114174564A (zh) 半导体衬底的制造方法、其制造装置以及外延生长方法
CN114375351B (zh) SiC衬底、SiC外延衬底、SiC晶锭及它们的制造方法
TWI824118B (zh) 碳化矽磊晶基板、碳化矽磊晶基板的製造方法以及碳化矽磊晶基板的製造裝置
CN114430781B (zh) SiC籽晶、SiC晶锭、SiC晶片及它们的制造方法
CN113227466A (zh) SiC半导体衬底及其制造方法和制造装置
US11952678B2 (en) Method for manufacturing etched SiC substrate and grown SiC substrate by material tranportation and method for epitaxial growth by material transportation
CN114423889B (zh) SiC单晶的制造方法、SiC单晶的制造装置以及SiC单晶晶片
CN114207195B (zh) SiC衬底的制造方法及其制造装置和减少SiC衬底的宏观台阶聚束的方法
CN114423888A (zh) 半导体衬底的制造方法和半导体衬底的制造装置
US20220359667A1 (en) Sic substrate, sic substrate production method, sic semiconductor device, and sic semiconductor device production method
CN114342045A (zh) SiC衬底的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination