JPH10270639A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH10270639A JPH10270639A JP7338297A JP7338297A JPH10270639A JP H10270639 A JPH10270639 A JP H10270639A JP 7338297 A JP7338297 A JP 7338297A JP 7338297 A JP7338297 A JP 7338297A JP H10270639 A JPH10270639 A JP H10270639A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- region
- semiconductor region
- semiconductor device
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【課題】高周波ＩＣの基板表面の上方に絶縁膜を挟んで
形成した抵抗の相対精度、電流依存性を向上させた半導
体装置を提供する。 【解決手段】一導電型半導体領域３に囲まれた層抵抗が
数ＫΩ／□の逆導電型半導体領域４と、その領域の上方
に絶縁膜２を挟んで、抵抗素子１が形成され、上述の逆
導電型半導体領域の中に同型で層抵抗が数１０Ω／□の
領域５を形成する。この構成により、逆導電型半導体領
域４全体の熱電導率を改善し、抵抗の相対精度、電流依
存性を向上することができる。
形成した抵抗の相対精度、電流依存性を向上させた半導
体装置を提供する。 【解決手段】一導電型半導体領域３に囲まれた層抵抗が
数ＫΩ／□の逆導電型半導体領域４と、その領域の上方
に絶縁膜２を挟んで、抵抗素子１が形成され、上述の逆
導電型半導体領域の中に同型で層抵抗が数１０Ω／□の
領域５を形成する。この構成により、逆導電型半導体領
域４全体の熱電導率を改善し、抵抗の相対精度、電流依
存性を向上することができる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体表面に絶縁膜
を挟んで、抵抗素子を有する半導体装置に関し、特に高
周波ＩＣの抵抗素子を有する半導体装置に関する。
を挟んで、抵抗素子を有する半導体装置に関し、特に高
周波ＩＣの抵抗素子を有する半導体装置に関する。
【０００２】
【従来の技術】高周波用に適用される集積回路の従来の
抵抗素子は、例えば、特開昭５９−２２９８５６号公報
に開示されている。図１０を参照すると、この従来の高
周波ＩＣの抵抗素子は、一導電型半導体領域３に形成さ
れた、フローティングの逆導電型半導体領域４の上方に
絶縁膜２挟んで形成されていた。このような構成によ
り、従来の高周波ＩＣは、寄生容量Ｃ１、Ｃ２が直列接
続になり、基板３に対する寄生容量を減少させることが
でき、さらに領域４を高抵抗率（層抵抗＝数ＫΩ／□）
のもので形成することにより、寄生容量Ｃ２の容量値を
小さくでき、寄生容量（Ｃ１，Ｃ２）をさらに小さく構
成することができた。
抵抗素子は、例えば、特開昭５９−２２９８５６号公報
に開示されている。図１０を参照すると、この従来の高
周波ＩＣの抵抗素子は、一導電型半導体領域３に形成さ
れた、フローティングの逆導電型半導体領域４の上方に
絶縁膜２挟んで形成されていた。このような構成によ
り、従来の高周波ＩＣは、寄生容量Ｃ１、Ｃ２が直列接
続になり、基板３に対する寄生容量を減少させることが
でき、さらに領域４を高抵抗率（層抵抗＝数ＫΩ／□）
のもので形成することにより、寄生容量Ｃ２の容量値を
小さくでき、寄生容量（Ｃ１，Ｃ２）をさらに小さく構
成することができた。
【０００３】
【発明が解決しようとする課題】しかしながら従来の高
周波ＩＣの構成での第１の問題点は、抵抗素子の相対精
度が悪いということである。
周波ＩＣの構成での第１の問題点は、抵抗素子の相対精
度が悪いということである。
【０００４】その理由は、従来の高周波ＩＣの逆導電型
半導体領域４が、高抵抗率のもので形成されているの
で、熱電導率が悪く、高周波ＩＣでは、高速動作をさせ
るため、抵抗に流れる電流が数ｍＡ以上と大きく、抵抗
の発熱量が大きい。
半導体領域４が、高抵抗率のもので形成されているの
で、熱電導率が悪く、高周波ＩＣでは、高速動作をさせ
るため、抵抗に流れる電流が数ｍＡ以上と大きく、抵抗
の発熱量が大きい。
【０００５】例えば、図９のように抵抗を基板上に配置
し、それらの抵抗値が各５００オームで、各５ｍＡの電
流が流れる時に抵抗Ｒ１、Ｒ３に、約１．５℃の温度差
が生じ、下式に示すように、−０．３％の相対精度が悪
化する。
し、それらの抵抗値が各５００オームで、各５ｍＡの電
流が流れる時に抵抗Ｒ１、Ｒ３に、約１．５℃の温度差
が生じ、下式に示すように、−０．３％の相対精度が悪
化する。
【０００６】 また、図１１に示すように、熱源６から抵抗の距離が違
う時も、抵抗Ｒ７、Ｒ８は図６に示すように温度差が生
じ、上述と同様に相対精度が悪化する。
う時も、抵抗Ｒ７、Ｒ８は図６に示すように温度差が生
じ、上述と同様に相対精度が悪化する。
【０００７】さらに、第２の問題点は、従来の高周波Ｉ
Ｃの抵抗の構成では抵抗値の電流依存性が大きいという
ことである。
Ｃの抵抗の構成では抵抗値の電流依存性が大きいという
ことである。
【０００８】例えば、図１２に示すような過電流保護回
路では、電流検出用の抵抗Ｒが図７に示すように電流に
よって変化する為、過電流の検出値が狂うという問題が
あった。
路では、電流検出用の抵抗Ｒが図７に示すように電流に
よって変化する為、過電流の検出値が狂うという問題が
あった。
【０００９】その理由は、第１の問題点と同様に、逆導
電型半導体領域４の熱電導率が悪い為抵抗に流れる電流
が増加すると、自己発熱により発生した熱エネルギーが
放散されず自分の発した熱により抵抗の温度が上昇し、
抵抗値が変化してしまうからである。
電型半導体領域４の熱電導率が悪い為抵抗に流れる電流
が増加すると、自己発熱により発生した熱エネルギーが
放散されず自分の発した熱により抵抗の温度が上昇し、
抵抗値が変化してしまうからである。
【００１０】
【課題を解決するための手段】本発明の半導体装置は、
一導電型半導体領域３に形成された逆導電型半導体領域
４の中に同型で不純物濃度が、逆導電型半導体領域４よ
り高く、層抵抗が数１０Ω／□の半導体領域５を有して
いる。
一導電型半導体領域３に形成された逆導電型半導体領域
４の中に同型で不純物濃度が、逆導電型半導体領域４よ
り高く、層抵抗が数１０Ω／□の半導体領域５を有して
いる。
【００１１】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照しながら説明する。
て図面を参照しながら説明する。
【００１２】図１は本発明の第１の実施の形態の半導体
装置の平面図であり、図２はＡ−Ａ線における断面図で
ある。
装置の平面図であり、図２はＡ−Ａ線における断面図で
ある。
【００１３】図１および図２のそれぞれを参照すると、
本発明の第１の実施の形態の半導体装置は、一導電型半
導体領域３に囲まれた層抵抗が数ＫΩ／□の逆導電型半
導体領域４と、その領域４の上方に絶縁膜２を挟んで抵
抗素子１とを備える。さらに、この実施の形態の半導体
装置は、逆導電型半導体領域３の中に同型で層抵抗が数
１０Ω／□の領域５を有し、領域５は全ての抵抗素子１
の下又は一部の抵抗素子の下に形成される構成である。
本発明の第１の実施の形態の半導体装置は、一導電型半
導体領域３に囲まれた層抵抗が数ＫΩ／□の逆導電型半
導体領域４と、その領域４の上方に絶縁膜２を挟んで抵
抗素子１とを備える。さらに、この実施の形態の半導体
装置は、逆導電型半導体領域３の中に同型で層抵抗が数
１０Ω／□の領域５を有し、領域５は全ての抵抗素子１
の下又は一部の抵抗素子の下に形成される構成である。
【００１４】これらの抵抗素子（Ｒ１〜Ｒ６）は、それ
ぞれコンタクトホール８を介して金属配線７に接続され
る。
ぞれコンタクトホール８を介して金属配線７に接続され
る。
【００１５】また、一導電型半導体領域３がＰ型（Ｐウ
ェル、Ｐ型基板、Ｐ型エピタキシャル、Ｐ型絶縁拡散）
の時、逆導電型半導体領域４はＮ型（Ｎウェル、Ｎ型エ
ピタキシャル）、領域５もＮ型（コレクタリン、カラー
リン、ＳＤヒ素）で構成され、領域３がＮ型（Ｎウェ
ル、Ｎ型基板、Ｎ型エピタキシャル）の時、逆導電型半
導体領域４はＰ型（Ｐウェル、Ｐ型エピタキシャル）、
領域５もＰ型（Ｐ型絶縁拡散、ＳＤボロン）で構成され
る。絶縁膜として、二酸化シリコン膜、ＰＳＧ膜（リン
ガラスを含む酸化シリコン膜）又は窒化膜を使用し、抵
抗素子として、Ｎ型ポリシリ抵抗、Ｐ型ポリシリ抵抗、
Ｓｉ・Ｃｒ抵抗、ポリシリ上にタングステンシリサイド
を形成した抵抗またはポリシリ上に白金シリサイド形成
した抵抗を使用する。
ェル、Ｐ型基板、Ｐ型エピタキシャル、Ｐ型絶縁拡散）
の時、逆導電型半導体領域４はＮ型（Ｎウェル、Ｎ型エ
ピタキシャル）、領域５もＮ型（コレクタリン、カラー
リン、ＳＤヒ素）で構成され、領域３がＮ型（Ｎウェ
ル、Ｎ型基板、Ｎ型エピタキシャル）の時、逆導電型半
導体領域４はＰ型（Ｐウェル、Ｐ型エピタキシャル）、
領域５もＰ型（Ｐ型絶縁拡散、ＳＤボロン）で構成され
る。絶縁膜として、二酸化シリコン膜、ＰＳＧ膜（リン
ガラスを含む酸化シリコン膜）又は窒化膜を使用し、抵
抗素子として、Ｎ型ポリシリ抵抗、Ｐ型ポリシリ抵抗、
Ｓｉ・Ｃｒ抵抗、ポリシリ上にタングステンシリサイド
を形成した抵抗またはポリシリ上に白金シリサイド形成
した抵抗を使用する。
【００１６】本発明の第１の実施の形態を図８に示す周
知の差動増幅回路に適用すれば、自己発熱による抵抗値
の変化が少なくなり抵抗の相対精度が向上する。
知の差動増幅回路に適用すれば、自己発熱による抵抗値
の変化が少なくなり抵抗の相対精度が向上する。
【００１７】次に、本発明の第２の実施の形態の半導体
装置を説明する。
装置を説明する。
【００１８】図３および図４のそれぞれを参照すると、
本発明の第２の実施の形態の半導体装置は、一導電型半
導体領域３に囲まれた層抵抗が数ＫΩ／□の逆導電型半
導体領域４と、この領域４の上方に絶縁膜２を挟んで抵
抗素子１とを備える。
本発明の第２の実施の形態の半導体装置は、一導電型半
導体領域３に囲まれた層抵抗が数ＫΩ／□の逆導電型半
導体領域４と、この領域４の上方に絶縁膜２を挟んで抵
抗素子１とを備える。
【００１９】さらに、この実施の形態の半導体装置は、
逆導電型半導体領域４の中に層抵抗が数１０Ω／□で領
域４より高濃度の不純物領域５を備え、この領域５が熱
源６より遠くに配置された抵抗素子Ｒ７の下方にのみ形
成される構成である。
逆導電型半導体領域４の中に層抵抗が数１０Ω／□で領
域４より高濃度の不純物領域５を備え、この領域５が熱
源６より遠くに配置された抵抗素子Ｒ７の下方にのみ形
成される構成である。
【００２０】また、本実施の形態の半導体装置は、第１
の実施の形態の半導体装置と同様に一導電型半導体領域
３がＰ型のとき領域５はＮ型で構成され、領域３がＮ型
のとき領域５はＮ型で構成される。さらにまた、絶縁膜
および抵抗素子も第１の実施の形態の半導体装置と同様
の絶縁膜、抵抗素子が使用できる。
の実施の形態の半導体装置と同様に一導電型半導体領域
３がＰ型のとき領域５はＮ型で構成され、領域３がＮ型
のとき領域５はＮ型で構成される。さらにまた、絶縁膜
および抵抗素子も第１の実施の形態の半導体装置と同様
の絶縁膜、抵抗素子が使用できる。
【００２１】この実施の形態を応用して発生した熱によ
る抵抗値の差を検知し、半導体のチップ内部の制御信号
に用いることも可能である。
る抵抗値の差を検知し、半導体のチップ内部の制御信号
に用いることも可能である。
【００２２】
【発明の効果】以上説明したとおり、本発明の半導体装
置は、抵抗素子の相対精度が向上するという効果を有す
る。すなわち、逆導電型半導体領域４の中に、同型で層
抵抗が数１０Ω／□の半導体領域５を形成しているの
で、熱電導率が良くなるからである。
置は、抵抗素子の相対精度が向上するという効果を有す
る。すなわち、逆導電型半導体領域４の中に、同型で層
抵抗が数１０Ω／□の半導体領域５を形成しているの
で、熱電導率が良くなるからである。
【００２３】このため、図５に示すように抵抗（Ｒ１、
Ｒ３）の温度差が、１．５→０．８℃に改善され、抵抗
の相対精度が−２０００（ｐｐｍ）×０．８＝−０．１
６％となり、−０．３→−０．１６％に改善される。
Ｒ３）の温度差が、１．５→０．８℃に改善され、抵抗
の相対精度が−２０００（ｐｐｍ）×０．８＝−０．１
６％となり、−０．３→−０．１６％に改善される。
【００２４】また、図４に示すような構造にすることに
より、熱源からの熱の伝わり方の差が小さくなり、図６
に示すように温度差が小さくなり、相対精度が改善され
る。
より、熱源からの熱の伝わり方の差が小さくなり、図６
に示すように温度差が小さくなり、相対精度が改善され
る。
【００２５】さらに、抵抗値の電流依存性が改善される
効果を有する。すなわち、第１の効果の理由と同じく、
領域５の熱電導率が良くなるので、抵抗に発した熱が拡
散し易くなり、抵抗の温度上昇が小さくなり、図７に示
すように抵抗値の変化量が小さくなる効果を有する。
効果を有する。すなわち、第１の効果の理由と同じく、
領域５の熱電導率が良くなるので、抵抗に発した熱が拡
散し易くなり、抵抗の温度上昇が小さくなり、図７に示
すように抵抗値の変化量が小さくなる効果を有する。
【図１】本発明の第１の実施の形態の平面図である。
【図２】図１のＡ−Ａ線における断面図である。
【図３】本発明の第２の実施の形態の平面図である。
【図４】図３のＢ−Ｂ線における断面図である。
【図５】図１および図９に示す各抵抗の温度分布であ
る。
る。
【図６】図３および図１１に示す各抵抗の温度分布であ
る。
る。
【図７】抵抗の電流依存性を示す図である。
【図８】本発明の使用した一回路例である。
【図９】従来の半導体装置の平面図である。
【図１０】図９のＣ−Ｃ線における断面図である。
【図１１】従来の他の半導体装置の平面図である。
【図１２】従来の半導体装置を使用した一回路例であ
る。
る。
１ 抵抗素子 ２ 絶縁膜 ３ 一導電型半導体領域 ４ 層抵抗数ＫΩ／□の逆導電型半導体領域 ５ 層抵抗数１０Ω／□の逆導電型半導体領域４と同
型の半導体領域 ６ 熱源 ７ 金属配線 ８ コンタクトホール
型の半導体領域 ６ 熱源 ７ 金属配線 ８ コンタクトホール
Claims (9)
- 【請求項１】 一導電型半導体領域に囲まれた逆導電型
半導体領域と、その領域の上方に絶縁膜を挟んで形成さ
れる抵抗素子とを備える半導体装置において、前記抵抗
素子で発生する熱エネルギーの放散経路を形成し前記逆
導電型半導体領域の熱伝導率よりも大きな熱伝導率を有
するよう前記逆導電型半導体領域中に前記逆導電型形と
同型の不純物を具備し前記不純物の濃度が前記逆導電型
半導体領域より高い半導体領域を有することを特徴とす
る半導体装置。 - 【請求項２】 前記一導電型半導体領域がＰ型である請
求項１記載の半導体装置。 - 【請求項３】 前記一導電型半導体領域がＮ型である請
求項１記載の半導体装置。 - 【請求項４】 前記抵抗素子がＮ型ポリシリ抵抗である
請求項１記載の半導体装置。 - 【請求項５】 前記抵抗素子がＰ型ポリシリ抵抗である
請求項１記載の半導体装置。 - 【請求項６】 前記抵抗素子がＳｉ・Ｃｒから成る抵抗
である請求項１記載の半導体装置。 - 【請求項７】 前記抵抗素子がポリシリ抵抗であって前
記ポリシリ抵抗の上にタングステンシリサイドを有する
請求項１記載の半導体装置。 - 【請求項８】 前記抵抗素子がポリシリ抵抗であって前
記ポリシリ抵抗の上に白金シリサイドを有する請求項１
記載の半導体装置。 - 【請求項９】 前記逆導電型半導体領域が電気的にフロ
ーティングである請求項１，２，３，４，５，６，７ま
たは８記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7338297A JP2885758B2 (ja) | 1997-03-26 | 1997-03-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7338297A JP2885758B2 (ja) | 1997-03-26 | 1997-03-26 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10270639A true JPH10270639A (ja) | 1998-10-09 |
| JP2885758B2 JP2885758B2 (ja) | 1999-04-26 |
Family
ID=13516596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7338297A Expired - Fee Related JP2885758B2 (ja) | 1997-03-26 | 1997-03-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2885758B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114174564A (zh) * | 2019-04-26 | 2022-03-11 | 学校法人关西学院 | 半导体衬底的制造方法、其制造装置以及外延生长方法 |
-
1997
- 1997-03-26 JP JP7338297A patent/JP2885758B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114174564A (zh) * | 2019-04-26 | 2022-03-11 | 学校法人关西学院 | 半导体衬底的制造方法、其制造装置以及外延生长方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2885758B2 (ja) | 1999-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4624787B2 (ja) | ホール素子を備える磁界センサ | |
| CN1983605B (zh) | 半导体集成电路装置 | |
| EP0561461B1 (en) | A semiconductor switch comprising a temperature sensor | |
| US7314791B2 (en) | Bipolar transistor for an integrated circuit having variable value emitter ballast resistors | |
| JP4226616B2 (ja) | 熱式流量計測装置 | |
| JPH10132871A (ja) | 半導体装置 | |
| JP2822951B2 (ja) | 絶縁ゲート電界効果トランジスタの評価素子とそれを用いた評価回路および評価方法 | |
| US8018018B2 (en) | Temperature sensing device | |
| JP2001168651A (ja) | 半導体装置 | |
| JP2885758B2 (ja) | 半導体装置 | |
| JP3008900B2 (ja) | 半導体装置 | |
| EP0774784A2 (en) | Semiconductor integrated circuit device including protection means | |
| JPH10170368A (ja) | 半導体装置及びその製造方法 | |
| JP3204226B2 (ja) | 半導体装置 | |
| JP3148781B2 (ja) | 半導体装置 | |
| JP3127444B2 (ja) | 電流検出機能付トランジスタ | |
| JP3204227B2 (ja) | 半導体装置 | |
| JP3042256B2 (ja) | パワートランジスタ温度保護回路装置 | |
| JP2727910B2 (ja) | 半導体集積回路装置 | |
| JPH08236709A (ja) | 半導体装置 | |
| JPS6410101B2 (ja) | ||
| JP2002368222A (ja) | 過熱検出機能付き半導体装置 | |
| JP3662114B2 (ja) | パワートランジスタ | |
| JPH03184369A (ja) | 半導体装置 | |
| JP4006023B2 (ja) | 集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990119 |
|
| LAPS | Cancellation because of no payment of annual fees |