JPH10170368A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 半導体圧力検出装置において、ゲージ抵抗−
エピタキシャル層間のＰＮ接合部に発生するリーク電流
に対して、リーク特性の改善を図る。 【解決手段】 Ｐ^- 型シリコン基板１及びＮ^- 型エピタ
キシャル層２からなる基板のうちＰ^- 型シリコン基板１
の一部を除去して形成したダイヤフラム部Ｃを有し、ま
たＮ^- 型エピタキシャル層２の表層部に形成されたゲー
ジ抵抗３とＮ^- 型エピタキシャル層２を電位固定するた
めのＮ⁺ 型拡散層６とを備えている。このとき、このＮ
⁺ 型拡散層をダイヤフラム部Ｃの周囲を囲うように形成
する。このＮ^- 型拡散層６によって、Ｎ^- 型エピタキシ
ャル層２内における電位勾配を小さくすることができ、
ゲージ抵抗３とＮ^- 型エピタキシャル層２のＰＮ接合に
おける電位差を小さくすることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ダイヤフラム部を
有する半導体装置及びその製造方法に関し、特にダイヤ
フラム部により圧力検出を行うことができる半導体圧力
検出装置に適用して好適である。

【０００２】

【従来の技術】従来における半導体圧力センサの断面図
及び正面図をそれぞれ図１０（ａ）、（ｂ）に示す。図
１０（ａ）に示されるように、半導体圧力センサは、Ｐ
^- 型シリコン基板１とＮ^- 型エピタキシャル層２により
構成され、Ｐ^- 型シリコン基板１の一部を除去したダイ
ヤフラム部Ｃを有している。そして、図１０（ｂ）に示
すように、ダイヤフラム部Ｃの表層部にはゲージ抵抗
（ピエゾ抵抗）３が配設されブリッジ回路を構成してい
る。

【０００３】また、これらのゲージ抵抗３のそれぞれの
端部には、外部との接続を行うアルミ配線４ａ〜４ｄが
配設されている。そして、アルミ配線４ａは、Ｎ^- 型エ
ピタキシャル層２の表層部の一部に形成されたＮ⁺ 型拡
散層６に接続されている。また、アルミ配線４ａはブリ
ッジ回路の電源端子に接続され、アルミ配線４ｄはブリ
ッジ回路の接地端子に接続される。

【０００４】そして、実動作時にはこのアルミ配線４ａ
を通じてブリッジ回路の電源端子に定格電流を流し、ゲ
ージ抵抗３に電位が加わる。そして、圧力を受けてダイ
ヤフラム部Ｃが変位してゲージ抵抗３が伸縮すると、ゲ
ージ抵抗３の抵抗値が変化し、これによりブリッジ回路
の中点電位が変化する。この中点電位に基づいて圧力を
検出する。

【０００５】また、Ｎ⁺ 型拡散層６を介して、Ｎ⁺ 型拡
散層６・Ｎ^- 型エピタキシャル層２の電位≧ゲージ抵抗
３の電位≧接地電位（電位０）の関係を満たすように、
Ｎ^-型エピタキシャル層２を電位固定する。これによ
り、Ｎ^- 型エピタキシャル層２とゲージ抵抗３間で順バ
イアス状態になることを回避している。

【０００６】

【発明が解決しようとする課題】しかしながら、上記半
導体圧力センサにおいて、実際にはＮ^- 型エピタキシャ
ル層２とＰ^- 型シリコン基板１間には微小のリーク電流
が流れるため、Ｎ^- 型エピタキシャル層２において電位
勾配が発生する。このため、上記したＮ⁺ 型拡散層６・
Ｎ^- 型エピタキシャル層２の電位≧ゲージ抵抗３の電位
という関係を維持できない場合がある。

【０００７】つまり、半導体圧力センサの断面及び正面
における電位分布を示すと図１１（ａ）、（ｂ）のよう
になり、ゲージ抵抗３に接するＮ^- 型エピタキシャル層
２領域がゲージ抵抗３における電位よりも低くなる場合
がある。このとき、ゲージ抵抗３とＮ^- 型エピタキシャ
ル層２のＰＮ接合が順バイアス状態となって多量のリー
ク電流が発生する。このため、ゲージ抵抗３に流れる電
流値が変化してしまい、正常な出力が得られないという
問題が生じる。

【０００８】本発明は、上記問題に鑑みたもので、リー
ク特性の良好な半導体装置及びその製造方法を提供する
ことを目的とする。

【０００９】

【課題を解決するための手段】上記目的を達成するた
め、以下の技術的手段を採用する。請求項１乃至５に記
載の発明においては、第１導電型の半導体基板（１）及
び第２導電型層（２）を有し、この第２導電型層（２）
のうちダイヤフラム部（Ｃ）に形成された第１導電型ゲ
ージ抵抗（３）と、第２導電型層（２）の電位を固定す
るための第２導電型領域（６）とを備えている。そし
て、この第２導電型領域（６）は、ダイヤフラム部
（Ｃ）の周囲を囲うように形成されていることを特徴と
する。

【００１０】このように、第２導電型領域（６）でダイ
ヤフラム部（Ｃ）の周囲を囲うようにすることによっ
て、第２導電型領域（６）に電圧を印加したときに第２
導電層（２）内における電位勾配を小さくすることがで
きる。これにより、ゲージ抵抗（３）と第２導電型層
（２）のＰＮ接合におけるリーク電流の発生を抑制する
ことができる。なお、請求項５に示すように、第２導電
型領域（６）は埋め込み形成することもできる。

【００１１】請求項２に記載の発明においては、第２導
電型領域（６）を電気配線（４ａ〜４ｄ）のうち接地端
子に接続される電気配線の下層を除いて形成しているこ
とを特徴とする。これにより、第２導電型層（２）と接
地端子に接続される電気配線との間の外部ノイズ等に起
因する電位差によって生じる可能性がある絶縁破壊を防
止することができる。

【００１２】請求項３に記載の発明においては、第２導
電型領域（６）に対してダイヤフラム部（Ｃ）が形成さ
れた領域の反対側領域に形成された温度補償用抵抗（１
００）を有していることを特徴とする。温度補償用抵抗
（１００）を形成するに際し、第２導電型領域（６）が
この温度補償用抵抗（１００）とダイヤフラム部（Ｃ）
の間に形成されているため、フィードバック制御に際し
発生する発振を防止することができる。

【００１３】請求項４に記載の発明においては、第２導
電型領域（６）は、温度補償用抵抗（１００）の周囲を
囲うように形成されていることを特徴とする。このよう
に、温度補償用抵抗（１００）の周囲を囲むように第２
導電型領域（６）を形成しているため、上記発振をより
完全に防止することができる。請求項６に記載の発明に
おいては、第１導電型の半導体基板（１）上に第２導電
型層（２）を形成し、この第２導電型層（２）の表層部
のうちダイヤフラム部（Ｃ）となる領域に第１導電型ゲ
ージ抵抗（３）を形成する工程と、第２導電型層（２）
に接する領域に第２導電型領域（６）をダイヤフラム部
（Ｃ）の周囲を囲むように形成する工程とを有すること
を特徴とする。

【００１４】これにより、請求項１と同様の効果が得ら
れる。請求項７に記載の発明においては、第２導電型領
域（６）に電圧を印加して電気化学ストップエッチング
を行い、ダイヤフラム部（Ｃ）を形成する工程とを備え
たことを特徴とする。このように、電気化学ストップエ
ッチング時に第２導電型領域（６）から電圧を印加する
ことによって、ダイヤフラム部（Ｃ）を形成する場合、
第２導電型領域がダイヤフラム部（Ｃ）を形成する部分
の周囲を囲んで形成されているため、電位分布がより安
定する。

【００１５】これにより、ダイヤフラム部（Ｃ）をより
半導体基板（１）の面により平行、つまり厚さをより一
定にすることができる。

【００１６】

【発明の実施の形態】以下、本発明を図に示す実施形態
について説明する。図１（ａ）に本発明を半導体圧力検
出装置に適用した実施形態を示す。図１（ａ）に示すよ
うに、半導体圧力検出装置は、半導体圧力センサが配設
されたセンサ部Ａと電流源（電源、増幅回路、調整回路
を含む）Ｂから構成されており、各チップは金属細線に
より接続されている。そして、半導体圧力センサが形成
されているチップと同一チップ内に、温度補償用抵抗１
００が配設されており、この温度補償用抵抗１００の抵
抗値変化に基づき電流源から半導体圧力センサへ流す電
流をフィードバック制御する。

【００１７】図１（ｂ）に、図１（ａ）におけるセンサ
部の断面図を示す。以下、図１（ａ）、（ｂ）に基づき
半導体圧力検出装置の構成について説明する。図１
（ｂ）に示すように半導体圧力センサの基板は、Ｐ^- 型
シリコン基板１及びこの表面に成長させたＮ^- 型エピタ
キシャル層２にて構成されている。そして、Ｐ^- 型シリ
コン基板１の一部が除去されてダイヤフラム部Ｃが形成
されている。また、このダイヤフラム部ＣにおけるＮ^-
型エピタキシャル層２表層部には、Ｐ⁺ 型拡散層からな
るゲージ抵抗（ピエゾ抵抗）３が形成されている。ま
た、図示しないが、Ｐ^- 型シリコン基板１の最表面には
保護膜が形成されている。

【００１８】また、図１（ａ）に示すように、ゲージ抵
抗３はブリッジ回路を構成するように電気接続されて形
成されている。そして、各ゲージ抵抗３の間にそれぞれ
アルミ配線４ａ〜４ｄが配設されており、さらに各アル
ミ配線４ａ〜４ｄにはボンディングパッド５ａ〜５ｄが
接続されている。そして、ボンディングパッド５ａ〜５
ｄを介して電流源Ｂ等、外部との電気的接続がなされ
る。

【００１９】ダイヤフラム部Ｃの周囲には、ダイヤフラ
ム部Ｃの形状に合わせて、Ｎ⁺ 型拡散層（図１（ａ）で
は斜線部分）６が形成されている。つまりダイヤフラム
部Ｃの外周から一定の間隔をもってＮ⁺ 型拡散層６が形
成されている。これらゲージ抵抗３やＮ⁺ 型拡散層６
は、Ｎ^- 型エピタキシャル層２の表面に形成された酸化
膜７によって覆われており、この酸化膜７の所定部分に
形成されたコンタクトホールを通じてアルミ配線４ａ〜
４ｄがＮ⁺ 型拡散層６やゲージ抵抗３に接続されてい
る。

【００２０】そして、図１に示されるように、センサ部
Ｂに配設されたボンディングパッド５ａは電流源Ｂの電
源端子に接続されており、この部分を最大電位にしてい
る。また、ボンディングパッド５ｄには接地端子が接続
されている。なお、ボンディングパッド５ｂ、５ｃから
は中点電位が外部出力される。なお、ゲージ抵抗３及び
Ｎ⁺ 型拡散層６への配線は上述した以外のものでも良
い。例えば、ゲージ抵抗３をアルミ配線４ａ及びボンデ
ィングパッド５ａを介して電流源Ｂと接続して、またＮ
⁺ 型拡散層６を別に設けたアルミ配線（図示せず）及び
ボンディングパッド（図示せず）を介して電流源Ｂとは
別の外部電源（図示せず）から取る構成とすることも可
能である。この場合、ゲージ抵抗３には定電流が流れＮ
⁺ 型拡散層６には最大電圧が印加されることになる。

【００２１】次に、このように構成された半導体圧力検
出装置における実際の作動について説明する。図１に示
すように、ボンディングパッド５ａを介して、定格電流
を各ゲージ抵抗３に流すことで、電位がゲージ抵抗３に
発生する。そして、半導体圧力センサにおけるダイヤフ
ラム部Ｃが外圧によって変位し、この変位に基づいてゲ
ージ抵抗３が伸縮する。そしてこのように伸縮したゲー
ジ抵抗３はその抵抗値を変化させ、ボンディングパッド
５ｂ及びボンディングパッド５ｃにおける中点電位を変
化させる。そして、この変化した中点電位が外部出力さ
れる。

【００２２】また、半導体圧力センサにおけるゲージ抵
抗３の抵抗値は、流れた電流によって発生する熱や外気
温によっても変化するため、温度補償用抵抗１００によ
って半導体圧力センサの温度を常時検出し、これに基づ
き電流源Ｂにおける電流値を適宜変化させている。ここ
で、図２（ａ）、（ｂ）に実動作時におけるセンサ部Ｂ
における電位分布図を示す。ダイヤフラム部Ｃの周囲に
形成されたＮ⁺ 型拡散層６全体が略同電位になるため、
図２（ａ）に示されるように、Ｎ⁺ 型拡散層６からゲー
ジ抵抗３と接するＮ^- 型エピタキシャル層２に至るまで
に発生する電位の変化が小さい。

【００２３】これにより、実動作時において、電位勾配
が形成されてもゲージ抵抗３とＮ^-型エピタキシャル層
２においてゲージ抵抗３とＮ^- 型エピタキシャル層２の
ＰＮ接合が順バイアスとなって大量のリーク電流が発生
することを防止できる。次に、図１における半導体圧力
検出装置の製造手順を図３及び図４に示す。まず、図３
（ａ）に示すようにＰ^- 型シリコン基板１にＮ^- 型エピ
タキシャル層２を成長させる。そして、図３（ｂ）に示
すようにウェハ上面全面に、酸化膜７を形成する。

【００２４】その後、フォトリソグラフィエッチングに
よって酸化膜７の所定部分をエッチング除去し、この除
去された部分からリンイオン等をイオン注入或いはデポ
ジションした後、リンイオンを拡散させて、図３（ｃ）
に示すようにＮ⁺ 型拡散層６を形成する。このＮ⁺ 型拡
散層６は前述したように、ダイヤフラム部Ｃの全周を取
り囲むように形成する。

【００２５】また、この後Ｎ⁺ 型拡散層６を形成するた
めに除去された部分を酸化膜７ａで覆い、Ｎ⁺ 型拡散層
６の内周にあたる部分の酸化膜７をエッチング除去す
る。そして、適当な厚さの酸化膜７ｂを形成して、この
酸化膜７ｂを通してボロンイオン等をイオン注入する。
その後、ボロンイオンを拡散させて、図４（ａ）に示す
ようにゲージ抵抗３を形成する。

【００２６】そして、酸化膜７ｂにコンタクトホールを
形成した後、図４（ｂ）に示すようにアルミ配線４ａ〜
４ｂをパターニング形成する。そして、コンタクトホー
ルを介してアルミ配線４ａ〜４ｂがＮ⁺ 型拡散層６及び
ゲージ抵抗３に接続され、ゲージ抵抗３によってブリッ
ジ回路が構成される。また、このアルミ配線４ａ〜４ｂ
の先端に、図１（ａ）に示すボンディングパッド５ａ〜
５ｄをそれぞれ配設する。

【００２７】この後、ボンディングパッド５ａからアル
ミ配線４ａを介してＮ⁺ 型拡散層６へ所定電圧Ｖｃｃを
印加して、電気化学ストップエッチングを行い、図４
（ｃ）に示すようにＰ^- 型シリコン基板１のうちＮ^- 型
エピタキシャル層２の反対側表層部を除去してダイヤフ
ラム部Ｃを形成する。この電気化学ストップエッチング
は、シリコンの電位がパッシベーション電圧以上になる
と、陽極酸化反応により酸化膜が形成されるためＰ^- 型
シリコン基板１のエッチングが停止することを利用して
いる。Ｎ^- 型エピタキシャル層２にパッシベーション電
圧以上の所定電圧Ｖｃｃを印加すると、ＰＮ接合で空乏
層が発生する。そして、エッチングはＰ^- 型シリコン基
板１側の空乏層の先端で停止する。

【００２８】ところで、電気化学ストップエッチングに
おいて、Ｐ^- 型シリコン基板１の表層部を除去してダイ
ヤフラム部Ｃを形成するに際し、ダイヤフラム部Ｃの膜
厚を一定にするためには空乏層幅が一定である必要があ
る。そして、所定電圧ＶｃｃをＮ⁺ 型拡散層６に印加し
たときに、Ｎ^- 型エピタキシャル層２全体が所定電圧Ｖ
ｃｃと同電位になっていることが好ましいが、実際には
実動作時と同様にエピタキシャル層２内部で電位勾配が
発生する。このため、空乏層幅が一定にならずダイヤフ
ラム部Ｃの厚さを一定にすることが困難である。

【００２９】本実施形態においては以下のようにして上
記問題を解決している。つまり、所定電圧ＶｃｃをＮ⁺
型拡散層６に印加したときに、Ｎ⁺ 型拡散層６は全て略
同電位となる。従って、ゲージ抵抗３の外周に縁状に形
成されたＮ⁺ 型拡散層６が全て同電位になり、半導体圧
力検出装置内の電位分布は図２と同様の分布になる。つ
まり、Ｎ⁺ 型拡散層６をダイヤフラム部Ｃが形成される
部分に縁状に形成することにより所定電圧Ｖｃｃを印加
したときにおける電位分布を概ねＰ^- 型シリコン基板１
の面方向に平行な状態にすることができる。このため、
電位分布がより安定するのでダイヤフラム部Ｃの厚さを
より均一化させることができる。

【００３０】なお、さらに半導体圧力検出装置に隣接す
るように温度補償用抵抗をウェハ中に形成して、各ボン
ディングパッドと所定の電流源Ｂを接続して、図１に示
す構成が完成する。ところで、このようにＮ⁺ 型拡散層
６をダイヤフラム部Ｃの周囲に形成することによって以
下に示す発振を防止している。以下、この発振について
説明する。

【００３１】まず、センサ部Ｂの温度に基づいて電流源
Ｂにおける電流値をフィードバック制御するために、セ
ンサ部Ｂと同一チップ内に温度補償用抵抗１００を単に
設けた場合におけるセンサ部Ｂの断面図を図５（ａ）に
示す。このような断面構成を有する半導体圧力検出装置
を用いた場合、実験によりゲージ抵抗３と温度検出素子
との相互作用として発振が生じることが確認された。

【００３２】つまり、電流源Ｂから半導体圧力検出装置
のゲージ抵抗３に所定電流を流した場合に発生する電圧
によって、Ｐ⁺ 型拡散層からなるゲージ抵抗３及びＮ^-
型エピタキシャル層２に空乏層が発生し、この空乏層に
よって寄生キャパシタが形成される。また、Ｐ⁺ 型拡散
層からなる温度補償用抵抗１００においても同様に温度
補償用抵抗１００及びＮ^- 型エピタキシャル層２に空乏
層が発生し、寄生キャパシタが形成される。

【００３３】このとき、Ｎ^- 型エピタキシャル層２側に
形成される空乏層には共に、Ｎ⁺ 型拡散層６を通じて電
流源Ｂからキャリアが供給される。ここで、ゲージ抵抗
３における電位が変化した場合を考えると、まず電位の
変化に伴ってゲージ抵抗３の空乏層幅が変化する。そし
て、この空乏層幅の変化に応じてキャリアの移動が生じ
る。

【００３４】このとき、前述したように、温度補償用抵
抗１００がダイヤフラム部Ｃと同一チップ内に形成され
ており、また温度補償用抵抗１００はゲージ抵抗３より
もＮ ⁺ 型拡散層６から離れた位置に形成されているた
め、温度補償用抵抗１００におけるキャリアの移動は図
５（ａ）に示すようにゲージ抵抗３の周囲を通じて行わ
れる。このため、温度補償用抵抗１００におけるキャリ
ア供給がゲージ抵抗３におけるキャリア供給によって影
響を受ける。

【００３５】そして、この影響によって温度補償用抵抗
１００周辺のＮ^- 型エピタキシャル層２の電位が変化
し、更にこれらの空乏層が変化する。これにより、温度
補償用抵抗１００の抵抗値が変化して、電流源Ｂによる
電流供給量を変化させる。従って、電流源Ｂが誤った量
の電流を供給し、この誤った量の電流に基づきフィード
バック制御が行われていき、同様のことを繰り返して発
振が起こる。

【００３６】そして、図５（ｂ）に本実施形態における
温度補償用抵抗１００近傍におけるセンサ部Ｂの断面図
を示す。図５（ｂ）に示すように、Ｎ⁺ 型拡散層６は、
その深さがＰ⁺ 型拡散層となるゲージ抵抗３及び温度補
償用抵抗１００のおよそ２倍の深さになるようにして形
成されている。実動作時においては、最大電位がＮ⁺ 型
拡散層６に印加される。そして、この電位に基づきゲー
ジ抵抗３又は温度補償用抵抗１００とＮ^- 型エピタキシ
ャル層２におけるＰＮ接合に空乏層が発生する。そし
て、この空乏層におけるキャリアは、Ｎ⁺ 型拡散層６を
通じて行われるが、図５（ｂ）に示すようにゲージ抵抗
３と温度補償用抵抗１００の間にＮ⁺ 型拡散層６が形成
されているため、温度補償用抵抗１００におけるキャリ
ア移動はゲージ抵抗３の周囲を通じる必要なく行われ
る。

【００３７】なお、ここでいう最大電位とは、Ｎ⁺ 型拡
散層６の電位≧ゲージ抵抗３の電位の関係を満たすよう
な電位のことであり、その目的は、Ｎ⁺ 型拡散層６の電
位及びＮ^- 型エピタキシャル層２の電位≧ゲージ抵抗３
を保持することにある。ここで感度を大きくするにはゲ
ージ抵抗３の電位を上げた方が良い。このため、Ｎ⁺型
拡散層６及びＮ^- 型エピタキシャル層２の電位を最大に
した方が両者の余裕が大きく取れ、より感度を上げられ
る等のメリットがある。

【００３８】これにより、上記発振の発生を防止するこ
とができ、良好な圧力検出が可能となる。なお、本実施
形態においては電位勾配によるリーク電流の発生を防止
するためにダイヤフラム部Ｃの周囲全体にＮ⁺ 型拡散層
６を形成しているが、上記発振を防止するという観点か
らすれば、少なくともゲージ抵抗３と温度補償用抵抗１
００の間にゲージ抵抗３の長さと同等程度の長さを有す
るＮ⁺ 型拡散層６を形成すれば良い。

【００３９】（第２実施形態）図６に、第２実施形態に
おける半導体圧力検出装置を示す。第１実施形態と同様
に、Ｎ⁺ 型拡散層６とアルミ配線４ａ〜４ｄは、酸化膜
によって絶縁状態が保持されている。そして、Ｎ⁺ 型拡
散層６は最大電位に印加され、また接地状態になる配線
４ｄは電位０であるため、電位差がかなり大きい。

【００４０】さらに、ボンディングパッド５ｄを通じて
入って来る外乱（ノイズ）による影響を考慮すると上記
電位差はより大きくなる場合があり、使用環境によって
はＮ ⁺ 型拡散層６とアルミ配線４ｄの交差する部分にお
ける絶縁膜７が絶縁破壊を起こす可能性がある。従っ
て、図６に示すように、この半導体圧力検出装置は、第
１実施形態に示す半導体圧力検出装置において、接地状
態となるアルミ配線４ｄと交差する部分にはＮ⁺ 型拡散
層６を形成せず、この交差する部分を除いた状態でＮ⁺
型拡散層６を形成している。

【００４１】なお、中点電位を出力する部分はボンディ
ングパッド５ｂ、５ｃから外乱（ノイズ）に対する保護
を施したダイオード又はコンデンサを用いて、他チップ
（例えば、バイポーラチップ等）へ接続されるため外乱
による影響は小さいと考えられる。このため、外乱によ
る影響は少ないと考えられるが、アルミ配線４ｂ、４ｃ
とＮ⁺ 型拡散層６が交差する部分においてもＮ⁺ 型拡散
層６を形成しないようにすることもできる。

【００４２】（第３実施形態）図７に、第３実施形態に
おける半導体圧力検出装置を示す。前述したように、実
動作時及び電気化学ストップエッチング時において、Ｎ
⁺型拡散層６内は略同電位となる。しかし、Ｎ⁺ 型拡散
層６も有限の抵抗値を有しており、このＮ⁺ 型拡散層６
の中にも抵抗値による若干の電位分布を生じる。従っ
て、Ｎ⁺ 型拡散層６配線をできる限り広くすることで、
抵抗値による電位分布を極力抑えることが可能となる。

【００４３】従って、図７に示す半導体圧力検出装置
は、第１実施形態に示す半導体圧力検出装置において、
Ｎ⁺ 型拡散層６をできる限り大きめに幅を持たせて形成
している。具体的には、ダイヤフラム部Ｃ及びボンディ
ングパッド５ａ〜５ｄが形成されている部分以外におけ
るセンサ部Ａ全面にＮ⁺ 型拡散層６を形成している。こ
れにより、実動作時においてはゲージ抵抗３とＮ^- 型エ
ピタキシャル層２の電位差をより効果的に少なくするこ
とができるため、効果的にリーク特性の改善が図れ、ま
た電気化学ストップエッチング時においては、電位勾配
をより効果的にＰ^- 型シリコン基板１に平行にすること
ができるため、効果的にダイヤフラム部Ｃの膜厚を均一
にすることができる。

【００４４】なお、本実施形態においては、ダイヤフラ
ム部Ｃ内にはＮ⁺ 型拡散層６を形成していないが、ダイ
ヤフラム部Ｃ内のゲージ抵抗３に影響のない範囲内でＮ
⁺ 型拡散層６を形成してもよい。また、この他の方法と
して、Ｎ^- 型エピタキシャル層２が８００〜２４００Ω
／□、Ｎ⁺ 型拡散層６が４Ω／□、アルミが０．００３
Ω／□であることを利用してＮ⁺ 型拡散層６の上にアル
ミ配線を形成し、これに応じてコンタクトホールを形成
させる等することにより、効果的にダイヤフラム部Ｃの
膜厚を均一にすることもできる。

【００４５】（第４実施形態）図８に、第４実施形態に
おける半導体圧力検出装置を示す。この半導体圧力検出
装置は、第１実施形態に示す半導体圧力検出装置におい
て、温度補償用抵抗１００を囲むようにＮ⁺ 型拡散層を
形成している。このように、Ｎ⁺ 型拡散層によって温度
補償用抵抗１００を囲むことにより温度補償用抵抗１０
０のいずれの方向においてもＮ⁺ 型拡散層から直接キャ
リアを受け取ることができるため、ゲージ抵抗３の空乏
層変化に対する影響等をより完全に排除することができ
る。これにより上記発振をより完全に防止することがで
きる。 （第５実施形態）図９に、第５実施形態における半導体
圧力検出装置を示す。

【００４６】図９に示すように、この半導体圧力検出装
置は、第１実施形態に示す半導体圧力検出装置におい
て、埋め込みＮ⁺ 型拡散層６ａをＮ^- 型エピタキシャル
層２とＰ^- 型シリコン基板１の境界部に埋め込み層とし
て形成している。具体的には、埋め込みＮ⁺ 型拡散層６
ａをダイヤフラム部Ｃのテーパ部又はその外部に形成し
ている。これは、電気化学ストップエッチングがＮ^- 型
エピタキシャル層２とＰ^- 型シリコン基板１界面の電位
により影響されるため、埋め込みＮ⁺ 型拡散層６ａがダ
イヤフラム部Ｃの薄膜部形成予定部に存在するとその部
分のダイヤフラム厚が厚くなるからである。

【００４７】このように、埋め込みＮ⁺ 型拡散層６ａ
を、Ｎ^- 型エピタキシャル層２とＰ^-型シリコン基板１
の境界部に形成した場合においても第１実施形態と同様
の効果が得られる。なお、この場合における半導体圧力
検出装置の製造方法は、Ｐ^- 型シリコン基板１にＮ^- 型
エピタキシャル層２を成長させる以前に、所定の領域に
デポジション等により埋め込みＮ⁺ 型拡散層６ａを形成
する必要がある。また、埋め込みＮ ⁺ 型拡散層６ａの一
部に外部から最大電圧（埋め込みＮ⁺ 型拡散層６ａ及び
Ｎ^-型エピタキシャル層２＞ゲージ抵抗３となる電位）
を印加することができるようにコンタクトとなるＮ⁺ 型
拡散層６等を前述の工程を用いて形成する必要がある。 （他の実施形態）第１〜第５実施形態においては、ダイ
ヤフラム部Ｃの形状を正方形状にしているが、この形状
に限らず円形状にしてもよく、８角形状等の多角形状に
してもよい。また、この場合上述したように、ダイヤフ
ラム部Ｃの形状に合わせてＮ⁺ 型拡散層６を形成するこ
とによりダイヤフラム部Ｃに均等な電位を与えることが
できる。

【００４８】また、第２実施形態に示したように第３〜
第５実施形態においても電位０とするアルミ配線４ｄの
下の部分におけるＮ⁺ 型拡散層６をなくすことによりＮ
⁺ 型拡散層６の絶縁破壊を防止することができる。

【図面の簡単な説明】

【図１】（ａ）は、第１実施形態における半導体圧力検
出装置の全体構成図であり、（ｂ）は、（ａ）のセンサ
部Ａの断面図である。

【図２】図１における電位分布を示す図であって、
（ａ）はセンサ部Ａの断面における電位分布図であり、
（ｂ）はセンサ部Ａの正面における電位分布図である。

【図３】図１に示す半導体圧力検出装置の製造工程を示
す手順図である。

【図４】図３に続く半導体圧力検出装置の製造工程を示
す手順図である。

【図５】ゲージ抵抗６と温度補償用抵抗１００の間にＮ
⁺ 型拡散層６を形成する場合としない場合におけるキャ
リアの移動状態を示す比較図である。

【図６】第２実施形態における半導体圧力検出装置の正
面図である。

【図７】第３実施形態における半導体圧力検出装置の正
面図である。

【図８】第４実施形態における半導体圧力検出装置の正
面図である。

【図９】第５実施形態における半導体圧力検出装置の断
面図である。

【図１０】（ａ）は従来の半導体圧力検出装置の断面図
であり、（ｂ）はこの半導体圧力検出装置における電位
分布を示す説明図である。

【図１１】図１０における半導体圧力検出装置における
電位分布を示す図であって、（ａ）は断面における電位
分布図であり、（ｂ）は正面における電位分布図であ
る。

【符号の説明】

１…Ｐ^- 型シリコン基板、２…Ｎ^- 型エピタキシャル
層、３…ゲージ抵抗、４ａ〜４ｄ…アルミ配線、５ａ〜
５ｄ…ボンディングパッド、６…Ｎ⁺ 型拡散層、１００
…温度補償用抵抗、Ａ…センサ部、Ｂ…電流源、Ｃ…ダ
イヤフラム部。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 深田 毅 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 (72)発明者 鈴木 康利 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内

Claims (9)

【特許請求の範囲】
1. 【請求項１】 第１導電型の半導体基板（１）と、 前記半導体基板（１）の表面に形成された第２導電型層
   （２）と、 前記半導体基板（１）の裏面を除去して形成されたダイ
   ヤフラム部（Ｃ）と、 前記ダイヤフラム部（Ｃ）のうち前記第２導電型層
   （２）の表層部に形成された第１導電型ゲージ抵抗
   （３）と、 前記第２導電型層（２）の電位を固定するために形成さ
   れた第２導電型領域（６）とを備え、 前記第２導電型領域（６）は、前記ダイヤフラム部
   （Ｃ）の周囲を囲うように形成されていることを特徴と
   する半導体装置。
2. 【請求項２】 前記ゲージ抵抗（３）の端部それぞれに
   接続された電気配線（４ａ〜４ｄ）を有し、 前記第２導電型領域（６）は、前記電気配線（４ａ〜４
   ｄ）のうち接地端子に接続される電気配線の下層を除い
   て形成されていることを特徴とする請求項１に記載の半
   導体装置。
3. 【請求項３】 前記第２導電型領域（６）に対して前記
   ダイヤフラム部（Ｃ）が形成された領域の反対側領域に
   形成された温度補償用抵抗（１００）を有していること
   を特徴とする請求項１又は２に記載の半導体装置。
4. 【請求項４】 前記第２導電型領域（２）は、前記温度
   補償用抵抗（１００）の周囲を囲うように形成されてい
   ることを特徴とする請求項３に記載の半導体装置。
5. 【請求項５】 前記第２導電型領域（６）は、埋め込み
   形成されていることを特徴とする請求項１乃至４のいず
   れか１つに記載の半導体装置。
6. 【請求項６】 第１導電型の半導体基板（１）上に第２
   導電型層（２）を形成し、この第２導電型層（２）の表
   層部のうちダイヤフラム部（Ｃ）となる領域に第１導電
   型ゲージ抵抗（３）を形成する工程と、 前記第２導電型層（２）に接する領域に第２導電型領域
   （６）を前記ダイヤフラム部（Ｃ）の周囲を囲むように
   形成する工程とを有することを特徴とする半導体装置の
   製造方法。
7. 【請求項７】 前記第２導電型領域（６）に電圧を印加
   して電気化学ストップエッチングを行い、前記半導体基
   板（１）のうち前記第２導電型層（２）の反対側の表層
   部を除去して前記ダイヤフラム部（Ｃ）を形成する工程
   とを備えたことを特徴とする請求項６に記載の半導体装
   置の製造方法。
8. 【請求項８】 表面が第２導電型層（２）となる半導体
   基板（１、２）の裏面を除去して形成したダイヤフラム
   部（Ｃ）の表層部にブリッジ状に形成された第１導電型
   ゲージ抵抗（３）と、前記第２導電型層（２）の電位を
   固定するための第２導電型領域（６）とを備えた半導体
   装置において、 前記第２導電型領域（６）は、前記ダイヤフラム部
   （Ｃ）の周囲を囲うように形成されていることを特徴と
   する半導体装置。
9. 【請求項９】 第１導電型の半導体基板（１）と、 前記半導体基板（１）上面に形成された第２導電型層
   （２）と、 前記半導体基板（１）の裏面部を除去して形成したダイ
   ヤフラム部（Ｃ）と、 前記絶縁層（７）表面に４本形成された電気配線（４ａ
   〜４ｄ）と、 前記第２導電型層（２）の表層部のうち前記ダイヤフラ
   ム部（Ｃ）に形成され、ブリッジ回路を構成する複数の
   第１導電型ゲージ抵抗（３）と、 前記ブリッジ回路の電源端子に接続される電源電気配線
   （４ａ）と、 前記ブリッジ回路の接地回路に接続される接地電気配線
   （４ｄ）と、 前記ブリッジ回路の中点電位を電気出力する中点電気配
   線（４ｂ、４ｃ）と、 前記電源電気配線（４ａ）に接続され、前記ダイヤフラ
   ム部（Ｃ）の周囲を囲むように形成された第２導電型領
   域（６）とを有することを特徴とする半導体装置。