JP2007324566A - 半導体歪みゲージ及びその製造方法 - Google Patents

Abstract

【課題】半導体の歪みゲージのチャネル発生を防止するもので、拡散抵抗領域の周囲に不純物や電荷が付着した場合、あるいは半導体基板の不純物濃度が低い場合に電極パッド間に発生しやすくなるチャネルの発生を防止して、出力の抵抗値を安定させることのできる、各種加速センサ、圧力センサ等に利用できる半導体歪みゲージ及びその製造方法を提供する。
【解決手段】所定の導電型の半導体基板の表面に形成され、該半導体基板とは反対導電型の拡散抵抗領域を備え、その拡散抵抗領域の両端に電極を備えた半導体歪みゲージにおいて、拡散抵抗領域の周囲にその半導体基板よりも高濃度に不純物がドープされた半導体基板と同一導電型の高濃度不純物拡散層を備え、上記電極の一方がその高濃度不純物拡散層まで伸びて形成されてその拡散抵抗領域と該高濃度不純物拡散層とが接続される。
【選択図】図１

Description

本発明は、拡散抵抗を用いる半導体歪みゲージの構造及びその製造方法に関するものであって、各種加速度センサ、圧力センサ等に利用することができる。

従来の技術としては、加速度や圧力を検出するセンサとして歪みゲージが用いられ、その歪みゲージには各種のタイプがある。半導体単結晶を用いたものも多く使用されており、これらは半導体のピエゾ抵抗効果を利用して加えられた力の変化を電気抵抗の変化として検出するものである。このようなピエゾ抵抗効果を利用した半導体歪みゲージにはバルク型ゲージや拡散型ゲージがあり、いずれも半導体基板自体がゲージとなるので該半導体基板に加工を加える必要がある。

図７は従来から一般に用いられる拡散型ゲージの構造を示すものであって、（ａ）は垂直断面図、（ｂ）は（ａ）の矢視Ａ−Ａ線方向から見た平面図である。Ｎ型の単結晶シリコン基板１の表面にＰ型の不純物を拡散して反対導電型の拡散抵抗体２を形成したものである。該拡散抵抗体２の表面は絶縁膜であるＳｉＯ_２などの酸化膜３で保護されており、その酸化膜３の一部をエッチングしてアルミニウム等の金属膜で正（＋）電極４及び負（−）電極５を形成したものである。このように半導体基板としてのＮ型の単結晶シリコン基板１上に拡散により抵抗層を形成する場合には、半導体基板を機械的に加工する必要はない。
米国特許第６６３５９１０号 特開２００１−２６４１８８号公報 特表２００４−５３１６９９号公報

しかし、前述した従来の技術に於ける拡散型ゲージの構造はＮ型の半導体基板、つまりＮ型の単結晶シリコン基板１の表面上にＰ型の抵抗体２を拡散によって形成しただけであり、周囲の不純物や電荷よって、また、該Ｎ型の半導体基板の不純物濃度が低い場合に酸化膜（絶縁膜）３の下にチャネルが発生しやすい状態にある。そのため、電流の流れる経路が上記Ｐ型拡散抵抗体２の部分以外にも存在することになり、拡散型ゲージの抵抗値が不安定となることが問題となっていた。

本発明に係る半導体歪みゲージ及びその製造方法は、拡散型の歪みゲージのチャネル発生を防止するものであり、上記Ｐ型拡散抵抗体２の周囲に不純物や電荷が付着した場合、あるいは半導体基板、すなわちＮ型単結晶シリコン基板１の不純物濃度が低い場合に電極パッド間に発生しやすくなるチャネルの発生を防止して、拡散型ゲージの出力の抵抗値を安定させるものであって、例えば、Ｐ型拡散抵抗体の周囲に高濃度の反対導電型の不純物拡散層を形成することにより、上記の課題を解決するものである。すなわち、本発明は所定の導電型の半導体基板と、該半導体基板の表面に形成された該半導体基板とは反対導電型の拡散抵抗領域と、該拡散抵抗領域の両端部に設けられた電極とを備えた半導体歪みゲージにおいて、前記拡散抵抗領域の周囲に前記半導体基板よりも高濃度に不純物がドープされた前記半導体基板と同一導電型の高濃度不純物拡散層を備え、前記電極の一方が該高濃度不純物拡散層まで伸びて形成されて前記拡散抵抗領域と該高濃度不純物拡散層とが接続され、前記電極には該拡散抵抗領域から該高濃度不純物拡散層へのリークが発生しないような電圧が印加されることに特徴を有するものである。

また、本発明は所定の導電型の半導体基板と、該半導体基板の表面に形成された該半導体基板とは反対導電型の拡散抵抗領域と、ハーフブリッジ構成となるように該拡散抵抗領域の両端部および中間部に設けられた電極とを備えた半導体歪みゲージにおいて、前記拡散抵抗領域の周囲に前記半導体基板よりも高濃度に不純物がドープされた前記半導体基板と同一導電型の高濃度不純物拡散層を備え、前記電極のいずれか一つが該高濃度不純物拡散層まで伸びて形成されて前記拡散抵抗領域と該高濃度不純物拡散層とが接続され、前記電極には該拡散抵抗領域から該高濃度不純物拡散層へのリークが発生しないような電圧が印加されることに特徴を有するものである。

また、本発明は所定の導電型の半導体基板と、該半導体基板の表面に形成された該半導体基板とは反対導電型の拡散抵抗領域と、フルブリッジ構成となるように該拡散抵抗領域の４箇所に設けられた電極とを備えた半導体歪みゲージにおいて、前記拡散抵抗領域の周囲に前記半導体基板よりも高濃度に不純物がドープされた前記半導体基板と同一導電型の高濃度不純物拡散層を備え、前記電極のいずれか一つが該高濃度不純物拡散層まで伸びて形成されて前記拡散抵抗領域と該高濃度不純物拡散層とが接続され、前記電極には該拡散抵抗領域から該高濃度不純物拡散層へのリークが発生しないような電圧が印加されることに特徴を有するものである。

また、本発明は前記拡散抵抗領域の一部に前記半導体基板とは反対電極型の高濃度不純物拡散層を形成すると共に前記電極に接続されることに特徴を有するものである。

また、本発明は前記拡散抵抗領域と前記高濃度不純物拡散層との間隔が５μm以上であることに特徴を有するものである。

また、本発明は所定の導電型の半導体基板の表面に該半導体基板とは反対導電型の拡散抵抗領域を形成し、前記拡散抵抗領域の周囲に前記半導体基板よりも不純物が高濃度にドープされた前記半導体基板と同一導電型の高濃度不純物拡散層を形成し、前記半導体基板の表面に保護膜を形成し、前記拡散抵抗領域の２箇所の一部及び前記高濃度不純物拡散層の一部の上面に於ける前記保護膜部分を除去し、一方が前記拡散抵抗領域の１箇所と接続され、他方が前記高濃度不純物拡散層および該拡散抵抗領域の別の箇所に接続される２つの電極膜を形成することに特徴を有するものである。

所定の導電型の半導体基板の表面に該半導体基板とは反対導電型であってハーフブリッジ構成でなる拡散抵抗領域を形成し、前記拡散抵抗領域の周囲に前記半導体基板よりも不純物が高濃度にドープされた前記半導体基板と同一導電型の高濃度不純物拡散層を形成し、前記半導体基板の表面に保護膜を形成し、前記拡散抵抗領域の３箇所の一部及び前記高濃度不純物拡散層の一部の上面に於ける前記保護膜部分を除去し、いずれか一つが前記高濃度不純物拡散層と接続される３つの電極膜を形成することに特徴を有するものである。

さらに、本発明は所定の導電型の半導体基板の表面に該半導体基板とは反対導電型であってフルブリッジ構成でなる拡散抵抗領域を形成し、前記拡散抵抗領域の周囲に前記半導体基板よりも不純物が高濃度にドープされた高濃度不純物拡散層を形成し、前記半導体基板の表面に保護膜を形成し、前記拡散抵抗領域の４箇所の一部及び前記高濃度不純物拡散層の２箇所の一部の上面に於ける前記保護膜部分を除去し、いずれか一つが前記高濃度不純物層と接続される4つの電極膜を形成することに特徴を有するものである。

本発明に係る半導体歪みゲージ及びその製造方法は、叙上した構成、作用を有するので次の効果がある。

請求項１ないし８記載の本発明によれば、拡散抵抗体の外周部に高濃度の反対導電型の不純物拡散層を形成することによって、チャネルの発生を防止して出力である拡散型ゲージの抵抗値が不安定となることを防止することができるという効果がある。

本発明に係る半導体歪みゲージに於ける実施の形態を説明する。
所定の導電型の半導体基板上面又は表面に不純物を拡散させて反対導電型の拡散抵抗領域若しくは拡散抵抗体を形成する。その拡散抵抗体の周囲に、チャネルの発生を防止するための半導体基板と同じ導電型の高濃度不純物拡散層を形成する。該半導体基板上面又は表面を保護膜で覆い、上記拡散抵抗領域の一部及び高濃度不純物拡散層の一部の上面に於ける保護膜部分、すなわち上記電極と接続する部分に於ける保護膜をエッチングして除去する。
そして、アルミニウム等の導体膜によって電極を形成して外部回路と接続可能にする。

例えばＮ型のシリコン基板の電位がＰ型の拡散抵抗体若しくは拡散抵抗領域よりも下がるとリークが発生するので、正（＋）側電極で高濃度Ｎ型不純物拡散層とＰ型の拡散抵抗領域又は拡散抵抗体を接続して同電位としておく。また、該拡散抵抗体と電極とのオーミックコンタクトを得るために、該電極の下部に拡散抵抗体と同じ導電型の高濃度拡散層を設けておくことが望ましい。

次に、本発明に係る半導体歪みゲージに於ける具体的実施例について図１ないし図６に基づいて説明する。

以下、図面を参照して、本発明の実施例１について説明する。図１は基本構造体を示すものであって、単一素子に適用した本発明の実施例１を示している。（ａ）は垂直断面図、（ｂ）は（ａ）の矢視Ｂ−Ｂ線方向から見た平面図である。半導体基板としてのＮ型単結晶シリコン基板６の表面に不純物を拡散して反対導電型のＰ型拡散抵抗領域（拡散抵抗体）７を形成したものである。該Ｐ型拡散抵抗領域７の表面にはＳｉＯ_２などの酸化膜等で保護膜８が形成されており、その保護膜８の一部をエッチングして除去し、その場所にアルミニウム等の金属膜で電極９ａ、９ｂを形成したものである。Ｐ型の拡散抵抗領域７の周囲を取り囲むように高濃度Ｎ型不純物拡散層１０を形成した点に本発明の特徴がある。また、この実施例１では正（＋）側の電極９ａを高濃度Ｎ型不純物拡散層１０に接続してある。

次に、本発明の実施例２について説明する。図２は図１に示す本発明の実施例１と概ね同一構造を備えた半導体歪みゲージである。（ａ）は垂直断面図、（ｂ）は（ａ）の矢視Ｃ−Ｃ線方向から見た平面図である。当該実施例１との相異点は、前記実施例１に示す電極９ａ、９ｂの下面に高濃度Ｐ型不純物拡散層１１を形成して該電極９ａ、９ｂと前記Ｐ型拡散抵抗領域７とをオーミック接続した構造を採用した点である。
ほかの構成要素は前述した実施例１と同一であり、同一番号、同一符号を付し、その説明を省略する。

次に、本発明の実施例３について説明する。図３は単一素子に適用した本発明の実施例３を示している。（ａ）は垂直断面図、（ｂ）は（ａ）の矢視Ｄ−Ｄ線方向から見た平面図である。

半導体基板としてのＰ型単結晶シリコン基板１２の表面に不純物を拡散して反対導電型のＮ型拡散抵抗領域（Ｎ型拡散抵抗体）１３を形成したものである。該Ｎ型拡散抵抗領域１３の表面はＳｉＯ_２などの酸化膜等で保護膜８を形成しており、その保護膜８の一部をエッチングしてアルミニウム等の金属膜で電極９ａ、９ｂを形成したものである。該電極９ａ、９ｂの下面に高濃度Ｎ型不純物拡散層１４を形成している。前記Ｎ型拡散抵抗領域１３の周囲を取り囲むように高濃度Ｐ型不純物拡散層１５を形成した点に本発明の特徴がある。この実施例３では負（−）側の電極９ｂを高濃度Ｐ型不純物拡散層１５に接続してある。

図４ないし図６は本発明のそれぞれ他の実施例すなわち実施例４ないし実施例６を示す平面図である。なお、各平面図は保護膜下の半導体基板の上面を示している。便宜上、半導体基板より上に在る電極の平面形状と位置を各図中に一点鎖線で示しておく。
図４はＰ型拡散抵抗領域１６をハーフブリッジ構成としたもので、Ｐ型の抵抗体を用いているので正（＋）側電極９ａと高濃度Ｎ型不純物拡散層１７とを接続したものである。拡散抵抗領域がＮ型の抵抗体を用いる場合には負（−）側電極９ｂとＰ型高濃度不純物拡散層（図示せず）を接続すればよい。また、中間に位置する中間電極９ｃを正（＋）電極９ａとし、高濃度Ｎ型不純物拡散層１７と接続するようにしても実施可能である。
図５は図４と同じ導電型の半導体基板であるが、高濃度Ｎ型不純物拡散層の形状が異なった実施例である。高濃度Ｎ型不純物拡散層１８をＰ型拡散抵抗領域１６の形状に合わせて折り曲げて形成したものである。
図６はＰ型拡散抵抗領域１９をフルブリッジ構成として高濃度Ｎ型不純物拡散層２０ａ、２０ｂをＰ型拡散抵抗領域１９の外側と内側にそれぞれ形成し、この形成された外側と内側のそれぞれの高濃度Ｎ型不純物拡散層２０ａ、２０ｂと正（＋）側電極９ａとを接続したものである。
なお、図４ないし図６に示す実施例の他の構成要素は前述した実施例１同一であり、その説明を省略する。

次に、本発明に係る半導体歪みゲージの製造方法を説明し、本発明を明らかにする。

本発明による半導体歪みゲージの製造方法の工程は次のようになる。
（１）所定の導電型の半導体基板すなわち、Ｎ型又はＰ型単結晶シリコン基板６、１２の表面に該半導体基板とは反対導電型のＰ型又はＮ型の拡散抵抗領域７、１３となる不純物拡散層を形成する。
（２）当該Ｐ型又はＮ型の拡散抵抗領域７、１３の周囲に当該一つの半導体基板と同一導電型であって該半導体基板よりも不純物が高濃度にドープされた高濃度Ｎ型又はＰ型不純物拡散層１０、１５を形成する。この高濃度Ｎ型又はＰ型不純物拡散層１０、１５はＰ型又はＮ型の拡散抵抗領域７、１３と５μｍ程度の間隔を置いて形成するとよい。高濃度Ｎ型又はＰ型不純物拡散層１０、１５とＰ型又はＮ型の拡散抵抗領域７、１３との間隔が広がると半導体歪みゲージの出力の抵抗値を安定させるという効果がなくなるので3ｍｍ程度までの範囲にするとよい。
（３）当該半導体基板の表面に保護膜８を形成する。
（４）上記Ｐ型又はＮ型拡散抵抗領域７、１３の２箇所の一部と上記高濃度Ｎ型又はＰ型不純物拡散層１０、１５の一部の上面に於ける前記保護膜８を除去する。
（５）一方が保護膜８の除去されたＰ型又はＮ型拡散抵抗領域７、１３の１箇所と接続され、他方が保護膜８の除去された高濃度Ｎ型又はＰ型不純物拡散層１０、１５およびＰ型又はＮ型拡散抵抗領域７、１３の別の箇所に接続される２つの電極９ａ、９ｂを形成する。

次に、試作例について説明する。Ｎ型の半導体基板にＰ型の抵抗体を拡散によって抵抗値が3.5ｋΩとなるように形成した。正（＋）側電極の下部に高濃度Ｎ型不純物拡散層及び負（−）側電極の下部に高濃度Ｎ型不純物拡散層をそれぞれ形成した。Ｎ型の半導体基板の表面にＳｉＯ_２の絶縁保護膜を１μｍ形成し、エッチングで窓を形成した後に１μｍ厚のアルミニウム電極を形成した。該Ｎ型半導体基板の裏面を研磨して２５μｍの厚みに仕上げ、ダイシングを行って素子を得た。

試作品の抵抗体の寸法は、比抵抗を0.03Ω・cmとする場合、断面積を60μm²（幅30μm、深さ２μm）、長さを750μmとした。素子の大きさは0.36mm×2.73mm×0.025mmとすることができた。試作品のゲージ率Ｇは、Ｇ＝（ΔＲ／Ｒ）・（１／ε）（ただし、ε：歪み、ΔＲ／Ｒ：抵抗変化率）で約100となっていた。

本発明に係る半導体歪みゲージに於ける実施例１を示す図面であって、（ａ）は垂直断面図、（ｂ）は（ａ）の矢視Ｂ−Ｂ線方向から見た平面図である。 本発明に係る半導体歪みゲージに於ける実施例２を示す図面であって、（ａ）は垂直断面図、（ｂ）は（ａ）の矢視Ｃ−Ｃ線方向から見た平面図である。 本発明に係る半導体歪みゲージに於ける実施例３を示す図面であって、（ａ）は垂直断面図、（ｂ）は（ａ）の矢視Ｄ−Ｄ線方向から見た平面図である。 本発明に係る半導体歪みゲージに於ける実施例４を示す平面図である。 本発明に係る半導体歪みゲージに於ける実施例５を示す平面図である。 本発明に係る半導体歪みゲージに於ける実施例６を示す平面図である。 従来の技術に於ける拡散型ゲージの構造を示す図面であって、（ａ）は垂直断面図、（ｂ）は（ａ）の矢視Ａ−Ａ線方向から見た平面図である。

符号の説明

６ Ｎ型単結晶シリコン基板（半導体基板）
７ Ｐ型拡散抵抗領域（Ｐ型拡散抵抗体）
８ 保護膜
９ａ 正（＋）側電極
９ｂ 負（−）側電極
９ｃ 中間電極
１０ 高濃度Ｎ型不純物拡散層
１１ 高濃度Ｐ型不純物拡散層
１２ Ｐ型単結晶シリコン基板（半導体基板）
１３ Ｎ型拡散抵抗領域（Ｎ型拡散抵抗体）
１４ 高濃度Ｎ型不純物拡散層
１５ 高濃度Ｐ型不純物拡散層
１６ Ｐ型拡散抵抗領域（Ｐ型拡散抵抗体）
１７ 高濃度Ｎ型不純物拡散層
１８ 高濃度Ｎ型不純物拡散層
１９ Ｐ型拡散抵抗領域（Ｐ型拡散抵抗体）
２０ａ 高濃度Ｎ型不純物拡散層（外側）
２０ｂ 高濃度Ｎ型不純物拡散層（内側）

Claims (8)

1. 所定の導電型の半導体基板と、該半導体基板の表面に形成された該半導体基板とは反対導電型の拡散抵抗領域と、該拡散抵抗領域の両端部に設けられた電極とを備えた半導体歪みゲージにおいて、前記拡散抵抗領域の周囲に前記半導体基板よりも高濃度に不純物がドープされた前記半導体基板と同一導電型の高濃度不純物拡散層を備え、前記電極の一方が該高濃度不純物拡散層まで伸びて形成されて前記拡散抵抗領域と該高濃度不純物拡散層とが接続され、前記電極には該拡散抵抗領域から該高濃度不純物拡散層へのリークが発生しないような電圧が印加されることを特徴とする半導体歪みゲージ。
2. 所定の導電型の半導体基板と、該半導体基板の表面に形成された該半導体基板とは反対導電型の拡散抵抗領域と、ハーフブリッジ構成となるように該拡散抵抗領域の両端部および中間部に設けられた電極とを備えた半導体歪みゲージにおいて、前記拡散抵抗領域の周囲に前記半導体基板よりも高濃度に不純物がドープされた前記半導体基板と同一導電型の高濃度不純物拡散層を備え、前記電極のいずれか一つが該高濃度不純物拡散層まで伸びて形成されて前記拡散抵抗領域と該高濃度不純物拡散層とが接続され、前記電極には該拡散抵抗領域から該高濃度不純物拡散層へのリークが発生しないような電圧が印加されることを特徴とする半導体歪みゲージ。
3. 所定の導電型の半導体基板と、該半導体基板の表面に形成された該半導体基板とは反対導電型の拡散抵抗領域と、フルブリッジ構成となるように該拡散抵抗領域の４箇所に設けられた電極とを備えた半導体歪みゲージにおいて、前記拡散抵抗領域の周囲に前記半導体基板よりも高濃度に不純物がドープされた前記半導体基板と同一導電型の高濃度不純物拡散層を備え、前記電極のいずれか一つが該高濃度不純物拡散層まで伸びて形成されて前記拡散抵抗領域と該高濃度不純物拡散層とが接続され、前記電極には該拡散抵抗領域から該高濃度不純物拡散層へのリークが発生しないような電圧が印加されることを特徴とする半導体歪みゲージ。
4. 前記拡散抵抗領域の一部に前記半導体基板とは反対導電型の高濃度不純物拡散層を形成すると共に前記電極に接続されることを特徴とする請求項１、２又は３に記載の半導体歪みゲージ。
5. 前記拡散抵抗領域と前記高濃度不純物拡散層との間隔が５μm以上であることを特徴とする請求項１、２又は３に記載の半導体歪みゲージ。
6. 所定の導電型の半導体基板の表面に該半導体基板とは反対導電型の拡散抵抗領域を形成し、前記拡散抵抗領域の周囲に前記半導体基板よりも不純物が高濃度にドープされた前記半導体基板と同一導電型の高濃度不純物拡散層を形成し、前記半導体基板の表面に保護膜を形成し、前記拡散抵抗領域の２箇所の一部及び前記高濃度不純物拡散層の一部の上面に於ける前記保護膜部分を除去し、一方が前記拡散抵抗領域の１箇所と接続され、他方が前記高濃度不純物拡散層および該拡散抵抗領域の別の箇所に接続される２つの電極膜を形成する半導体歪みゲージの製造方法。
7. 所定の導電型の半導体基板の表面に該半導体基板とは反対導電型であってハーフブリッジ構成でなる拡散抵抗領域を形成し、前記拡散抵抗領域の周囲に前記半導体基板よりも不純物が高濃度にドープされた前記半導体基板と同一導電型の高濃度不純物拡散層を形成し、前記半導体基板の表面に保護膜を形成し、前記拡散抵抗領域の３箇所の一部及び前記高濃度不純物拡散層の一部の上面に於ける前記保護膜部分を除去し、いずれか一つが前記高濃度不純物拡散層と接続される３つの電極膜を形成する半導体歪みゲージの製造方法。
8. 所定の導電型の半導体基板の表面に該半導体基板とは反対導電型であってフルブリッジ構成でなる拡散抵抗領域を形成し、前記拡散抵抗領域の周囲に前記半導体基板よりも不純物が高濃度にドープされた高濃度不純物拡散層を形成し、前記半導体基板の表面に保護膜を形成し、前記拡散抵抗領域の４箇所の一部及び前記高濃度不純物拡散層の２箇所の一部の上面に於ける前記保護膜部分を除去し、いずれか一つが前記高濃度不純物拡散層と接続される4つの電極膜を形成する半導体歪みゲージの製造方法。

Images