JP3662114B2 - パワートランジスタ - Google Patents
パワートランジスタ Download PDFInfo
- Publication number
- JP3662114B2 JP3662114B2 JP18737598A JP18737598A JP3662114B2 JP 3662114 B2 JP3662114 B2 JP 3662114B2 JP 18737598 A JP18737598 A JP 18737598A JP 18737598 A JP18737598 A JP 18737598A JP 3662114 B2 JP3662114 B2 JP 3662114B2
- Authority
- JP
- Japan
- Prior art keywords
- current detection
- bonding pad
- emitter
- pad portion
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の属する技術分野】
この発明は、スイッチングレギュレータやシリーズレギュレータ等に用いられるパワートランジスタに関し、特に中電流および大電流用のパワートランジスタに関する。
【0002】
【従来の技術】
従来、パワートランジスタとしては、図11に示すように、電流検出機能付のものがある。このパワートランジスタは、図示しないコレクタ層と、そのコレクタ層上に形成されたベース層と、そのベース層上にメッシュ状に形成された複数のエミッタ層とからなる複数のユニットトランジスタを有している。上記エミッタ層上にエミッタ電極31をくし状に形成すると共に、上記ベース層上にエミッタ電極31を囲むようにベース電極32を形成し、各ユニットトランジスタが並列に接続された構造をしている。また、上記エミッタ電極31およびベース電極32の比較的広い部分には、エミッタボンディングパッド部31aおよびベースボンディングパッド部32aが夫々設けられている。そして、上記くし状のエミッタ電極31の電流検出用配線部31bの先端部(エミッタボンディングパッド部31aより離れた部分)には、電流検出用配線部31bの配線抵抗に起因する電圧降下により検出される電圧を取り出すための電流検出用ボンディングパッド部31cを設けている。
【0003】
上記パワートランジスタでは、図11に示すように、エミッタ電極31とベース電極32とが交互にかみ合うように配置されており、トランジスタ動作が有効に行なわれるチップ中央部やベース電極32の経路にパッドを設けると、トランジスタの有効面積を小さくすることになるので、ベースボンディングパッド部32a,電流検出用ボンディングパッド部31cをチップの端に配置している。
【0004】
また、図12は上記パワートランジスタの等価回路を示す回路図であり、各ユニットトランジスタQ11〜Q13,Q21〜Q23,Q31〜Q33のエミッタを、低抵抗のエミッタ電極31の配線抵抗R40〜R42,R50〜R52,R60〜R62およびエミッタ電極31の配線よりも抵抗が高い格子状パターンのエミッタ層の拡散抵抗R11,R12,R21,R22,R31,R32により夫々接続し、エミッタボンディングパッド部31aに接続している。また、上記各ユニットトランジスタQ11〜Q13,Q21〜Q23,Q31〜Q33のコレクタをコレクタ電極40に夫々接続すると共に、各ユニットトランジスタQ11〜Q13,Q21〜Q23,Q31〜Q33のベースをベースボンディングパッド部32aに夫々接続している。上記ベースボンディングパッド部32aと電流検出用ボンディングパッド部31cとの間の電流検出用配線部31bの両端電圧を検出する。すなわち、上記電流検出用配線部31bの配線抵抗R40〜R42の電圧降下により検出電圧が得られる。
【0005】
【発明が解決しようとする課題】
ところで、図12の等価回路に示すように、複数のユニットトランジスタQ11〜Q13,Q21〜Q23,Q31〜Q33が配列された構造のパワートランジスタでは、コレクタ・エミッタ間電圧が高く、コレクタ電流が大きい場合、ユニットトランジスタが多く集中しているチップ中央部の発熱が大きくなり、エミッタボンディングパッド部より距離が短く、エミッタ層の拡散抵抗の小さいエミッタボンディングパッド部周辺部に電流が集中しやすくなる。そうして、電流集中→発熱→電流増幅率の増加→さらに電流集中が繰り返され、短時間に電流が局所的に集中する。このため、チップの端の方の電流検出用ボンディングパッド部31cで検出された検出電圧に基づいて制御を行っても、上記電流の集中しやすいチップ中央部で何倍もの電流が局部的に流れて、チップの信頼性が低下したり、チップが破壊されたりするという問題がある。
【0006】
また、上記パワートランジスタでは、チップ表面のエミッタ電極の配線抵抗が小さく検出電圧が低くかったり、エミッタ電極の金属の温度特性が大きいためにチップの発熱による検出電圧の変化が大きかったり、さらにチップ生産時のエミッタ電極の厚みや幅等のバラツキが大きかったりするため、過電流に対する検出精度が低いという問題がある。
【0007】
そこで、この発明の目的は、過電流を精度よく検出でき、チップの信頼性低下や破壊を防止できる電流検出機能付のパワートランジスタを提供することにある。
【0008】
【課題を解決するための手段】
上記目的を達成するため、請求項1のパワートランジスタは、主電流が流れるエミッタ電極に、エミッタボンディングパッド部と、上記エミッタボンディングパッド部に対して所定距離離れた電流検出用ボンディングパッド部と、上記エミッタボンディングパッド部と上記電流検出用ボンディングパッド部とを接続する電流検出用抵抗としての電流検出用配線部とを設けたパワートランジスタであって、上記電流検出用配線部は、上記エミッタ電極に過電流が流れたときに電流が集中しやすく他の領域よりも温度が高くなる領域に設け、上記エミッタ電極に、上記エミッタボンディングパッド部に対して所定距離離れた比較電流検出用ボンディングパッド部と、上記エミッタボンディングパッド部と上記電流検出用ボンディングパッド部とを接続する電流検出用抵抗としての比較電流検出用配線部とを設け、上記比較電流検出用配線部は、上記エミッタ電極に過電流が流れたときに上記電流検出用配線部の両端電圧と上記比較電流検出用配線部の両端電圧との電圧差が大きくなるように、上記エミッタ電極に過電流が流れたときに電流が集中しにくくかつ上記電流検出用配線部が設けられた上記領域よりも温度が低くなる上記他の領域に設けたことを特徴としている。
【0009】
上記請求項1のパワートランジスタによれば、上記エミッタボンディングパッド部と上記電流検出用ボンディングパッド部とを接続する電流検出用配線部をチップ内の最も電流の集中しやすい場合に配置することによって、過電流が印加されて電流集中が生じた場合でも、上記電流検出用配線部の両端電圧に基づいて過電流を精度よく検出でき、チップの信頼性低下や破壊を防止できる。
【0010】
【0011】
また、上記電流検出用ボンディングパッド部と上記エミッタボンディングパッド部とを接続する電流検出用配線部の両端電圧と上記比較電流検出用ボンディングパッド部と上記エミッタボンディングパッド部とを接続する比較電流検出用配線部の両端電圧との電圧差は、通常のチップ内に均一に電流が流れているときは小さいか略ゼロに近く、過電流やコレクタ・エミッタ間電圧が高くなって電流が集中したときは大きくなる。したがって、上記電流検出用配線部の両端電圧と上記比較電流検出用配線部の両端電圧との電圧差を検出することによって、電力(電流×電圧)が大きくなってチップ内で電流集中が発生している場合のみを正確に検出することも可能となる。
【0012】
また、請求項2のパワートランジスタは、請求項1のパワートランジスタにおいて、上記電流検出用配線部が上記エミッタボンディングパッド部と上記電流検出用ボンディングパッド部との間で分割され、その分割された電流検出用配線部が上記エミッタ電極の下側のエミッタ層を介して接続されていることを特徴としている。
【0013】
上記請求項2のパワートランジスタによれば、上記電流検出用配線部をエミッタボンディングパッド部と電流検出用ボンディングパッド部との間で分割することによって、分割された電流検出用配線部は、エミッタ電極よりも抵抗率の大きいエミッタ層の拡散抵抗で接続されるため、エミッタボンディングパッド部と電流検出用ボンディングパッド部との間の両端電圧すなわち検出電圧が高くなる。そして、上記検出電圧のほとんどがエミッタ層の拡散抵抗の電圧降下によるものとなり、エミッタ層の拡散抵抗の電圧降下に対してエミッタ電極の配線抵抗の電圧降下の占める割合が少なくなり、生産時のエミッタ電極の厚みや幅のバラツキによる検出電圧に対する影響が小さくなる。さらに、上記エミッタ電極の金属(例えばAl電極)よりもエミッタ層の半導体(例えばシリコン)の拡散抵抗の方が温度に対する抵抗値の変化が少なく、チップの温度変化による検出電圧に対する影響も小さくなる。したがって、過電流に対する検出精度をさらに向上できる。
【0014】
【発明の実施の形態】
以下、この発明のパワートランジスタを図示の実施の形態により詳細に説明する。
【0015】
(第1実施形態)
図1はこの発明の第1実施形態のパワートランジスタのチップの概略平面図であり、図2は図1のII−II線から見た断面図である。
【0016】
図2に示すように、P型のコレクタ層6の一方の側にN型のベース拡散層7を形成し、そのベース拡散層7上に格子状パターンのP+型のエミッタ拡散層8を形成している。上記コレクタ層6,ベース拡散層7およびエミッタ拡散層8で複数のユニットトランジスタを構成している。上記コレクタ層6の他方の側にコレクタ電極10を形成している。そして、コレクタ層6,ベース拡散層7およびエミッタ拡散層8上に、パターンニングされたシリコン酸化膜(絶縁膜)9を形成している。なお、図1の平面図では、拡散パターンを省略している。
【0017】
上記コレクタ層6,ベース拡散層7とエミッタ拡散層8(図2に示す)で構成された複数のユニットトランジスタは、図1に示すように、エミッタ拡散層8上に形成されたくし状のエミッタ電極1と、そのエミッタ電極1を囲うようにベース拡散層7上に形成されたベース電極2とにより夫々接続されている。上記くし状のエミッタ電極1の広い部分には、金属ワイヤ等によりフレーム(図示せず)と電気的に接続するためのエミッタボンディングパッド部1aを形成すると共に、ベース電極2の広い部分には、金属ワイヤ等によりフレーム(図示せず)と電気的に接続するためのベースボンディングパッド部2aを形成している。また、上記エミッタ電極1には、上記エミッタボンディングパッド部1aから所定距離離れた電流検出用ボンディングパッド部1cと、上記エミッタボンディングパッド部1aと電流検出用ボンディングパッド部1cとを接続する電流検出用配線部1bとを設けている。上記エミッタボンディングパッド部1aと電流検出用ボンディングパッド部1cとの間の電流検出用配線部1bの配線抵抗を利用して、その電流検出用配線部1bの両端電圧を検出する。このパワートランジスタでは、大きな電力が印加された場合に最も電流が集中しやすいチップ中央部に上記電流検出用配線部1bを配置している。
【0018】
このように、上記エミッタボンディングパッド部1aと電流検出用ボンディングパッド部1cとを接続する電流検出用配線部1bをチップ内の最も電流の集中しやすい場合に配置することによって、過電流が印加されて電流集中が生じた場合でも、電流検出用配線部1bの両端電圧に基づいて過電流を精度よく検出でき、チップの信頼性低下や破壊を防止することができる。
【0019】
(第2実施形態)
図3はこの発明の第2実施形態のパワートランジスタのチップの概略平面図であり、このパワートランジスタは、比較電流検出用配線部と比較電流検出用ボンディングパッド部とを除き図1に示す第1実施形態のパワートランジスタと同一の構成をしている。
【0020】
図3に示すように、上記パワートランジスタは、図示しないコレクタ層,ベース拡散層およびエミッタ拡散層で複数のユニットトランジスタを構成している。上記複数のユニットトランジスタは、エミッタ拡散層上に形成されたくし状のエミッタ電極11とそのエミッタ電極11を囲うようにベース拡散層上に形成されたベース電極12とにより夫々接続されている。上記くし状のエミッタ電極11の広い部分には、金属ワイヤ等によりフレーム(図示せず)と電気的に接続するためのエミッタボンディングパッド部11aを形成すると共に、ベース電極12の広い部分には、金属ワイヤ等によりフレーム(図示せず)と電気的に接続するためのベースボンディングパッド部12aを形成している。また、上記エミッタ電極11には、上記エミッタボンディングパッド部11aから所定距離離れた電流検出用ボンディングパッド部11cと、上記エミッタボンディングパッド部11aと電流検出用ボンディングパッド部11cとを接続する電流検出用配線部11bとを設けている。このエミッタボンディングパッド部11aと電流検出用ボンディングパッド部11cとの間の電流検出用配線部11bの配線抵抗を利用し、その電流検出用配線部11bの両端電圧を検出する。このパワートランジスタでは、大きな電力が印加された場合に最も電流が集中しやすいチップ中央部に上記電流検出用配線部11bを配置している。
【0021】
また、電流が最も集中しやすい位置に配置した電流検出用配線部11bとは別に最も電流が集中しにくい位置、すなわち、ユニットトランジスタの数が少なくエミッタボンディングパッド部11aからの距離が遠い位置として、チップの端部に比較電流検出用配線部11dを設けている。そして、上記比較電流検出用配線部11dの先端部に比較電流検出用ボンディングパッド部11eを設けている。
【0022】
また、図4は上記パワートランジスタの等価回路と出力電圧を処理する回路を示す回路図である。図4に示すように、このパワートランジスタは、エミッタボンディングパッド部11a,ベースボンディングパッド部12a,コレクタ電極20,電流検出用ボンディングパッド部11cおよび比較電流検出用ボンディングパッド部11eを有し、エミッタ電極11を抵抗R1,R2,R3を介してエミッタに夫々接続している。この抵抗R1,R2,R3は、エミッタ電極11(図3に示す)の配線抵抗を示しており、抵抗R2は電流検出用配線部11b(図3に示す)の配線抵抗であり、抵抗R3は比較電流検出用配線部11d(図3に示す)の配線抵抗である。上記エミッタボンディングパッド部11aを差動増幅器OP1の一方の入力端子に接続すると共に、電流検出用ボンディングパッド部11cを差動増幅器OP1の他方の入力端子に接続して、差動増幅器OP1の出力端子より電流検出信号S1を出力する。また、上記電流検出用ボンディングパッド部11cを差動増幅器OP2の一方の入力端子に接続すると共に、比較電流検出用ボンディングパッド部11eを差動増幅器OP2の他方の入力端子に接続して、差動増幅器OP2の出力端子より電流検出信号S2を出力する。
【0023】
図7,図8は図4のパワートランジスタに電流を印加した場合のコレクタ電流ICに対する検出電圧VSを示している。図7におけるパワートランジスタのコレクタ・エミッタ間電圧VCEが1Vであり、パワートランジスタに印加される電力は(1V×コレクタ電流)となる。一方、図8におけるパワートランジスタのコレクタ・エミッタ間電圧VCEが10Vであり、コレクタ電流が同じであってもパワートランジスタに印加される電力は図7のパワートランジスタの10倍になる。
【0024】
図7において、コレクタ電流ICが大きくなっても、チップ中央部の電流検出用配線部11b(図3に示す)を用いた電流検出用ボンディングパッド部11c(図3に示す)の検出電圧VSAの特性曲線A1と、チップの端の電流検出用配線部12b(図3に示す)を用いた比較電流検出用ボンディングパッド部11e(図3に示す)の検出電圧VSBの特性曲線A2とはほぼ同一で、検出電圧VSA,VSBを比較した電流検出信号S2はゼロに近い(特性曲線A3に示す)。
【0025】
一方、図8においてコレクタ電流ICが増えると、チップ中央部の電流検出用配線部11b(図3に示す)を用いた電流検出用ボンディングパッド部11c(図3に示す)の検出電圧VSAの特性曲線B1が、チップの端の比較電流検出用配線部11d(図3に示す)を用いた比較電流検出用ボンディングパッド部11e(図3に示す)の検出電圧VSBの特性曲線B2よりも大きくなり、検出電圧VSA,VSBを比較した電流検出信号S2は電流と共に大きくなる(特性曲線B3に示す)。
【0026】
上記検出電圧VSBに比べ検出電圧VSAが大きくなるということは、チップ内で電流集中が発生していることを示しており、電流検出信号S2に基づいて保護を行うことによって、電流集中によるチップの破壊を防止する。
【0027】
このように、上記エミッタボンディングパッド部11aと電流検出用ボンディングパッド部11cとを接続する電流検出用配線部11bをチップ内の最も電流の集中しやすい場合に配置することによって、過電流が印加されて電流集中が生じた場合でも、電流検出用配線部11bの両端電圧に基づいて過電流を精度よく検出でき、チップの信頼性低下や破壊を防止することができる。
【0028】
また、上記電流検出用配線部11bの両端電圧と比較電流検出用配線部11dの両端電圧との電圧差を検出することによって、電力(電流×電圧)が大きくなってチップ内で電流集中が発生している場合のみを正確に検出することができる。
【0029】
(第3実施形態)
図5はこの発明の第3実施形態のパワートランジスタのチップの概略平面図であり、図6は図5のVI−VI線から見た断面図を示している。なお、このパワートランジスタは、電流検出用配線部を除いて図1に示す第1実施形態のパワートランジスタと同一の構成をしている。
【0030】
図6に示すように、P型のコレクタ層26の一方の側にN型のベース拡散層27を形成し、そのベース拡散層27上に格子状パターンのP+型のエミッタ拡散層28を形成している。上記コレクタ層26,ベース拡散層27およびエミッタ拡散層28で複数のユニットトランジスタを構成している。上記コレクタ層26の他方の側にコレクタ電極30を形成している。そして、コレクタ層26,ベース拡散層27およびエミッタ拡散層28上に、パターンニングされたシリコン酸化膜(絶縁膜)29を形成している。なお、図5の平面図では、拡散パターンを省略している。
【0031】
上記コレクタ層26,ベース拡散層27とエミッタ拡散層28(図6に示す)で構成された複数のユニットトランジスタは、図5に示すように、エミッタ拡散層28上に形成されたくし状のエミッタ電極21と、そのエミッタ電極21を囲うようにベース拡散層27上に形成されたベース電極22とにより夫々接続されている。上記くし状のエミッタ電極11の中央の広い部分には、金属ワイヤ等によりフレーム(図示せず)と電気的に接続するためのエミッタボンディングパッド部21aを設けると共に、ベース電極22には、金属ワイヤ等によりフレーム(図示せず)と電気的に接続するためのベースボンディングパッド部22aを設けている。また、上記エミッタ電極11には、上記エミッタ電極11のエミッタボンディングパッド部21aから所定距離離れた電流検出用ボンディングパッド部23aと、上記エミッタボンディングパッド部21aと電流検出用ボンディングパッド部23aとをエミッタ拡散層28を介して接続する電流検出用配線部21b,23bとを設けている。このエミッタボンディングパッド部21aと電流検出用ボンディングパッド部23aとの間の電流検出用配線部21b,23bの配線抵抗およびエミッタ拡散層28の拡散抵抗を利用して、エミッタボンディングパッド部21aと電流検出用ボンディングパッド部23aとの間の電圧を検出する。このパワートランジスタでは、大きな電力が印加された場合に最も電流が集中しやすいチップ中央部に上記電流検出用配線部21b,23bを配置している。
【0032】
このパワートランジスタは、図6に示すように、電流検出用配線部をエミッタボンディングパッド部21より離れた位置のエミッタ拡散層28の端部で電流検出用配線部21b,23bに分割し、エミッタ電極11と電流検出用ボンディングパッド部23aとをAl配線だけで配線するのではなく、電流検出用配線部21b,エミッタ拡散層28および電流検出用配線部22bを介して接続した構造としている。例えば、図12の等価回路で説明すると、ユニットトランジスタQ23のエミッタに電流検出用ボンディングパッド部23aを接続し(点線で示す)、ユニットトランジスタQ23のエミッタに接続された電流検出用配線部を点Xで切断した構造である。
【0033】
上記構成のパワートランジスタでは、図5に示す電流検出用ボンディングパッド部23aで検出される検出電圧は、拡散が小さい電流検出用配線部21b,23bの配線抵抗による電圧降下ではなく、主にエミッタ拡散層28の拡散抵抗の電圧降下となり、従来とほぼ同じ形状のトランジスタで検出電圧を大きくすることが可能となる。また、上記エミッタ拡散層28の拡散抵抗はAl等の金属の抵抗に比べて、温度に対する変化率が小さく、トランジスタチップが発熱したときの検出電圧の増加も少ない。
【0034】
図9は上記パワートランジスタのコレクタ電流ICに対する検出電圧VSの特性を示すグラフであり、図10は上記パワートランジスタの周囲温度Taに対する検出電圧の変化率を示すグラフである。なお、図9では、コレクタ・エミッタ間電圧VCEを1Vとし、図10では、コレクタ・エミッタ間電圧VCEを1V、コレクタ電流ICを1Aとしている。図9に示すように、上記パワートランジスタの検出電圧VSの特性曲線C2は、従来のパワートランジスタの検出電圧VSの特性曲線C1に比べて検出電圧が大きいことが分かる。また、図10に示すように、上記パワートランジスタの検出電圧VSの特性曲線D2は、従来のパワートランジスタの検出電圧VSの特性曲線D1に比べ周囲温度Taに対する変化量が少ないことが分かる。
【0035】
このように、上記エミッタボンディングパッド部21aと電流検出用ボンディングパッド部23aとを電流検出用配線部21b,23bおよびエミッタ拡散層28を介して接続すると共に、電流検出用配線部21b,23bチップ内の最も電流の集中しやすい場合に配置することによって、過電流が印加されて電流集中が生じた場合でも、エミッタボンディングパッド部21aと電流検出用ボンディングパッド部23aとの間の電圧に基づいて過電流を精度よく検出でき、チップの信頼性低下や破壊を防止することができる。
【0036】
また、上記エミッタボンディングパッド部21aと電流検出用ボンディングパッド部23aとの間を接続する電流検出用配線部を、電流検出用配線部21bと電流検出用配線部23bとに分割することによって、分割された電流検出用配線部21b,23bは、エミッタ電極21よりも抵抗率の大きいエミッタ拡散層28の拡散抵抗で接続されるため、エミッタボンディングパッド部21aと電流検出用ボンディングパッド部23aとの間の電圧すなわち検出電圧が高くなる。また、上記検出電圧がエミッタ拡散層28の拡散抵抗の電圧降下によるものとなり、エミッタ拡散層28の拡散抵抗の電圧降下に対してエミッタ電極21の配線抵抗の電圧降下の占める割合が少なくなり、生産時のエミッタ電極21の厚みや幅のバラツキによる検出電圧に対する影響が小さくなる。さらに、上記エミッタ電極21の金属(例えばAl電極)よりもエミッタ拡散層28の半導体(例えばシリコン)の拡散抵抗の方が温度に対する抵抗値の変化が少なく、チップの温度変化による検出電圧に対する影響も小さくなる。したがって、上記検出電圧の精度が向上して、過電流に対する検出精度をさらに向上することができる。
【0037】
以上述べたように、上記第1〜第3実施形態のパワートランジスタは、いずれもパワートランジスタのチップの表面電極(エミッタ電極)のパターン形状に係るものであり、いずれも従来より使用しているコンタクト窓の形成時と表面電極の形成時のフォトリソグラフィのガラスマスク等のマスクパターンを変更することで簡単に実現することができる。
【0038】
上記第3実施形態において、第2実施形態と同様に、電流が集中しにくい位置に比較電流検出用配線部とその先端部に比較電流検出用ボンディングパッド部を設けてもよい。
【0039】
【発明の効果】
以上より明らかなように、請求項1の発明のパワートランジスタは、主電流が流れるエミッタ電極に、エミッタボンディングパッド部と、上記エミッタボンディングパッド部に対して所定距離離れた電流検出用ボンディングパッド部と、上記エミッタボンディングパッド部と上記電流検出用ボンディングパッド部とを接続する電流検出用抵抗としての電流検出用配線部とを設けたパワートランジスタであって、上記電流検出用配線部は、上記エミッタ電極に過電流が流れたときに電流が集中しやすく他の領域よりも温度が高くなる領域に設けたものであり、上記エミッタ電極に、エミッタボンディングパッド部に対して所定距離離れた比較電流検出用ボンディングパッド部と、上記エミッタボンディングパッド部と電流検出用ボンディングパッド部とを接続する電流検出用抵抗としての比較電流検出用配線部とを設け、上記比較電流検出用配線部は、エミッタ電極に過電流が流れたときに電流検出用配線部の両端電圧と比較電流検出用配線部の両端電圧との電圧差が大きくなるように、エミッタ電極に過電流が流れたときに電流が集中しにくくかつ上記電流検出用配線部が設けられた上記領域よりも温度が低くなる上記他の領域に設けたものである。
【0040】
したがって、請求項1の発明のパワートランジスタによれば、上記エミッタボンディングパッド部と上記電流検出用ボンディングパッド部とを接続する電流検出用配線部をチップ内の最も電流の集中しやすい場合に配置することによって、過電流が印加されて電流集中が生じた場合でも、上記電流検出用配線部の両端電圧に基づいて過電流を精度よく検出でき、過電流制御回路との組み合わせにより確実にチップの信頼性低下や破壊を防止することができる。
【0041】
また、上記エミッタ電極に、上記エミッタボンディングパッド部に対して所定距離離れた比較電流検出用ボンディングパッド部と、上記エミッタボンディングパッド部と上記電流検出用ボンディングパッド部とを接続する電流検出用抵抗としての比較電流検出用配線部とを設け、上記比較電流検出用配線部は、上記エミッタ電極に過電流が流れたときに電流が集中しにくく他の領域よりも温度が低くなる領域に設けたので、上記電流検出用配線部の両端電圧と比較電流検出用配線部の両端電圧との電圧差は、通常のチップ内に均一に電流が流れているときは小さいか略ゼロに近く、過電流やコレクタ・エミッタ間電圧が高くなって電流が集中したときは大きくなり、その電圧差を検出することによって、電力(電流×電圧)が大きくなってチップ内で電流集中が生じていることを正確に検出することができる。
【0042】
また、請求項2の発明のパワートランジスタは、請求項1のパワートランジスタにおいて、上記電流検出用配線部が上記エミッタボンディングパッド部と上記電流検出用ボンディングパッド部との間で分割され、その分割された電流検出用配線部が上記エミッタ電極の下側のエミッタ層を介して接続されているので、電流検出用配線部よりも抵抗率の大きいエミッタ層の拡散抵抗によって、エミッタボンディングパッド部と電流検出用ボンディングパッド部との間の両端電圧すなわち検出電圧が高くなり、上記エミッタ層の拡散抵抗の電圧降下に対してエミッタ電極の配線抵抗の電圧降下の占める割合が少なくなって、検出電圧に対して生産時のエミッタ電極の厚みや幅のバラツキによる影響が小さくなると共に、チップの温度変化による検出電圧に対する影響も小さくなる。したがって、上記検出電圧の精度が向上して、過電流に対する検出精度をさらに向上することができる。
【図面の簡単な説明】
【図1】 図1はこの発明の第1実施形態のパワートランジスタの概略平面図である。
【図2】 図2は図1のII−II線から見た断面図である。
【図3】 図3はこの発明の第2実施形態のパワートランジスタの概略平面図である。
【図4】 図4は上記パワートランジスタの等価回路と出力電圧を処理する回路の回路図である。
【図5】 図5はこの発明の第3実施形態のパワートランジスタの概略平面図である。
【図6】 図6は図5のVI−VI線から見た断面図である。
【図7】 図7は第2実施形態のパワートランジスタのコレクタ・エミッタ間電圧が1Vのときのコレクタ電流に対する検出電圧を示すグラフである。
【図8】 図8は第2実施形態のパワートランジスタのコレクタ・エミッタ間電圧が10Vのときのコレクタ電流に対する検出電圧を示すグラフである。
【図9】 図9は上記第3実施形態のパワートランジスタと従来のパワートランジスタの出力電圧の差を示すグラフである。
【図10】 図10は上記第3実施形態のパワートランジスタと従来のパワートランジスタの出力電圧の温度変化の差を示すグラフである。
【図11】 図11は従来のパワートランジスタのチップの概略平面図である。
【図12】 図12は上記パワートランジスタの等価回路を示す図である。
【符号の説明】
1,11,21…エミッタ電極、
1a,11a,21a…エミッタボンディングパッド部、
1b,11b,11d,21b…電流検出用配線部、
1c,11c,11e,21c…電流検出用ボンディングパッド部、
2,12,22…ベース電極、
2a,12a,22a…ベースボンディングパッド部、
6,26…コレクタ層、
7,27…ベース拡散層、
8,28…エミッタ拡散層、
9,29…シリコン酸化膜、
10,20,30…コレクタ電極。
Claims (2)
- 主電流が流れるエミッタ電極に、エミッタボンディングパッド部と、上記エミッタボンディングパッド部に対して所定距離離れた電流検出用ボンディングパッド部と、上記エミッタボンディングパッド部と上記電流検出用ボンディングパッド部とを接続する電流検出用抵抗としての電流検出用配線部とを設けたパワートランジスタであって、
上記電流検出用配線部は、上記エミッタ電極に過電流が流れたときに電流が集中しやすく他の領域よりも温度が高くなる領域に設け、
上記エミッタ電極に、上記エミッタボンディングパッド部に対して所定距離離れた比較電流検出用ボンディングパッド部と、上記エミッタボンディングパッド部と上記電流検出用ボンディングパッド部とを接続する電流検出用抵抗としての比較電流検出用配線部とを設け、
上記比較電流検出用配線部は、上記エミッタ電極に過電流が流れたときに上記電流検出用配線部の両端電圧と上記比較電流検出用配線部の両端電圧との電圧差が大きくなるように、上記エミッタ電極に過電流が流れたときに電流が集中しにくくかつ上記電流検出用配線部が設けられた上記領域よりも温度が低くなる上記他の領域に設けたことを特徴とするパワートランジスタ。 - 請求項1に記載のパワートランジスタにおいて、
上記電流検出用配線部が上記エミッタボンディングパッド部と上記電流検出用ボンディングパッド部との間で分割され、その分割された電流検出用配線部が上記エミッタ電極の下側のエミッタ層を介して接続されていることを特徴とするパワートランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18737598A JP3662114B2 (ja) | 1998-07-02 | 1998-07-02 | パワートランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18737598A JP3662114B2 (ja) | 1998-07-02 | 1998-07-02 | パワートランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000021893A JP2000021893A (ja) | 2000-01-21 |
JP3662114B2 true JP3662114B2 (ja) | 2005-06-22 |
Family
ID=16204919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18737598A Expired - Fee Related JP3662114B2 (ja) | 1998-07-02 | 1998-07-02 | パワートランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3662114B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007040817A (ja) * | 2005-08-03 | 2007-02-15 | Fuji Electric Device Technology Co Ltd | 電力用半導体素子の異常検出装置 |
-
1998
- 1998-07-02 JP JP18737598A patent/JP3662114B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000021893A (ja) | 2000-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4624787B2 (ja) | ホール素子を備える磁界センサ | |
JPH08242046A (ja) | 温度ヒューズ付き半導体装置の構造 | |
JP4226616B2 (ja) | 熱式流量計測装置 | |
JPH10132871A (ja) | 半導体装置 | |
EP0266205B1 (en) | Semiconductor device constituting bipolar transistor | |
JPH1174370A (ja) | 電流感知方法、その方法を実施する半導体集積トランジスタおよび集積回路 | |
US7034653B2 (en) | Semiconductor resistor | |
JP3662114B2 (ja) | パワートランジスタ | |
JP2523678B2 (ja) | 過電流保護機能を備えたmosfet | |
JPH0712045B2 (ja) | 電流検出素子 | |
JP2885758B2 (ja) | 半導体装置 | |
JP5579013B2 (ja) | 半導体装置 | |
JPS6410101B2 (ja) | ||
EP0395862A2 (en) | Semiconductor device comprising a lead member | |
JP3664907B2 (ja) | パワートランジスタ | |
JPH0750385A (ja) | パワートランジスタ | |
JP3300651B2 (ja) | 安定化電源装置 | |
JPH02268462A (ja) | 半導体装置 | |
JPS613442A (ja) | 半導体装置 | |
JP3752364B2 (ja) | 過電流に対する保護装置 | |
JPH1070133A (ja) | 垂直構造一体型バイポーラ・トランジスタ | |
JP2715603B2 (ja) | 半導体装置 | |
JP2807004B2 (ja) | 並列mosfet付きの抵抗器 | |
JP2982435B2 (ja) | 抵抗器 | |
JPS61128556A (ja) | サ−ジ破壊保護用ダイオ−ド |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050315 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050322 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080401 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090401 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |