JP2000021893A - パワートランジスタ - Google Patents

パワートランジスタ

Info

Publication number
JP2000021893A
JP2000021893A JP10187375A JP18737598A JP2000021893A JP 2000021893 A JP2000021893 A JP 2000021893A JP 10187375 A JP10187375 A JP 10187375A JP 18737598 A JP18737598 A JP 18737598A JP 2000021893 A JP2000021893 A JP 2000021893A
Authority
JP
Japan
Prior art keywords
emitter
bonding pad
current
power transistor
current detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10187375A
Other languages
English (en)
Other versions
JP3662114B2 (ja
Inventor
Hajime Kamiuchi
元 上内
Takeshi Kirihara
武始 桐原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP18737598A priority Critical patent/JP3662114B2/ja
Publication of JP2000021893A publication Critical patent/JP2000021893A/ja
Application granted granted Critical
Publication of JP3662114B2 publication Critical patent/JP3662114B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 過電流を精度よく検出でき、チップの信頼性
低下や破壊を防止できる電流検出機能付のパワートラン
ジスタを提供する。 【解決手段】 主電流が流れるエミッタ電極1に、エミ
ッタボンディングパッド部1aと、上記エミッタボンデ
ィングパッド部1aに対して所定距離離れた電流検出用
ボンディングパッド部1cを設ける。また、上記エミッ
タボンディングパッド部1aと上記電流検出用ボンディ
ングパッド部1cとを接続する電流検出用抵抗としての
電流検出用配線部1bを、上記エミッタ電極1に過電流
が流れたときに電流が集中しやすく他の領域よりも温度
が高くなる領域に設ける。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、スイッチングレ
ギュレータやシリーズレギュレータ等に用いられるパワ
ートランジスタに関し、特に中電流および大電流用のパ
ワートランジスタに関する。
【0002】
【従来の技術】従来、パワートランジスタとしては、図
11に示すように、電流検出機能付のものがある。この
パワートランジスタは、図示しないコレクタ層と、その
コレクタ層上に形成されたベース層と、そのベース層上
にメッシュ状に形成された複数のエミッタ層とからなる
複数のユニットトランジスタを有している。上記エミッ
タ層上にエミッタ電極31をくし状に形成すると共に、
上記ベース層上にエミッタ電極31を囲むようにベース
電極32を形成し、各ユニットトランジスタが並列に接
続された構造をしている。また、上記エミッタ電極31
およびベース電極32の比較的広い部分には、エミッタ
ボンディングパッド部31aおよびベースボンディング
パッド部32aが夫々設けられている。そして、上記く
し状のエミッタ電極31の電流検出用配線部31bの先
端部(エミッタボンディングパッド部31aより離れた部
分)には、電流検出用配線部31bの配線抵抗に起因する
電圧降下により検出される電圧を取り出すための電流検
出用ボンディングパッド部31cを設けている。
【0003】上記パワートランジスタでは、図11に示
すように、エミッタ電極31とベース電極32とが交互
にかみ合うように配置されており、トランジスタ動作が
有効に行なわれるチップ中央部やベース電極32の経路
にパッドを設けると、トランジスタの有効面積を小さく
することになるので、ベースボンディングパッド部32
a,電流検出用ボンディングパッド部31cをチップの端
に配置している。
【0004】また、図12は上記パワートランジスタの
等価回路を示す回路図であり、各ユニットトランジスタ
Q11〜Q13,Q21〜Q23,Q31〜Q33のエミッタを、低抵
抗のエミッタ電極31の配線抵抗R40〜R42,R50〜R5
2,R60〜R62およびエミッタ電極31の配線よりも抵抗
が高い格子状パターンのエミッタ層の拡散抵抗R11,R1
2,R21,R22,R31,R32により夫々接続し、エミッタボ
ンディングパッド部31aに接続している。また、上記
各ユニットトランジスタQ11〜Q13,Q21〜Q23,Q31〜
Q33のコレクタをコレクタ電極40に夫々接続すると共
に、各ユニットトランジスタQ11〜Q13,Q21〜Q23,Q
31〜Q33のベースをベースボンディングパッド部32a
に夫々接続している。上記ベースボンディングパッド部
32aと電流検出用ボンディングパッド部31cとの間の
電流検出用配線部31bの両端電圧を検出する。すなわ
ち、上記電流検出用配線部31bの配線抵抗R40〜R42
の電圧降下により検出電圧が得られる。
【0005】
【発明が解決しようとする課題】ところで、図12の等
価回路に示すように、複数のユニットトランジスタQ11
〜Q13,Q21〜Q23,Q31〜Q33が配列された構造のパワ
ートランジスタでは、コレクタ・エミッタ間電圧が高
く、コレクタ電流が大きい場合、ユニットトランジスタ
が多く集中しているチップ中央部の発熱が大きくなり、
エミッタボンディングパッド部より距離が短く、エミッ
タ層の拡散抵抗の小さいエミッタボンディングパッド部
周辺部に電流が集中しやすくなる。そうして、電流集中
→発熱→電流増幅率の増加→さらに電流集中が繰り返さ
れ、短時間に電流が局所的に集中する。このため、チッ
プの端の方の電流検出用ボンディングパッド部31cで
検出された検出電圧に基づいて制御を行っても、上記電
流の集中しやすいチップ中央部で何倍もの電流が局部的
に流れて、チップの信頼性が低下したり、チップが破壊
されたりするという問題がある。
【0006】また、上記パワートランジスタでは、チッ
プ表面のエミッタ電極の配線抵抗が小さく検出電圧が低
くかったり、エミッタ電極の金属の温度特性が大きいた
めにチップの発熱による検出電圧の変化が大きかった
り、さらにチップ生産時のエミッタ電極の厚みや幅等の
バラツキが大きかったりするため、過電流に対する検出
精度が低いという問題がある。
【0007】そこで、この発明の目的は、過電流を精度
よく検出でき、チップの信頼性低下や破壊を防止できる
電流検出機能付のパワートランジスタを提供することに
ある。
【0008】
【課題を解決するための手段】上記目的を達成するた
め、請求項1のパワートランジスタは、主電流が流れる
エミッタ電極に、エミッタボンディングパッド部と、上
記エミッタボンディングパッド部に対して所定距離離れ
た電流検出用ボンディングパッド部と、上記エミッタボ
ンディングパッド部と上記電流検出用ボンディングパッ
ド部とを接続する電流検出用抵抗としての電流検出用配
線部とを設けたパワートランジスタであって、上記電流
検出用配線部は、上記エミッタ電極に過電流が流れたと
きに電流が集中しやすく他の領域よりも温度が高くなる
領域に設けたことを特徴としている。
【0009】上記請求項1のパワートランジスタによれ
ば、上記エミッタボンディングパッド部と上記電流検出
用ボンディングパッド部とを接続する電流検出用配線部
をチップ内の最も電流の集中しやすい場合に配置するこ
とによって、過電流が印加されて電流集中が生じた場合
でも、上記電流検出用配線部の両端電圧に基づいて過電
流を精度よく検出でき、チップの信頼性低下や破壊を防
止できる。
【0010】また、請求項2のパワートランジスタは、
請求項1のパワートランジスタにおいて、上記エミッタ
電極に、上記エミッタボンディングパッド部に対して所
定距離離れた比較電流検出用ボンディングパッド部と、
上記エミッタボンディングパッド部と上記電流検出用ボ
ンディングパッド部とを接続する電流検出用抵抗として
の比較電流検出用配線部とを設け、上記比較電流検出用
配線部は、上記エミッタ電極に過電流が流れたときに電
流が集中しにくく他の領域よりも温度が低くなる領域に
設けたことを特徴としている。
【0011】上記請求項2のパワートランジスタによれ
ば、上記電流検出用ボンディングパッド部と上記エミッ
タボンディングパッド部とを接続する電流検出用配線部
の両端電圧と上記比較電流検出用ボンディングパッド部
と上記エミッタボンディングパッド部とを接続する比較
電流検出用配線部の両端電圧との電圧差は、通常のチッ
プ内に均一に電流が流れているときは小さいか略ゼロに
近く、過電流やコレクタ・エミッタ間電圧が高くなって
電流が集中したときは大きくなる。したがって、上記電
流検出用配線部の両端電圧と上記比較電流検出用配線部
の両端電圧との電圧差を検出することによって、電力
(電流×電圧)が大きくなってチップ内で電流集中が発生
している場合のみを正確に検出することも可能となる。
【0012】また、請求項3のパワートランジスタは、
請求項1のパワートランジスタにおいて、上記電流検出
用配線部が上記エミッタボンディングパッド部と上記電
流検出用ボンディングパッド部との間で分割され、その
分割された電流検出用配線部が上記エミッタ電極の下側
のエミッタ層を介して接続されていることを特徴として
いる。
【0013】上記請求項3のパワートランジスタによれ
ば、上記電流検出用配線部をエミッタボンディングパッ
ド部と電流検出用ボンディングパッド部との間で分割す
ることによって、分割された電流検出用配線部は、エミ
ッタ電極よりも抵抗率の大きいエミッタ層の拡散抵抗で
接続されるため、エミッタボンディングパッド部と電流
検出用ボンディングパッド部との間の両端電圧すなわち
検出電圧が高くなる。そして、上記検出電圧のほとんど
がエミッタ層の拡散抵抗の電圧降下によるものとなり、
エミッタ層の拡散抵抗の電圧降下に対してエミッタ電極
の配線抵抗の電圧降下の占める割合が少なくなり、生産
時のエミッタ電極の厚みや幅のバラツキによる検出電圧
に対する影響が小さくなる。さらに、上記エミッタ電極
の金属(例えばAl電極)よりもエミッタ層の半導体(例え
ばシリコン)の拡散抵抗の方が温度に対する抵抗値の変
化が少なく、チップの温度変化による検出電圧に対する
影響も小さくなる。したがって、過電流に対する検出精
度をさらに向上できる。
【0014】
【発明の実施の形態】以下、この発明のパワートランジ
スタを図示の実施の形態により詳細に説明する。
【0015】(第1実施形態)図1はこの発明の第1実
施形態のパワートランジスタのチップの概略平面図であ
り、図2は図1のII−II線から見た断面図である。
【0016】図2に示すように、P型のコレクタ層6の
一方の側にN型のベース拡散層7を形成し、そのベース
拡散層7上に格子状パターンのP+型のエミッタ拡散層
8を形成している。上記コレクタ層6,ベース拡散層7
およびエミッタ拡散層8で複数のユニットトランジスタ
を構成している。上記コレクタ層6の他方の側にコレク
タ電極10を形成している。そして、コレクタ層6,ベ
ース拡散層7およびエミッタ拡散層8上に、パターンニ
ングされたシリコン酸化膜(絶縁膜)9を形成している。
なお、図1の平面図では、拡散パターンを省略してい
る。
【0017】上記コレクタ層6,ベース拡散層7とエミ
ッタ拡散層8(図2に示す)で構成された複数のユニット
トランジスタは、図1に示すように、エミッタ拡散層8
上に形成されたくし状のエミッタ電極1と、そのエミッ
タ電極1を囲うようにベース拡散層7上に形成されたベ
ース電極2とにより夫々接続されている。上記くし状の
エミッタ電極1の広い部分には、金属ワイヤ等によりフ
レーム(図示せず)と電気的に接続するためのエミッタボ
ンディングパッド部1aを形成すると共に、ベース電極
2の広い部分には、金属ワイヤ等によりフレーム(図示
せず)と電気的に接続するためのベースボンディングパ
ッド部2aを形成している。また、上記エミッタ電極1
には、上記エミッタボンディングパッド部1aから所定
距離離れた電流検出用ボンディングパッド部1cと、上
記エミッタボンディングパッド部1aと電流検出用ボン
ディングパッド部1cとを接続する電流検出用配線部1b
とを設けている。上記エミッタボンディングパッド部1
aと電流検出用ボンディングパッド部1cとの間の電流検
出用配線部1bの配線抵抗を利用して、その電流検出用
配線部1bの両端電圧を検出する。このパワートランジ
スタでは、大きな電力が印加された場合に最も電流が集
中しやすいチップ中央部に上記電流検出用配線部1bを
配置している。
【0018】このように、上記エミッタボンディングパ
ッド部1aと電流検出用ボンディングパッド部1cとを接
続する電流検出用配線部1bをチップ内の最も電流の集
中しやすい場合に配置することによって、過電流が印加
されて電流集中が生じた場合でも、電流検出用配線部1
bの両端電圧に基づいて過電流を精度よく検出でき、チ
ップの信頼性低下や破壊を防止することができる。
【0019】(第2実施形態)図3はこの発明の第2実
施形態のパワートランジスタのチップの概略平面図であ
り、このパワートランジスタは、比較電流検出用配線部
と比較電流検出用ボンディングパッド部とを除き図1に
示す第1実施形態のパワートランジスタと同一の構成を
している。
【0020】図3に示すように、上記パワートランジス
タは、図示しないコレクタ層,ベース拡散層およびエミ
ッタ拡散層で複数のユニットトランジスタを構成してい
る。上記複数のユニットトランジスタは、エミッタ拡散
層上に形成されたくし状のエミッタ電極11とそのエミ
ッタ電極11を囲うようにベース拡散層上に形成された
ベース電極12とにより夫々接続されている。上記くし
状のエミッタ電極11の広い部分には、金属ワイヤ等に
よりフレーム(図示せず)と電気的に接続するためのエミ
ッタボンディングパッド部11aを形成すると共に、ベ
ース電極12の広い部分には、金属ワイヤ等によりフレ
ーム(図示せず)と電気的に接続するためのベースボンデ
ィングパッド部12aを形成している。また、上記エミ
ッタ電極11には、上記エミッタボンディングパッド部
11aから所定距離離れた電流検出用ボンディングパッ
ド部11cと、上記エミッタボンディングパッド部11a
と電流検出用ボンディングパッド部11cとを接続する
電流検出用配線部11bとを設けている。このエミッタ
ボンディングパッド部11aと電流検出用ボンディング
パッド部11cとの間の電流検出用配線部11bの配線抵
抗を利用し、その電流検出用配線部11bの両端電圧を
検出する。このパワートランジスタでは、大きな電力が
印加された場合に最も電流が集中しやすいチップ中央部
に上記電流検出用配線部11bを配置している。
【0021】また、電流が最も集中しやすい位置に配置
した電流検出用配線部11bとは別に最も電流が集中し
にくい位置、すなわち、ユニットトランジスタの数が少
なくエミッタボンディングパッド部11aからの距離が
遠い位置として、チップの端部に比較電流検出用配線部
11dを設けている。そして、上記比較電流検出用配線
部11dの先端部に比較電流検出用ボンディングパッド
部11eを設けている。
【0022】また、図4は上記パワートランジスタの等
価回路と出力電圧を処理する回路を示す回路図である。
図4に示すように、このパワートランジスタは、エミッ
タボンディングパッド部11a,ベースボンディングパッ
ド部12a,コレクタ電極20,電流検出用ボンディング
パッド部11cおよび比較電流検出用ボンディングパッ
ド部11eを有し、エミッタ電極11を抵抗R1,R2,R3
を介してエミッタに夫々接続している。この抵抗R1,R
2,R3は、エミッタ電極11(図3に示す)の配線抵抗を
示しており、抵抗R2は電流検出用配線部11b(図3に
示す)の配線抵抗であり、抵抗R3は比較電流検出用配線
部11d(図3に示す)の配線抵抗である。上記エミッタ
ボンディングパッド部11aを差動増幅器OP1の一方の
入力端子に接続すると共に、電流検出用ボンディングパ
ッド部11cを差動増幅器OP1の他方の入力端子に接続
して、差動増幅器OP1の出力端子より電流検出信号S1
を出力する。また、上記電流検出用ボンディングパッド
部11cを差動増幅器OP2の一方の入力端子に接続する
と共に、比較電流検出用ボンディングパッド部11eを
差動増幅器OP2の他方の入力端子に接続して、差動増
幅器OP2の出力端子より電流検出信号S2を出力する。
【0023】図7,図8は図4のパワートランジスタに
電流を印加した場合のコレクタ電流ICに対する検出電
圧VSを示している。図7におけるパワートランジスタ
のコレクタ・エミッタ間電圧VCEが1Vであり、パワー
トランジスタに印加される電力は(1V×コレクタ電流)
となる。一方、図8におけるパワートランジスタのコレ
クタ・エミッタ間電圧VCEが10Vであり、コレクタ電
流が同じであってもパワートランジスタに印加される電
力は図7のパワートランジスタの10倍になる。
【0024】図7において、コレクタ電流ICが大きく
なっても、チップ中央部の電流検出用配線部11b(図3
に示す)を用いた電流検出用ボンディングパッド部11c
(図3に示す)の検出電圧VSAの特性曲線A1と、チップ
の端の電流検出用配線部12b(図3に示す)を用いた比
較電流検出用ボンディングパッド部11e(図3に示す)
の検出電圧VSBの特性曲線A2とはほぼ同一で、検出電
圧VSA,VSBを比較した電流検出信号S2はゼロに近い
(特性曲線A3に示す)。
【0025】一方、図8においてコレクタ電流ICが増
えると、チップ中央部の電流検出用配線部11b(図3に
示す)を用いた電流検出用ボンディングパッド部11c
(図3に示す)の検出電圧VSAの特性曲線B1が、チップ
の端の比較電流検出用配線部11d(図3に示す)を用い
た比較電流検出用ボンディングパッド部11e(図3に示
す)の検出電圧VSBの特性曲線B2よりも大きくなり、
検出電圧VSA,VSBを比較した電流検出信号S2は電流と
共に大きくなる(特性曲線B3に示す)。
【0026】上記検出電圧VSBに比べ検出電圧VSAが大
きくなるということは、チップ内で電流集中が発生して
いることを示しており、電流検出信号S2に基づいて保
護を行うことによって、電流集中によるチップの破壊を
防止する。
【0027】このように、上記エミッタボンディングパ
ッド部11aと電流検出用ボンディングパッド部11cと
を接続する電流検出用配線部11bをチップ内の最も電
流の集中しやすい場合に配置することによって、過電流
が印加されて電流集中が生じた場合でも、電流検出用配
線部11bの両端電圧に基づいて過電流を精度よく検出
でき、チップの信頼性低下や破壊を防止することができ
る。
【0028】また、上記電流検出用配線部11bの両端
電圧と比較電流検出用配線部11dの両端電圧との電圧
差を検出することによって、電力(電流×電圧)が大きく
なってチップ内で電流集中が発生している場合のみを正
確に検出することができる。
【0029】(第3実施形態)図5はこの発明の第3実
施形態のパワートランジスタのチップの概略平面図であ
り、図6は図5のVI−VI線から見た断面図を示してい
る。なお、このパワートランジスタは、電流検出用配線
部を除いて図1に示す第1実施形態のパワートランジス
タと同一の構成をしている。
【0030】図6に示すように、P型のコレクタ層26
の一方の側にN型のベース拡散層27を形成し、そのベ
ース拡散層27上に格子状パターンのP+型のエミッタ
拡散層28を形成している。上記コレクタ層26,ベー
ス拡散層27およびエミッタ拡散層28で複数のユニッ
トトランジスタを構成している。上記コレクタ層26の
他方の側にコレクタ電極30を形成している。そして、
コレクタ層26,ベース拡散層27およびエミッタ拡散
層28上に、パターンニングされたシリコン酸化膜(絶
縁膜)29を形成している。なお、図5の平面図では、
拡散パターンを省略している。
【0031】上記コレクタ層26,ベース拡散層27と
エミッタ拡散層28(図6に示す)で構成された複数のユ
ニットトランジスタは、図5に示すように、エミッタ拡
散層28上に形成されたくし状のエミッタ電極21と、
そのエミッタ電極21を囲うようにベース拡散層27上
に形成されたベース電極22とにより夫々接続されてい
る。上記くし状のエミッタ電極11の中央の広い部分に
は、金属ワイヤ等によりフレーム(図示せず)と電気的に
接続するためのエミッタボンディングパッド部21aを
設けると共に、ベース電極22には、金属ワイヤ等によ
りフレーム(図示せず)と電気的に接続するためのベース
ボンディングパッド部22aを設けている。また、上記
エミッタ電極11には、上記エミッタ電極11のエミッ
タボンディングパッド部21aから所定距離離れた電流
検出用ボンディングパッド部23aと、上記エミッタボ
ンディングパッド部21aと電流検出用ボンディングパ
ッド部23aとをエミッタ拡散層28を介して接続する
電流検出用配線部21b,23bとを設けている。このエ
ミッタボンディングパッド部21aと電流検出用ボンデ
ィングパッド部23aとの間の電流検出用配線部21b,
23bの配線抵抗およびエミッタ拡散層28の拡散抵抗
を利用して、エミッタボンディングパッド部21aと電
流検出用ボンディングパッド部23aとの間の電圧を検
出する。このパワートランジスタでは、大きな電力が印
加された場合に最も電流が集中しやすいチップ中央部に
上記電流検出用配線部21b,23bを配置している。
【0032】このパワートランジスタは、図6に示すよ
うに、電流検出用配線部をエミッタボンディングパッド
部21より離れた位置のエミッタ拡散層28の端部で電
流検出用配線部21b,23bに分割し、エミッタ電極1
1と電流検出用ボンディングパッド部23aとをAl配線
だけで配線するのではなく、電流検出用配線部21b,エ
ミッタ拡散層28および電流検出用配線部22bを介し
て接続した構造としている。例えば、図12の等価回路
で説明すると、ユニットトランジスタQ23のエミッタに
電流検出用ボンディングパッド部23aを接続し(点線で
示す)、ユニットトランジスタQ23のエミッタに接続さ
れた電流検出用配線部を点Xで切断した構造である。
【0033】上記構成のパワートランジスタでは、図5
に示す電流検出用ボンディングパッド部23aで検出さ
れる検出電圧は、拡散が小さい電流検出用配線部21b,
23bの配線抵抗による電圧降下ではなく、主にエミッ
タ拡散層28の拡散抵抗の電圧降下となり、従来とほぼ
同じ形状のトランジスタで検出電圧を大きくすることが
可能となる。また、上記エミッタ拡散層28の拡散抵抗
はAl等の金属の抵抗に比べて、温度に対する変化率が
小さく、トランジスタチップが発熱したときの検出電圧
の増加も少ない。
【0034】図9は上記パワートランジスタのコレクタ
電流ICに対する検出電圧VSの特性を示すグラフであ
り、図10は上記パワートランジスタの周囲温度Taに
対する検出電圧の変化率を示すグラフである。なお、図
9では、コレクタ・エミッタ間電圧VCEを1Vとし、図
10では、コレクタ・エミッタ間電圧VCEを1V、コレ
クタ電流ICを1Aとしている。図9に示すように、上
記パワートランジスタの検出電圧VSの特性曲線C2は、
従来のパワートランジスタの検出電圧VSの特性曲線C1
に比べて検出電圧が大きいことが分かる。また、図10
に示すように、上記パワートランジスタの検出電圧VS
の特性曲線D2は、従来のパワートランジスタの検出電
圧VSの特性曲線D1に比べ周囲温度Taに対する変化量
が少ないことが分かる。
【0035】このように、上記エミッタボンディングパ
ッド部21aと電流検出用ボンディングパッド部23aと
を電流検出用配線部21b,23bおよびエミッタ拡散層
28を介して接続すると共に、電流検出用配線部21b,
23bチップ内の最も電流の集中しやすい場合に配置す
ることによって、過電流が印加されて電流集中が生じた
場合でも、エミッタボンディングパッド部21aと電流
検出用ボンディングパッド部23aとの間の電圧に基づ
いて過電流を精度よく検出でき、チップの信頼性低下や
破壊を防止することができる。
【0036】また、上記エミッタボンディングパッド部
21aと電流検出用ボンディングパッド部23aとの間を
接続する電流検出用配線部を、電流検出用配線部21b
と電流検出用配線部23bとに分割することによって、
分割された電流検出用配線部21b,23bは、エミッタ
電極21よりも抵抗率の大きいエミッタ拡散層28の拡
散抵抗で接続されるため、エミッタボンディングパッド
部21aと電流検出用ボンディングパッド部23aとの間
の電圧すなわち検出電圧が高くなる。また、上記検出電
圧がエミッタ拡散層28の拡散抵抗の電圧降下によるも
のとなり、エミッタ拡散層28の拡散抵抗の電圧降下に
対してエミッタ電極21の配線抵抗の電圧降下の占める
割合が少なくなり、生産時のエミッタ電極21の厚みや
幅のバラツキによる検出電圧に対する影響が小さくな
る。さらに、上記エミッタ電極21の金属(例えばAl電
極)よりもエミッタ拡散層28の半導体(例えばシリコ
ン)の拡散抵抗の方が温度に対する抵抗値の変化が少な
く、チップの温度変化による検出電圧に対する影響も小
さくなる。したがって、上記検出電圧の精度が向上し
て、過電流に対する検出精度をさらに向上することがで
きる。
【0037】以上述べたように、上記第1〜第3実施形
態のパワートランジスタは、いずれもパワートランジス
タのチップの表面電極(エミッタ電極)のパターン形状に
係るものであり、いずれも従来より使用しているコンタ
クト窓の形成時と表面電極の形成時のフォトリソグラフ
ィのガラスマスク等のマスクパターンを変更することで
簡単に実現することができる。
【0038】上記第3実施形態において、第2実施形態
と同様に、電流が集中しにくい位置に比較電流検出用配
線部とその先端部に比較電流検出用ボンディングパッド
部を設けてもよい。
【0039】
【発明の効果】以上より明らかなように、請求項1の発
明のパワートランジスタは、主電流が流れるエミッタ電
極に、エミッタボンディングパッド部と、上記エミッタ
ボンディングパッド部に対して所定距離離れた電流検出
用ボンディングパッド部と、上記エミッタボンディング
パッド部と上記電流検出用ボンディングパッド部とを接
続する電流検出用抵抗としての電流検出用配線部とを設
けたパワートランジスタであって、上記電流検出用配線
部は、上記エミッタ電極に過電流が流れたときに電流が
集中しやすく他の領域よりも温度が高くなる領域に設け
たものである。
【0040】したがって、請求項1の発明のパワートラ
ンジスタによれば、上記エミッタボンディングパッド部
と上記電流検出用ボンディングパッド部とを接続する電
流検出用配線部をチップ内の最も電流の集中しやすい場
合に配置することによって、過電流が印加されて電流集
中が生じた場合でも、上記電流検出用配線部の両端電圧
に基づいて過電流を精度よく検出でき、過電流制御回路
との組み合わせにより確実にチップの信頼性低下や破壊
を防止することができる。
【0041】また、請求項2の発明のパワートランジス
タは、請求項1のパワートランジスタにおいて、上記エ
ミッタ電極に、上記エミッタボンディングパッド部に対
して所定距離離れた比較電流検出用ボンディングパッド
部と、上記エミッタボンディングパッド部と上記電流検
出用ボンディングパッド部とを接続する電流検出用抵抗
としての比較電流検出用配線部とを設け、上記比較電流
検出用配線部は、上記エミッタ電極に過電流が流れたと
きに電流が集中しにくく他の領域よりも温度が低くなる
領域に設けたので、上記電流検出用配線部の両端電圧と
比較電流検出用配線部の両端電圧との電圧差は、通常の
チップ内に均一に電流が流れているときは小さいか略ゼ
ロに近く、過電流やコレクタ・エミッタ間電圧が高くな
って電流が集中したときは大きくなり、その電圧差を検
出することによって、電力(電流×電圧)が大きくなって
チップ内で電流集中が生じていることを正確に検出する
ことができる。
【0042】また、請求項3の発明のパワートランジス
タは、請求項1のパワートランジスタにおいて、上記電
流検出用配線部が上記エミッタボンディングパッド部と
上記電流検出用ボンディングパッド部との間で分割さ
れ、その分割された電流検出用配線部が上記エミッタ電
極の下側のエミッタ層を介して接続されているので、電
流検出用配線部よりも抵抗率の大きいエミッタ層の拡散
抵抗によって、エミッタボンディングパッド部と電流検
出用ボンディングパッド部との間の両端電圧すなわち検
出電圧が高くなり、上記エミッタ層の拡散抵抗の電圧降
下に対してエミッタ電極の配線抵抗の電圧降下の占める
割合が少なくなって、検出電圧に対して生産時のエミッ
タ電極の厚みや幅のバラツキによる影響が小さくなると
共に、チップの温度変化による検出電圧に対する影響も
小さくなる。したがって、上記検出電圧の精度が向上し
て、過電流に対する検出精度をさらに向上することがで
きる。
【図面の簡単な説明】
【図1】 図1はこの発明の第1実施形態のパワートラ
ンジスタの概略平面図である。
【図2】 図2は図1のII−II線から見た断面図であ
る。
【図3】 図3はこの発明の第2実施形態のパワートラ
ンジスタの概略平面図である。
【図4】 図4は上記パワートランジスタの等価回路と
出力電圧を処理する回路の回路図である。
【図5】 図5はこの発明の第3実施形態のパワートラ
ンジスタの概略平面図である。
【図6】 図6は図5のVI−VI線から見た断面図であ
る。
【図7】 図7は第2実施形態のパワートランジスタの
コレクタ・エミッタ間電圧が1Vのときのコレクタ電流
に対する検出電圧を示すグラフである。
【図8】 図8は第2実施形態のパワートランジスタの
コレクタ・エミッタ間電圧が10Vのときのコレクタ電
流に対する検出電圧を示すグラフである。
【図9】 図9は上記第3実施形態のパワートランジス
タと従来のパワートランジスタの出力電圧の差を示すグ
ラフである。
【図10】 図10は上記第3実施形態のパワートラン
ジスタと従来のパワートランジスタの出力電圧の温度変
化の差を示すグラフである。
【図11】 図11は従来のパワートランジスタのチッ
プの概略平面図である。
【図12】 図12は上記パワートランジスタの等価回
路を示す図である。
【符号の説明】
1,11,21…エミッタ電極、 1a,11a,21a…エミッタボンディングパッド部、 1b,11b,11d,21b…電流検出用配線部、 1c,11c,11e,21c…電流検出用ボンディングパッ
ド部、 2,12,22…ベース電極、 2a,12a,22a…ベースボンディングパッド部、 6,26…コレクタ層、 7,27…ベース拡散層、 8,28…エミッタ拡散層、 9,29…シリコン酸化膜、 10,20,30…コレクタ電極。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 主電流が流れるエミッタ電極に、エミッ
    タボンディングパッド部と、上記エミッタボンディング
    パッド部に対して所定距離離れた電流検出用ボンディン
    グパッド部と、上記エミッタボンディングパッド部と上
    記電流検出用ボンディングパッド部とを接続する電流検
    出用抵抗としての電流検出用配線部とを設けたパワート
    ランジスタであって、 上記電流検出用配線部は、上記エミッタ電極に過電流が
    流れたときに電流が集中しやすく他の領域よりも温度が
    高くなる領域に設けたことを特徴とするパワートランジ
    スタ。
  2. 【請求項2】 請求項1に記載のパワートランジスタに
    おいて、 上記エミッタ電極に、上記エミッタボンディングパッド
    部に対して所定距離離れた比較電流検出用ボンディング
    パッド部と、上記エミッタボンディングパッド部と上記
    電流検出用ボンディングパッド部とを接続する電流検出
    用抵抗としての比較電流検出用配線部とを設け、 上記比較電流検出用配線部は、上記エミッタ電極に過電
    流が流れたときに電流が集中しにくく他の領域よりも温
    度が低くなる領域に設けたことを特徴とするパワートラ
    ンジスタ。
  3. 【請求項3】 請求項1に記載のパワートランジスタに
    おいて、 上記電流検出用配線部が上記エミッタボンディングパッ
    ド部と上記電流検出用ボンディングパッド部との間で分
    割され、その分割された電流検出用配線部が上記エミッ
    タ電極の下側のエミッタ層を介して接続されていること
    を特徴とするパワートランジスタ。
JP18737598A 1998-07-02 1998-07-02 パワートランジスタ Expired - Fee Related JP3662114B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18737598A JP3662114B2 (ja) 1998-07-02 1998-07-02 パワートランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18737598A JP3662114B2 (ja) 1998-07-02 1998-07-02 パワートランジスタ

Publications (2)

Publication Number Publication Date
JP2000021893A true JP2000021893A (ja) 2000-01-21
JP3662114B2 JP3662114B2 (ja) 2005-06-22

Family

ID=16204919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18737598A Expired - Fee Related JP3662114B2 (ja) 1998-07-02 1998-07-02 パワートランジスタ

Country Status (1)

Country Link
JP (1) JP3662114B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007040817A (ja) * 2005-08-03 2007-02-15 Fuji Electric Device Technology Co Ltd 電力用半導体素子の異常検出装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007040817A (ja) * 2005-08-03 2007-02-15 Fuji Electric Device Technology Co Ltd 電力用半導体素子の異常検出装置

Also Published As

Publication number Publication date
JP3662114B2 (ja) 2005-06-22

Similar Documents

Publication Publication Date Title
JP4624787B2 (ja) ホール素子を備える磁界センサ
US7919818B2 (en) Semiconductor device
JP4226616B2 (ja) 熱式流量計測装置
JPH1174370A (ja) 電流感知方法、その方法を実施する半導体集積トランジスタおよび集積回路
JP2001168651A (ja) 半導体装置
JP3662114B2 (ja) パワートランジスタ
US5023693A (en) Transistor with current sensing function
JP4887667B2 (ja) 半導体装置
JP2570990B2 (ja) 半導体集積回路
JPH0712045B2 (ja) 電流検出素子
US8299579B2 (en) Method for generating a signal representative of the current delivered to a load by a power device and relative power device
JP2885758B2 (ja) 半導体装置
JP5579013B2 (ja) 半導体装置
JPH0750385A (ja) パワートランジスタ
JPS6410101B2 (ja)
JPH02268462A (ja) 半導体装置
JP3664907B2 (ja) パワートランジスタ
JPH01129461A (ja) 電流センサ付き半導体装置およびその製造方法
JP3676595B2 (ja) 電流検出回路
US7049698B1 (en) Semiconductor integrated circuit having transistor with reduced resistance
JP2715603B2 (ja) 半導体装置
JP2001133330A (ja) 半導体モジュールの温度検出装置
JPH08166304A (ja) 半導体圧力センサ
JPH03201483A (ja) 共鳴トンネリング半導体装置
JPH08330516A (ja) 半導体装置及び安定化電源回路

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050322

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080401

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090401

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees