JPH08330516A - 半導体装置及び安定化電源回路 - Google Patents

Abstract

(57)【要約】 【目的】 半導体基板上の複数の抵抗の抵抗値の比の変
動を少なくする。 【構成】 第１抵抗１２及び第２抵抗１３を不均一な層
抵抗１４に形成する半導体装置において、領域１４をＡ
部分領域１４ａとＢ部分領域１４ｃに区分し、各抵抗１
２，１３を分割した分割抵抗素子１２ａ，１２ｂ，１３
ａ，１３ｂとしてＡ部分領域１４ａに１２ａ，１３ａ
を、Ｂ部分領域１４ｂに１２ｂ，１３ｂを分散形成し、
これらの分割抵抗素子を電気的に接続する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数の抵抗を有する半
導体装置及び定電圧電源回路に関し、特に抵抗を形成す
る領域での層抵抗またはパターン寸法のバラツキによる
影響を少なくした半導体装置及びその半導体装置を利用
した定電圧電源回路に関する。

【０００２】

【従来の技術】従来の半導体装置の２個の抵抗からなる
分圧抵抗の配置を図３から説明する。図において、１は
ｎ型半導体基板で、２は半導体基板１上にフォトリソグ
ラフィ（以後ＰＲと記す）とｐ型不純物拡散で形成した
矩形の第１の抵抗で、３は同様に第１の抵抗２の延長線
上に形成した矩形の第２の抵抗で、４は第１の抵抗２と
第２の抵抗３の隣り合う側をアルミニウムのスパッタと
ＰＲで形成し電気的に接続した第１の電極で、５は第１
の抵抗２の他端に同様に形成した第２の電極で６は第２
の抵抗３の他端に同様に形成した第三の電極である。

【０００３】

【発明が解決しようとする課題】上記構造では半導体基
板上の第１の抵抗と第２の抵抗の位置が離れているの
で、拡散時の層抵抗のバラツキやＰＲ時のパターン寸法
のバラツキにより設計抵抗値からのずれ方が異なり、抵
抗値の比が設計値からずれると言う問題があった。

【０００４】

【課題を解決するための手段】本発明は上記課題を解決
するために提案されたもので、少なくとも２個の抵抗を
不均一な層抵抗領域で形成する半導体装置において、層
抵抗領域を複数個の部分領域に区分し、抵抗を分割抵抗
素子の電気的接続により形成すると共に各素子を層抵抗
層領域の異なる部分領域に分散形成したことを特徴とす
る半導体装置を提供する。尚、異なる抵抗の分割抵抗素
子同士を部分領域内で互いに近接配置させていることが
望ましい。更に具体的には、部分領域が層抵抗領域を略
平行に区分して形成し、かつ各部分領域内の分割抵抗素
子を平行配置し、抵抗毎に電気的に並列接続したことを
特徴としている。尚、上記の抵抗は分圧抵抗として用い
るのに好適である。具体的には、入力端子，出力端子及
び接地端子を有し、出力端子，接地端子間に直列接続し
た第１分圧抵抗と第２分圧抵抗との分圧点を差動増幅器
の逆相入力端子に接続し、かつ入力端子，接地端子間に
接続した基準電圧源の出力端子を差動増幅器の正相入力
端子に接続すると共に、入力端子，出力端子間に接続し
たトランジスタのベースに差動増幅器の出力端子を接続
した安定化電源回路の第１分圧抵抗及び第２分圧抵抗と
して上記の第１抵抗及び第２抵抗を利用するのが好適で
ある。

【０００５】

【作用】少なくとも２個の抵抗を不均一な層抵抗領域で
形成する半導体装置において、層抵抗領域を複数個の部
分領域に区分し、抵抗を分割抵抗素子の電気的接続によ
り形成すると共に各素子を層抵抗層領域の異なる部分領
域に分散形成したので、各部分領域内における異なる抵
抗の分割抵抗素子間の抵抗値の比の変動は少なくなり、
２個の抵抗の比の変動も少なくなる。また、同じ部分領
域内での異なる抵抗の分割抵抗素子同士を互いに近接さ
せたので、同じ部分領域内での抵抗値の比の変動は更に
少なくなる。また、抵抗値の比の変動が大きく影響する
安定化電源回路等の分圧抵抗に用いると効果が大きい。

【０００６】

【実施例】本発明の実施例を図１の平面図および図１の
Ａ−Ａ部の断面図である図２から説明する。図におい
て、１１はｎ型半導体基板で、この半導体基板１１に第
１抵抗１２及び第２抵抗１３を形成する層抵抗領域１４
を確保し、この領域１４をＡ部分領域１４ａ及びＢ部分
領域１４ｂの２つに略平行区分している。そして第１抵
抗１２を２分割した第１分割抵抗素子１２ａとしてＡ部
分領域１４ａに、第２分割抵抗素子１２ｂとしてＢ部分
領域１４ｂに分散形成している。更に、第２抵抗１３を
２分割した第１分割抵抗素子１３ａとして第１抵抗１２
の第１分割抵抗素子１２ａと近接平行にＡ部分領域１４
ａに、第２分割抵抗素子１３ｂとして第１抵抗１２の第
２分割抵抗素子１２ｂと近接平行にＢ部分領域１４ｂに
分散配置している。尚、これらの分割抵抗素子はＰＲと
ｐ型不純物を拡散して形成することにより分散形成して
いる。次に２分割された各抵抗は再度分割抵抗素子同士
を電気的に並列接続している。即ち、分割抵抗素子１２
ａ，１２ｂ，１３ａ，１３ｂの一端同士を第１の電極１
５で電気的に接続し、分割抵抗素子１２ａ，１２ｂの他
端同士を第２の電極１６で同様に接続し、更に分割抵抗
素子１３ａ，１３ｂの他端同士を第３の電極１７で同様
に接続している。尚、これらの電極はシリコン酸化膜１
８に窓あけ後アルミニウムのスパッタとＰＲにより電気
的に接続するが、第３の電極１７については第２電極１
６上にＣＶＤで形成した層間絶縁膜１９を介して形成し
ている。

【０００７】上記において、層抵抗領域１４をＡ部分領
域１４ａ及びＢ部分領域１４ｂに２区分しているので、
Ａ部分領域１４ａ及びＢ部分領域１４ｂ間で層抵抗やパ
ターン寸法にバラツキがある不均一な層抵抗領域１４で
あったとしても、分割した各領域内でのそれらのバラツ
キは小さくなる。従って、各抵抗１２，１３を２分割し
てＡ部分領域に分割抵抗素子１２ａ，１３ａを、Ｂ部分
領域に分割抵抗素子１２ｂ，１３ｂを分散形成すると、
各領域内における分割抵抗素子間の抵抗値の比のバラツ
キも小さくなる。また、領域内において分割抵抗素子同
士が近接配置しているほどバラツキは小さくなる。尚、
分割抵抗素子同士を効率よく近接配置するには、領域１
４を略平行区分し、各分割抵抗素子を平行に近接配置
し、各抵抗の分割抵抗素子同士を並列に接続して第１抵
抗１２及び第２抵抗１３を形成するのがよい。従って、
このように形成した第１抵抗及び第２抵抗間の抵抗の比
のバラツキも小さくなる。

【０００８】上述の半導体装置を用いた安定化電源回路
の一具体例を第４図から説明する。３１は入力端子Ｖ
ｉ，出力端子Ｖｏ（図１の第２の電極１６に相当）およ
び接地端子Ｇ（図１の第３の電極１７に相当）を有する
三端子レギュレータの安定化電源回路で、駆動トランジ
スタＱｏのエミッタを入力端子Ｖｉに、コレクタを出力
端子Ｖｏにそれぞれ接続するとともに、出力端子Ｖｏ、
接地端子Ｇ間に分圧抵抗を形成する第１分圧抵抗Ｒ１
（Ｒ１は抵抗値も兼ねる）（図１の第１抵抗１２に相
当）、第２分圧抵抗Ｒ２（Ｒ２は抵抗値も兼ねる）（図
１の第２抵抗１３に相当）を直列に挿入する。そして、
基準電圧源３２の駆動入力を入力端子Ｖｉより入力し
て、その出力と第１分圧抵抗Ｒ１と第２分圧抵抗Ｒ２の
分圧点Ｐ（図１の第１の電極１５に相当）とを差動増幅
器３３の正逆２相の各端子３３ａ、３３ｂに入力すると
ともに差動増幅器３３の出力端子３３ｃを駆動トランジ
スタＱｏのベースに接続したものである。

【０００９】この安定化電源回路において、入力端子Ｖ
ｉに整流された直流の入力電圧Ｅｉを印加すると、まず
基準電圧源３２が起動し、第４図に示すように、入力電
圧ＥｉがＥｉ１に達して基準電圧源３２の出力電圧Ｅｒ
が立ち上がると、差動増幅器３の正相端子３３ａに入力
される。このとき、差動増幅器３３は正相端子３３ａと
逆相端子３３ｂ間の電圧が０（Ｖ）になるように出力３
３ｃ側の電圧が設定されるため、逆相端子３３ｂの入力
電圧は常に基準電圧源３２の出力電圧Ｅｒに等しい。し
たがって、第１分圧抵抗Ｒ１と第２分圧抵抗Ｒ２の分圧
点Ｐに基準電圧源３２の出力電圧Ｅｒに等しい電圧が発
生する。同時に、差動増幅器３３の出力電圧が駆動トラ
ンジスタＱｏのベースに加わってコレクタ、エミッタ間
が導通して、第１分圧抵抗Ｒ１、第２分圧抵抗Ｒ２に電
流Ｉが流れ、出力電圧Ｅｏが出力端子Ｖｏに発生する。

【００１０】ここで電流Ｉは、 Ｉ＝Ｅｏ／（Ｒ１＋Ｒ２） ＝Ｅｒ／Ｒ２・・・（１） となり Ｅｏ＝Ｅｒ（Ｒ１＋Ｒ２）／Ｒ２ ＝Ｅｒ（Ｒ１／Ｒ２＋１） ・・・（２） を得る。そこで、入力電圧Ｅｉを更に増してＥｉ２まで
上昇させ、基準電圧源３２の出力電圧Ｅｒが基準電圧Ｅ
ｒｏに達すると、それ以上入力電圧Ｅｉを増しても基準
電圧源３２の出力は基準電圧Ｅｒｏのまま一定である。
したがって、所定値以上の入力電圧ＥｉでＥｒ＝Ｅｒｏ
となって、抵抗比（Ｒ１／Ｒ２＋１）を与えれば、出力
電圧Ｅｏは定常電圧Ｅｏ１に達し、入力電圧Ｅｉによら
ず任意の定電圧を選択的に出力することができる。した
がって、第１分圧抵抗Ｒ１、第２分圧抵抗Ｒ２の抵抗値
の比を設計値通りに正確に形成し、設計値通りの出力を
得ることが必要である。

【００１１】ここで、第１分圧抵抗Ｒ１として図１の第
１抵抗１２の第１，第２分割抵抗素子１２ａ，１２ｂ
（抵抗値はＲ１１，Ｒ１２とする）、第２分圧抵抗Ｒ２
として図１の第２抵抗１３の第１，第２分割抵抗素子１
３ａ，１３ｂ（抵抗値はＲ２１，Ｒ２２とする）とする
と、 １／Ｒ１＝１／Ｒ１１＋１／Ｒ１２ ・・・（３） １／Ｒ２＝１／Ｒ２１＋１／Ｒ２２ ・・・（４） となり、（３）（４）式から抵抗比（Ｒ１／Ｒ２＋１）
は、

【００１２】ここで説明を簡単にするため、Ｒ１１，Ｒ
２１及びＲ１２，Ｒ２２の設計値をそれぞれ等しくした
場合、分割抵抗素子１２ａ，１３ａおよび１２ｂ，１３
ｂは夫々Ａ部分領域，Ｂ部分領域内で近接配置されてい
るので、Ｒ１１≒Ｒ２１，Ｒ１２≒Ｒ２２と近似でき、
（５）式は、 Ｒ１／Ｒ２＋１≒１＋１＝２ ・・・（６） となり、抵抗比（Ｒ１／Ｒ２＋１）は設計値に近い値と
なり、設計値に近い出力電圧を得られる。このために、
分圧抵抗のように抵抗比が出力電圧に影響するような回
路に適用すると効果が大きい。

【００１３】

【発明の効果】本発明によれば、抵抗を形成する領域を
複数の領域に分割し、各抵抗を領域数に分割した分割抵
抗素子を各領域に分散配置し、この分割抵抗素子を各抵
抗毎に電気的に接続したので、各抵抗の抵抗値の比の変
動を少なくすることができる。また、安定化電源回路等
の分圧抵抗に適用すると出力電圧の設計値からの変動を
少なくすることができる。

【図面の簡単な説明】

【図１】 本発明の一実施例の半導体装置の要部平面図

【図２】 図１に示す半導体装置のＡ−Ａ線に沿った断
面図

【図３】 従来の半導体装置の平面図

【図４】 本発明が利用される３端子レギュレータの回
路図

【図５】 図４の入力電圧と出力電圧の関係を示す特性
図

【符号の説明】

１１ 半導体基板 １２ 第１抵抗 １２ａ 第１分割抵抗素子 １２ｂ 第２分割抵抗素子 １３ 第２抵抗 １３ａ 第１分割抵抗素子 １３ｂ 第２分割抵抗素子 １４ 層抵抗領域 １４ａ Ａ部分領域 １４ｂ Ｂ部分領域

Claims (5)

【特許請求の範囲】
1. 【請求項１】少なくとも２個の抵抗を不均一な層抵抗領
   域で形成する半導体装置において、 前記層抵抗領域を複数個の部分領域に区分し、前記抵抗
   を分割抵抗素子の電気的接続により形成すると共に前記
   各素子を前記層抵抗層領域の異なる部分領域に分散形成
   したことを特徴とする半導体装置。
2. 【請求項２】異なる抵抗の分割抵抗素子同士を前記部分
   領域内で互いに近接配置させたことを特徴とする請求項
   １に記載の半導体装置。
3. 【請求項３】前記部分領域が前記層抵抗領域を略平行に
   区分して形成し、かつ各部分領域内の分割抵抗素子を平
   行配置し、前記抵抗毎に電気的に並列接続したことを特
   徴とする請求項２に記載の半導体装置。
4. 【請求項４】前記第１抵抗及び第２抵抗が分圧抵抗に利
   用されたことを特徴とする請求項３に記載の半導体装
   置。
5. 【請求項５】入力端子，出力端子及び接地端子を有し、
   出力端子，接地端子間に直列接続した第１分圧抵抗と第
   ２分圧抵抗との分圧点を差動増幅器の逆相入力端子に接
   続し、かつ入力端子，接地端子間に接続した基準電圧源
   の出力端子を差動増幅器の正相入力端子に接続すると共
   に、入力端子，出力端子間に接続したトランジスタのベ
   ースに前記差動増幅器の出力端子を接続した安定化電源
   回路の前記第１分圧抵抗及び第２分圧抵抗として請求項
   ４に記載の半導体装置の第１抵抗及び第２抵抗を利用し
   たことを特徴とする安定化電源回路。