JPH0918233A - Ｃｒ発振回路 - Google Patents
Ｃｒ発振回路Info
- Publication number
- JPH0918233A JPH0918233A JP16031895A JP16031895A JPH0918233A JP H0918233 A JPH0918233 A JP H0918233A JP 16031895 A JP16031895 A JP 16031895A JP 16031895 A JP16031895 A JP 16031895A JP H0918233 A JPH0918233 A JP H0918233A
- Authority
- JP
- Japan
- Prior art keywords
- element group
- resistance
- circuit
- inverting
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】
【構成】 本発明のＣＲ発振回路においては、抵抗素子
Ｒ１、Ｒ２の両端に、制御信号により制御されるスイッ
チＳＷ１乃至ＳＷ４を設け、このスイッチＳＷ１乃至Ｓ
Ｗ４により、動作時に所定の抵抗素子を選択した場合、
選択されない抵抗素子を、回路から電気的に完全に独立
させる構成する。 【効果】 本発明によれば、回路の動作時における総容
量は容量素子の容量値Ｃと、選択された抵抗素子と基板
との間に形成されるジャンクション容量Ｃｊのみでるの
で、ＣＲ発振回路の設計を従来に比較して容易なものと
すると共に、その動作において、所望の発振周波数を得
ることができる。
Ｒ１、Ｒ２の両端に、制御信号により制御されるスイッ
チＳＷ１乃至ＳＷ４を設け、このスイッチＳＷ１乃至Ｓ
Ｗ４により、動作時に所定の抵抗素子を選択した場合、
選択されない抵抗素子を、回路から電気的に完全に独立
させる構成する。 【効果】 本発明によれば、回路の動作時における総容
量は容量素子の容量値Ｃと、選択された抵抗素子と基板
との間に形成されるジャンクション容量Ｃｊのみでるの
で、ＣＲ発振回路の設計を従来に比較して容易なものと
すると共に、その動作において、所望の発振周波数を得
ることができる。
Description
【０００１】
【産業上の利用分野】本発明はＣＲ発振回路のうち、容
量を制御することによって発振周波数を制御するＣＲ発
振回路に関する。
量を制御することによって発振周波数を制御するＣＲ発
振回路に関する。
【０００２】
【従来の技術】従来より各種の電子回路に用いられてい
る、発振周波数が可変（２種類）のＣＲ発振回路の代表
的な一例として、以下、図３の回路図を参照して説明す
る。図３において、制御信号ＯＰは発振回路の動作を制
御する外部からの制御信号であり、直接またはインバー
タＩｎｖ１を介して、スイッチＳＷ１、ＳＷ２の制御端
子に接続されている。通常このＳＷ１、ＳＷ２はＮ型ト
ランジスタ及びＰ型トランジスタにより構成されてい
る。またＳＷ１の一端には抵抗素子Ｒ１の一端が、また
ＳＷ２の一端には抵抗素子Ｒ２の一端がそれぞれ接続さ
れている。Ｒ１の他端及びＲ２の他端には、初段のイン
バータＩｎｖ２の入力が接続され、Ｉｎｖ２の出力は２
段目のインバータＩｎｖ３の入力に、Ｉｎｖ３の出力は
３段目のインバータＩｎｖ３に接続されている。Ｉｎｖ
３の出力はＳＷ１、ＳＷ２の他端に接続されている。ま
た容量素子Ｃ１の一端はＩｎｖ１の入力に、他端はＩｎ
ｖ２の出力に接続されている。またＩｎｖ２の入力に
は、オーバー電圧除去用のダイオードＤ１、Ｄ２が接続
されている。また抵抗素子Ｒ１、Ｒ２と半導体基板（以
下、単に基板と称する。）との間には、後述するジャン
クション容量Ｃｊ１、Ｃｊ２が形成される。
る、発振周波数が可変（２種類）のＣＲ発振回路の代表
的な一例として、以下、図３の回路図を参照して説明す
る。図３において、制御信号ＯＰは発振回路の動作を制
御する外部からの制御信号であり、直接またはインバー
タＩｎｖ１を介して、スイッチＳＷ１、ＳＷ２の制御端
子に接続されている。通常このＳＷ１、ＳＷ２はＮ型ト
ランジスタ及びＰ型トランジスタにより構成されてい
る。またＳＷ１の一端には抵抗素子Ｒ１の一端が、また
ＳＷ２の一端には抵抗素子Ｒ２の一端がそれぞれ接続さ
れている。Ｒ１の他端及びＲ２の他端には、初段のイン
バータＩｎｖ２の入力が接続され、Ｉｎｖ２の出力は２
段目のインバータＩｎｖ３の入力に、Ｉｎｖ３の出力は
３段目のインバータＩｎｖ３に接続されている。Ｉｎｖ
３の出力はＳＷ１、ＳＷ２の他端に接続されている。ま
た容量素子Ｃ１の一端はＩｎｖ１の入力に、他端はＩｎ
ｖ２の出力に接続されている。またＩｎｖ２の入力に
は、オーバー電圧除去用のダイオードＤ１、Ｄ２が接続
されている。また抵抗素子Ｒ１、Ｒ２と半導体基板（以
下、単に基板と称する。）との間には、後述するジャン
クション容量Ｃｊ１、Ｃｊ２が形成される。
【０００３】従来のＣＲ発振回路においては、制御信号
ＯＰからの電圧によって、スイッチＳＷ１、ＳＷ２を制
御し、抵抗素子Ｒ１、Ｒ２をどちらかを選択することに
より、ＣＲ発振回路の発振周波数を制御しており、３段
目のインバータＩｎｖ４の出力を発振回路の出力として
取り出している。
ＯＰからの電圧によって、スイッチＳＷ１、ＳＷ２を制
御し、抵抗素子Ｒ１、Ｒ２をどちらかを選択することに
より、ＣＲ発振回路の発振周波数を制御しており、３段
目のインバータＩｎｖ４の出力を発振回路の出力として
取り出している。
【０００４】ここで回路に接続される抵抗素子の抵抗値
をＲ、容量素子の容量値をＣ、定数をＡとすれば、回路
より得られる発振周波数Ｆは、 Ｆ＝１／（ＡＣＲ）…（式１） と表すことができる。
をＲ、容量素子の容量値をＣ、定数をＡとすれば、回路
より得られる発振周波数Ｆは、 Ｆ＝１／（ＡＣＲ）…（式１） と表すことができる。
【０００５】図３に示すようなＣＲ発振回路において
は、近年の半導体装置の低消費電力の流れと同様に、そ
の低消費電力化が求められている。以下、上記に説明し
たＣＲ発振回路の、低消費電力化について説明する。こ
こで動作電圧については、回路設計上決定されるため、
低消費電流化の対策について説明する。
は、近年の半導体装置の低消費電力の流れと同様に、そ
の低消費電力化が求められている。以下、上記に説明し
たＣＲ発振回路の、低消費電力化について説明する。こ
こで動作電圧については、回路設計上決定されるため、
低消費電流化の対策について説明する。
【０００６】図３に示すようなＣＲ発振回路の消費電流
Ｉｃｒは、回路を構成する容量の充放電電流と、初段の
インバータが動作する際に、インバータを構成するＮ型
及びＰ型トランジスタが両方ＯＮになった場合に、両方
のトランジスタに電源電圧から流れる貫通電流の和で求
められる。従って動作電圧をＶ、発振周波数をＦ、容量
値をＣ、抵抗値をＲとすれば、充放電電流は２ＣＶＦで
表され、また初段のインバータＩｎｖ２の貫通電流をＩ
ｄｉｎとすれば、 Ｉｃｒ＝２ＣＶＦ＋Ｉｄｉｎ…（式２） と表すことができる。
Ｉｃｒは、回路を構成する容量の充放電電流と、初段の
インバータが動作する際に、インバータを構成するＮ型
及びＰ型トランジスタが両方ＯＮになった場合に、両方
のトランジスタに電源電圧から流れる貫通電流の和で求
められる。従って動作電圧をＶ、発振周波数をＦ、容量
値をＣ、抵抗値をＲとすれば、充放電電流は２ＣＶＦで
表され、また初段のインバータＩｎｖ２の貫通電流をＩ
ｄｉｎとすれば、 Ｉｃｒ＝２ＣＶＦ＋Ｉｄｉｎ…（式２） と表すことができる。
【０００７】従って消費電流Ｉｃｒを低減するためには
Ｆ、Ｃ及びＶを低減し、充放電電流を低減させ、且つ、
初段のインバータを構成するトランジスタのコンダクタ
ンスｇｍを低減させ、トランジスタの貫通電流を低減さ
せればよい。
Ｆ、Ｃ及びＶを低減し、充放電電流を低減させ、且つ、
初段のインバータを構成するトランジスタのコンダクタ
ンスｇｍを低減させ、トランジスタの貫通電流を低減さ
せればよい。
【０００８】しかしながら（式２）において、発振周波
数Ｆ及び動作電圧Ｖは回路の仕様により決定されるた
め、低消費電流化の対策としてその値を変化させること
は困難である。また初段インバータの貫通電流Ｉｄｉｎ
は、動作電圧が低く設定されている場合には、充放電電
流の方がその値は大きく、よって貫通電流を低減するよ
りも、充放電電流を低減させる方が、低消費電流化の対
策にとっては効果が大きい。従って従来のＣＲ発振回路
では、容量素子の容量値Ｃを低減することによって回路
の低消費電力化を図っている。
数Ｆ及び動作電圧Ｖは回路の仕様により決定されるた
め、低消費電流化の対策としてその値を変化させること
は困難である。また初段インバータの貫通電流Ｉｄｉｎ
は、動作電圧が低く設定されている場合には、充放電電
流の方がその値は大きく、よって貫通電流を低減するよ
りも、充放電電流を低減させる方が、低消費電流化の対
策にとっては効果が大きい。従って従来のＣＲ発振回路
では、容量素子の容量値Ｃを低減することによって回路
の低消費電力化を図っている。
【０００９】
【発明が解決しようとする課題】上記のように、従来の
ＣＲ発振回路においては、低消費電力化は容量値Ｃを低
減することにより実現している。しかしながらＣＲ発振
回路の発振周波数は、前述した（式１）により決定され
るため、所望の発振周波数を得ようとする場合には、容
量素子の容量値Ｃを低減させた分、抵抗素子の抵抗値Ｒ
を大きく設定する必要がある。
ＣＲ発振回路においては、低消費電力化は容量値Ｃを低
減することにより実現している。しかしながらＣＲ発振
回路の発振周波数は、前述した（式１）により決定され
るため、所望の発振周波数を得ようとする場合には、容
量素子の容量値Ｃを低減させた分、抵抗素子の抵抗値Ｒ
を大きく設定する必要がある。
【００１０】上記のようなＣＲ発振回路では、回路を構
成する抵抗素子は、基板の導電型とは反対の導電型の不
純物を導入した、拡散抵抗が用いられているのが一般的
である。そしてこの抵抗素子の抵抗値Ｒの調整は、素子
の基板での設計段階において、基板内に形成する拡散抵
抗のディメンジョンを調整することにより行っている。
拡散抵抗のディメンジョンの調整は、抵抗幅Ｗと抵抗長
Ｌとで行い、抵抗値Ｒを大きくする場合には、抵抗幅Ｗ
を短くするか、抵抗長Ｌを長くすることにより行ってい
る。
成する抵抗素子は、基板の導電型とは反対の導電型の不
純物を導入した、拡散抵抗が用いられているのが一般的
である。そしてこの抵抗素子の抵抗値Ｒの調整は、素子
の基板での設計段階において、基板内に形成する拡散抵
抗のディメンジョンを調整することにより行っている。
拡散抵抗のディメンジョンの調整は、抵抗幅Ｗと抵抗長
Ｌとで行い、抵抗値Ｒを大きくする場合には、抵抗幅Ｗ
を短くするか、抵抗長Ｌを長くすることにより行ってい
る。
【００１１】但し、この拡散抵抗は基板の導電型とは反
対の導電型により形成されているため、拡散抵抗と基板
との界面においてジャンクション容量Ｃｊが形成される
こととなる。このジャンクション容量Ｃｊは、図３の回
路図に示すＣｊ１、Ｃｊ２のように、各抵抗素子Ｒ１、
Ｒ２と基板間に接続された構成となる。
対の導電型により形成されているため、拡散抵抗と基板
との界面においてジャンクション容量Ｃｊが形成される
こととなる。このジャンクション容量Ｃｊは、図３の回
路図に示すＣｊ１、Ｃｊ２のように、各抵抗素子Ｒ１、
Ｒ２と基板間に接続された構成となる。
【００１２】このジャンクション容量Ｃｊは、拡散抵抗
と基板との界面の面積に比例するため、抵抗値Ｒと比例
関係にある。従って低消費電力化のために容量値Ｃを低
減し、抵抗値Ｒを大きくすると、このＲの増大にともな
ってジャンクション容量Ｃｊが増加することとなる。
と基板との界面の面積に比例するため、抵抗値Ｒと比例
関係にある。従って低消費電力化のために容量値Ｃを低
減し、抵抗値Ｒを大きくすると、このＲの増大にともな
ってジャンクション容量Ｃｊが増加することとなる。
【００１３】前述のようにＣＲ発振回路の発振周波数は
（式１）によって表されるが、回路が動作している際の
容量値の総和は、回路に接続されている容量Ｃと、制御
信号によって選択された抵抗素子と基板との間に形成さ
れるＣｊの和となる。そして制御信号により選択されず
に回路から切り放された他方の抵抗素子と基板との間に
形成されるジャンクション容量Ｃｊの影響をも受けるこ
とが、発明者によって見い出された。
（式１）によって表されるが、回路が動作している際の
容量値の総和は、回路に接続されている容量Ｃと、制御
信号によって選択された抵抗素子と基板との間に形成さ
れるＣｊの和となる。そして制御信号により選択されず
に回路から切り放された他方の抵抗素子と基板との間に
形成されるジャンクション容量Ｃｊの影響をも受けるこ
とが、発明者によって見い出された。
【００１４】例えば図３に示した従来のＣＲ発振回路に
おいては、制御信号ＯＰによりＲ２が回路に接続される
ように選択した場合、回路の容量値の総和はインバータ
に並列に接続されている容量素子の容量値Ｃと、制御信
号により選択された抵抗素子Ｒ２と基板との間のジャン
クション容量Ｃｊ２との和となり、さらに制御信号によ
り選択されなかった抵抗素子Ｒ１と基板とのジャンクシ
ョン容量Ｃｊ１の影響をうける。これはＲ１の一端はス
イッチＳＷ１により回路から切り放されているが、他端
は回路とは接続されたままの状態となっているため、そ
のジャンクション容量Ｃｊ１が回路の動作、例えば発振
周波数の変動に影響を与えると考えられる。
おいては、制御信号ＯＰによりＲ２が回路に接続される
ように選択した場合、回路の容量値の総和はインバータ
に並列に接続されている容量素子の容量値Ｃと、制御信
号により選択された抵抗素子Ｒ２と基板との間のジャン
クション容量Ｃｊ２との和となり、さらに制御信号によ
り選択されなかった抵抗素子Ｒ１と基板とのジャンクシ
ョン容量Ｃｊ１の影響をうける。これはＲ１の一端はス
イッチＳＷ１により回路から切り放されているが、他端
は回路とは接続されたままの状態となっているため、そ
のジャンクション容量Ｃｊ１が回路の動作、例えば発振
周波数の変動に影響を与えると考えられる。
【００１５】制御信号により選択されなかった抵抗素子
のジャンクション容量の影響により、例えば回路の設計
段階にて予め設定した回路の容量値の総和に対して誤差
が生じ、所望の発振周波数を得ることが困難となってい
る。従来まで、このジャンクション容量の影響を考慮し
て回路の設計を行っているが、これによりＣＲ発振回路
の設計を困難なものとしている。またこのジャンクショ
ン容量を正確に把握して回路を設計することも現状では
困難である。
のジャンクション容量の影響により、例えば回路の設計
段階にて予め設定した回路の容量値の総和に対して誤差
が生じ、所望の発振周波数を得ることが困難となってい
る。従来まで、このジャンクション容量の影響を考慮し
て回路の設計を行っているが、これによりＣＲ発振回路
の設計を困難なものとしている。またこのジャンクショ
ン容量を正確に把握して回路を設計することも現状では
困難である。
【００１６】以上のようにＣＲ発振回路の低消費電力化
の流れと共に、容量素子の容量値Ｃを低減させ、それに
より抵抗素子の抵抗値Ｒを大きくする必要が生じたた
め、この抵抗素子によって生じるジャンクション容量の
問題が顕著となり、この問題を解決する必要が生じてき
た。
の流れと共に、容量素子の容量値Ｃを低減させ、それに
より抵抗素子の抵抗値Ｒを大きくする必要が生じたた
め、この抵抗素子によって生じるジャンクション容量の
問題が顕著となり、この問題を解決する必要が生じてき
た。
【００１７】
【課題を解決するための手段】本発明は上記に示したよ
うな問題点を解決するために、次に示すような回路構成
を提供する。すなわち、従属接続された偶数段の反転素
子よりなる第一反転素子群と、前記第一反転素子群の入
力に一端が、出力に他端が接続された容量素子と、前記
第一反転素子群の出力に入力が接続された奇数段の反転
素子よりなる第二反転素子群と、一端が前記第一反転素
子群の入力に接続され、外部信号により制御される複数
のスイッチング素子からなる第一スイッチング素子群
と、前記第一スイッチング素子群を構成するスイッチン
グ素子の他端に一端が接続された複数の抵抗素子からな
る抵抗素子群と、前記抵抗素子群を構成する抵抗素子の
他端に一端が接続され、他端が前記第二反転素子群の出
力に接続された、外部信号により制御される複数のスイ
ッチング素子からなる第二スイッチング素子群とを具備
するＣＲ発振回路を提供する。
うな問題点を解決するために、次に示すような回路構成
を提供する。すなわち、従属接続された偶数段の反転素
子よりなる第一反転素子群と、前記第一反転素子群の入
力に一端が、出力に他端が接続された容量素子と、前記
第一反転素子群の出力に入力が接続された奇数段の反転
素子よりなる第二反転素子群と、一端が前記第一反転素
子群の入力に接続され、外部信号により制御される複数
のスイッチング素子からなる第一スイッチング素子群
と、前記第一スイッチング素子群を構成するスイッチン
グ素子の他端に一端が接続された複数の抵抗素子からな
る抵抗素子群と、前記抵抗素子群を構成する抵抗素子の
他端に一端が接続され、他端が前記第二反転素子群の出
力に接続された、外部信号により制御される複数のスイ
ッチング素子からなる第二スイッチング素子群とを具備
するＣＲ発振回路を提供する。
【００１８】
【作用】本発明のＣＲ発振回路には、発振周波数を決定
する素子である抵抗素子の両端に、制御信号により制御
されるスイッチを有する。その動作において、所望の発
振周波数を得るためにスイッチを制御し、所定の抵抗素
子を選択した場合、選択されなかった抵抗素子は、回路
から電気的に完全に独立することになる。従ってＣＲ発
振回路の設計においては、インバータに並列に接続され
た容量の容量値Ｃと、制御信号によって選択された抵抗
素子と基板との間に形成される、ジャンクション容量の
みを考慮して設計すればよく、ＣＲ発振回路の設計が容
易になると共に、またその動作においても、所望の発振
周波数を得ることができる。
する素子である抵抗素子の両端に、制御信号により制御
されるスイッチを有する。その動作において、所望の発
振周波数を得るためにスイッチを制御し、所定の抵抗素
子を選択した場合、選択されなかった抵抗素子は、回路
から電気的に完全に独立することになる。従ってＣＲ発
振回路の設計においては、インバータに並列に接続され
た容量の容量値Ｃと、制御信号によって選択された抵抗
素子と基板との間に形成される、ジャンクション容量の
みを考慮して設計すればよく、ＣＲ発振回路の設計が容
易になると共に、またその動作においても、所望の発振
周波数を得ることができる。
【００１９】
【実施例】本発明の実施例について、以下図面を参照し
て説明する。本発明の第一の実施例による、ＣＲ発振回
路を構成する素子及びその接続関係については、大部分
は従来のＣＲ発振回路と同様である。従って、同一の素
子に関しては、図３に示す従来のＣＲ発振回路を構成す
る素子と同一の符号を記してある。
て説明する。本発明の第一の実施例による、ＣＲ発振回
路を構成する素子及びその接続関係については、大部分
は従来のＣＲ発振回路と同様である。従って、同一の素
子に関しては、図３に示す従来のＣＲ発振回路を構成す
る素子と同一の符号を記してある。
【００２０】まずその回路構成について説明する。図１
において、制御信号ＯＰは発振回路の動作を制御する外
部からの制御信号であり、直接またはインバータＩｎｖ
１を介して、スイッチＳＷ１、ＳＷ２の制御端子に接続
されている。通常このＳＷ１、ＳＷ２はＮ型トランジス
タ及びＰ型トランジスタにより構成されている。またス
イッチＳＷ１の一端には抵抗素子Ｒ１の一端が、またＳ
Ｗ２の一端には抵抗素子Ｒ２の一端がそれぞれ接続され
ている。Ｒ１の他端及びＲ２の他端には、前述のスイッ
チＳＷ１、ＳＷ２と同様に制御信号ＯＰにより制御され
るスイッチＳＷ３、ＳＷ４の一端が接続されている。こ
のスイッチＳＷ３、ＳＷ４はスイッチＳＷ１、ＳＷ２に
同期しており、抵抗素子Ｒ１またはＲ２を回路より電気
的に完全に独立とさせることを目的として接続されてい
る。スイッチＳＷ３、ＳＷ４の他端には初段のインバー
タＩｎｖ２の入力が接続され、Ｉｎｖ２の出力は２段目
のインバータＩｎｖ３の入力に、Ｉｎｖ３の出力は３段
目のインバータＩｎｖ３に接続されている。Ｉｎｖ３の
出力はＳＷ１、ＳＷ２の他端に接続されている。また容
量素子Ｃ１の一端はＩｎｖ１の入力に、他端はＩｎｖ２
の出力に接続されている。またＩｎｖ２の入力には、オ
ーバー電圧除去用のダイオードＤ１、Ｄ２が接続されて
いる。また抵抗素子Ｒ１、Ｒ２と基板との間には、ジャ
ンクション容量Ｃｊ１、Ｃｊ２が形成される。
において、制御信号ＯＰは発振回路の動作を制御する外
部からの制御信号であり、直接またはインバータＩｎｖ
１を介して、スイッチＳＷ１、ＳＷ２の制御端子に接続
されている。通常このＳＷ１、ＳＷ２はＮ型トランジス
タ及びＰ型トランジスタにより構成されている。またス
イッチＳＷ１の一端には抵抗素子Ｒ１の一端が、またＳ
Ｗ２の一端には抵抗素子Ｒ２の一端がそれぞれ接続され
ている。Ｒ１の他端及びＲ２の他端には、前述のスイッ
チＳＷ１、ＳＷ２と同様に制御信号ＯＰにより制御され
るスイッチＳＷ３、ＳＷ４の一端が接続されている。こ
のスイッチＳＷ３、ＳＷ４はスイッチＳＷ１、ＳＷ２に
同期しており、抵抗素子Ｒ１またはＲ２を回路より電気
的に完全に独立とさせることを目的として接続されてい
る。スイッチＳＷ３、ＳＷ４の他端には初段のインバー
タＩｎｖ２の入力が接続され、Ｉｎｖ２の出力は２段目
のインバータＩｎｖ３の入力に、Ｉｎｖ３の出力は３段
目のインバータＩｎｖ３に接続されている。Ｉｎｖ３の
出力はＳＷ１、ＳＷ２の他端に接続されている。また容
量素子Ｃ１の一端はＩｎｖ１の入力に、他端はＩｎｖ２
の出力に接続されている。またＩｎｖ２の入力には、オ
ーバー電圧除去用のダイオードＤ１、Ｄ２が接続されて
いる。また抵抗素子Ｒ１、Ｒ２と基板との間には、ジャ
ンクション容量Ｃｊ１、Ｃｊ２が形成される。
【００２１】本発明によるＣＲ発振回路においては、制
御信号ＯＰからの電圧によって、ＳＷ１乃至ＳＷ４を制
御し、回路に接続される抵抗素子Ｒ１、Ｒ２のどちらか
を選択することにより、ＣＲ発振回路の発振周波数を制
御しており、３段目のインバータＩｎｖ４の出力を発振
回路の出力として取り出している。
御信号ＯＰからの電圧によって、ＳＷ１乃至ＳＷ４を制
御し、回路に接続される抵抗素子Ｒ１、Ｒ２のどちらか
を選択することにより、ＣＲ発振回路の発振周波数を制
御しており、３段目のインバータＩｎｖ４の出力を発振
回路の出力として取り出している。
【００２２】本発明の実施例における特徴は、従来の回
路と比較して抵抗Ｒ１、Ｒ２それぞれの両端に制御信号
ＯＰを具備した点であり、回路の基本的な動作は従来と
同様であるため、説明を省略する。
路と比較して抵抗Ｒ１、Ｒ２それぞれの両端に制御信号
ＯＰを具備した点であり、回路の基本的な動作は従来と
同様であるため、説明を省略する。
【００２３】次に本発明の実施例によるＣＲ発振回路の
特徴について、その効果を交えて説明する。本発明のＣ
Ｒ発振回路には、発振周波数を決定する素子である抵抗
素子Ｒ１、Ｒ２の両端に、制御信号ＯＰにより制御され
るスイッチＳＷ１乃至ＳＷ４を有する。その動作におい
て、所望の発振周波数を得るためにＯＰによりスイッチ
ＳＷ１乃至ＳＷ４を制御し、抵抗素子Ｒ１を選択した場
合、抵抗素子Ｒ２の両端に接続されたＳＷ１及びＳＷ３
はＯＦＦとなるので、抵抗素子Ｒ２は回路から電気的に
完全に独立することとなる。このため回路における容量
値の総和は、インバータに並列に接続された容量の容量
値Ｃと、ＯＰによって選択された抵抗素子Ｒ１と基板と
の間に形成されるジャンクション容量Ｃｊ１との和とな
り、ＯＰにより選択されなかった抵抗素子Ｒ２と基板と
の間に形成されるジャンクション容量Ｃｊ２は、この抵
抗素子Ｒ２が回路から電気的に完全に独立しているた
め、回路の動作に影響を与えることがない。従ってＣＲ
発振回路の設計においては、インバータに並列に接続さ
れた容量の容量値Ｃと、ＯＰによって選択された抵抗素
子と基板との間に形成されるジャンクション容量Ｃｊの
みを考慮すればよく、またその動作においても所望の発
振周波数を得ることができる。
特徴について、その効果を交えて説明する。本発明のＣ
Ｒ発振回路には、発振周波数を決定する素子である抵抗
素子Ｒ１、Ｒ２の両端に、制御信号ＯＰにより制御され
るスイッチＳＷ１乃至ＳＷ４を有する。その動作におい
て、所望の発振周波数を得るためにＯＰによりスイッチ
ＳＷ１乃至ＳＷ４を制御し、抵抗素子Ｒ１を選択した場
合、抵抗素子Ｒ２の両端に接続されたＳＷ１及びＳＷ３
はＯＦＦとなるので、抵抗素子Ｒ２は回路から電気的に
完全に独立することとなる。このため回路における容量
値の総和は、インバータに並列に接続された容量の容量
値Ｃと、ＯＰによって選択された抵抗素子Ｒ１と基板と
の間に形成されるジャンクション容量Ｃｊ１との和とな
り、ＯＰにより選択されなかった抵抗素子Ｒ２と基板と
の間に形成されるジャンクション容量Ｃｊ２は、この抵
抗素子Ｒ２が回路から電気的に完全に独立しているた
め、回路の動作に影響を与えることがない。従ってＣＲ
発振回路の設計においては、インバータに並列に接続さ
れた容量の容量値Ｃと、ＯＰによって選択された抵抗素
子と基板との間に形成されるジャンクション容量Ｃｊの
みを考慮すればよく、またその動作においても所望の発
振周波数を得ることができる。
【００２４】すなわち本発明によれば、ＣＲ発振回路の
設計が従来に比べて容易となると共に、抵抗素子の両端
にスイッチを付加するのみで所望の発振周波数を得るこ
とができる。
設計が従来に比べて容易となると共に、抵抗素子の両端
にスイッチを付加するのみで所望の発振周波数を得るこ
とができる。
【００２５】上記の第一の実施例においては、２種類の
発振周波数を得ることができるＣＲ発振回路について説
明したが、勿論２種類以上の発振周波数を得ることがで
きるＣＲ発振回路についても、本発明を実施することが
できる。この場合、発振させる周波数の種類に応じて複
数の抵抗素子を有するため、その抵抗の両端に制御信号
によって制御されるスイッチを設ければよい。またイン
バータの数、ダイオードについても上記の実施例に限定
されるものではなく、種々の態様で本発明を実施するこ
とが可能である。
発振周波数を得ることができるＣＲ発振回路について説
明したが、勿論２種類以上の発振周波数を得ることがで
きるＣＲ発振回路についても、本発明を実施することが
できる。この場合、発振させる周波数の種類に応じて複
数の抵抗素子を有するため、その抵抗の両端に制御信号
によって制御されるスイッチを設ければよい。またイン
バータの数、ダイオードについても上記の実施例に限定
されるものではなく、種々の態様で本発明を実施するこ
とが可能である。
【００２６】この例として図２に示すようなＣＲ発振回
路が挙げられるが、これを第二の実施例とする。第二の
実施例では、異なった３種類の発振周波数の信号を発生
させることができ、抵抗値が異なるそれぞれの抵抗素子
の両端に、制御信号ＯＰ１乃至ＯＰ３により制御される
スイッチＳＷ１乃至ＳＷ６を有する。尚、第一の実施例
と同様の素子については、同様の符号を記している。制
御信号ＯＰ１乃至ＯＰ３に与える信号は、所望の発振周
波数に対応する抵抗素子が選択されるように、いずれか
に信号を与えればよい。
路が挙げられるが、これを第二の実施例とする。第二の
実施例では、異なった３種類の発振周波数の信号を発生
させることができ、抵抗値が異なるそれぞれの抵抗素子
の両端に、制御信号ＯＰ１乃至ＯＰ３により制御される
スイッチＳＷ１乃至ＳＷ６を有する。尚、第一の実施例
と同様の素子については、同様の符号を記している。制
御信号ＯＰ１乃至ＯＰ３に与える信号は、所望の発振周
波数に対応する抵抗素子が選択されるように、いずれか
に信号を与えればよい。
【００２７】第二の実施例の効果としては、第一の実施
例の効果と同様に、選択されていない抵抗素子を回路か
ら電気的に完全に独立にすることができるので、選択さ
れていない抵抗素子と基板との間に形成されるジャンク
ション容量の影響を受けることがなく、ＣＲ発振回路の
設計が従来に比べて容易となると共に、抵抗素子の両端
にスイッチを付加するのみで所望の発振周波数を得るこ
とができる。
例の効果と同様に、選択されていない抵抗素子を回路か
ら電気的に完全に独立にすることができるので、選択さ
れていない抵抗素子と基板との間に形成されるジャンク
ション容量の影響を受けることがなく、ＣＲ発振回路の
設計が従来に比べて容易となると共に、抵抗素子の両端
にスイッチを付加するのみで所望の発振周波数を得るこ
とができる。
【００２８】
【発明の効果】本発明によれば、ＣＲ発振回路において
所定の抵抗素子を選択した場合、選択されなかった抵抗
素子は回路から電気的に完全に独立となる。従ってＣＲ
発振回路の設計においては、インバータに並列に接続さ
れた容量の容量値Ｃと、ＯＰによって選択された抵抗素
子と基板との間に形成される、ジャンクション容量のみ
を考慮して設計すればよい。すなわちＣＲ発振回路の設
計を従来に比較して容易なものとし、またその動作にお
いても、所望の発振周波数を得ることができる。
所定の抵抗素子を選択した場合、選択されなかった抵抗
素子は回路から電気的に完全に独立となる。従ってＣＲ
発振回路の設計においては、インバータに並列に接続さ
れた容量の容量値Ｃと、ＯＰによって選択された抵抗素
子と基板との間に形成される、ジャンクション容量のみ
を考慮して設計すればよい。すなわちＣＲ発振回路の設
計を従来に比較して容易なものとし、またその動作にお
いても、所望の発振周波数を得ることができる。
【図面の簡単な説明】
【図１】本発明の第一の実施例によるＣＲ発振回路の回
路図。
路図。
【図２】本発明の第二の実施例によるＣＲ発振回路の回
路図。
路図。
【図３】従来例によるＣＲ発振回路の回路図。
ＯＰ 制御信号 Ｉｎｖ１、Ｉｎｖ２、Ｉｎｖ３、 Ｉｎｖ４、Ｉｎｖ５、Ｉｎｖ６ インバータ ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５、ＳＷ６
スイッチ Ｒ１、Ｒ２、Ｒ３ 抵抗素子 Ｃ１ 容量素子 Ｄ１、Ｄ２ ダイオード Ｃｊ１、Ｃｊ２ ジャンクション容量
スイッチ Ｒ１、Ｒ２、Ｒ３ 抵抗素子 Ｃ１ 容量素子 Ｄ１、Ｄ２ ダイオード Ｃｊ１、Ｃｊ２ ジャンクション容量
Claims (4)
- 【請求項１】 並列に接続された複数の抵抗素子と、前
記抵抗素子のそれぞれの一端に一端が接続され、外部信
号により制御される複数のスイッチング素子からなる第
一スイッチング素子群と、前記抵抗素子の他端に入力端
が接続され、前記第一スイッチング素子の他端に出力端
が接続された３以上の奇数の反転素子が従属接続された
反転素子群と、前記抵抗素子の他端に一端が接続され、
前記反転素子群の所定の偶数段目のインバータの出力端
に他端が接続された容量素子とを有するＣＲ発振回路に
おいて、 前記抵抗素子のそれぞれの他端と前記反転素子群の入力
端との間に前記外部信号により制御される複数のスイッ
チング素子からなる第二スイッチング素子群を有するこ
とを特徴とするＣＲ発振回路。 - 【請求項２】 従属接続された偶数段の反転素子よりな
る第一反転素子群と、 前記第一反転素子群の入力端に一端が、出力端に他端が
接続された容量素子と、 前記第一反転素子群の出力端
に入力端が接続された奇数段の反転素子よりなる第二反
転素子群と、 一端が前記第一反転素子群の入力端に接続され、外部信
号により制御される複数のスイッチング素子からなる第
一スイッチング素子群と、 前記第一スイッチング素子群を構成するスイッチング素
子の他端に一端が接続された複数の抵抗素子からなる抵
抗素子群と、 前記抵抗素子のそれぞれの他端に一端が接続され、他端
が前記第二反転素子群の出力端に接続された、外部信号
により制御される複数のスイッチング素子からなる第二
スイッチング素子群とを具備することを特徴とするＣＲ
発振回路。 - 【請求項３】 前記抵抗素子は半導体基板内に不純物を
拡散した拡散抵抗素子であることを特徴とする請求項１
または２記載のＣＲ発振回路。 - 【請求項４】 並列に接続された複数の抵抗素子からな
る抵抗素子群と、前記抵抗素子群と並列に接続された奇
数段の反転素子からなる反転素子群と、前記反転素子群
の入力端に一端が、前記反転素子の偶数段目の出力端に
他端が接続された容量素子と、前記抵抗素子の任意の一
つのみを前記反転素子群に接続させる第一手段とを具備
するＣＲ発振回路において、 前記第一手段により前記反転素子群に接続された抵抗素
子を除く全ての抵抗素子を前記反転素子群から電気的に
絶縁する第二手段を有することを特徴とするＣＲ発振回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16031895A JPH0918233A (ja) | 1995-06-27 | 1995-06-27 | Ｃｒ発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16031895A JPH0918233A (ja) | 1995-06-27 | 1995-06-27 | Ｃｒ発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0918233A true JPH0918233A (ja) | 1997-01-17 |
Family
ID=15712368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16031895A Withdrawn JPH0918233A (ja) | 1995-06-27 | 1995-06-27 | Ｃｒ発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0918233A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006191262A (ja) * | 2005-01-05 | 2006-07-20 | Rohm Co Ltd | Ｃｒ発振回路 |
| US7271670B2 (en) | 2004-11-10 | 2007-09-18 | Matsushita Electric Industrial Co., Ltd. | CR oscillation circuit |
| JP2010154449A (ja) * | 2008-12-26 | 2010-07-08 | Seiko Epson Corp | 発振回路、集積回路装置及び電子機器 |
-
1995
- 1995-06-27 JP JP16031895A patent/JPH0918233A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7271670B2 (en) | 2004-11-10 | 2007-09-18 | Matsushita Electric Industrial Co., Ltd. | CR oscillation circuit |
| JP2006191262A (ja) * | 2005-01-05 | 2006-07-20 | Rohm Co Ltd | Ｃｒ発振回路 |
| JP2010154449A (ja) * | 2008-12-26 | 2010-07-08 | Seiko Epson Corp | 発振回路、集積回路装置及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5694065A (en) | Switching control circuitry for low noise CMOS inverter | |
| US3855549A (en) | Circuit, such as cmos crystal oscillator, with reduced power consumption | |
| US5204612A (en) | Current source circuit | |
| JPS62219813A (ja) | デジタル信号用ｍｏｓｆｅｔ集積遅延回路 | |
| KR100441470B1 (ko) | 모놀리식집적된발진기회로를갖는디지털방식으로조정가능한수정발진기 | |
| JP2004140144A5 (ja) | ||
| US6344780B1 (en) | Impedance adjusting circuit | |
| JPH0823266A (ja) | 電圧制御発振装置 | |
| JPH0918233A (ja) | Ｃｒ発振回路 | |
| US6774703B2 (en) | Semiconductor device | |
| US6819189B2 (en) | Voltage-controlled oscillator having short synchronous pull-in time | |
| JPH02147828A (ja) | 温度検出回路 | |
| JPH08274600A (ja) | Ｃｍｏｓ型可変遅延回路 | |
| GB2040633A (en) | Electrical Oscillator Circuit | |
| KR20000065037A (ko) | 전압독립커패시턴스를갖는전류제어발진기 | |
| JP2000101392A (ja) | 多入力バッファアンプおよびこれを用いた回路 | |
| US20020180507A1 (en) | Resistor network | |
| JPH08330847A (ja) | 発振回路 | |
| JP2885848B2 (ja) | ヒステリシス回路 | |
| JPH02280506A (ja) | デジタル制御圧電発振回路 | |
| JPH0677798A (ja) | 遅延型半導体リレー | |
| JPH03101159A (ja) | 半導体集積回路 | |
| JPH06216727A (ja) | 遅延時間可変論理回路 | |
| JPH03195109A (ja) | 差動増幅回路 | |
| JP3138565B2 (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020903 |