JPS59229857A - 抵抗回路 - Google Patents
抵抗回路Info
- Publication number
- JPS59229857A JPS59229857A JP10244383A JP10244383A JPS59229857A JP S59229857 A JPS59229857 A JP S59229857A JP 10244383 A JP10244383 A JP 10244383A JP 10244383 A JP10244383 A JP 10244383A JP S59229857 A JPS59229857 A JP S59229857A
- Authority
- JP
- Japan
- Prior art keywords
- region
- resistor
- resistance
- epitaxial
- regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 abstract description 8
- 239000000758 substrate Substances 0.000 abstract description 6
- 239000004020 conductor Substances 0.000 abstract description 5
- 238000002955 isolation Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 239000010410 layer Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は抵抗回路に係り、特に拡散抵抗の歪率の改善
に関する。
に関する。
第１図及び第２図は従来の半導体集積回路に形成される
抵抗体を示し、第１図はその平面構成、第２図は第１図
のｎ−ｎ線に沿う断面を示している。即ち、半導体基板
２の表面層にはエピタキシャル領域４が形成され、この
エピタキシャル領域４は抵抗領域を構成するために分離
領域６で一定の範囲に区画分離されている。このエピタ
キシャル領域４の表面層には、抵抗領域８が不純物の拡
散で形成され、その端部には電極１０ａ、１０ｂが形成
され、エピタキシャル領域４にも電極１２が形成されて
いる。
抵抗体を示し、第１図はその平面構成、第２図は第１図
のｎ−ｎ線に沿う断面を示している。即ち、半導体基板
２の表面層にはエピタキシャル領域４が形成され、この
エピタキシャル領域４は抵抗領域を構成するために分離
領域６で一定の範囲に区画分離されている。このエピタ
キシャル領域４の表面層には、抵抗領域８が不純物の拡
散で形成され、その端部には電極１０ａ、１０ｂが形成
され、エピタキシャル領域４にも電極１２が形成されて
いる。
このように抵抗が形成された場合、抵抗領域８を形成し
たエピタキシャル領域４は電極１２を介して電源部に接
続されている。即ち、これは分離領域６で区画された１
つのエピタキシャル領域４に１以上の抵抗を形成した場
合、抵抗間の分離を行うため、エピタキシャル領域４と
抵抗領域８の間を逆バイアスする。
たエピタキシャル領域４は電極１２を介して電源部に接
続されている。即ち、これは分離領域６で区画された１
つのエピタキシャル領域４に１以上の抵抗を形成した場
合、抵抗間の分離を行うため、エピタキシャル領域４と
抵抗領域８の間を逆バイアスする。
この場合、抵抗領域８に電流が流れると、抵抗領域８の
電圧が変化する。このとき、エピタキシャル領域４と抵
抗領域８との間の電圧が変化し、この電圧変化でＰＮ接
合の空乏層の間隔に変位を生じ、これが抵抗値変化と成
って表れる。
電圧が変化する。このとき、エピタキシャル領域４と抵
抗領域８との間の電圧が変化し、この電圧変化でＰＮ接
合の空乏層の間隔に変位を生じ、これが抵抗値変化と成
って表れる。
このような抵抗値変化が生じた場合、増幅器の帰還抵抗
或いは信号分割抵抗に使用した場合に信号歪を発生させ
、抵抗領域８が長く、抵抗値が大である程、その歪は大
きくなる欠点がある。
或いは信号分割抵抗に使用した場合に信号歪を発生させ
、抵抗領域８が長く、抵抗値が大である程、その歪は大
きくなる欠点がある。
この発明は、抵抗値変化を減少し、低歪率化した抵抗回
路の提供を目的とする。
路の提供を目的とする。
この発明は、複数のエピタキシャル領域を区画分離して
形成し、各エピタキシャル領域内に個別に抵抗領域を形
成し、各抵抗領域を直列又は並列に接続して抵抗体を形
成するとともに、前記各抵抗領域の中点をエピタキシャ
ル領域に電気的に接続してエピタキシャル領域を抵抗領
域の中点電位に設定したことを特徴とする。
形成し、各エピタキシャル領域内に個別に抵抗領域を形
成し、各抵抗領域を直列又は並列に接続して抵抗体を形
成するとともに、前記各抵抗領域の中点をエピタキシャ
ル領域に電気的に接続してエピタキシャル領域を抵抗領
域の中点電位に設定したことを特徴とする。
以下、この発明を図面に示した実施例を参照して詳細に
説明する。
説明する。
第３図及び第４図はこの発明の抵抗回路の実施例を示し
、第３図はその平面構成、第４図は第３図の■−ＩＶ線
に沿う断面を示している。
、第３図はその平面構成、第４図は第３図の■−ＩＶ線
に沿う断面を示している。
Ｐ型の半導体基板２０に形成されたＮ型のエピタキシャ
ル領域は、分離領域２２で複数の小区分のエピタキシャ
ル領域２４．２６．２８に区画分離されている。この隣
接する各エピタキシャル層２４．２６．２８には個別に
Ｐ型の抵抗領域３０．３２．３４を形成し、それぞれの
抵抗領域３０．３２．３４の端部には電極３６が形成さ
れているとともに、各抵抗領域３０．３２．３４の中点
には、中点電極部３８が形成されている。
ル領域は、分離領域２２で複数の小区分のエピタキシャ
ル領域２４．２６．２８に区画分離されている。この隣
接する各エピタキシャル層２４．２６．２８には個別に
Ｐ型の抵抗領域３０．３２．３４を形成し、それぞれの
抵抗領域３０．３２．３４の端部には電極３６が形成さ
れているとともに、各抵抗領域３０．３２．３４の中点
には、中点電極部３８が形成されている。
そして、各抵抗領域３０．３２．３４は電極３６を介し
てアルミニウム配線等の配線導体４０ａ、４０ｂで直列
に接続し、第１図に示す抵抗領域８と同等のシリーズ抵
抗体を構成するとともに、各抵抗領域３０．３２．３４
の中点は中点電極部３８の近傍のエピタキシャル領域２
４．２６．２８鉦形成した電極４２との間を配線導体４
４ａ、４４ｂ、４４ｃで電気的に接続する。即ち、エピ
タキシャル領域２４．２６．２８は抵抗領域３０．３２
．３４の中点電位に設定されている。
てアルミニウム配線等の配線導体４０ａ、４０ｂで直列
に接続し、第１図に示す抵抗領域８と同等のシリーズ抵
抗体を構成するとともに、各抵抗領域３０．３２．３４
の中点は中点電極部３８の近傍のエピタキシャル領域２
４．２６．２８鉦形成した電極４２との間を配線導体４
４ａ、４４ｂ、４４ｃで電気的に接続する。即ち、エピ
タキシャル領域２４．２６．２８は抵抗領域３０．３２
．３４の中点電位に設定されている。
以上のように構成したので、抵抗体は小さい抵抗値を持
つ抵抗領域３０．３２．３４で構成され、従来のような
電圧変化に伴う抵抗変化を抑制することができる。この
場合、エピタキシャル領域２４．２６．２８は抵抗領域
３０，３２．３４の中点電位に設定されているため、各
抵抗領域３０．３２．３４の中点電位を中心に抵抗領域
３０．３２．３４とエピタキシャル領域２４．２６．２
８との電位差は、互いに逆極性で同電圧差となる。この
場合、第３図に示すように、抵抗領域３０．３２．３４
において、中点と端部との間の長さＬｌ 、Ｌ２はり、
＝Ｌ２とする。
つ抵抗領域３０．３２．３４で構成され、従来のような
電圧変化に伴う抵抗変化を抑制することができる。この
場合、エピタキシャル領域２４．２６．２８は抵抗領域
３０，３２．３４の中点電位に設定されているため、各
抵抗領域３０．３２．３４の中点電位を中心に抵抗領域
３０．３２．３４とエピタキシャル領域２４．２６．２
８との電位差は、互いに逆極性で同電圧差となる。この
場合、第３図に示すように、抵抗領域３０．３２．３４
において、中点と端部との間の長さＬｌ 、Ｌ２はり、
＝Ｌ２とする。
第５図はこの場合の電位分布を示し、Ａは抵抗領域３０
の断面、Ｂにおいて、Ｅｌはエピタキシャル領域２４の
電位、Ｅ２は抵抗領域３０の電位勾配である。即ち、ｂ
点は抵抗領域３０のａ、ｃ点間の中点であり、エピタキ
シャル領域２４と同電位になる。従って、抵抗領域３０
のａ−ｂ間とエピタキシャル領域２４との間、抵抗領域
３０のｂ−’ｃ間とエピタキシャル領域２４との間の電
圧差はｂ点を中心に互いに逆極性となる。この結果、電
圧差による抵抗値変化も互いに逆極性で同値となるため
、ａ−ｃ間の抵抗値の変化は、ａ−ｂ間と、ｂ−ｃ間で
互いに打ち消され、抵抗値変化はほぼ零となる。
の断面、Ｂにおいて、Ｅｌはエピタキシャル領域２４の
電位、Ｅ２は抵抗領域３０の電位勾配である。即ち、ｂ
点は抵抗領域３０のａ、ｃ点間の中点であり、エピタキ
シャル領域２４と同電位になる。従って、抵抗領域３０
のａ−ｂ間とエピタキシャル領域２４との間、抵抗領域
３０のｂ−’ｃ間とエピタキシャル領域２４との間の電
圧差はｂ点を中心に互いに逆極性となる。この結果、電
圧差による抵抗値変化も互いに逆極性で同値となるため
、ａ−ｃ間の抵抗値の変化は、ａ−ｂ間と、ｂ−ｃ間で
互いに打ち消され、抵抗値変化はほぼ零となる。
このような抵抗回路を増幅器の帰還回路や信号電圧の分
圧等に用いれば、抵抗値変化に伴う信号歪の発生を防止
し、低歪率の信号処理を行うことができる。
圧等に用いれば、抵抗値変化に伴う信号歪の発生を防止
し、低歪率の信号処理を行うことができる。
第６図はこの発明の抵抗回路の実施例を示している。こ
の実施例は信号増幅器を示し、差動増幅器４６の非反転
入力端子（＋）には入力端子４８が形成され、入力端子
４８から与えられた信号は差動増幅器４６で増幅され、
出力端子５０から取出されるとともに、帰還回路５２を
介して反転入力端子（−）に負帰還される。この差動増
幅器４６の非反転入力端子（＋）と、基準電位点との間
には抵抗５４が接続され、帰還回路５２は差動増幅器４
６の出力部と基準電位点との間に抵抗５６．５８を直列
に接続し、抵抗５６．５８の接続点に現れる分圧出力を
反転入力端子（−）に与えるように構成されている。
の実施例は信号増幅器を示し、差動増幅器４６の非反転
入力端子（＋）には入力端子４８が形成され、入力端子
４８から与えられた信号は差動増幅器４６で増幅され、
出力端子５０から取出されるとともに、帰還回路５２を
介して反転入力端子（−）に負帰還される。この差動増
幅器４６の非反転入力端子（＋）と、基準電位点との間
には抵抗５４が接続され、帰還回路５２は差動増幅器４
６の出力部と基準電位点との間に抵抗５６．５８を直列
に接続し、抵抗５６．５８の接続点に現れる分圧出力を
反転入力端子（−）に与えるように構成されている。
このような増幅器において、帰還回路５２の抵抗５６．
５８又は抵抗５４にこの発明の抵抗回路を用いることに
より、帰還信号の歪を抑制することができる。
５８又は抵抗５４にこの発明の抵抗回路を用いることに
より、帰還信号の歪を抑制することができる。
また、第７図はこの発明の抵抗回路の他の実施例を示し
ている。この抵抗回路は前記帰還回路５２の利得調整や
分圧回路として用いることができる。
ている。この抵抗回路は前記帰還回路５２の利得調整や
分圧回路として用いることができる。
即ち、入力端子６０と出力端子６２の間に抵抗６４を設
置するとともに、抵抗６４の出力側端子と基準電位点と
の間に複数の抵抗６６．６８．７０．７２を接続し、各
抵抗６６．６８．７０．７２の接続点に切換用端子７４
．７６．７８を設けたものである。各抵抗６６．６８．
７０．７２をこの発明の抵抗回路で構成し、その中点を
エピタキシャル領域に接続する。
置するとともに、抵抗６４の出力側端子と基準電位点と
の間に複数の抵抗６６．６８．７０．７２を接続し、各
抵抗６６．６８．７０．７２の接続点に切換用端子７４
．７６．７８を設けたものである。各抵抗６６．６８．
７０．７２をこの発明の抵抗回路で構成し、その中点を
エピタキシャル領域に接続する。
このような抵抗回路を用いれば、所望の抵抗値を端子７
４．７６．７８の選択或いは短絡により設定することが
でき、信号処理上分圧等において、抵抗値変化が無いた
め、低歪の信号処理を行うことができる。
４．７６．７８の選択或いは短絡により設定することが
でき、信号処理上分圧等において、抵抗値変化が無いた
め、低歪の信号処理を行うことができる。
なお、実施例では半導体基板をＰ型半導体とし、エピタ
キシャル領域をＮ型に設定した場合について説明したが
、反対導電型に設定した場合でも同様の効果が期待でき
る。
キシャル領域をＮ型に設定した場合について説明したが
、反対導電型に設定した場合でも同様の効果が期待でき
る。
以上説明したようにこの発明によれば、抵抗体を比較的
小抵抗の抵抗領域を直列又は並列に接続して抵抗体を構
成し、各抵抗領域の中点をエピタキシャル領域に接続し
、エピタキシャル領域を抵抗領域の中点電位としたので
、抵抗体に作用する電圧変化に対する抵抗値変化を打ち
消すことができ、低歪率化することができ、例えば、増
幅器の帰還回路、電圧分圧等に用いて低歪率の信号処理
を行うことができる。
小抵抗の抵抗領域を直列又は並列に接続して抵抗体を構
成し、各抵抗領域の中点をエピタキシャル領域に接続し
、エピタキシャル領域を抵抗領域の中点電位としたので
、抵抗体に作用する電圧変化に対する抵抗値変化を打ち
消すことができ、低歪率化することができ、例えば、増
幅器の帰還回路、電圧分圧等に用いて低歪率の信号処理
を行うことができる。
第１図は従来の抵抗体を示す平面図、第２図は第１図の
ｎ−ｎ線に沿う断面−図、第３図はこの発明の抵抗回路
の実施例を示す平面図、第４図は第３図のＩＶ−ＩＶ線
に沿う断面図、第５図はその動作を示す説明図、第６図
はこの発明の抵抗回路を実施した信号増幅器を示す回路
図、第７図はこの発明の抵抗回路の他の実施例を示す回
路図である。 ２０・・・半導体基板、２４．２６．２８・・・エピタ
キシャル領域、３０．３２．３４・・・抵抗領域、４０
ａ、４０ｂ、４４ａ、４４ｂ、４４ｃ・・・配線導体。 第５図 第６図 ゝ５２ 第７図
ｎ−ｎ線に沿う断面−図、第３図はこの発明の抵抗回路
の実施例を示す平面図、第４図は第３図のＩＶ−ＩＶ線
に沿う断面図、第５図はその動作を示す説明図、第６図
はこの発明の抵抗回路を実施した信号増幅器を示す回路
図、第７図はこの発明の抵抗回路の他の実施例を示す回
路図である。 ２０・・・半導体基板、２４．２６．２８・・・エピタ
キシャル領域、３０．３２．３４・・・抵抗領域、４０
ａ、４０ｂ、４４ａ、４４ｂ、４４ｃ・・・配線導体。 第５図 第６図 ゝ５２ 第７図
Claims (1)
- 複数のエピタキシャル領域を区画分離して形成し、各エ
ピタキシャル領域内に個別に抵抗領域を形成し、各抵抗
領域を直列又は並列に接続して抵抗体を形成するととも
に、前記各抵抗領域の中点をエピタキシャル領域に電気
的に接続してエピタキシャル領域を抵抗領域の中点電位
に設定したことを特徴とする抵抗回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10244383A JPS59229857A (ja) | 1983-06-07 | 1983-06-07 | 抵抗回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10244383A JPS59229857A (ja) | 1983-06-07 | 1983-06-07 | 抵抗回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59229857A true JPS59229857A (ja) | 1984-12-24 |
Family
ID=14327605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10244383A Pending JPS59229857A (ja) | 1983-06-07 | 1983-06-07 | 抵抗回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59229857A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63122147A (ja) * | 1986-11-10 | 1988-05-26 | Nec Corp | 半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55146957A (en) * | 1979-03-19 | 1980-11-15 | Trw Inc | Semiconductor resistor and method of fabricating same |
-
1983
- 1983-06-07 JP JP10244383A patent/JPS59229857A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55146957A (en) * | 1979-03-19 | 1980-11-15 | Trw Inc | Semiconductor resistor and method of fabricating same |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63122147A (ja) * | 1986-11-10 | 1988-05-26 | Nec Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4764798A (en) | Master slice IC having n and p channel transistors | |
| US3477031A (en) | Differential amplifier circuit employing multiple differential amplifier stages | |
| US3567965A (en) | Temperature compensated zener diode | |
| JPH0865063A (ja) | 半導体集積回路 | |
| JPS6035569A (ja) | 集積化された過負荷保護装置 | |
| JPS6356707B2 (ja) | ||
| JPS59229857A (ja) | 抵抗回路 | |
| US5416357A (en) | Semiconductor integrated circuit device | |
| US4316202A (en) | Semiconductor integrated circuit device having a Schottky barrier diode | |
| JPS59229856A (ja) | 抵抗回路 | |
| JPS6361803B2 (ja) | ||
| US4647870A (en) | Current mirror circuit with a large current ratio | |
| JPH0746764B2 (ja) | 増幅器 | |
| JPH01268049A (ja) | 拡散抵抗素子 | |
| JPH01268050A (ja) | 拡散抵抗素子 | |
| JP7074398B2 (ja) | 電圧増幅回路装置及び電圧印加回路 | |
| JPH0453104B2 (ja) | ||
| KR830002297B1 (ko) | 가변이득 차동증폭기 회로 | |
| JPH0828527B2 (ja) | 回路内蔵受光素子 | |
| JP2597309Y2 (ja) | 半導体装置 | |
| JPH0453103B2 (ja) | ||
| JPH0258783B2 (ja) | ||
| JP2919398B2 (ja) | 半導体装置 | |
| JPS62136064A (ja) | 電圧分割回路 | |
| JPH03129763A (ja) | 集積回路 |