WO2020218483A1 - 半導体基板の製造方法、その製造装置、及び、エピタキシャル成長方法 - Google Patents

半導体基板の製造方法、その製造装置、及び、エピタキシャル成長方法 Download PDF

Info

Publication number
WO2020218483A1
WO2020218483A1 PCT/JP2020/017643 JP2020017643W WO2020218483A1 WO 2020218483 A1 WO2020218483 A1 WO 2020218483A1 JP 2020017643 W JP2020017643 W JP 2020017643W WO 2020218483 A1 WO2020218483 A1 WO 2020218483A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor substrate
sic
container
processed
semiconductor
Prior art date
Application number
PCT/JP2020/017643
Other languages
English (en)
French (fr)
Inventor
忠昭 金子
Original Assignee
学校法人関西学院
豊田通商株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 学校法人関西学院, 豊田通商株式会社 filed Critical 学校法人関西学院
Priority to US17/606,742 priority Critical patent/US20220220633A1/en
Priority to CN202080030894.2A priority patent/CN114174564A/zh
Priority to EP20796041.0A priority patent/EP3960913A4/en
Priority to JP2021516244A priority patent/JPWO2020218483A1/ja
Publication of WO2020218483A1 publication Critical patent/WO2020218483A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/06—Heating of the deposition chamber, the substrate or the materials to be evaporated
    • C30B23/063—Heating of the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/06—Heating of the deposition chamber, the substrate or the materials to be evaporated
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6732—Vertical carrier comprising wall type elements whereby the substrates are horizontally supported, e.g. comprising sidewalls

Definitions

  • the present invention relates to a method for manufacturing a semiconductor substrate, a manufacturing apparatus thereof, and an epitaxial growth method.
  • SiC (silicon carbide) semiconductor devices are attracting attention as high-performance semiconductor devices because they have higher withstand voltage and higher efficiency than Si (silicon) and GaAs (gallium arsenide) semiconductor devices, and can operate at high temperatures. ..
  • SiC semiconductor device is manufactured through SiC growth.
  • Various growth methods have been proposed for SiC crystal growth.
  • a SiC container made of a material containing SiC polycrystals is housed in a TaC container made of a material containing TaC, and a base substrate is housed inside the SiC container.
  • the TaC container is heated so that the inside of the TaC container has Si vapor pressure and in an environment where a temperature gradient is generated.
  • the C atom sublimated by etching the inner surface of the SiC container and the Si atom in the atmosphere are bonded to grow an epitaxial layer of 3C—SiC single crystal on the base substrate.
  • Patent Document 1 has room for improvement from the viewpoint of improving throughput by processing a plurality of substrates at once.
  • An object of the present invention is to provide a novel method for manufacturing a semiconductor substrate, a manufacturing apparatus, and an epitaxial growth method.
  • the method for manufacturing a semiconductor substrate of the present invention includes an installation step of stacking a plurality of objects to be processed having a semiconductor substrate, and a thickness of the semiconductor substrate in each of the plurality of objects to be processed. It comprises a heating step of heating so that a temperature gradient is formed in the direction. As a result, it is possible to realize a method for manufacturing a semiconductor substrate, which can be expected to improve throughput.
  • the installation step installs the object to be treated in a semi-closed space.
  • raw material transportation including epitaxial growth and etching can be preferably realized.
  • the object to be processed in the installation step, is installed so that the adjacent semiconductor substrates face each other.
  • raw material transportation including epitaxial growth and etching can be realized between adjacent semiconductor substrates.
  • the heating step heats a plurality of the objects to be processed in an atmosphere containing atomic species constituting the semiconductor substrate.
  • raw material transportation can be realized in a vapor pressure environment of vapor phase species including atomic species constituting the semiconductor substrate.
  • the semiconductor substrate manufacturing apparatus of the present invention has a plurality of objects to be processed having a semiconductor substrate and an fixture, and each of the plurality of objects to be processed has a temperature gradient in the thickness direction of the semiconductor substrate. It is equipped with a heating furnace capable of forming the above. As a result, it is possible to realize a semiconductor substrate manufacturing apparatus that can be expected to improve throughput.
  • the material of the fixture is the material of the semiconductor substrate.
  • the fixture has through holes.
  • the objects to be processed can be installed so that the adjacent semiconductor substrates face each other.
  • the object to be processed has a main body container capable of accommodating the semiconductor substrate and the fixture. As a result, it is possible to facilitate the handling of the object to be processed.
  • the main body container has an upper container and a lower container that can be fitted to each other, and a gap, and the gap is formed in a fitting portion of the upper container and the lower container. Thereby, a semi-closed space can be formed.
  • the object to be treated has a vapor supply source made of a material containing at least one of the atomic species constituting the semiconductor substrate.
  • the semiconductor substrate manufacturing apparatus further includes a melting point container capable of accommodating the object to be processed. As a result, the vapor pressure environment can be maintained.
  • the present invention also relates to an epitaxial growth method. That is, in the epitaxial growth method of one aspect of the present invention, a plurality of semiconductor substrates are arranged in the thickness direction of the semiconductor substrate and heated so that a temperature gradient is formed in the thickness direction of the semiconductor substrate, thereby arranging the semiconductor substrates on the high temperature side. The raw material is transported from the semiconductor substrate to the semiconductor substrate arranged on the low temperature side, and the polymorphism of the semiconductor substrate on the low temperature side is taken over to grow crystals.
  • a plurality of the semiconductor substrates are crystal-grown at the same time.
  • a dummy substrate is arranged at a substantially end portion of the plurality of arranged semiconductor substrates.
  • the semiconductor substrate is arranged and grown in a raw material transport space that is exhausted through a vapor pressure space of gas phase species containing atomic species constituting the semiconductor substrate.
  • the semiconductor substrate is silicon carbide, and the semiconductor substrate is arranged and grown in a raw material transport space exhausted via a Si vapor pressure space.
  • the semiconductor substrate is placed in a semi-closed space having an atomic number ratio Si / C of more than 1 and heated.
  • the semiconductor substrate is placed in a semi-closed space having an atomic number ratio of Si / C of 1 or less and heated.
  • FIGS. 1 to 14 With respect to a preferred embodiment shown in the drawings.
  • the technical scope of the present invention is not limited to the embodiments shown in the accompanying drawings, and can be appropriately changed within the scope described in the claims.
  • the present invention can be grasped as a manufacturing method including at least an installation process and a heating process.
  • the objects to be processed having the semiconductor substrates are installed so as to be stacked.
  • a plurality of objects to be processed are installed so that the semiconductor substrate 11 and the member made of the material of the semiconductor substrate 11 face each other. Further, in one embodiment of the present invention, a plurality of objects to be processed are installed so that adjacent semiconductor substrates 11 and 12 face each other. At this time, the raw material transport space S0 is formed between the semiconductor substrate 11 and the member, or the semiconductor substrates 11 and 12.
  • the raw material transportation in the present specification means the transportation of the raw material gas containing the atomic species constituting the semiconductor substrate.
  • the raw material gas is preferably a gas molecule containing only the atomic species.
  • Examples of the semiconductor substrates 11 and 12 include a SiC wafer sliced into a disk shape from an ingot manufactured by a sublimation method or the like, and a SiC semiconductor substrate obtained by processing a SiC single crystal into a thin plate shape.
  • a SiC wafer sliced into a disk shape from an ingot manufactured by a sublimation method or the like and a SiC semiconductor substrate obtained by processing a SiC single crystal into a thin plate shape.
  • any polytype can be adopted.
  • a surface having an off angle of several degrees (for example, 0.4 to 8 °) from the (0001) plane or the (000-1) plane can be exemplified (note that the present specification). Then, in the notation of the Miller index, "-" means the bar attached to the index immediately after that).
  • a step-terrace structure is confirmed on the surface of the semiconductor substrate flattened at the atomic level.
  • This step-terrace structure is a staircase structure in which steps, which are stepped portions of one or more molecular layers, and terraces, which are flat portions with exposed ⁇ 0001 ⁇ surfaces, are alternately arranged.
  • the minimum height (minimum unit) of a step in a SiC semiconductor substrate is one molecular layer (0.25 nm), and various step heights are formed by overlapping a plurality of the single molecular layers.
  • a step that is bundled (bunching) and becomes huge and has a height exceeding one unit cell of each polytype is called a macro step bunching (MSB).
  • the MSB is a step of bunching beyond 4 molecular layers (5 molecular layers or more) in the case of 4H-SiC, and exceeds 6 molecular layers (7 molecular layers or more) in the case of 6H-SiC. It is a bunched step.
  • the MSB is not formed on the surface of the semiconductor substrate because defects caused by the MSB occur on the surface when the growth layer is formed and it is one of the factors that hinder the reliability of the oxide film in the SiC semiconductor device. ..
  • wafer sizes of 6 inches or more, such as 6 inches and 8 inches can be exemplified from chip sizes of several centimeters square.
  • the semiconductor substrate 11 has a main surface 113 (not shown) and a back surface 114. Further, the semiconductor substrate 12 has a main surface 123 and a back surface 124 (not shown).
  • the front surface refers to both the main surface and the back surface.
  • One side refers to either the main surface or the back surface, and the other side refers to the surface of the same substrate facing one side.
  • the growth layer 111 refers to a layer formed on the semiconductor substrate 11 before processing.
  • the growth layer 121 refers to a layer formed on the semiconductor substrate 12 before processing.
  • the surface of the growth layer formed on the surface of the semiconductor substrate preferably has an infinitely reduced density of basal plane dislocations (BPD). Therefore, the BPD density of the semiconductor substrate surface is preferably reduced as much as possible.
  • the BPD is preferably converted into other defects / dislocations including Throwing Edge Dislocation (TED).
  • the material of the semiconductor substrate according to the embodiment of the present invention is not particularly limited.
  • Examples of the material of the semiconductor substrate include compound semiconductor materials containing AlN (aluminum nitride), GaN (gallium nitride) and the like.
  • any material that is generally used in manufacturing a semiconductor substrate can be naturally adopted.
  • the material of the semiconductor substrate is, for example, a known Group IV material such as silicon (Si), germanium (Ge), and diamond (C).
  • the material of the semiconductor substrate is, for example, a known IV-IV compound material such as silicon carbide (SiC).
  • the material of the semiconductor substrate is a known II-VI group compound material such as zinc oxide (ZnO), zinc sulfide (ZnS), zinc selenide (ZnSe), cadmium sulfide (CdS), and cadmium telluride (CdTe). is there.
  • the material of the semiconductor substrate for example, boron nitride (BN), gallium arsenide (GaAs), gallium nitride (GaN), aluminum nitride (AlN), indium nitride (InN), gallium phosphide (GaP), and phosphide.
  • BN boron nitride
  • GaAs gallium arsenide
  • GaN gallium nitride
  • AlN aluminum nitride
  • InN indium nitride
  • GaP gallium phosphide
  • phosphide It is a known group III-V compound material such as indium (InP) and indium antimonide (InSb).
  • the material of the semiconductor substrate is, for example, an oxide material such as aluminum oxide (Al 2 O 3 ) and gallium oxide (Ga 2 O 3 ).
  • the semiconductor substrate may have a configuration in which known additive atoms used according to the material are appropriately added.
  • the transport distance D0 which is the distance between the semiconductor substrate 11 and the member made of the material of the semiconductor substrate 11 or the semiconductor substrate 12 in the installation process, is preferably 100 mm or less, more preferably 50 mm or less, and more preferably 20 mm. Below, it is more preferably 10 mm or less, still more preferably 7 mm or less, still more preferably 5 mm or less, still more preferably 3.5 mm or less, still more preferably 3 mm or less, still more preferably 2.7 mm or less.
  • the transport distance D0 is preferably 0.7 mm or more, more preferably 1.0 mm or more, more preferably 1.2 mm or more, still more preferably 1.5 mm, still more preferably 1.7 mm or more.
  • each of the plurality of objects to be processed is heated so that a temperature gradient is formed in the thickness direction of the semiconductor substrates 11 and / or 12.
  • the semiconductor substrate including the semiconductor substrates 11 and 12 is a SiC semiconductor substrate will be described in detail.
  • the raw material transport space S0 having a temperature gradient is formed so that the semiconductor substrate 11 is on the high temperature side and the member made of the material of the semiconductor substrate 12 or the semiconductor substrate 11 is on the low temperature side. Therefore, it can be understood that the heating process includes the raw material transportation process.
  • the semiconductor substrate 11 may be on the low temperature side, and the semiconductor substrate 12 or the member made of the material of the semiconductor substrate 11 may be on the high temperature side.
  • FIGS. 1 to 3 explain the transportation of raw materials when the adjacent semiconductor substrates 11 and 12 according to the embodiment of the present invention face each other.
  • the formation of the growth layer 111 on the back surface 114 and the etching of the main surface 123 are performed at the same time.
  • the heating step preferably heats the semiconductor substrates 11 and 12 in a semi-closed space.
  • the semi-closed space means a space in which vacuuming is possible inside the space, but at least a part of the vapor generated inside the space can be confined.
  • ⁇ Raw material transportation process> As shown in FIG. 3, in the raw material transport space S0 according to the embodiment of the present invention, the raw material transport based on the following reactions 1) to 5) is continuously performed, and a growth layer 121 is formed as an example. It can be grasped.
  • Si atoms (Si (v)) are desorbed from the back surface 114 by thermally decomposing the back surface 114 of the semiconductor substrate 11.
  • C (C (s)) remaining on the back surface 114 due to desorption of Si atom (Si (v)) is Si vapor (Si (v)) in the raw material transport space S0. By reacting with, it becomes Si 2 C or SiC 2 or the like and sublimates into the raw material transport space S0.
  • Sublimated Si 2 C or SiC 2 or the like reaches and diffuses on the terrace of the main surface 123 of the semiconductor substrate 12 due to the temperature gradient, and reaches the step to form the polymorph of the main surface 123.
  • the growth layer 121 is grown and formed by taking over (step flow growth).
  • the raw material transportation step includes a Si atom sublimation step of thermally sublimating Si atoms from the semiconductor substrate 11 and a C atom that is sublimated by bonding the C atoms remaining on the back surface 114 of the semiconductor substrate 11 with the Si atoms in the raw material transport space S0. Including the sublimation process.
  • the raw material transporting step includes an etching step of etching the surface of the semiconductor substrate as a raw material transporting source based on the Si atom sublimation step and the C atom sublimation step.
  • the raw material transporting step includes a growth step of forming a growth layer based on the step flow growth on the surface of the semiconductor substrate as the raw material transporting destination.
  • the growth step it can be understood that Si 2 C or SiC 2 or the like diffused in the raw material transport space S0 becomes supersaturated and condenses at the transport destination. It can be understood that the growth process is based on Physical Vapor Transport.
  • the driving force for transporting the raw material according to the embodiment of the present invention is the vapor pressure difference between the semiconductor substrates 11 and 12 due to the formed temperature gradient. Therefore, it can be understood that not only the temperature difference on the respective surfaces of the semiconductor substrates 11 and 12 but also the chemical potential difference due to the crystal structure such as the surface of the opposite SiC material is the driving force for the transportation of the raw material. ..
  • the transportation source or the transportation destination does not have to be a semiconductor substrate.
  • all of the semiconductor substrate materials forming the semi-closed space can be a transport source or a transport destination. That is, the raw material is also transported between the semiconductor substrate 11 and the member made of the material of the semiconductor substrate 11.
  • the doping concentration of the growth layer 111 can be adjusted by supplying the dopant gas into the semi-closed space by using the dopant gas supply means.
  • the dopant gas is not supplied, the growth layer 111 or 121 is formed by taking over the doping concentration in the semi-closed space.
  • the raw material transport according to one embodiment of the present invention is preferably carried out in a vapor pressure environment having a vapor phase species containing Si element and a vapor phase species containing C element, and more preferably SiC-Si equilibrium vapor pressure. It is carried out in an environment, more preferably in a SiC-C equilibrium vapor pressure environment.
  • the SiC-Si vapor pressure environment refers to the vapor pressure environment when SiC (solid) and Si (liquid phase) are in a phase equilibrium state via a gas phase.
  • the SiC-C equilibrium vapor pressure environment refers to the vapor pressure environment when SiC (solid phase) and C (solid phase) are in a phase equilibrium state via a gas phase.
  • the SiC-Si equilibrium vapor pressure environment according to the embodiment of the present invention is formed by heating a semi-closed space having an atomic number ratio Si / C of more than 1. Further, the SiC-C equilibrium vapor pressure environment according to the embodiment of the present invention is formed by heating a semi-closed space having an atomic number ratio of Si / C of 1 or less.
  • the heating temperature according to one embodiment of the present invention is preferably set in the range of 1400 to 2300 ° C, more preferably in the range of 1600 to 2000 ° C.
  • the heating time according to the embodiment of the present invention can be set to an arbitrary time so as to obtain a desired etching amount. For example, when the etching rate is 1 ⁇ m / min and the etching amount is desired to be 1 ⁇ m, the heating time is 1 minute.
  • the temperature gradient according to one embodiment of the present invention is set in the range of 0.1 to 5 ° C./mm as an example.
  • the temperature gradient according to the embodiment of the present invention is uniform in the raw material transport space S0.
  • the etching amount and the growth amount according to one embodiment of the present invention are in the range of 0.1 to 20 ⁇ m as an example, but are appropriately changed as necessary.
  • the etching rate and the growth rate of the growth layer according to one embodiment of the present invention can be controlled by the above temperature range, and can be set in the range of 0.001 to 2 ⁇ m / min as an example.
  • etching amount and the growth amount according to one embodiment of the present invention are the same.
  • the heating step according to the embodiment of the present invention includes a bunching decomposition step of decomposing / suppressing the formation of MSB on the surface of the semiconductor substrate based on the etching step.
  • the surface layer on the semiconductor substrate to be etched in the etching process according to the embodiment of the present invention is, for example, subjected to mechanical processing (for example, slicing, grinding / polishing) or laser processing to be scratched, latently scratched, or distorted. It can be grasped that it is a processing alteration layer in which processing damage such as is introduced.
  • FIGS. 4 to 10 a semiconductor substrate manufacturing apparatus (hereinafter, simply referred to as a manufacturing apparatus) according to an embodiment of the present invention will be described in detail with reference to FIGS. 4 to 10.
  • the components that are basically the same as the components shown in the above manufacturing method are designated by the same reference numerals to simplify the description.
  • the manufacturing apparatus includes at least an object to be processed, a heating furnace 30, and a melting point container 40.
  • the object to be processed according to the embodiment of the present invention refers to the assembly 10 and the main body container 20. Further, the object to be processed according to the embodiment of the present invention may be configured to refer to an aggregate 10.
  • the aggregate 10 has a raw material transport space S0, a semiconductor substrate 11, a member made of the semiconductor substrate 12 or the material of the semiconductor substrate 11, and an installer 13. Further, the processing unit 100 includes an installation tool 13 and semiconductor substrates 11 and 12 or a dummy substrate 14 described later. Details of the raw material transport space S0 and the semiconductor substrates 11 and 12 are as described above.
  • the aggregate 10 includes one semiconductor substrate 11 or one or more processing units 100. In the following description, a case where the aggregate 10 includes a plurality of processing units 100 will be illustrated.
  • the fixture 13 has an upper edge 13A and a lower edge 13B or a bottom 13C.
  • the upper edge 13A and the lower edge 13B have a through hole at a substantially central portion.
  • the inner diameter of the through hole of the lower edge 13B is formed smaller than the inner diameter of the through hole of the upper edge 13A.
  • the upper edge 13A and the lower edge 13B having such through holes are laminated in multiple stages so that the semiconductor substrate 11 can be installed in multiple stages. That is, at least a part of the upper bottom surface of the lower edge 13B is configured to be usable as a contact surface with the semiconductor substrate 11.
  • the upper edge 13A supports the upper fixture 13.
  • the lower edge 13B supports at least a part of the outer peripheral edge of the semiconductor substrate.
  • the bottom portion 13C is arranged at the lowermost portion or above the lowermost portion, or the like, instead of the lower edge 13B, if necessary.
  • the upper bottom surface of the upper edge 13A and the lower bottom surface of the lower edge 13B may be provided with protrusions and grooves for installing different installation tools 13 due to fitting or the like, respectively.
  • the fixture 13 may have a lid portion 13D facing the semiconductor substrates 11 and 12 or the dummy substrate 14.
  • the fixture 13 is such that the semiconductor substrate 11 and the semiconductor substrate 12, the dummy substrate 14, or the member made of the material of the semiconductor substrate 11 are adjacent to each other, substantially parallel to each other, and separated by a transportation distance of D0. ,Hold.
  • the details of the transportation distance D0 are as described above.
  • the transport distance D0 may be set small / large at the substantially end portion of the assembly 10.
  • One or more dummy substrates 14 are installed at substantially end portions of the aggregate 10.
  • the number of dummy substrates 14 is not limited, and the aggregate 10 may be configured not to include the dummy substrate 14.
  • the material of the dummy substrate 14 is preferably the material of the semiconductor substrates 11 and 12, but the crystallinity thereof does not have to be the same as that of the semiconductor substrates 11 and 12.
  • the semiconductor substrates 11 and 12 may be a single crystal substrate, and the dummy substrate 14 may be a polycrystalline substrate.
  • the processing unit 100 includes a semiconductor substrate 11 or a dummy substrate 14, and an installer 13 including an upper edge 13A and a bottom 13C.
  • the raw material transport space S0 is formed between the semiconductor substrate 11 or the dummy substrate 14 and the bottom portion 13C. Further, the contact surface 131 is formed on the entire one surface of the semiconductor substrate 11 or the dummy substrate 14.
  • the processing unit 100 includes a semiconductor substrate 11, 12 or a dummy substrate 14, an installer 13 including an upper edge 13A and a lower edge 13B, an upper edge 13A, and a bottom portion. It has an installation tool 13 made of 13C. At this time, the installer 13 at the end of the processing unit 100 includes an upper edge 13A and a bottom 13C. Therefore, the semiconductor substrates 11 and 12 face each other, and the raw material transport space S0 is formed between the semiconductor substrates 11 and 12. Further, the contact surface 131 is formed on the entire one surface or the entire outer peripheral edge of the semiconductor substrates 11, 12 or the dummy substrate 14.
  • the processing unit 100 includes a semiconductor substrate 11, 12 or a dummy substrate 14, and an installer 13 including an upper edge 13A and a lower edge 13B.
  • the semiconductor substrates 11 and 12 face each other, and the raw material transport space S0 is formed between the semiconductor substrates 11 and 12.
  • the contact surface 131 is formed on the entire outer peripheral edge of the semiconductor substrate 11 or the dummy substrate 14.
  • the processing unit 100 includes a semiconductor substrate 11, 12 or a dummy substrate 14, and an installer 13 including an upper edge 13A and a lower edge 13B.
  • the semiconductor substrates 11 and 12 face each other, and the raw material transport space S0 is formed between the semiconductor substrates 11 and 12.
  • the contact surface 131 is formed on a part of the outer peripheral edge of the semiconductor substrate 11 or the dummy substrate 14. Any conventional supporting means, such as a configuration in which the semiconductor substrates 11 and 12 and the dummy substrate 14 are held and at least a part of the outer peripheral edge is supported or sandwiched, can be naturally adopted.
  • the width of the outer peripheral edge including the contact surface 131 according to the embodiment of the present invention is appropriately determined.
  • the main body container 20 can accommodate the aggregate 10.
  • the plurality of main body containers 20 according to the embodiment of the present invention may be installed so as to be stacked.
  • the main body container 20 is a fitting container including an upper container 21 and a lower container 22 that can be fitted to each other.
  • a minute gap 24 is formed in the fitting portion between the upper container 21 and the lower container 22, and the inside of the main container 20 can be exhausted (evacuated) from the gap 24.
  • the environment in the heat-treated main body container 20 be a vapor pressure environment of a mixed system of gas phase species containing Si element and gas phase species containing C element.
  • gas phase species containing the Si element include Si, Si 2 , Si 3 , Si 2 C, SiC 2 , and SiC.
  • the gas phase species containing the C element Si 2 C, SiC 2 , SiC, and C can be exemplified.
  • the structure can be adopted as long as the vapor pressure of the gas phase species containing Si element and the vapor pressure of the gas phase species containing C element is generated in the internal space during the heat treatment of the main body container 20.
  • a configuration in which the SiC polycrystal is exposed on a part of the inner surface, a configuration in which the SiC polycrystal is separately installed in the main container 20, and the like can be shown.
  • the main container 20 has a steam supply source 23.
  • the steam supply source 23 is used for the purpose of adjusting the atomic number ratio Si / C of the semi-closed space in the main container 20 so as to exceed 1.
  • the steam supply source 23 may be configured to be installed in the internal space of the assembly 10. Specifically, the steam supply source 23 is installed on the inner wall of the upper edge 13A and the lower edge 13B of the installation tool 13. Examples of the steam supply source 23 include solid Si (Si pellets such as Si single crystal pieces and Si powder) and Si compounds.
  • the atomic number ratio Si / in the main body container 20 C exceeds 1.
  • the semiconductor substrates 11 and 12 satisfying the stoichiometric ratio 1: 1 and the steam supply source 23 are installed in the main body container 20 of the SiC polycrystal satisfying the stoichiometric ratio 1: 1.
  • the atomic number ratio Si / C in the main body container 20 exceeds 1.
  • the dopant and doping concentration of the main body container 20 can be selected according to the dopant and doping concentration of the growth layer 111 or 121 to be formed.
  • the heating furnace 30 is configured to heat so as to form a temperature gradient so that the temperature decreases / increases from the upper container 21 to the lower container 22 of the main container 20. That is, as an example, a temperature gradient is formed in the thickness direction of the semiconductor substrate 11.
  • the heating furnace 30 includes a main heating chamber 31 capable of heating the aggregate 10 to a temperature of 1000 ° C. or higher and 2300 ° C. or lower, a spare chamber 32 capable of preheating the aggregate 10 to a temperature of 500 ° C. or higher, and a main body.
  • a high melting point container 40 capable of accommodating the container 20 and a moving means 33 capable of moving the high melting point container 40 from the spare chamber 32 to the main heating chamber 31 are provided.
  • the inside of the heating chamber 31 is provided with a heating heater 34 (mesh heater) as an example. Further, a multilayer heat-reflecting metal plate is fixed to the side wall and ceiling of the main heating chamber 31. The multilayer heat-reflecting metal plate is configured to reflect the heat of the heating heater 34 toward the substantially central portion of the main heating chamber 31.
  • the heating heater 34 is installed in the main heating chamber 31 so as to surround the melting point container 40 in which the aggregate 10 is housed. At this time, by installing the multilayer heat-reflecting metal plate on the outside of the heater 34, it is possible to raise the temperature in the temperature range of 1000 ° C. or higher and 2300 ° C. or lower.
  • the heating heater 34 for example, a resistance heating type heater or a high frequency induction heating type heater can be adopted.
  • the heating heater 34 may adopt a configuration capable of forming a temperature gradient in the melting point container 40.
  • the heating heater 34 may be configured so that many heaters are installed on the upper side (or lower side). Further, the heating heater 34 may be configured so that the width increases toward the upper side (or the lower side). Alternatively, the heating heater 34 may be configured so that the electric power supplied for heating can be increased toward the upper side (or the lower side).
  • the main heating chamber 31 includes a vacuum forming valve 35 for exhausting the inside of the main heating chamber 31, an inert gas injection valve 36 for introducing an inert gas into the main heating chamber 31, and the main heating chamber 31.
  • a vacuum gauge 37 for measuring the degree of vacuum is connected.
  • the vacuum forming valve 35 can be connected to a vacuum drawing pump that exhausts the inside of the main heating chamber 31 to create a vacuum.
  • the degree of vacuum in the heating chamber 31 can be adjusted preferably 10 Pa or less, more preferably 1 Pa or less, still more preferably 10 -3 Pa or less. ..
  • this evacuation pump include a turbo molecular pump or a rotary pump.
  • the Inert gas injection valve 36 can be connected to the Inactive gas supply source. With the inert gas injection valve 36 and the inert gas supply source, an inert gas such as Ar can be introduced into the heating chamber 31 in the range of 10-5 to 10 4 Pa.
  • the inert gas injection valve 36 is a dopant gas supply means capable of supplying the dopant gas into the main body container 20. That is, the doping concentration of the growth layer 111 can be increased by selecting a dopant gas (for example, N 2 or the like) as the inert gas.
  • a dopant gas for example, N 2 or the like
  • the spare chamber 32 is connected to the main heating chamber 31, and is configured so that the melting point container 40 can be moved by the moving means 33.
  • the spare chamber 32 of the embodiment of the present invention is configured so that the temperature can be raised by the residual heat of the heating heater 34 of the main heating chamber 31. As an example, when the temperature of the main heating chamber 31 is raised to 2000 ° C., the temperature of the spare chamber 32 is raised to about 1000 ° C., and the assembly 10 and the main body container 20 can be degassed.
  • the moving means 33 is configured to be movable between the main heating chamber 31 and the spare chamber 32 by placing and holding the melting point container 40. At this time, the moving table on which the melting point container 40 is placed is moved in the vertical direction by a motor or the like.
  • the moving tool for placing and holding the melting point container 40 may be configured to be rotatable around an axis extending in the vertical direction.
  • Each member constituting the moving means 33 is preferably made of a material of a semiconductor substrate.
  • the transportation between the main heating chamber 31 and the spare chamber 32 by the moving means 33 is completed in about 1 minute at the shortest, it is possible to realize raising and lowering of the temperature at 1 to 1000 ° C./min. As a result, rapid temperature rise and rapid temperature decrease can be performed, so that it is possible to observe a surface shape that does not have a history of low temperature growth during temperature rise and temperature decrease.
  • the spare chamber 32 is installed above the main heating chamber 31, but the present invention is not limited to this, and the spare chamber 32 may be installed in any direction.
  • the moving means 33 is, for example, a moving table on which the melting point container 40 is placed.
  • the contact portion between the moving table and the melting point container 40 serves as a heat propagation path.
  • a temperature gradient can be formed in the melting point container 40 so that the contact portion side between the moving table and the melting point container 40 is on the low temperature side.
  • the temperature gradient is such that the temperature decreases from the upper container 41 to the lower container 42 of the melting point container 40. Is provided.
  • the direction of the temperature gradient can be set to any direction by changing the position of the contact portion between the moving table and the melting point container 40.
  • a temperature gradient may be formed depending on the configuration of the heating heater 34.
  • the heating furnace 30 includes a gate valve 38 between the main heating chamber 31 and the spare chamber 32.
  • the gate valve 38 is a transport system gate valve having a size that allows the assembly 10 to be carried in and out by the moving means 33 and maintains the degree of vacuum of the main heating chamber 31.
  • the gate valve 38 is provided by a conventional means such as a valve plate for opening and closing the gate opening leading to the main heating chamber 31, a valve shaft to which the valve plate is attached, and an air cylinder for driving the valve shaft. , Various aspects can be adopted.
  • the melting point container 40 can accommodate the main body container 20.
  • the melting point container 40 is a fitting container including an upper container 41 and a lower container 42 that can be fitted to each other, and is configured to be able to accommodate the main body container 20.
  • a minute gap 43 is formed in the fitting portion between the upper container 41 and the lower container 42, and the inside of the high melting point container 40 can be exhausted (evacuated) from the gap 43.
  • the melting point container 40 has a vapor supply material 44 capable of supplying the vapor pressure of a vapor phase species containing a Si element in the melting point container 40.
  • the steam supply material 44 may have a configuration in which Si vapor is generated in the melting point container 40 during heat treatment, and is, for example, a thin film that covers the inner wall of the melting point container 40.
  • the melting point container 40 is a metal compound such as TaC
  • the steam supply material 44 is, for example, a methacrylate material of metal atoms and Si atoms constituting the melting point container 40.
  • the vapor pressure environment of the vapor phase species containing the Si element in the heating furnace 30 according to the embodiment of the present invention is formed by using the high melting point container 40 and the steam supply material 44.
  • any method capable of forming a vapor pressure environment of a vapor phase species containing a Si element around the main body container 20 can be adopted in the configuration of the present invention.
  • the melting point container 40 is preferably configured to include a melting point material having a melting point equal to or higher than the melting point of the material constituting the main body container 20.
  • Refractory vessel 40 as for example, C is a general purpose heat-resistant member, W is a refractory metal, Re, Os, Ta, Mo, a carbide Ta9C8, HfC, TaC, NbC, ZrC, Ta 2 C, TiC, WC, MoC, a nitride HfN, TaN, BN, Ta 2 N, ZrN, TiN, HfB 2, TaB 2, ZrB 2, NB 2, TiB 2, be exemplified SiC polycrystal like borides it can.
  • the member made of the material of the semiconductor substrate 11 according to the embodiment of the present invention refers to the fixture 13 and the main body container 20. That is, the materials of the fixture 13 and the main body container 20 are the materials of the semiconductor substrates 11 and 12. Therefore, at least a part of the installer 13 or the main body container 20 can be a transport source or a transport destination in the raw material transport according to the embodiment of the present invention.
  • Reference examples 1 to 3 are shown below.
  • Reference example 1 Under the following conditions, the SiC single crystal substrate E10 was housed in the main body container 20, and the main body container 20 was further housed in the high melting point container 40.
  • SiC polycrystalline container Size Diameter (60mm), Height (4mm) Distance between SiC single crystal substrate E10 and SiC material: 2 mm Atomic number ratio in the container Si / C: 1 or less
  • the SiC single crystal substrate E10 arranged under the above conditions was heat-treated under the following conditions. Heating temperature: 1700 ° C Heating time: 300 min Temperature gradient: 1 ° C / mm Growth rate: 5 nm / min Vacuum degree of this heating chamber 31: 10-5 Pa
  • FIG. 11 is an explanatory diagram of a method for obtaining a conversion rate obtained by converting BPD into other defects / dislocations (TED or the like) in the growth layer E11.
  • FIG. 11A shows how the growth layer E11 was grown by the heating step. In this heating step, the BPD existing in the SiC single crystal substrate E10 is converted into TED with a certain probability. Therefore, TED and BPD are mixed on the surface of the growth layer E11 unless 100% conversion is performed.
  • FIG. 11B shows a state in which defects in the growth layer E11 were confirmed by using the KOH dissolution etching method.
  • the SiC single crystal substrate E10 is immersed in a molten salt (KOH, etc.) heated to about 500 ° C. to form etch pits in dislocations and defective portions, and dislocations occur depending on the size and shape of the etch pits.
  • KOH molten salt
  • FIG. 11C shows how the growth layer E11 is removed after KOH dissolution etching. In this method, after flattening to the depth of the etch pit by mechanical polishing, CMP, or the like, the growth layer E11 is removed by thermal etching to expose the surface of the SiC single crystal substrate E10.
  • 11D shows a state in which defects in the SiC single crystal substrate E10 were confirmed by using the KOH dissolution etching method on the SiC single crystal substrate E10 from which the growth layer E11 was removed. By this method, the number of BPDs existing on the surface of the SiC single crystal substrate E10 is obtained.
  • the number of BPDs present on the surface of the growth layer E11 (see FIG. 11B) and the number of BPDs present on the surface of the SiC single crystal substrate E10 (FIG. 11D).
  • the BPD conversion rate converted from BPD to other defects / dislocations during the heating step can be obtained.
  • the number of BPDs present on the surface of the growth layer E11 of Reference Example 1 was about 0 cm- 2
  • the number of BPDs present on the surface of the SiC single crystal substrate E10 was 1000 cm- 2 . That is, it can be understood that the BPD is reduced or removed by arranging the SiC single crystal substrate E10 having no MSB on the surface in a semi-closed space having an atomic number ratio of Si / C of 1 or less and heating it.
  • a SiC—C equilibrium vapor pressure environment is formed in the main body container 20 so that the atomic number ratio Si / C in the main body container 20 is 1 or less. Since the heating step including the etching step in the above method and the heating step including the etching step according to the embodiment of the present invention are based on the same reactant process, also in the etching step according to the embodiment of the present invention. It can be understood that BPD can be reduced or eliminated.
  • the atomic number ratio Si / C in the container exceeds 1.
  • the SiC single crystal substrate E10 arranged under the above conditions was heat-treated under the following conditions. Heating temperature: 1800 ° C Heating time: 60 min Temperature gradient: 1 ° C / mm Growth rate: 68 nm / min Vacuum degree of this heating chamber 31: 10-5 Pa
  • FIG. 12 is an SEM image of the surface of the SiC single crystal substrate E10 before the growth of the growth layer E11.
  • FIG. 12 (a) is an SEM image observed at a magnification of ⁇ 1000
  • FIG. 12 (b) is an SEM image observed at a magnification of ⁇ 100,000.
  • MSB is formed on the surface of the SiC single crystal substrate E10 before the growth of the growth layer E11, and it can be seen that steps having a height of 3 nm or more are arranged with a terrace width of 42 nm on average. The step height was measured by AFM.
  • FIG. 13 is an SEM image of the surface of the SiC single crystal substrate E10 after the growth layer E11 has grown.
  • FIG. 13 (a) is an SEM image observed at a magnification of ⁇ 1000
  • FIG. 13 (b) is an SEM image observed at a magnification of ⁇ 100,000. It can be seen that no MSB is formed on the surface of the growth layer E11 of Reference Example 2, and the steps of 1.0 nm (full unit cell) are regularly arranged with a terrace width of 14 nm. The step height was measured by AFM.
  • the growth layer E11 in which the MSB is decomposed is formed by arranging the SiC single crystal substrate E10 having the MSB on the surface in a semi-closed space having an atomic number ratio Si / C of more than 1 and heating it. be able to.
  • FIG. 14 is a graph showing the relationship between the heating temperature and the growth rate grown by the method for producing a SiC single crystal substrate according to the present invention.
  • the horizontal axis of this graph is the reciprocal of temperature, and the vertical axis of this graph is the logarithmic representation of the growth rate.
  • the result of growing the growth layer E11 on the SiC single crystal substrate E10 by arranging the SiC single crystal substrate E10 in a space where the atomic number ratio Si / C exceeds 1 (inside the main body container 20) is indicated by ⁇ .
  • the result of arranging the SiC single crystal substrate E10 in a space (inside the main body container 20) in which the atomic number ratio Si / C is 1 or less and growing the growth layer E11 on the SiC single crystal substrate E10 is indicated by a cross. ing.
  • the chemical potential difference and the temperature gradient are used as the growth driving force.
  • the SiC single crystal substrate E10 is grown. This chemical potential difference can exemplify the difference in voltage division of gas phase species generated on the surface of a SiC polycrystal and a SiC single crystal.
  • the SiC growth rate can be obtained by the following equation 1.
  • T is the temperature of the SiC raw material side
  • k is Boltzmann's constant.
  • P transported original i -P transport destination i is the raw material gas becomes a supersaturated state, a growth amount deposited as SiC, as a raw material gas SiC, Si 2 C, SiC 2 is assumed.
  • the broken line indicates when a SiC single crystal is grown from a SiC polycrystal as a raw material in a vapor pressure environment when SiC (solid) and Si (liquid phase) are in a phase equilibrium state via a gas phase. It is the result of the thermodynamic calculation of. Specifically, the thermodynamic calculation was performed under the following conditions (i) to (iv) using Equation 1.
  • the two-point chain wire grows a SiC single crystal using a SiC polycrystal as a raw material in a vapor pressure environment when SiC (solid phase) and C (solid phase) are in a phase equilibrium state via a gas phase. It is the result of thermodynamic calculation when it is made to. Specifically, the thermodynamic calculation was performed under the following conditions (i) to (iv) using Equation 1. (I) It is a SiC-C equilibrium vapor pressure environment with a constant volume, and (ii) the growth driving force is the temperature gradient in the main body container 20 and the difference in vapor pressure (chemical potential difference) between the SiC polycrystal and the SiC single crystal.
  • the raw material gas is SiC, SiC 2 C, SiC 2
  • the adsorption coefficient that the raw material adsorbs to the step of the SiC single crystal substrate E10 is 0.001.
  • the values in the JANAF thermochemical table were used for the data of each chemical species used in the thermodynamic calculation.
  • the SiC single crystal substrate E10 was placed in a space where the atomic number ratio Si / C exceeds 1 (inside the main body container 20), and the growth layer E11 was grown on the SiC single crystal substrate E10. It can be seen that the results (marked with ⁇ ) are in agreement with the results of the thermodynamic calculation of SiC growth in the SiC-Si equilibrium vapor pressure environment. Further, the result (x mark) of arranging the SiC single crystal substrate E10 in a space (inside the main body container 20) in which the atomic number ratio Si / C is 1 or less and growing the growth layer E11 on the SiC single crystal substrate E10 is shown. , It can be understood that the tendency is in agreement with the result of thermodynamic calculation of SiC growth in the SiC-C equilibrium vapor pressure environment.
  • FIG. 15 is an explanatory diagram of a semiconductor substrate manufacturing apparatus according to another embodiment of the present invention.
  • the heating heater 34 which is a heating source, may be arranged in a direction intersecting the main surface of the semiconductor substrate 11. Then, a temperature gradient may be formed by providing a temperature difference between the heating heater 34 arranged at the upper part and the heating heater 34 arranged at the lower part. Further, the heating heater 34 has a heating portion that generates heat, and it is desirable that the area of the heating portion is set to be equal to or larger than the area of the semiconductor substrate 11.
  • the heating heaters 34 By arranging the heating heaters 34 at the upper part and the lower part in this way, the temperature distribution on the surface of one semiconductor substrate 11 can be made substantially uniform for heating.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

新規な半導体基板の製造方法及び製造装置を提供することを課題とする。　半導体基板を有する複数の被処理体を、積み重なるよう設置する設置工程と、複数の前記被処理体のそれぞれにおいて、前記半導体基板の厚み方向に温度勾配が形成されるよう加熱する加熱工程と、を含む半導体基板の製造方法、及びその製造装置を実現する。

Description

半導体基板の製造方法、その製造装置、及び、エピタキシャル成長方法
　本発明は、半導体基板の製造方法、その製造装置、及び、エピタキシャル成長方法に関する。
　ＳｉＣ（炭化シリコン）半導体デバイスは、Ｓｉ（シリコン）やＧａＡｓ（ガリウムヒ素）半導体デバイスに比べて高耐圧及び高効率であり、さらに高温動作が可能であるため、高性能半導体デバイスとして注目されている。
　通常、ＳｉＣ半導体デバイスは、ＳｉＣ成長を経て作製される。ＳｉＣ結晶成長には様々な成長方法が提案されている。
　特許文献１に記載の気相エピタキシャル成長方法は、ＴａＣを含む材料で構成されるＴａＣ容器に、ＳｉＣ多結晶を含む材料で構成されるＳｉＣ容器を収容し、当該ＳｉＣ容器の内部に下地基板を収容した状態において、当該ＴａＣ容器内がＳｉ蒸気圧となるように、かつ、温度勾配が発生する環境でＴａＣ容器を加熱する。その結果、ＳｉＣ容器の内面がエッチングされることで昇華したＣ原子と、雰囲気中のＳｉ原子と、が結合することで、下地基板上に３Ｃ－ＳｉＣ単結晶のエピタキシャル層が成長する。
再表２０１７－１８８３８１号公報
　しかしながら、特許文献１に記載の発明は、複数の基板を一括して処理する等によるスループット向上の観点において改善の余地がある。
　本発明は、新規な半導体基板の製造方法及び製造装置、及び、エピタキシャル成長方法を提供することを課題とする。
　上記課題を解決するため、本発明の半導体基板の製造方法は、半導体基板を有する複数の被処理体を積み重なるよう設置する設置工程と、複数の前記被処理体のそれぞれにおいて、前記半導体基板の厚み方向に温度勾配が形成されるよう加熱する加熱工程と、を含む。
　これにより、スループット向上を期待することができる半導体基板の製造方法を実現することができる。
　本発明の好ましい形態では、前記設置工程は、前記被処理体を準閉鎖空間に設置する。
　これにより、エピタキシャル成長及びエッチングを含む原料輸送を好適に実現することができる。
　本発明の好ましい形態では、前記設置工程は、隣り合う前記半導体基板が相対するよう前記被処理体を設置する。
　これにより、隣り合う半導体基板の間でエピタキシャル成長及びエッチングを含む原料輸送を実現することができる。
　本発明の好ましい形態では、前記加熱工程は、複数の前記被処理体を、前記半導体基板を構成する原子種を含む雰囲気下で加熱する。
　これにより、半導体基板を構成する原子種を含む気相種の蒸気圧環境の下、原料輸送を実現することができる。
　上記課題を解決するため、本発明の半導体基板の製造装置は、半導体基板及び設置具を有する複数の被処理体と、複数の前記被処理体のそれぞれにおいて、前記半導体基板の厚み方向に温度勾配を形成可能な加熱炉と、を備える。
　これにより、スループット向上を期待することができる半導体基板の製造装置を実現することができる。
　本発明の好ましい形態では、前記設置具の材料は、前記半導体基板の材料である。
　これにより、半導体基板を構成する原子種を含む気相種の蒸気圧環境の下、原料輸送を実現することができる。
　本発明の好ましい形態では、前記設置具は、貫通孔を有する。
　これにより、隣り合う半導体基板が相対するよう、被処理体を設置することができる。
　本発明の好ましい形態では、前記被処理体は、前記半導体基板及び設置具を収容可能な本体容器を有する。
　これにより、被処理体の取り回しを容易とすることができる。
　本発明の好ましい形態では、前記本体容器は、互いに嵌合可能な上容器及び下容器と、間隙と、を有し、前記間隙は、前記上容器及び下容器の嵌合部に形成される。
　これにより、準閉鎖空間を形成することができる。
　本発明の好ましい形態では、前記被処理体は、前記半導体基板を構成する原子種の少なくとも１つを含む材料からなる蒸気供給源を有する。
　これにより、半導体基板を構成する原子種を含む気相種の蒸気圧環境の下、原料輸送を実現することができる。
　本発明の好ましい形態では、半導体基板の製造装置は、前記被処理体を収容可能な高融点容器をさらに備える。
　これにより、蒸気圧環境を保持することができる。
　また、本発明は、エピタキシャル成長方法にも関する。すなわち、本発明の一態様のエピタキシャル成長方法は、複数の半導体基板を前記半導体基板の厚み方向に配列させ、前記半導体基板の厚み方向に温度勾配が形成されるよう加熱することで、高温側に配置された半導体基板から低温側に配置された半導体基板に原料を輸送し、低温側の半導体基板の多形を引き継いで結晶成長させる。
　本発明の好ましい形態では、複数の前記半導体基板を同時に結晶成長させる。
　本発明の好ましい形態では、配列された複数の前記半導体基板の略端部にダミー基板が配置される。
　本発明の好ましい形態では、前記半導体基板を構成する原子種を含む気相種の蒸気圧空間を介して排気される原料輸送空間に前記半導体基板を配置して成長させる。
　本発明の好ましい形態では、前記半導体基板は炭化ケイ素であり、Ｓｉ蒸気圧空間を介して排気される原料輸送空間に前記半導体基板を配置して成長させる。
　本発明の好ましい形態では、前記半導体基板を原子数比Ｓｉ／Ｃが１を超える準閉鎖空間に配置し加熱する。
　本発明の好ましい形態では、前記半導体基板を原子数比Ｓｉ／Ｃが１以下である準閉鎖空間に配置し加熱する。
　開示した技術によれば、新規な半導体基板の製造方法、その製造装置、及び、エピタキシャル成長方法を提供することができる。
　他の課題、特徴及び利点は、図面及び特許請求の範囲とともに取り上げられる際に、以下に記載される発明を実施するための形態を読むことにより明らかになるであろう。
本発明の一実施形態に係る半導体基板の製造方法の説明図である。 本発明の一実施形態に係る半導体基板の製造方法の説明図である。 本発明の一実施形態に係る半導体基板の製造方法の説明図である。 本発明の一実施形態に係る半導体基板の製造装置の説明図である。 本発明の一実施形態に係る半導体基板の製造装置の説明図である。 本発明の一実施形態に係る半導体基板の製造装置の説明図である。 本発明の一実施形態に係る半導体基板の製造装置の説明図である。 本発明の一実施形態に係る半導体基板の製造装置の説明図である。 本発明の一実施形態に係る半導体基板の製造装置の説明図である。 本発明の一実施形態に係る半導体基板の製造装置の説明図である。 参考例１におけるＳｉＣ基板におけるＢＰＤ数の評価に関する説明図。 参考例２におけるＳｉＣ基板表面のＳＥＭ像である。 参考例２におけるＳｉＣ基板表面のＳＥＭ像である。 参考例３におけるＳｉＣ基板の成長速度と加熱温度との相関図である。 本発明の他の実施形態に係る半導体基板の製造装置の説明図である。
　以下、本発明を、図面に示した好ましい一実施の形態について、図１～図１４を用いて詳細に説明する。本発明の技術的範囲は、添付図面に示した実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、適宜、変更が可能である。
《半導体基板の製造方法》
　以下、本発明の一実施の形態の半導体基板の製造方法（以下、単に製造方法という。）について詳細に説明する。
　本発明は、少なくとも、設置工程と、加熱工程と、を含む製造方法として把握することができる。
〈設置工程〉
　設置工程は、半導体基板を有する被処理体を、積み重なるよう設置する。
　本発明の一実施形態では、半導体基板１１と、半導体基板１１の材料により構成される部材と、が相対するよう、複数の被処理体が設置される。また、本発明の一実施形態では、隣り合う半導体基板１１及び１２が相対するよう、複数の被処理体が設置される。このとき、半導体基板１１及び当該部材、又は、半導体基板１１及び１２の間に原料輸送空間Ｓ０が形成される。
　本明細書中における原料輸送とは、半導体基板を構成する原子種を含む原料ガスの輸送のことをいう。当該原料ガスは、好ましくは、当該原子種のみを含む気体分子である。
〈半導体基板〉
　以下、半導体基板１１及び１２を含む半導体基板の詳細について、説明する。
　本発明の一実施形態では、半導体基板がＳｉＣ半導体基板である場合について例示する。
　半導体基板１１及び１２としては、昇華法等で作製したインゴットから円盤状にスライスしたＳｉＣウエハや、ＳｉＣ単結晶を薄板状に加工したＳｉＣ半導体基板を例示することができる。なお、ＳｉＣ単結晶の結晶多形としては、何れのポリタイプのものも採用することができる。
　半導体基板表面としては、（０００１）面や（０００－１）面から数度（例として、０．４～８°）のオフ角を設けた表面を例示することができる（なお、本明細書では、ミラー指数の表記において、“－”はその直後の指数につくバーを意味する）。
　原子レベルで平坦化された半導体基板表面には、ステップ－テラス構造が確認される。
このステップ－テラス構造は、１分子層以上の段差部位であるステップと、{０００１}面が露出した平坦部位であるテラスと、が交互に並んだ階段構造となっている。
　ＳｉＣ半導体基板におけるステップは１分子層（０．２５ｎｍ）が最小高さ（最小単位）であり、この１分子層が複数重なることで、様々なステップ高さを形成している。本明細書中の説明においては、ステップが束化（バンチング）して巨大化し、各ポリタイプの１ユニットセルを超えた高さを有するものをマクロステップバンチング（Ｍａｃｒｏ　Ｓｔｅｐ　Ｂｕｎｃｈｉｎｇ：ＭＳＢ）という。
　すなわち、ＭＳＢとは、４Ｈ－ＳｉＣの場合には４分子層を超えて（５分子層以上）バンチングしたステップであり、６Ｈ－ＳｉＣの場合には６分子層を超えて（７分子層以上）バンチングしたステップである。
　ＭＳＢは、成長層形成時の表面にＭＳＢ起因の欠陥が発生することや、ＳｉＣ半導体デバイスにおける酸化膜信頼性の阻害要因の１つであるため、半導体基板表面には形成されていないことが望ましい。
　半導体基板１１及び１２の大きさとしては、数センチ角のチップサイズから、６インチ、８インチ等、６インチ以上のウェハサイズを例示することができる。
　半導体基板１１は、主面１１３（図示せず。）及び裏面１１４を有する。また、半導体基板１２は、主面１２３及び裏面１２４（図示せず。）を有する。
　本明細書中の説明において、表面は、主面及び裏面の双方のことをいう。片面は、主面及び裏面の何れか一方のことをいい、他の片面は片面に相対する同一の基板の面のことをいう。
　本明細書中の説明において、成長層１１１は、処理前の半導体基板１１上に形成された層のことをいう。成長層１２１は、処理前の半導体基板１２上に形成された層のことをいう。
　半導体基板表面上に形成される成長層の表面は、好ましくは、基底面転位（Ｂａｓａｌ　Ｐｌａｎｅ　Ｄｉｓｌｏｃａｔｉｏｎ：ＢＰＤ）密度が限りなく低減されている。そのため、半導体基板表面は、好ましくは、ＢＰＤ密度が限りなく低減されている。また、成長層の形成において、ＢＰＤは、好ましくは、貫通刃状転位（Ｔｈｒｅａｄｉｎｇ　Ｅｄｇｅ　Ｄｉｓｌｏｃａｔｉｏｎ：ＴＥＤ）を含む他の欠陥・転位に変換される。
　本発明の一実施形態に係る半導体基板の材料に、特に制限はない。
　半導体基板の材料には、例として、ＡｌＮ（窒化アルミニウム）及びＧａＮ（窒化ガリウム）等を含む化合物半導体材料を挙げることができる。
　この他にも、半導体基板を製造する際に、一般的に用いられる材料であれば当然に採用することができる。半導体基板の材料は、例として、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ダイヤモンド（Ｃ）等の既知のＩＶ族材料である。また、半導体基板の材料は、例として、炭化ケイ素（ＳｉＣ）等の既知のＩＶ－ＩＶ族化合物材料である。また、半導体基板の材料は、酸化亜鉛（ＺｎＯ）、硫化亜鉛（ＺｎＳ）、セレン化亜鉛（ＺｎＳｅ）、硫化カドミウム（ＣｄＳ）、テルル化カドミウム（ＣｄＴｅ）等の既知のＩＩ－ＶＩ族化合物材料である。また、半導体基板の材料は、例として、窒化ホウ素（ＢＮ）、ガリウムヒ素（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）、リン化ガリウム（ＧａＰ）、リン化インジウム（ＩｎＰ）、アンチモン化インジウム（ＩｎＳｂ）等の既知のＩＩＩ－Ｖ族化合物材料である。また、半導体基板の材料は、例として、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ガリウム（Ｇａ２Ｏ３）等の酸化物材料である。なお、半導体基板は、その材料に応じて用いられる既知の添加原子が、適宜添加されている構成であってよい。
　設置工程における半導体基板１１と、半導体基板１１の材料により構成される部材又は半導体基板１２との間の距離である、輸送距離Ｄ０は、好ましくは１００ｍｍ以下、より好ましくは５０ｍｍ以下、より好ましくは２０ｍｍ以下、より好ましくは１０ｍｍ以下、さらに好ましくは、７ｍｍ以下、さらに好ましくは５ｍｍ以下、さらに好ましくは３.５ｍｍ以下、さらに好ましくは３ｍｍ以下、さらに好ましくは２．７ｍｍ以下である。輸送距離Ｄ０は、好ましくは０.７ｍｍ以上、より好ましくは１.０ｍｍ以上、より好ましくは１.２ｍｍ以上、さらに好ましくは１.５ｍｍ、さらに好ましくは１．７ｍｍ以上である。
〈加熱工程〉
　本発明の一実施形態に係る加熱工程は、複数の被処理体のそれぞれにおいて、半導体基板１１及び／又は１２の厚み方向に温度勾配が形成されるよう加熱する。
　なお、本明細書中では、半導体基板１１及び１２を含む半導体基板がＳｉＣ半導体基板である場合について、詳細に説明する。
　加熱工程は、例として、半導体基板１１が高温側、半導体基板１２又は半導体基板１１の材料により構成される部材が低温側となるよう、温度勾配を有する原料輸送空間Ｓ０を形成する。そのため、加熱工程は原料輸送工程を含む、と把握することができる。
　なお、本発明の一実施形態では、半導体基板１１が低温側、半導体基板１２又は半導体基板１１の材料により構成される部材が高温側となってもよい。
　図１～３は、本発明の一実施形態に係る隣り合う半導体基板１１及び１２が相対する場合の原料輸送を説明している。
　図１に示すように、半導体基板１１が温度勾配の高温側に設置されることで、裏面１１４のエッチングと、主面１２３における成長層１２１の形成と、が同時に行われる。
　図２に示すように、半導体基板１１が温度勾配の低温側に設置されることで、裏面１１４における成長層１１１の形成と、主面１２３のエッチングと、が同時に行われる。
　加熱工程は、好ましくは、半導体基板１１及び１２を準閉鎖空間において加熱する。
　本明細書中の説明において、準閉鎖空間とは、空間内部の真空引きは可能であるが、空間内部で発生した蒸気の少なくとも一部を閉じ込め可能な空間のことをいう。
〈原料輸送工程〉
　図３に示すように、本発明の一実施形態に係る原料輸送空間Ｓ０において、以下の１）～５）の反応に基づく原料輸送が持続的に行われ、例として、成長層１２１が形成される、と把握することができる。
　１）　ＳｉＣ（ｓ）→Ｓｉ（ｖ）＋Ｃ（s）
　２）　２Ｃ（ｓ）＋Ｓｉ（ｖ）→ＳｉＣ２（ｖ）
　３）　Ｃ（ｓ）＋２Ｓｉ（ｖ）→Ｓｉ２Ｃ（ｖ）
　４）　Ｓｉ（ｖ）＋ＳｉＣ２（ｖ）→２ＳｉＣ（ｓ）
　５）　Ｓｉ２Ｃ（ｖ）→Ｓｉ（ｖ）＋ＳｉＣ（ｓ）
　１）の説明:半導体基板１１の裏面１１４が熱分解されることで、裏面１１４からＳｉ原子（Ｓｉ（ｖ））が脱離する。
　２）及び３）の説明:Ｓｉ原子（Ｓｉ（ｖ））が脱離することで裏面１１４に残存したＣ（Ｃ（ｓ））は、原料輸送空間Ｓ０内のＳｉ蒸気（Ｓｉ（ｖ））と反応することで、Ｓｉ２Ｃ又はＳｉＣ２等となって原料輸送空間Ｓ０内に昇華する。
　４）及び５）の説明:昇華したＳｉ２Ｃ又はＳｉＣ２等が、温度勾配によって半導体基板１２の主面１２３のテラスに到達・拡散し、ステップに到達することで主面１２３の多形を引き継いで成長層１２１が成長・形成される（ステップフロー成長）。
　原料輸送工程は、半導体基板１１からＳｉ原子を熱昇華させるＳｉ原子昇華工程と、半導体基板１１の裏面１１４に残存したＣ原子を原料輸送空間Ｓ０内のＳｉ原子と結合させることで昇華させるＣ原子昇華工程と、を含む。
　原料輸送工程は、原料の輸送元としての半導体基板表面を、Ｓｉ原子昇華工程及びＣ原子昇華工程に基づきエッチングするエッチング工程を含む。
　原料輸送工程は、原料の輸送先としての半導体基板表面において、上記ステップフロー成長に基づく成長層形成を行う成長工程を含む。
　成長工程は、原料輸送空間Ｓ０中を拡散したＳｉ２Ｃ又はＳｉＣ２等が輸送先において過飽和となり凝結する、と把握することができる。
　成長工程は、物理気相輸送（Ｐｈｙｓｉｃａｌ　Ｖａｐｏｒ　Ｔｒａｎｓｐｏｒｔ）に基づく、と把握することができる。
　本発明の一実施形態に係る原料輸送の駆動力は、形成された温度勾配に起因する半導体基板１１及び１２間の蒸気圧差である、と把握することができる。
　よって、半導体基板１１及び１２のそれぞれの表面における温度差のみならず、相対するＳｉＣ材料の表面等の結晶構造に起因する化学ポテンシャル差も、原料輸送の駆動力である、と把握することができる。
　本発明の一実施形態に係る原料輸送は、輸送元又は輸送先が半導体基板でなくともよい。具体的には、準閉鎖空間を形成する半導体基板材料の全ては、輸送元又は輸送先となり得る。
　つまり、半導体基板１１と、半導体基板１１の材料により構成される部材と、の間においても原料輸送は行われる。
　本発明の一実施形態に係る原料輸送は、ドーパントガス供給手段を用いて、準閉鎖空間内にドーパントガスを供給することにより、成長層１１１のドーピング濃度を調整することができる。一方、ドーパントガスを供給しない場合には、準閉鎖空間内のドーピング濃度を引き継いで成長層１１１又は１２１が形成される。
　本発明の一実施形態に係る原料輸送は、好ましくは、Ｓｉ元素を含む気相種及びＣ元素を含む気相種を有する蒸気圧環境下で行われ、より好ましくは、ＳｉＣ－Ｓｉ平衡蒸気圧環境下で行われ、より好ましくは、ＳｉＣ－Ｃ平衡蒸気圧環境下で行われる。
　本明細書中の説明において、ＳｉＣ－Ｓｉ蒸気圧環境とは、ＳｉＣ（固体）とＳｉ（液相）とが気相を介して相平衡状態となっているときの蒸気圧の環境のことをいう。また、ＳｉＣ－Ｃ平衡蒸気圧環境とは、ＳｉＣ（固相）とＣ（固相）とが気相を介して相平衡状態となっているときの蒸気圧の環境のことをいう。
　本発明の一実施形態に係るＳｉＣ－Ｓｉ平衡蒸気圧環境は、原子数比Ｓｉ／Ｃが１を超える準閉鎖空間が加熱されることで形成される。また、本発明の一実施形態に係るＳｉＣ－Ｃ平衡蒸気圧環境は、原子数比Ｓｉ／Ｃが１以下である準閉鎖空間が加熱されることで形成される。
　本発明の一実施形態に係る加熱温度は、好ましくは、１４００～２３００℃の範囲で設定され、より好ましくは、１６００～２０００℃の範囲で設定される。
　本発明の一実施形態に係る加熱時間は、所望のエッチング量となるよう任意の時間に設定することができる。例えば、エッチング速度が１μｍ／ｍｉｎの時に、エッチング量を１μｍとしたい場合には、加熱時間は１分間となる。
　本発明の一実施形態に係る温度勾配は、例として、０．１～５℃／ｍｍの範囲で設定される。
　本発明の一実施形態に係る温度勾配は原料輸送空間Ｓ０において一様であることが望ましい。
　本発明の一実施形態に係るエッチング量及び成長量は、例として、０．１～２０μｍの範囲であるが、必要に応じて、適宜、変更される。
　本発明の一実施形態に係るエッチング速度及び成長層の成長速度は、上記温度領域によって制御することができ、例として、０．００１～２μｍ／ｍｉｎの範囲で設定できる。
　本発明の一実施形態に係るエッチング量及び成長量は同等である、と把握することができる。
　本発明の一実施形態に係る加熱工程は、エッチング工程に基づき半導体基板表面上のＭＳＢの形成を分解・抑制するバンチング分解工程を含む、と把握することができる。
　本発明の一実施形態に係るエッチング工程においてエッチングされる半導体基板上の表面層は、例として、機械的な加工（例えば、スライスや研削・研磨）やレーザー加工を経て、傷や潜傷、歪み等の加工ダメージが導入された加工変質層である、と把握することができる。
《半導体基板の製造装置》
　以下、本発明の一実施形態である半導体基板の製造装置（以下、単に製造装置という。）について、図４～１０を用いて詳細に説明する。なお、先の製造方法に示した構成と基本的に同一の構成要素については、同一の符号を付してその説明を簡略化する。
　本発明の一実施形態に係る製造装置は、少なくとも、被処理体、加熱炉３０及び高融点容器４０を備える。
　本発明の一実施形態に係る被処理体とは、集合体１０及び本体容器２０のことをいう。また、本発明の一実施形態に係る被処理体とは、集合体１０のことをいう構成としてもよい。
〈集合体〉
　集合体１０は、原料輸送空間Ｓ０と、半導体基板１１と、半導体基板１２又は半導体基板１１の材料により構成される部材と、設置具１３と、を有する。また、処理ユニット１００は、設置具１３と、半導体基板１１、１２又は後述するダミー基板１４と、を含む。原料輸送空間Ｓ０、半導体基板１１及び１２の詳細は上述の通りである。
　なお、集合体１０は、１の半導体基板１１又は１以上の処理ユニット１００を含む。以下の説明では、集合体１０が複数の処理ユニット１００を含む場合について、例示する。
〈設置具〉
　設置具１３は、上縁１３Ａと、下縁１３Ｂ又は底部１３Ｃを有する。
　上縁１３Ａ及び下縁１３Ｂは、略中央部に貫通孔を有する。図５に示す例では、上縁１３Ａの貫通孔の内径よりも下縁１３Ｂの貫通孔の内径が小さく形成されている。
　このような貫通孔を有する上縁１３Ａ及び下縁１３Ｂが多段に積層されて、半導体基板１１を多段に設置可能に構成されている。即ち、下縁１３Ｂの上底面の少なくとも一部が、半導体基板１１との当接面として利用できるように構成されている。
　上縁１３Ａは、上方の設置具１３を支持する。下縁１３Ｂは半導体基板の外周縁の少なくとも一部を支持する。底部１３Ｃは、必要に応じ、下縁１３Ｂに代えて、最下部やそれよりも上段等に配置される。
　上縁１３Ａの上底面と、下縁１３Ｂの下底面と、には、それぞれ、嵌合等により異なる設置具１３を設置するための突起物及び溝のそれぞれが備えられる構成としてもよい。
　設置具１３は、底部１３Ｃに加えて、半導体基板１１、１２又はダミー基板１４と相対するような蓋部１３Ｄを有する構成としてもよい。
　設置具１３は、半導体基板１１と、半導体基板１２、ダミー基板１４又は半導体基板１１の材料により構成される部材と、が隣り合うよう、略平行となるよう、かつ、輸送距離Ｄ０離間されるよう、保持する。輸送距離Ｄ０の詳細は、上述の通りである。なお、輸送距離Ｄ０は、集合体１０の略端部において小さく／大きく設定される構成としてもよい。
　ダミー基板１４は、集合体１０の略端部において１以上設置される。なお、ダミー基板１４の数量に制限はなく、集合体１０がダミー基板１４を含まない構成としてもよい。
　ダミー基板１４の材料は、好ましくは、半導体基板１１及び１２の材料であるが、その結晶性は半導体基板１１及び１２と同一でなくともよい。具体的には、半導体基板１１及び１２が単結晶基板であり、ダミー基板１４が多結晶基板である構成としてもよい。
　図４に示すように、本発明の一実施形態に係る処理ユニット１００は、半導体基板１１又はダミー基板１４と、上縁１３Ａ及び底部１３Ｃからなる設置具１３と、を有する。原料輸送空間Ｓ０は、半導体基板１１又はダミー基板１４と、底部１３Ｃと、の間に形成される。また、当接面１３１は、半導体基板１１又はダミー基板１４の片面全体において形成される。
　図５に示すように、本発明の一実施形態に係る処理ユニット１００は、半導体基板１１、１２又はダミー基板１４と、上縁１３Ａ及び下縁１３Ｂからなる設置具１３と、上縁１３Ａ及び底部１３Ｃからなる設置具１３と、を有する。このとき、処理ユニット１００の端部における設置具１３は、上縁１３Ａ及び底部１３Ｃからなる。よって、半導体基板１１及び１２は相対し、半導体基板１１及び１２の間に原料輸送空間Ｓ０が形成される。また、当接面１３１は、半導体基板１１、１２又はダミー基板１４の片面全体又は外周縁全体において形成される。
　図６に示すように、本発明の一実施形態に係る処理ユニット１００は、半導体基板１１、１２又はダミー基板１４と、上縁１３Ａ及び下縁１３Ｂからなる設置具１３と、を有する。このとき、半導体基板１１及び１２は相対し、半導体基板１１及び１２の間に原料輸送空間Ｓ０が形成される。また、当接面１３１は、半導体基板１１又はダミー基板１４の外周縁全体において形成される。
　図７に示すように、本発明の一実施形態に係る処理ユニット１００は、半導体基板１１、１２又はダミー基板１４と、上縁１３Ａ及び下縁１３Ｂからなる設置具１３と、を有する。このとき、半導体基板１１及び１２は相対し、半導体基板１１及び１２の間に原料輸送空間Ｓ０が形成される。また、当接面１３１は、半導体基板１１又はダミー基板１４の外周縁の一部において形成される。半導体基板１１、１２及びダミー基板１４を保持し、外周縁の少なくとも一部を支持又は挟持する構成等、慣用の支持手段であれば当然に採用することができる。
　本発明の一実施形態に係る当接面１３１を含む外周縁の幅は、適宜、決定される。
〈本体容器〉
　図８に示すように、本体容器２０は、集合体１０を収容可能である。本発明の一実施形態に係る複数の本体容器２０は、積み重なるよう設置されてもよい。
　本体容器２０は、互いに嵌合可能な上容器２１及び下容器２２を備える嵌合容器である。上容器２１と下容器２２の嵌合部には、微小な間隙２４が形成されており、この間隙２４から本体容器２０内の排気（真空引き）が可能なよう構成されている。
　加熱処理された本体容器２０内の環境は、Ｓｉ元素を含む気相種及びＣ元素を含む気相種の混合系の蒸気圧環境となることが望ましい。このＳｉ元素を含む気相種としては、Ｓｉ，Ｓｉ２，Ｓｉ３，Ｓｉ２Ｃ，ＳｉＣ２，ＳｉＣが例示することができる。また、Ｃ元素を含む気相種としては、Ｓｉ２Ｃ，ＳｉＣ２，ＳｉＣ，Ｃを例示することができる。
　本体容器２０の加熱処理時に、内部空間にＳｉ元素を含む気相種及びＣ元素を含む気相種の蒸気圧を発生させる構成であれば、その構造を採用することができる。例として、内面の一部にＳｉＣ多結晶が露出した構成や、本体容器２０内に別途、ＳｉＣ多結晶を設置する構成等を示すことができる。
　本体容器２０は、蒸気供給源２３を有する。
　蒸気供給源２３は、本体容器２０内の準閉鎖空間の原子数比Ｓｉ／Ｃを、１を超えるよう調整する目的で用いられる。
　蒸気供給源２３は、集合体１０の内部空間に設置される構成としてもよい。具体的には、設置具１３の上縁１３Ａや下縁１３Ｂの内壁等に、蒸気供給源２３は設置される。
　蒸気供給源２３としては、固体のＳｉ（Ｓｉ単結晶片やＳｉ粉末等のＳｉペレット）やＳｉ化合物を例示することができる。
　例えば、本発明の一実施形態のように、本体容器２０の全体がＳｉＣ多結晶で構成されている場合には、蒸気供給源２３を設置することで、本体容器２０内の原子数比Ｓｉ／Ｃが１を超える。具体的には、化学量論比１：１を満たすＳｉＣ多結晶の本体容器２０内に、化学量論比１：１を満たす半導体基板１１及び１２と、蒸気供給源２３と、を設置した場合には、本体容器２０内の原子数比Ｓｉ／Ｃは１を超えることとなる。
　このように、原子数比Ｓｉ／Ｃが１を超える空間を加熱することで、ＳｉＣ（固体）及びＳｉ（液相）が気相を介して相平衡状態となっているときの蒸気圧の環境（ＳｉＣ－Ｓｉ平衡蒸気圧環境）に近づけることができる。
　本体容器２０のドーパント及びドーピング濃度は、形成したい成長層１１１又は１２１のドーパント及びドーピング濃度に合わせて選択することができる。ドーパントとしては、Ｎ元素を例示することができる。
〈加熱炉〉
　図９に示すように、加熱炉３０は、本体容器２０の上容器２１から下容器２２に向かって温度が下がる／上がるよう温度勾配を形成するよう加熱する構成となっている。つまり、例として半導体基板１１の厚み方向に温度勾配が形成される。
　加熱炉３０は、集合体１０を１０００℃以上２３００℃以下の温度に加熱することが可能な本加熱室３１と、集合体１０を５００℃以上の温度に予備加熱可能な予備室３２と、本体容器２０を収容可能な高融点容器４０と、この高融点容器４０を予備室３２から本加熱室３１へ移動可能な移動手段３３と、を備える。
　本加熱室３１内は、例として、加熱ヒータ３４（メッシュヒータ）が備えられている。
また、本加熱室３１の側壁や天井には多層熱反射金属板が固定されている。多層熱反射金属板は、加熱ヒータ３４の熱を本加熱室３１の略中央部に向け反射させるように構成される。
　加熱ヒータ３４は、本加熱室３１内において、集合体１０が収容される高融点容器４０を取り囲むように設置される。このとき、加熱ヒータ３４の外側に多層熱反射金属板が設置されることで、１０００℃以上２３００℃以下の温度範囲における昇温が可能となる。
　加熱ヒータ３４は、例として、抵抗加熱式のヒータや高周波誘導加熱式のヒータを採用することができる。
　加熱ヒータ３４は、高融点容器４０内に温度勾配を形成可能な構成を採用してもよい。加熱ヒータ３４は、例として、上側（若しくは下側）に多くのヒータが設置されるよう構成してもよい。また、加熱ヒータ３４は、上側（若しくは下側）に向かうにつれて幅が大きくなるように構成してもよい。あるいは、加熱ヒータ３４は、上側（若しくは下側）に向かうにつれて、加熱のために供給される電力を大きくすることが可能なよう構成してもよい。
　本加熱室３１には、本加熱室３１内の排気を行う真空形成用バルブ３５と、本加熱室３１内に不活性ガスを導入する不活性ガス注入用バルブ３６と、本加熱室３１内の真空度を測定する真空計３７と、が接続されている。
　真空形成用バルブ３５は、本加熱室３１内を排気して真空引きする真空引ポンプと接続可能である。この真空形成用バルブ３５及び真空引きポンプにより、本加熱室３１内の真空度は、好ましくは、１０Ｐａ以下、より好ましくは、１Ｐａ以下、さらに好ましくは、１０－３Ｐａ以下に調整することができる。この真空引きポンプとしては、ターボ分子ポンプ或いはロータリーポンプを例示することができる。
　不活性ガス注入用バルブ３６は、不活性ガス供給源と接続可能である。この不活性ガス注入用バルブ３６及び不活性ガス供給源により、本加熱室３１内にＡｒ等の不活性ガスを１０－５～１０４Ｐａの範囲で導入することができる。
　不活性ガス注入用バルブ３６は、本体容器２０内にドーパントガスを供給可能なドーパントガス供給手段である。すなわち、不活性ガスにドーパントガス（例として、Ｎ２等）を選択することにより、成長層１１１のドーピング濃度を高めることができる。
　予備室３２は、本加熱室３１と接続されており、移動手段３３により高融点容器４０を移動可能に構成されている。なお、本発明の一実施形態の予備室３２は、本加熱室３１の加熱ヒータ３４の余熱により昇温可能なよう構成されている。例として、本加熱室３１を２０００℃まで昇温した場合には、予備室３２は１０００℃程度まで昇温され、集合体１０や本体容器２０等の脱ガス処理を行うことができる。
　移動手段３３は、高融点容器４０を載置及び保持して、本加熱室３１及び予備室３２間を移動可能に構成されている。このとき、高融点容器４０が載置される移動台は、モータ等により上下方向に移動される。高融点容器４０を載置及び保持するための移動具は、上下方向に伸びた軸の周囲に回転可能である構成としてもよい。なお、移動手段３３を構成する各部材は、好ましくは、半導体基板の材料により構成される。
　移動手段３３による本加熱室３１と予備室３２間の搬送は、最短１分程で完了するため、１～１０００℃／ｍｉｎでの昇温・降温を実現することができる。
　これにより、急速昇温及び急速降温が行えるため、昇温中及び降温中の低温成長履歴を持たない表面形状を観察することが可能である。また、図９においては、本加熱室３１の上方に予備室３２を設置しているが、これに限らず、何れの方向に設置してもよい。
　本発明の一実施形態に係る移動手段３３は、例として、高融点容器４０を載置する移動台である。この移動台と高融点容器４０の接触部と、が熱の伝播経路となる。
　これにより、移動台と高融点容器４０の接触部側が低温側となるよう高融点容器４０内に温度勾配を形成することができる。
　本発明の一実施形態の加熱炉３０では、高融点容器４０の底部が移動台と接触しているため、高融点容器４０の上容器４１から下容器４２に向かって温度が下がるように温度勾配が設けられる。
　温度勾配の方向は、移動台と高融点容器４０の接触部の位置を変更することで、任意の方向に設定することができる。例として、移動台に吊り下げ式等を採用して、接触部を高融点容器４０の天井に設ける場合には、熱が上方向に逃げる。そのため、温度勾配は、高融点容器４０の上容器４１から下容器４２に向かって温度が上がるように温度勾配が設けられることとなる。また、上述したように、加熱ヒータ３４の構成により、温度勾配を形成してもよい。
　加熱炉３０は、本加熱室３１及び予備室３２の間にゲートバルブ３８を備える。
　ゲートバルブ３８は、移動手段３３による集合体１０の搬入出が可能であるような寸法を有し、本加熱室３１の真空度を保持する、搬送系ゲートバルブである。ゲートバルブ３８は、本加熱室３１へと通じるゲート開口を開閉する弁板と、弁板が取り付けられた弁シャフトと、弁シャフトを駆動するエアシリンダと、を備える等、慣用の手段であれば、様々な態様を採用できる。
〈高融点容器〉
　図１０に示すように、高融点容器４０は本体容器２０を収容可能である。
　高融点容器４０は、本体容器２０と同様に、互いに嵌合可能な上容器４１と、下容器４２と、を備える嵌合容器であり、本体容器２０を収容可能に構成されている。上容器４１と下容器４２の嵌合部には、微小な間隙４３が形成されており、この間隙４３から高融点容器４０内の排気（真空引き）が可能なよう構成されている。
　高融点容器４０は、高融点容器４０内にＳｉ元素を含む気相種の蒸気圧を供給可能な蒸気供給材料４４を有している。
　蒸気供給材料４４は、加熱処理時にＳｉ蒸気を高融点容器４０内に発生させる構成であればよく、例として、高融点容器４０の内壁を被覆する薄膜である。
　高融点容器４０がＴａＣ等の金属化合物である場合、蒸気供給材料４４は、例として、高融点容器４０を構成する金属原子及びＳｉ原子のシリサイド材料である。
　高融点容器４０は、その内側に蒸気供給材料４４を有することにより、本体容器２０内Ｓｉ元素を含む気相種の蒸気圧環境を維持することができる。これは、本体容器２０内のＳｉ元素を含む気相種の蒸気圧と、本体容器２０外のＳｉ元素を含む気相種の蒸気圧と、がバランスされるため、と把握することができる。
　本発明の一実施形態に係る加熱炉３０内のＳｉ元素を含む気相種の蒸気圧環境は、高融点容器４０及び蒸気供給材料４４を用いて形成されている。例として、本体容器２０の周囲にＳｉ元素を含む気相種の蒸気圧環境を形成可能な方法であれば、本発明の構成に採用することができる。
　高融点容器４０は、好ましくは、本体容器２０を構成する材料の融点と同等若しくはそれ以上の融点を有する高融点材料を含んで構成されている。
　高融点容器４０は、例として、汎用耐熱部材であるＣ、高融点金属であるＷ，Ｒｅ，Ｏｓ，Ｔａ，Ｍｏ、炭化物であるＴａ９Ｃ８，ＨｆＣ，ＴａＣ，ＮｂＣ，ＺｒＣ，Ｔａ２Ｃ，ＴｉＣ，ＷＣ，ＭｏＣ、窒化物であるＨｆＮ，ＴａＮ，ＢＮ，Ｔａ２Ｎ，ＺｒＮ，ＴｉＮ、ホウ化物であるＨｆＢ２，ＴａＢ２，ＺｒＢ２，ＮＢ２，ＴｉＢ２、ＳｉＣ多結晶等を例示することができる。
　本発明の一実施形態に係る、半導体基板１１の材料により構成される部材とは、設置具１３や、本体容器２０のことをいう。つまり、設置具１３及び本体容器２０の材料は、半導体基板１１及び１２の材料である。このため、設置具１３又は本体容器２０の少なくとも一部は、本発明の一実施形態の原料輸送における輸送元又は輸送先となり得る。
　参考例１～３を、以下に示す。
《参考例１》
　以下の条件で、ＳｉＣ単結晶基板Ｅ１０を本体容器２０に収容し、さらに本体容器２０を高融点容器４０に収容した。
〈ＳｉＣ単結晶基板Ｅ１０〉
　多形:４Ｈ－ＳｉＣ
　基板サイズ:横幅（１０ｍｍ）、縦幅（１０ｍｍ）、厚み（０．３ｍｍ）
　オフ方向及びオフ角:＜１１－２０＞方向４°オフ
　成長面:（０００１）面
　ＭＳＢの有無:無し
〈本体容器２０〉
　材料:ＳｉＣ多結晶
　容器サイズ:直径（６０ｍｍ）、高さ（４ｍｍ）
　ＳｉＣ単結晶基板Ｅ１０とＳｉＣ材料との距離：２ｍｍ
　容器内の原子数比Ｓｉ／Ｃ:１以下
〈高融点容器４０〉
　材料:ＴａＣ
　容器サイズ:直径（１６０ｍｍ）、高さ（６０ｍｍ）
　蒸気供給材料４４（Ｓｉ化合物）:ＴａＳｉ２
　上記条件で配置したＳｉＣ単結晶基板Ｅ１０を、以下の条件で加熱処理した。
　加熱温度：１７００℃
　加熱時間:３００ｍｉｎ
　温度勾配:１℃／ｍｍ
　成長速度:５ｎｍ／ｍｉｎ
　本加熱室３１の真空度:１０－５Ｐａ
　図１１は、成長層Ｅ１１において、ＢＰＤから他の欠陥・転位（ＴＥＤ等）に変換した変換率を求める手法の説明図である。
　図１１（ａ）は、加熱工程により成長層Ｅ１１を成長させた様子を示している。この加熱工程では、ＳｉＣ単結晶基板Ｅ１０に存在していたＢＰＤが、ある確率でＴＥＤに変換される。そのため、成長層Ｅ１１の表面には、１００％変換されない限り、ＴＥＤとＢＰＤが混在していることとなる。
　図１１（ｂ）は、ＫＯＨ溶解エッチング法を用いて成長層Ｅ１１中の欠陥を確認した様子を示している。このＫＯＨ溶解エッチング法は、約５００℃に加熱した溶解塩（ＫＯＨ等）にＳｉＣ単結晶基板Ｅ１０を浸し、転位や欠陥部分にエッチピットを形成し、そのエッチピットの大きさ・形状により転位の種類を判別する手法である。この手法により、成長層Ｅ１１表面に存在しているＢＰＤ数を得る。
　図１１（ｃ）は、ＫＯＨ溶解エッチング後に成長層Ｅ１１を除去する様子を示している。本手法では、エッチピット深さまで機械研磨やＣＭＰ等により平坦化した後、熱エッチングにより成長層Ｅ１１を除去して、ＳｉＣ単結晶基板Ｅ１０の表面を表出させている。
　図１１（ｄ）は、成長層Ｅ１１を除去したＳｉＣ単結晶基板Ｅ１０に対し、ＫＯＨ溶解エッチング法を用いてＳｉＣ単結晶基板Ｅ１０中の欠陥を確認した様子を示している。この手法により、ＳｉＣ単結晶基板Ｅ１０表面に存在しているＢＰＤ数を得る。
　図１１に示した一連の順序により、成長層Ｅ１１表面に存在するＢＰＤの数（図１１（ｂ）参照）と、ＳｉＣ単結晶基板Ｅ１０表面に存在するＢＰＤの数（図１１（ｄ））と、を比較することで、加熱工程中にＢＰＤから他の欠陥・転位に変換したＢＰＤ変換率を得ることができる。
　参考例１の成長層Ｅ１１表面に存在するＢＰＤの数は約０個ｃｍ－２であり、ＳｉＣ単結晶基板Ｅ１０表面に存在するＢＰＤの数は１０００個ｃｍ－２であった。
　すなわち、表面にＭＳＢが存在しないＳｉＣ単結晶基板Ｅ１０を原子数比Ｓｉ／Ｃが１以下である準閉鎖空間に配置し加熱することによりＢＰＤが低減・除去される、と把握することができる。
　参考例１では、本体容器２０内の原子数比Ｓｉ／Ｃが１以下となるよう、本体容器２０内に、ＳｉＣ－Ｃ平衡蒸気圧環境が形成されている。
　上記の方法におけるエッチング工程を含む加熱工程と、本発明の一実施形態に係るエッチング工程を含む加熱工程と、は同一の反応素過程に基づくため、本発明の一実施形態に係るエッチング工程においてもＢＰＤが低減・除去され得る、と把握することができる。
　《参考例２》
　以下の条件で、ＳｉＣ単結晶基板Ｅ１０を本体容器２０に収容し、さらに本体容器２０を高融点容器４０に収容した
〈ＳｉＣ単結晶基板Ｅ１０〉
　多形:４Ｈ－ＳｉＣ
　基板サイズ:横幅（１０ｍｍ）、縦幅（１０ｍｍ）、厚み（０．３ｍｍ）
　オフ方向及びオフ角:＜１１－２０＞方向４°オフ
　成長面:（０００１）面
　ＭＳＢの有無:有り
〈本体容器２０〉
　材料:ＳｉＣ多結晶
　容器サイズ:直径（６０ｍｍ）、高さ（４ｍｍ）
　ＳｉＣ単結晶基板Ｅ１０とＳｉＣ材料との距離：２ｍｍ
　蒸気供給源２３:Ｓｉ片
　容器内の原子数比Ｓｉ／Ｃ:１を超える
　本体容器２０内に、ＳｉＣ単結晶基板とともにＳｉ片を収容することで、容器内の原子数比Ｓｉ／Ｃが１を超える。
〈高融点容器４０〉
　材料:ＴａＣ
　容器サイズ:直径１６０ｍｍ×高さ６０ｍｍ
　蒸気供給材料４４（Ｓｉ化合物）:ＴａＳｉ２
　上記条件で配置したＳｉＣ単結晶基板Ｅ１０を、以下の条件で加熱処理した。
　加熱温度：１８００℃
　加熱時間:６０ｍｉｎ
　温度勾配:１℃／ｍｍ
　成長速度:６８ｎｍ／ｍｉｎ
　本加熱室３１の真空度:１０－５Ｐａ
　図１２は、成長層Ｅ１１の成長前のＳｉＣ単結晶基板Ｅ１０表面のＳＥＭ像である。図１２（ａ）は倍率×１０００で観察したＳＥＭ像であり、図１２（ｂ）は倍率×１０００００で観察したＳＥＭ像である。
　この成長層Ｅ１１の成長前のＳｉＣ単結晶基板Ｅ１０表面には、ＭＳＢが形成されており、高さ３ｎｍ以上のステップが、平均４２ｎｍのテラス幅で配列していることが把握することができる。なお、ステップ高さは、ＡＦＭにより測定した。
　図１３は、成長層Ｅ１１の成長後のＳｉＣ単結晶基板Ｅ１０表面のＳＥＭ像である。図１３（ａ）は倍率×１０００で観察したＳＥＭ像であり、図１３（ｂ）は倍率×１０００００で観察したＳＥＭ像である。
　この参考例２の成長層Ｅ１１表面には、ＭＳＢは形成されておらず、１．０ｎｍ（フルユニットセル）のステップが、１４ｎｍのテラス幅で規則正しく配列していることが把握することができる。なお、ステップ高さは、ＡＦＭにより測定した。
　そのため、表面にＭＳＢが存在するＳｉＣ単結晶基板Ｅ１０を原子数比Ｓｉ／Ｃが１を超える準閉鎖空間に配置し加熱することによりＭＳＢが分解された成長層Ｅ１１が形成される、と把握することができる。
　参考例２では、本体容器２０内の原子数比Ｓｉ／Ｃが１を超えるよう蒸気供給源２６が設置されているため、本体容器２０内に、ＳｉＣ－Ｓｉ平衡蒸気圧環境が形成されている。
　上記の方法におけるエッチング工程を含む加熱工程と、本発明の一実施形態に係るエッチング工程を含む加熱工程と、は同一の反応素過程に基づくため、本発明の一実施形態に係るエッチング工程においてもＳｉＣ単結晶基板表面上のＭＳＢは分解され得る、と把握することができる。
《参考例３》
　図１４は、本発明に係るＳｉＣ単結晶基板の製造方法にて成長させた加熱温度と成長速度の関係を示すグラフである。このグラフの横軸は温度の逆数であり、このグラフの縦軸は成長速度を対数表示している。ＳｉＣ単結晶基板Ｅ１０を原子数比Ｓｉ／Ｃが１を超える空間（本体容器２０内）に配置して、ＳｉＣ単結晶基板Ｅ１０に成長層Ｅ１１を成長させた結果を〇印で示す。また、ＳｉＣ単結晶基板Ｅ１０を原子数比Ｓｉ／Ｃが１以下である空間（本体容器２０内）に配置して、ＳｉＣ単結晶基板Ｅ１０に成長層Ｅ１１を成長させた結果を×印で示している。
　また、図１４のグラフでは、ＳｉＣ－Ｓｉ平衡蒸気圧環境におけるＳｉＣ基板成長の熱力学計算の結果を破線（アレニウスプロット）で、ＳｉＣ－Ｃ平衡蒸気圧環境におけるＳｉＣ基板成長の熱力学計算の結果を二点鎖線（アレニウスプロット）にて示している。
　本手法においては、ＳｉＣ原料とＳｉＣ基板間の蒸気圧環境が、ＳｉＣ－Ｃ平衡蒸気圧環境又はＳｉＣ-Ｃ平衡蒸気圧環境となる条件下で、化学ポテンシャル差や温度勾配を成長駆動力として、ＳｉＣ単結晶基板Ｅ１０を成長させている。この化学ポテンシャル差は、ＳｉＣ多結晶とＳｉＣ単結晶の表面で発生する気相種の分圧差を例示することができる。
　ここで、ＳｉＣ原料（輸送元）とＳｉＣ基板（輸送先）から発生する蒸気の分圧差を成長量とした場合、ＳｉＣ成長速度は以下の数１で求められる。
Figure JPOXMLDOC01-appb-M000001
　ここで、ＴはＳｉＣ原料側の温度、ｍｉは気相種（ＳｉxＣｙ）の分子量、ｋはボルツマン定数である。
　また、Ｐ輸送元ｉ－Ｐ輸送先ｉは、原料ガスが過飽和な状態となって、ＳｉＣとして析出した成長量であり、原料ガスとしてはＳｉＣ，Ｓｉ２Ｃ，ＳｉＣ２が想定される。
　すなわち、破線は、ＳｉＣ（固体）とＳｉ（液相）とが気相を介して相平衡状態となっているときの蒸気圧環境において、ＳｉＣ多結晶を原料としてＳｉＣ単結晶を成長させた際の熱力学計算の結果である。
　具体的には、数１を用いて、以下の条件（ｉ）～（ｉｖ）で熱力学計算を行った。（ｉ）体積一定のＳｉＣ－Ｓｉ平衡蒸気圧環境であること，（ｉｉ）成長駆動力は、本体容器２０内の温度勾配と、ＳｉＣ多結晶とＳｉＣ単結晶の蒸気圧差（化学ポテンシャル差）であること，（ｉｉｉ）原料ガスは、ＳｉＣ，Ｓｉ２Ｃ，ＳｉＣ２であること，（ｉｖ）原料がＳｉＣ単結晶基板Ｅ１０のステップに吸着する吸着係数は０．００１であること。
　また、二点鎖線は、ＳｉＣ（固相）とＣ（固相）とが気相を介して相平衡状態となっているときの蒸気圧環境において、ＳｉＣ多結晶を原料としてＳｉＣ単結晶を成長させた際の熱力学計算の結果である。
　具体的には、数１を用いて、以下の条件（ｉ）～（ｉｖ）で熱力学計算を行った。（ｉ）体積一定のＳｉＣ－Ｃ平衡蒸気圧環境であること，（ｉｉ）成長駆動力は、本体容器２０内の温度勾配と、ＳｉＣ多結晶とＳｉＣ単結晶の蒸気圧差（化学ポテンシャル差）であること，（ｉｉｉ）原料ガスはＳｉＣ，Ｓｉ２Ｃ，ＳｉＣ２であること，（ｉｖ）原料がＳｉＣ単結晶基板Ｅ１０のステップに吸着する吸着係数は０．００１であること。
　なお、熱力学計算に用いた各化学種のデータはＪＡＮＡＦ熱化学表の値を採用した。
　この図１４のグラフによれば、ＳｉＣ単結晶基板Ｅ１０を原子数比Ｓｉ／Ｃが１を超える空間（本体容器２０内）に配置して、ＳｉＣ単結晶基板Ｅ１０に成長層Ｅ１１を成長させた結果（〇印）は、ＳｉＣ－Ｓｉ平衡蒸気圧環境におけるＳｉＣ成長の熱力学計算の結果と傾向が一致していることがわかる。
　また、ＳｉＣ単結晶基板Ｅ１０を原子数比Ｓｉ／Ｃが１以下である空間（本体容器２０内）に配置して、ＳｉＣ単結晶基板Ｅ１０に成長層Ｅ１１を成長させた結果（×印）は、ＳｉＣ－Ｃ平衡蒸気圧環境におけるＳｉＣ成長の熱力学計算の結果と傾向が一致していることを把握することができる。
　ＳｉＣ－Ｓｉ平衡蒸気圧環境下においては、１９６０℃の加熱温度で１．０μｍ／ｍｉｎ以上の成長速度を達成することが推定される。また、２０００℃以上の加熱温度で２．０μｍ／ｍｉｎ以上の成長速度を達成することが推定される。
　一方、ＳｉＣ－Ｃ平衡蒸気圧環境下においては、２０００℃の加熱温度で１．０μｍ／ｍｉｎ以上の成長速度を達成することが推定される。また、２０３０℃以上の加熱温度で２．０μｍ／ｍｉｎ以上の成長速度を達成することが推定される。
　本発明によれば、半導体基板の製造におけるスループット向上を図ることができる。
　また、図１５は、本発明の他の実施形態に係る半導体基板の製造装置の説明図である。
　この図１５に示すように、加熱源である加熱ヒータ３４は、半導体基板１１の主面に対して交差する方向に配置されていても良い。そして、上部に配置した加熱ヒータ３４と、下部に配置した加熱ヒータ３４に、温度差を設けることにより、温度勾配を形成しても良い。
　また、この加熱ヒータ３４は、発熱する加熱部分を有し、この加熱部分の面積は、半導体基板１１の面積以上に設定されていることが望ましい。
　このように、上部と下部に加熱ヒータ３４を配置することにより、一枚の半導体基板１１の表面上の温度分布を略均一にして加熱することができる。
　Ｓ０　　原料輸送空間
　Ｄ０　　輸送距離
　１０　　集合体
　１００　処理ユニット
　１１　　半導体基板
　１１１、１２１　成長層
　１１３、１２３　主面
　１１４、１２４　裏面
　１２　　半導体基板
　１２３　主面
　１２４　裏面
　１３　　設置具
　１３Ａ　上縁
　１３Ｂ　下縁
　１３Ｃ　底部
　１３１　当接面
　１４　　ダミー基板
　２０　　本体容器
　２１、４１　　上容器
　２２、４２　　下容器
　２３　　蒸気供給源
　２４、４３　　間隙
　３０　　加熱炉
　３１　　本加熱室
　３２　　予備室
　３３　　移動手段
　３４　　加熱ヒータ
　３５　　真空形成用バルブ
　３６　　不活性ガス注入用バルブ
　３７　　真空計
　３８　　ゲートバルブ
　４０　　高融点容器
　４４　　蒸気供給材料

Claims (19)

  1. 　半導体基板を有する複数の被処理体を積み重なるよう設置する設置工程と、
    　複数の前記被処理体のそれぞれにおいて、前記半導体基板の厚み方向に温度勾配が形成されるよう加熱する加熱工程と、を含む、半導体基板の製造方法。
  2. 　前記設置工程は、前記被処理体を準閉鎖空間に設置する、請求項１に記載の製造方法。
  3. 　前記設置工程は、隣り合う前記半導体基板が相対するよう前記被処理体を設置する、請求項１又は２に記載の製造方法。
  4. 　前記加熱工程は、複数の前記被処理体を、前記半導体基板を構成する原子種を含む雰囲気下で加熱する、請求項１～３の何れかに記載の製造方法。
  5. 　半導体基板及び設置具を有する複数の被処理体と、
    　複数の前記被処理体のそれぞれにおいて、前記半導体基板の厚み方向に温度勾配を形成可能な加熱炉と、を備える、半導体基板の製造装置。
  6. 　前記設置具の材料は、前記半導体基板の材料である、請求項５に記載の製造装置。
  7. 　前記設置具は、貫通孔を有する、請求項５又は６に記載の製造装置。
  8. 　前記被処理体は、前記半導体基板及び設置具を収容可能な本体容器を有する、請求項５～７の何れかに記載の製造装置。
  9. 　前記本体容器は、互いに嵌合可能な上容器及び下容器と、間隙と、を有し、
    　前記間隙は、前記上容器及び下容器の嵌合部に形成される、請求項８に記載の製造装置。
  10. 　前記被処理体は、前記半導体基板を構成する原子種の少なくとも１つを含む材料からなる蒸気供給源を有する、請求項５～９の何れかに記載の製造装置。
  11. 　前記被処理体を収容可能な高融点容器をさらに備える、請求項５～１０の何れかに記載の製造装置。
  12. 　複数の半導体基板を前記半導体基板の厚み方向に配列させ、前記半導体基板の厚み方向に温度勾配が形成されるよう加熱することで、高温側に配置された半導体基板から低温側に配置された半導体基板に原料を輸送し、低温側の半導体基板の多形を引き継いで結晶成長させる、エピタキシャル成長方法。
  13. 　複数の前記半導体基板を同時に結晶成長させる、請求項１２に記載のエピタキシャル成長方法。
  14. 　配列された複数の前記半導体基板の略端部にダミー基板が配置される、請求項１２又は請求項１３に記載のエピタキシャル成長方法。
  15. 　前記半導体基板を構成する原子種を含む気相種の蒸気圧空間を介して排気される原料輸送空間に前記半導体基板を配置して成長させる、請求項１２～１４の何れかに記載のエピタキシャル成長方法。
  16. 　前記半導体基板は炭化ケイ素であり、Ｓｉ蒸気圧空間を介して排気される原料輸送空間に前記半導体基板を配置して成長させる、請求項１２～１５の何れかに記載のエピタキシャル成長方法。
  17. 　前記半導体基板を原子数比Ｓｉ／Ｃが１を超える準閉鎖空間に配置し加熱する、請求項１６に記載のエピタキシャル成長方法。
  18. 　前記半導体基板を原子数比Ｓｉ／Ｃが１以下である準閉鎖空間に配置し加熱する、請求項１６に記載のエピタキシャル成長方法。
  19. 　請求項１～４、１２～１８の何れかに記載の方法により製造された半導体基板。

     
PCT/JP2020/017643 2019-04-26 2020-04-24 半導体基板の製造方法、その製造装置、及び、エピタキシャル成長方法 WO2020218483A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US17/606,742 US20220220633A1 (en) 2019-04-26 2020-04-24 Method of manufacturing semiconductor substrate, manufacturing apparatus therefor, and epitaxial growth method
CN202080030894.2A CN114174564A (zh) 2019-04-26 2020-04-24 半导体衬底的制造方法、其制造装置以及外延生长方法
EP20796041.0A EP3960913A4 (en) 2019-04-26 2020-04-24 METHOD FOR MAKING A SEMICONDUCTOR SUBSTRATE, APPARATUS FOR MAKING THE SAME, AND METHOD FOR EPITAXIAL GROWTH
JP2021516244A JPWO2020218483A1 (ja) 2019-04-26 2020-04-24

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-086714 2019-04-26
JP2019086714 2019-04-26

Publications (1)

Publication Number Publication Date
WO2020218483A1 true WO2020218483A1 (ja) 2020-10-29

Family

ID=72942221

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/017643 WO2020218483A1 (ja) 2019-04-26 2020-04-24 半導体基板の製造方法、その製造装置、及び、エピタキシャル成長方法

Country Status (6)

Country Link
US (1) US20220220633A1 (ja)
EP (1) EP3960913A4 (ja)
JP (1) JPWO2020218483A1 (ja)
CN (1) CN114174564A (ja)
TW (1) TW202103257A (ja)
WO (1) WO2020218483A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220220633A1 (en) * 2019-04-26 2022-07-14 Kwansei Gakuin Educational Foundation Method of manufacturing semiconductor substrate, manufacturing apparatus therefor, and epitaxial growth method

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021025084A1 (ja) * 2019-08-06 2021-02-11
CN114375351B (zh) * 2019-08-06 2024-04-26 学校法人关西学院 SiC衬底、SiC外延衬底、SiC晶锭及它们的制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49134595A (ja) * 1973-04-27 1974-12-25
JPH0193130A (ja) * 1987-10-05 1989-04-12 Kawasaki Steel Corp 縦型炉
JPH10270369A (ja) * 1997-03-25 1998-10-09 Sumitomo Metal Ind Ltd ウェハ支持体及び縦型ボート
JP2017188381A (ja) 2016-04-08 2017-10-12 株式会社ユメックス ショートアーク放電ランプ用電極
WO2017188381A1 (ja) * 2016-04-28 2017-11-02 学校法人関西学院 気相エピタキシャル成長方法及びエピタキシャル層付き基板の製造方法
JP2018107383A (ja) * 2016-12-28 2018-07-05 クアーズテック株式会社 縦型ウエハボート

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2885758B2 (ja) * 1997-03-26 1999-04-26 日本電気アイシーマイコンシステム株式会社 半導体装置
FR2786208B1 (fr) * 1998-11-25 2001-02-09 Centre Nat Rech Scient Procede de croissance cristalline sur substrat et reacteur pour sa mise en oeuvre
US8440048B2 (en) * 2009-01-28 2013-05-14 Asm America, Inc. Load lock having secondary isolation chamber
JP5857959B2 (ja) * 2010-12-27 2016-02-10 住友電気工業株式会社 半導体装置用炭化珪素基板および半導体装置
EP3382068B1 (en) * 2017-03-29 2022-05-18 SiCrystal GmbH Silicon carbide substrate and method of growing sic single crystal boules
JPWO2020218483A1 (ja) * 2019-04-26 2020-10-29
JPWO2020218484A1 (ja) * 2019-04-26 2020-10-29
CN114375351B (zh) * 2019-08-06 2024-04-26 学校法人关西学院 SiC衬底、SiC外延衬底、SiC晶锭及它们的制造方法
WO2021060367A1 (ja) * 2019-09-27 2021-04-01 学校法人関西学院 ＳｉＣ基板の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49134595A (ja) * 1973-04-27 1974-12-25
JPH0193130A (ja) * 1987-10-05 1989-04-12 Kawasaki Steel Corp 縦型炉
JPH10270369A (ja) * 1997-03-25 1998-10-09 Sumitomo Metal Ind Ltd ウェハ支持体及び縦型ボート
JP2017188381A (ja) 2016-04-08 2017-10-12 株式会社ユメックス ショートアーク放電ランプ用電極
WO2017188381A1 (ja) * 2016-04-28 2017-11-02 学校法人関西学院 気相エピタキシャル成長方法及びエピタキシャル層付き基板の製造方法
JP2018107383A (ja) * 2016-12-28 2018-07-05 クアーズテック株式会社 縦型ウエハボート

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220220633A1 (en) * 2019-04-26 2022-07-14 Kwansei Gakuin Educational Foundation Method of manufacturing semiconductor substrate, manufacturing apparatus therefor, and epitaxial growth method

Also Published As

Publication number Publication date
TW202103257A (zh) 2021-01-16
EP3960913A4 (en) 2023-01-18
US20220220633A1 (en) 2022-07-14
JPWO2020218483A1 (ja) 2020-10-29
CN114174564A (zh) 2022-03-11
EP3960913A1 (en) 2022-03-02

Similar Documents

Publication Publication Date Title
WO2020218483A1 (ja) 半導体基板の製造方法、その製造装置、及び、エピタキシャル成長方法
WO2020179796A1 (ja) ＳｉＣエピタキシャル基板の製造方法及びその製造装置
JP7278550B2 (ja) ＳｉＣ半導体基板及びその製造方法及びその製造装置
WO2021025085A1 (ja) ＳｉＣ基板、ＳｉＣエピタキシャル基板、ＳｉＣインゴット及びこれらの製造方法
WO2020095873A1 (ja) ＳｉＣ半導体基板及びその製造方法及びその製造装置
US20220333270A1 (en) SiC SEED CRYSTAL AND METHOD FOR PRODUCING SAME, SiC INGOT PRODUCED BY GROWING SAID SiC SEED CRYSTAL AND METHOD FOR PRODUCING SAME, AND SiC WAFER PRODUCED FROM SAID SiC INGOT AND SiC WAFER WITH EPITAXIAL FILM AND METHODS RESPECTIVELY FOR PRODUCING SAID SiC WAFER AND SAID SiC WAFER WITH EPITAXIAL FILM
WO2021060368A1 (ja) ＳｉＣ単結晶の製造方法、ＳｉＣ単結晶の製造装置及びＳｉＣ単結晶ウェハ
WO2020179793A1 (ja) ＳｉＣ基板の製造方法及びその製造装置及びＳｉＣ基板のマクロステップバンチングを低減する方法
WO2020218482A1 (ja) ＳｉＣ基板の製造方法、その製造装置、及び、エピタキシャル成長方法
WO2021060365A1 (ja) 半導体基板の製造方法及び半導体基板の製造装置
CN114423889B (en) Method for producing SiC single crystal, apparatus for producing SiC single crystal, and SiC single crystal wafer
WO2021060369A1 (ja) ＳｉＣ基板、ＳｉＣ基板の製造方法、ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法
US20220290324A1 (en) SiC SUBSTRATE PRODUCTION METHOD

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20796041

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021516244

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2020796041

Country of ref document: EP

Effective date: 20211126