TW202103257A - 半導體基板、半導體基板的製造方法、半導體基板的製造裝置以及磊晶成長方法 - Google Patents

半導體基板、半導體基板的製造方法、半導體基板的製造裝置以及磊晶成長方法 Download PDF

Info

Publication number
TW202103257A
TW202103257A TW109113843A TW109113843A TW202103257A TW 202103257 A TW202103257 A TW 202103257A TW 109113843 A TW109113843 A TW 109113843A TW 109113843 A TW109113843 A TW 109113843A TW 202103257 A TW202103257 A TW 202103257A
Authority
TW
Taiwan
Prior art keywords
semiconductor substrate
container
manufacturing
processed
silicon carbide
Prior art date
Application number
TW109113843A
Other languages
English (en)
Inventor
金子忠昭
Original Assignee
學校法人關西學院
日商豊田通商股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 學校法人關西學院, 日商豊田通商股份有限公司 filed Critical 學校法人關西學院
Publication of TW202103257A publication Critical patent/TW202103257A/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/06—Heating of the deposition chamber, the substrate or the materials to be evaporated
    • C30B23/063—Heating of the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/06—Heating of the deposition chamber, the substrate or the materials to be evaporated
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6732—Vertical carrier comprising wall type elements whereby the substrates are horizontally supported, e.g. comprising sidewalls

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本發明的課題在於提供一種新穎的半導體基板、半導體基板的製造方法、半導體基板的製造裝置以及磊晶成長方法。本發明實現半導體基板的製造方法以及半導體基板的製造裝置，半導體基板的製造方法係包含：設置步驟，係以將具有半導體基板的複數個被處理體予以堆積的方式進行設置；以及加熱步驟，係以在各個複數個前述被處理體中於前述半導體基板的厚度方向形成有溫度梯度的方式進行加熱。

Description

半導體基板、半導體基板的製造方法、半導體基板的製造裝置以及磊晶成長方法
本發明係關於一種半導體基板、半導體基板的製造方法、半導體基板的製造裝置以及磊晶成長(Epitaxial Growth)方法。
碳化矽(SiC)半導體器件(semiconductor device)比起Si(矽)或砷化鎵(GaAs)半導體器件為高耐壓及高效率，進一步地能夠高溫運作，因此作為高性能半導體器件而受到矚目。
通常，碳化矽半導體器件係經碳化矽成長而製作。於碳化矽結晶成長中係提案有各種成長方法。
於專利文獻1所記載之氣相磊晶成長方法係將由包含碳化矽多晶之材料所構成的碳化矽容器收容在由包含碳化鉭(TaC)之材料所構成的碳化鉭容器，在將基底基板收容於該碳化矽容器之內部的狀態下，以該碳化鉭容器內成為矽蒸氣壓的方式且在溫度梯度(temperature gradient)會產生的環境下將碳化鉭容器加熱。結果，藉由碳化矽容器的內表面被蝕刻(etching)而昇華的碳原子與氛圍(atmosphere)中的矽原子結合，藉此3C-SiC單晶的磊晶層在基底基板上成長。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利再公表2017-188381號公報。
[發明所欲解決之課題]
然而，專利文獻1所記載之發明在藉由一併處理複數個基板等所致的提升產出量(throughput)之觀點上，有改善的餘地。
本發明係將提供一種新穎的半導體基板、半導體基板的製造方法、半導體基板的製造裝置以及磊晶成長方法作為課題。 [用以解決課題之手段]
為了解決上述課題，本發明之半導體基板的製造方法係包含：設置步驟，係以將具有半導體基板的複數個被處理體予以堆積的方式進行設置；以及加熱步驟，係以在各個複數個前述被處理體中於前述半導體基板的厚度方向形成有溫度梯度的方式進行加熱。 藉此，能夠實現可以期待提升產出量之半導體基板的製造方法。
在本發明之一較佳形態中，前述設置步驟係將前述被處理體設置於準密閉空間。 藉此，能夠將包含磊晶成長及蝕刻之原料輸送適當地實現。
在本發明之一較佳形態中，前述設置步驟係以相鄰的前述半導體基板相對的方式設置前述被處理體。 藉此，能夠在相鄰的半導體基板之間實現包含磊晶成長及蝕刻的原料輸送。
在本發明之一較佳形態中，前述加熱步驟係將複數個前述被處理體在包含構成前述半導體基板的原子種之氛圍下加熱。 藉此，能夠在包含構成半導體基板之原子種的氣相種之蒸氣壓環境下將原料輸送予以實現。
為了解決上述課題，本發明之半導體基板的製造裝置係具備：複數個被處理體，係具有半導體基板及設置具；加熱爐，係能夠在各個複數個前述被處理體中於前述半導體基板的厚度方向形成溫度梯度。 藉此，能夠實現可以期待提升產出量之半導體基板的製造裝置。
在本發明之一較佳形態中，前述設置具的材料是前述半導體基板的材料。 藉此，能夠在包含構成半導體基板之原子種的氣相種之蒸氣壓環境下將原料輸送予以實現。
在本發明之一較佳形態中，前述設置具係具有貫通孔。 藉此，能夠以相鄰的半導體基板相對的方式設置被處理體。
在本發明之一較佳形態中，前述被處理體係具有：本體容器，係能夠收容前述半導體基板及設置具。 藉此，能夠讓被處理體的處置變得容易。
在本發明之一較佳形態中，前述本體容器係具有：上容器及下容器，係能夠互相嵌合；以及間隙；前述間隙係形成於前述上容器及下容器的嵌合部。 藉此，能夠形成準密閉空間。
在本發明之一較佳形態中，前述被處理體係具有：蒸氣供給源，係由包含構成前述半導體基板之原子種的至少一種之材料所構成。 藉此，能夠在包含構成半導體基板之原子種的氣相種之蒸氣壓環境下將原料輸送予以實現。
在本發明之一較佳形態中，半導體基板的製造裝置係進一步具備能夠收容前述被處理體的高熔點容器。 藉此，能夠保持蒸氣壓環境。
又，本發明也關於一種磊晶成長方法。亦即，本發明之一態樣的磊晶成長方法係使複數個半導體基板在前述半導體基板的厚度方向排列，且以在前述半導體基板的厚度方向形成有溫度梯度的方式進行加熱，藉此將原料從被配置在高溫側的半導體基板向被配置在低溫側的半導體基板輸送，繼承低溫側的半導體基板之多晶型(polymorphism)而進行結晶成長。
在本發明之一較佳形態中，同時地使複數個前述半導體基板結晶成長。
在本發明之一較佳形態中，於已排列的複數個前述半導體基板之大致端部配置有仿真基板(dummy substrate)。
在本發明之一較佳形態中，將前述半導體基板配置於原料輸送空間而使前述半導體基板成長，前述原料輸送空間係經由包含構成前述半導體基板之原子種的氣相種之蒸氣壓空間所排氣的空間。
在本發明之一較佳形態中，前述半導體基板是碳化矽，將前述半導體基板配置於經由矽蒸氣壓空間所排氣的原料輸送空間來使前述半導體基板成長。
在本發明之一較佳形態中，將前述半導體基板配置於原子數比Si／C(矽／碳)超過1的準密閉空間且加熱。
在本發明之一較佳形態中，將前述半導體基板配置於原子數比Si／C為1以下的準密閉空間且加熱。 [發明功效]
根據已揭示的技術，能夠提供一種新穎的半導體基板、半導體基板的製造方法、半導體基板的製造裝置以及磊晶成長方法。
在一併結合圖式及申請專利範圍時，藉由參酌以下所記載的用以實施發明的形態，能夠明瞭其他的課題、特徵及優點。
以下，使用圖1至圖14，詳細地說明將本發明示於圖式之一較佳實施形態。本發明之技術的範圍並非限定於隨附的圖式所示的實施形態，在申請專利範圍所記載的範圍內能夠適當變更。
[半導體基板的製造方法] 以下，對本發明的一實施形態之半導體基板的製造方法(以下單純稱作製造方法)詳細地進行說明。
本發明係能夠作為至少包含設置步驟與加熱步驟之製造方法來理解。
[設置步驟] 設置步驟係以將具有半導體基板的被處理體予以堆積的方式進行設置。
在本發明的一實施形態中，以半導體基板11與由半導體基板11之材料所構成的構件相對的方式設置有複數個被處理體。又，在本發明的一實施形態中，以相鄰的半導體基板11及半導體基板12相對的方式設置有複數個被處理體。此時，在半導體基板11及該構件之間，或者是在半導體基板11及半導體基板12之間形成有原料輸送空間S0。
在本說明書中的原料輸送係指：包含構成半導體基板之原子種的原料氣體之輸送。該原料氣體較佳為僅包含該原子種的氣體分子。
[半導體基板] 以下，對包含半導體基板11及半導體基板12之半導體基板的詳細部分進行說明。 在本發明的一實施形態中，例示半導體基板為碳化矽半導體基板之情形。
以半導體基板11及半導體基板12來說，能夠例示從以昇華法等製作之鑄錠(ingot)切片(slice)成圓盤狀而得的碳化矽晶圓(SiC wafer)、將碳化矽單晶加工成薄板狀而得的碳化矽半導體基板。另外，以作為碳化矽單晶的結晶多晶型(crystal polymorphism)來說，也能夠採用任意的多型體(polytype)。
以作為半導體基板的表面來說，能夠例示從(0001)面或(000-1)面設置了數度(例如0.4°至8°)的偏離角(off angle)的表面(另外，在本說明書中，於密勒指數(Miller index)的標記中，「-」係意味著附在緊接在-後面之指數的桿(bar))。
於已以原子層級被平坦化之半導體基板的表面係確認到階-台階(step-terrace)構造。 該階-台階構造係成為階與台階交互地並排的階梯構造，其中階是1分子層以上的階差部位，台階是露出{0001}面的平坦部位。
在碳化矽半導體基板中的階係1分子層(0.25nm)為最小高度(最小單位)，且藉由該1分子層複數重疊而形成各種的階高度。在本說明書中的說明裡，將階束化(聚束)而巨大化且具有超過各多型體之1晶胞(unit cell)之高度的部分稱為宏階摺(Macro Step Bunching：MSB)。
亦即，所謂的MSB在4H-SiC之情形下是超過4分子層(5分子層以上)而聚束的階，在6H-SiC之情形下是超過6分子層(7分子層以上)而聚束的階。
以MSB來說，因MSB而起的缺陷會產生在成長層形成時的表面，或是碳化矽半導體器件中的氧化膜可靠度之妨礙要素之一，因此最好是不要形成於半導體基板的表面。
以作為半導體基板11及半導體基板12之大小來說，從幾公分見方的晶片尺寸的觀點，能夠例示6吋、8吋等6吋以上的晶圓尺寸。
半導體基板11係具有主表面113(未圖示)及背面114。又，半導體基板12係具有主表面123及背面124(未圖示)。
在本說明書中的說明裡，表面係指主表面及背面雙方。單面係指主表面及背面的任一方，另一單面係指與單面相對之相同基板的面。 在本說明書中的說明裡，成長層111係指在處理前的半導體基板11上所形成之層。成長層121係指在處理前的半導體基板12上所形成之層。
在半導體基板的表面上所形成之成長層的表面較佳為BPD密度無止境地減低。因此，半導體基板的表面較佳為BPD密度無止境地減低。又，在成長層的形成中，BPD較佳為轉換成包含貫穿刃差排(Threading Edge Dislocation：TED)之其他的缺陷／差排。
本發明的一實施形態之半導體基板的材料並無特別限制。 半導體基板的材料舉例來說，能夠列舉包含AlN(氮化鋁)及GaN(氮化鎵)等的化合物半導體材料。
此外，只要是一般在製造半導體基板時被使用的材料，則當然能夠採用。半導體基板的材料舉例來說，是矽(Si)、鍺(Ge)、金剛石(C)等已知的IV族材料。又，半導體基板的材料舉例來說，是碳化矽(SiC)等已知的IV-IV族化合物材料。又，半導體基板的材料是氧化鋅(ZnO)、硫化鋅(ZnS)、硒化鋅(ZnSe)、硫化鎘(CdS)、碲化鎘(CdTe)等已知的II-VI族化合物材料。又，半導體基板的材料舉例來說，是氮化硼(BN)、砷化鎵(GaAs)、氮化鎵(GaN)、氮化鋁(AlN)、氮化銦(InN)、磷化鎵(GaP)、磷化銦(InP)、銻化銦(InSb)等已知的III-V族化合物材料。又，半導體基板的材料舉例來說，是氧化鋁(Al2 O3 )、氧化鎵(Ga2 O3 )等氧化物材料。另外，半導體基板可以是適當添加有以下的添加原子之構成：因應半導體基板的材料所使用之已知的添加原子。
輸送距離D0是在設置步驟中的半導體基板11與由半導體基板11的材料所構成之構件或者是與半導體基板12之間的距離，較佳為100 mm以下，更佳為50 mm以下，更佳為20 mm以下，更佳為10 mm以下，再更佳為7 mm以下，再更佳為5 mm以下，再更佳為3.5 mm以下，再更佳為3 mm以下，再更佳為2.7 mm以下。輸送距離D0較佳為0.7 mm以上，更佳為1.0 mm以上，更佳為1.2 mm以上，再更佳為1.5 mm，再更佳為1.7 mm以上。
[加熱步驟] 本發明的一實施形態之加熱步驟係以在各個複數個被處理體中於半導體基板11及／或半導體基板12的厚度方向形成有溫度梯度的方式進行加熱。 另外，在本說明書中，針對包含半導體基板11及半導體基板12的半導體基板為碳化矽半導體基板之情形詳細地說明。
加熱步驟舉例來說，以半導體基板11成為高溫側且半導體基板12或由半導體基板11的材料所構成之構件成為低溫側的方式，形成具有溫度梯度的原料輸送空間S0。因此，能夠理解為加熱步驟係包含原料輸送步驟。 另外，在本發明的一實施形態中，也可以是半導體基板11成為低溫側，半導體基板12或由半導體基板11的材料所構成之構件成為高溫側。
圖1至圖3係說明本發明的一實施形態之相鄰的半導體基板11及半導體基板12相對的情形下的原料輸送。
如圖1所示，藉由將半導體基板11設置於溫度梯度的高溫側，同時地進行背面114的蝕刻與主表面123上的成長層121之形成。
如圖2所示，藉由將半導體基板11設置於溫度梯度的低溫側，同時地進行背面114上的成長層111之形成與主表面123的蝕刻。
加熱步驟較佳為將半導體基板11及半導體基板12在準密閉空間中加熱。 在本說明書中的說明裡，準密閉空間係指以下的空間：空間內部能夠抽真空，也能夠將在空間內部產生的蒸氣之至少一部分予以封入。
[原料輸送步驟] 如圖3所示，能夠理解為：在本發明的一實施形態之原料輸送空間S0中，持續地進行基於以下1)至5)的反應的原料輸送，且舉例來說形成有成長層121。
1)　SiC(s)→Si(v)+C(s) 2)　2C(s)+Si(v)→SiC2 (v) 3)　C(s)+2Si(v)→Si2 C(v) 4)　Si(v)+SiC2 (v)→2SiC(s) 5)　Si2 C(v)→Si(v)+SiC(s)
1)的說明：半導體基板11的背面114被熱分解，藉此矽原子(Si(v))從背面114脫離。 2)及3)的說明：藉著矽原子(Si(v))脫離而殘留在背面114的碳(C(s))係與原料輸送空間S0內的矽蒸氣(Si(v))反應，藉此成為Si2 C或者是SiC2 等而在原料輸送空間S0內昇華。 4)及5)的說明：已昇華的Si2 C或者是SiC2 等係藉由溫度梯度而到達／擴散至半導體基板12的主表面123的台階且到達階，藉此成長層121繼承主表面123的多晶型而成長／形成(階流動成長(step-flow growth))。
原料輸送步驟係包含：矽原子昇華步驟，係使矽原子從半導體基板11熱昇華；以及碳原子昇華步驟，係使殘留在半導體基板11之背面114的碳原子與原料輸送空間S0內的矽原子結合，藉此使殘留在半導體基板11之背面114的碳原子昇華。
原料輸送步驟係包含：蝕刻步驟，係基於矽原子昇華步驟及碳原子昇華步驟將作為原料的輸送來源之半導體基板的表面予以蝕刻。
原料輸送步驟係包含：成長步驟，係在作為原料的輸送目的地之半導體基板的表面上進行基於上述階流動成長的成長層形成。
成長步驟係能夠理解成：在原料輸送空間S0中擴散的Si2 C或者是SiC2 等在輸送目的地成為過飽和且凝結。 成長步驟係能夠理解成是基於物理氣相傳輸(Physical Vapor Transport)。
本發明的一實施形態之原料輸送的驅動力係能夠理解成：是因已形成之溫度梯度而起的半導體基板11及半導體基板12間的蒸氣壓差。 因此能夠理解成：不只是半導體基板11及半導體基板12各自的表面上的溫度差，因相對的碳化矽材料之表面等的結晶構造而起的化學位能(chemical potential)差也是原料輸送的驅動力。
以本發明的一實施形態之原料輸送來說，輸送來源或者是輸送目的地也可以不是半導體基板。具體來說，形成準密閉空間的半導體基板之材料的全部可能成為輸送來源或者是輸送目的地。 也就是說，在半導體基板11與由半導體基板11的材料所構成之構件之間也會進行原料輸送。
本發明的一實施形態之原料輸送係使用摻雜物氣體(dopant gas)供給機構來對準密閉空間內供給摻雜物氣體，藉此能夠調整成長層111的摻雜濃度。另一方面，在不供給摻雜物氣體之情形下，成長層111或成長層121繼承準密閉空間內的摻雜濃度而形成。
本發明的一實施形態之原料輸送較佳為在具有包含矽元素之氣相種及包含碳元素之氣相種的蒸氣壓環境下進行，更佳為在SiC-Si平衡蒸氣壓環境下進行，更佳為在SiC-C平衡蒸氣壓環境下進行。
在本說明書中的說明裡，SiC-Si蒸氣壓環境係指：碳化矽(固體)與矽(液相)經由氣相而成為相平衡狀態時的蒸氣壓的環境。又，SiC-C平衡蒸氣壓環境係指：碳化矽(固相)與碳(固相)經由氣相而成為相平衡狀態時的蒸氣壓的環境。
本發明的一實施形態之SiC-Si平衡蒸氣壓環境係藉由將原子數比Si／C超過1的準密閉空間加熱而形成。又，本發明的一實施形態之SiC-C平衡蒸氣壓環境係藉由將原子數比Si／C為1以下的準密閉空間加熱而形成。
本發明的一實施形態之加熱溫度較佳為以1400℃至2300℃的範圍所設定，更佳為以1600℃至2000℃的範圍所設定。
本發明的一實施形態之加熱時間係能夠以成為所期望的蝕刻量的方式設定為任意的時間。例如，在蝕刻速度為1μm／min時，在欲將蝕刻量設成1μm之情形下，加熱時間係成為1分鐘。
本發明的一實施形態之溫度梯度舉例來說係以0.1℃／mm至5℃／mm的範圍所設定。
本發明的一實施形態之溫度梯度較期望為在原料輸送空間S0中為相同。
本發明的一實施形態之蝕刻量及成長量舉例來說係0.1μm至20μm的範圍，不過可以因應需求而適當變更。
本發明的一實施形態之蝕刻速度及成長層的成長速度係能夠藉由上述溫度區域來控制，舉例來說以0.001μm／min至2μm／min的範圍所設定。
能夠理解成：本發明的一實施形態之蝕刻量及成長量為同等。
能夠理解成本發明的一實施形態之加熱步驟係包含：摺分解步驟，係基於蝕刻步驟將半導體基板的表面上之MSB的形成予以分解／抑制。
能夠理解成：在本發明的一實施形態之蝕刻步驟中所蝕刻的半導體基板上的表面層舉例來說是加工變質層，該加工變質層係經過機械式加工(例如切片或磨光／研磨)或雷射加工導入有傷、潛傷、應變(strain)等加工損傷。
[半導體基板的製造裝置] 以下，使用圖4至圖10詳細地說明屬於本發明之一實施形態的半導體基板的製造裝置(以下單純稱作製造裝置)。另外，對於與在前面的製造方法所示的構成基本上相同的構成要素附加相同的符號並將其說明簡略化。
本發明的一實施形態之製造裝置係至少具備被處理體、加熱爐30及高熔點容器40。
本發明的一實施形態之被處理體係指集合體10及本體容器20。又，也可以是以下的構成：本發明的一實施形態之被處理體係指集合體10。
[集合體] 集合體10係具有原料輸送空間S0、半導體基板11、由半導體基板12或半導體基板11的材料所構成之構件、以及設置具13。又，處理單元100係包含：設置具13；以及半導體基板11、12或者是後述的仿真基板14。原料輸送空間S0、半導體基板11及半導體基板12的詳細係如同上述。 另外，集合體10係包含1個半導體基板11或者是1個以上的處理單元100。在以下的說明中，對集合體10包含複數個處理單元100之情形進行例示。
[設置具] 設置具13係具有上緣13A、下緣13B或者是底部13C。 上緣13A及下緣13B係在大致中央部具有貫通孔。在圖5所示之例中，下緣13B的貫通孔之內徑形成為比上緣13A的貫通孔之內徑還小。 具有此種貫通孔的上緣13A及下緣13B係多層地積層，將半導體基板11構成為能夠多層地設置。亦即，下緣13B之上底面的至少一部分係以能夠作為與半導體基板11的抵接面來利用之方式所構成。 上緣13A係將上方的設置具13予以支持。下緣13B係將半導體基板的外周緣之至少一部分予以支持。底部13C係因應需求取代下緣13B來配置於最下部或比最下部還上層等。 可以設為以下的構成：於上緣13A的上底面與下緣13B的下底面係分別具備有用以將設置具13予以設置的突起物及溝，該設置具13係因嵌合等而不同。 設置具13也可以是除了底部13C以外還具有蓋部13D的構成，該蓋部13D係能夠與半導體基板11、12或者是仿真基板14相對。
設置具13係以半導體基板11與半導體基板12、仿真基板14或者是由半導體基板11的材料所構成之構件相鄰的方式、成為大致平行的方式且隔開輸送距離D0的方式進行保持。輸送距離D0的詳細係如同上述。另外，輸送距離D0也可以構成為在集合體10的大致端部上被設定得小／大。
仿真基板14係在集合體10的大致端部上被設置1個以上。另外，在仿真基板14的數量上沒有限制，也可以是集合體10不包含仿真基板14之構成。 仿真基板14的材料較佳為半導體基板11及半導體基板12之材料，不過仿真基板14的結晶性(crystallinity)也可以不與半導體基板11及半導體基板12相同。具體來說，也可以是半導體基板11及半導體基板12是單晶基板而仿真基板14是多晶基板的構成。
如圖4所示，本發明的一實施形態之處理單元100係具有：半導體基板11或仿真基板14；以及設置具13，係由上緣13A及底部13C所構成。原料輸送空間S0係形成於半導體基板11或仿真基板14與底部13C之間。又，抵接面131係形成於半導體基板11或仿真基板14之單面整體中。
如圖5所示，本發明的一實施形態之處理單元100係具有：半導體基板11、12或仿真基板14；由上緣13A及下緣13B所構成的設置具13；以及由上緣13A及底部13C所構成的設置具13。此時，處理單元100的端部上的設置具13係由上緣13A及底部13C所構成。因此，半導體基板11及半導體基板12係相對，且於半導體基板11及半導體基板12之間形成有原料輸送空間S0。又，抵接面131係形成於半導體基板11、12或仿真基板14之單面整體中或者是外周緣整體中。
如圖6所示，本發明的一實施形態之處理單元100係具有：半導體基板11、12或仿真基板14；以及由上緣13A及下緣13B所構成的設置具13。此時，半導體基板11及半導體基板12係相對，且於半導體基板11及半導體基板12之間形成有原料輸送空間S0。又，抵接面131係形成於半導體基板11或仿真基板14的外周緣整體上。
如圖7所示，本發明的一實施形態之處理單元100係具有：半導體基板11、12或仿真基板14；以及由上緣13A及下緣13B所構成的設置具13。此時，半導體基板11及半導體基板12係相對，且於半導體基板11及半導體基板12之間形成有原料輸送空間S0。又，抵接面131係形成於半導體基板11或仿真基板14的外周緣之一部分上。將半導體基板11、12及仿真基板14予以保持，將外周緣之至少一部分予以支持或挾持的構成等，只要是慣用的支持手段則當然能夠採用。
本發明的一實施形態之包含抵接面131之外周緣的寬度係適當地決定。
[本體容器] 如圖8所示，本體容器20係能夠將集合體10收容。本發明的一實施形態之複數個本體容器20可以以堆積的方式設置。 本體容器20是具備能夠互相嵌合的上容器21及下容器22之嵌合容器。於上容器21與下容器22的嵌合部係形成有微小的間隙24，且構成為能夠從該間隙24進行本體容器20內的排氣(抽真空)。
被加熱處理過的本體容器20內之環境較期望為成為包含矽元素之氣相種及包含碳元素之氣相種的混合系之蒸氣壓環境。以作為該包含矽元素之氣相種來說，能夠例示Si、Si2 、Si3 、Si2 C、SiC2 、SiC。又，以作為包含碳元素之氣相種來說，能夠例示Si2 C、SiC2 、SiC、C。
在本體容器20的加熱處理時，只要是使包含矽元素之氣相種的蒸氣壓及包含碳元素之氣相種的蒸氣壓在內部空間產生的構成，則能夠採用該構造。舉例來說，能夠示出碳化矽多晶在內表面的一部分露出的構成、在本體容器20內將碳化矽多晶分開設置的構成等。
本體容器20係具有蒸氣供給源23。 蒸氣供給源23係以如下的目的所使用：以本體容器20內的準密閉空間之原子數比Si／C超過1的方式進行調整。 蒸氣供給源23可以是被設置於集合體10之內部空間的構成。具體來說，蒸氣供給源23係被設置於設置具13的上緣13A、下緣13B的內壁等。 以作為蒸氣供給源23來說，能夠例示固體的矽(矽單晶片或矽粉末等的矽丸(Si pellet))或矽化合物。
例如，如本發明的一實施形態般，在本體容器20之整體由碳化矽多晶所構成之情形下，藉由設置蒸氣供給源23，本體容器20內的原子數比Si／C會超過1。具體來說，將滿足化學計量比1：1之半導體基板11及半導體基板12與蒸氣供給源23設置在滿足化學計量比1：1之碳化矽多晶的本體容器20內之情形下，本體容器20內的原子數比Si／C係會超過1。
如此，藉由將原子數比Si／C超過1的空間予以加熱，能夠接近碳化矽(固體)與矽(液相)經由氣相而成為相平衡狀態時的蒸氣壓的環境(SiC-Si平衡蒸氣壓環境)。
本體容器20的摻雜物及摻雜濃度係能夠配合欲形成的成長層111或成長層121的摻雜物及摻雜濃度來選擇。能夠例示氮元素作為摻雜物。
[加熱爐] 如圖9所示，加熱爐30是以形成溫度從本體容器20的上容器21朝向下容器22而下降／上升的方式的溫度梯度之方式進行加熱的構成。也就是說，例如在半導體基板11的厚度方向形成有溫度梯度。
加熱爐30係具備：主加熱室31，係能夠將集合體10加熱到1000℃以上至2300℃以下的溫度；預備室32，係能夠將集合體10預備加熱到500℃以上的溫度；高熔點容器40，係能夠將本體容器20收容；以及移動機構33，係能夠將該高熔點容器40從預備室32向主加熱室31移動。
主加熱室31內係例如具備有加熱器34(網目加熱器(mesh heater))。 又，於主加熱室31的側壁及／或天花板係固定有多層熱反射金屬板。多層熱反射金屬板係以使加熱器34的熱朝向主加熱室31的大致中央部反射的方式所構成。
加熱器34係在主加熱室31內以將收容有集合體10之高熔點容器40予以包圍的方式所設置。此時，藉由在加熱器34的外側設置有多層熱反射金屬板，能夠進行1000℃以上至2300℃以下之溫度範圍的升溫。
舉例來說，加熱器34係能夠採用電阻加熱式的加熱器或高頻率感應加熱式的加熱器。
加熱器34也可以採用能夠在高熔點容器40內形成溫度梯度之構成。舉例來說，加熱器34也可以在上側(或者是下側)設置有多個加熱器地構成。又，加熱器34也可以用寬度隨著朝向上側(或者是下側)而變大的方式構成。或者是，加熱器34也可以用能夠隨著朝向上側(或者是下側)而將為了加熱所供給的電力放大的方式構成。
於主加熱室31係連接有：真空形成用閥35，係進行主加熱室31內的排氣；惰性氣體注入用閥36，係對主加熱室31內導入惰性氣體；以及真空計37，係測定主加熱室31內的真空度。
真空形成用閥35係能夠與將主加熱室31內予以排氣並抽真空的抽真空泵連接。藉由該真空形成用閥35及抽真空泵，主加熱室31內的真空度係能夠調整至較佳為10 Pa以下，更佳為1 Pa以下，再更佳為10-3 Pa以下。以作為該抽真空泵來說，能夠例示渦輪分子泵(turbomolecular pump)或者是旋轉泵(rotary pump)。
惰性氣體注入用閥36係與惰性氣體供給源連接。藉由該惰性氣體注入用閥36及惰性氣體供給源，能夠以10-5 Pa至104 Pa的範圍對主加熱室31內導入Ar等的惰性氣體。
惰性氣體注入用閥36是能夠對本體容器20內供給摻雜物氣體的摻雜物氣體供給機構。亦即，藉由針對惰性氣體選擇摻雜物氣體(例如N2 等)，能夠提高成長層111的摻雜濃度。
預備室32係與主加熱室31連接，且藉由移動機構33構成為能夠將高熔點容器40移動。另外，以本發明的一實施形態之預備室32來說，以能夠藉由主加熱室31之加熱器34的餘熱而升溫的方式所構成。舉例來說，在將主加熱室31升溫到2000℃之情形下，預備室32係被升溫到1000℃左右，能夠進行集合體10、本體容器20等的脫氣處理。
移動機構33係構成為：能夠將高熔點容器40載置及保持，能夠在主加熱室31及預備室32間移動。此時，載置有高熔點容器40的移動台係藉由馬達等在上下方向移動。用以將高熔點容器40載置及保持的移動具是能夠在上下方向延伸之軸的周圍旋轉的構成。另外，構成移動機構33之各構件較佳為由半導體基板的材料所構成。
由移動機構33所進行的主加熱室31與預備室32間的搬運以最短1分鐘左右完成，因此能夠實現1 ℃至1000 ℃／min的升溫／降溫。 藉此，由於進行急速升溫及急速降溫，故能夠觀察升溫中及降溫中的不具有低溫成長歷程之表面形狀。又，在圖9中將預備室32設置在主加熱室31的上方，但也可不限於此地配置於任意方向。
舉例來說，本發明的一實施形態之移動機構33是將高熔點容器40予以載置的移動台。該移動台與高熔點容器40的接觸部係成為熱的傳播路徑。 藉此，能夠以移動台與高熔點容器40的接觸部側成為低溫側的方式在高熔點容器40內形成溫度梯度。
在本發明的一實施形態之加熱爐30中，由於高熔點容器40的底部與移動台接觸，因此以溫度從高熔點容器40的上容器41朝向下容器42而下降的方式設有溫度梯度。
溫度梯度的方向能夠藉由將移動台與高熔點容器40之接觸部的位置予以變更來設定成任意的方向。舉例來說，在對移動台採用垂吊式等而將接觸部設於高熔點容器40的天花板之情形下，熱會往上方向散逸。因此對溫度梯度來說，以溫度從高熔點容器40的上容器41朝向下容器42而上升的方式設有溫度梯度。又，也可以如上述般，藉由加熱器34的構成來形成溫度梯度。
加熱爐30係在主加熱室31及預備室32之間具備閘閥(gate valve)38。 閘閥38是以下的搬運系閘閥：具有能夠藉由移動機構33將集合體10搬入搬出的尺寸，且保持主加熱室31的真空度。閘閥38係例如具備：閥板，係將通往主加熱室31的閘開口予以開啟關閉；閥軸(valve shaft)，係安裝有閥板；以及氣缸(air cylinder)，係將閥軸驅動；只要是慣用的手段則能夠採用各種態樣。
[高熔點容器] 如圖10所示，高熔點容器40係能夠將本體容器20收容。 高熔點容器40與本體容器20同樣地是具備能夠互相嵌合的上容器41與下容器42的嵌合容器，且構成為能夠將本體容器20收容。於上容器41與下容器42的嵌合部係形成有微小的間隙43，且構成為能夠從該間隙43進行高熔點容器40內的排氣(抽真空)。 高熔點容器40係具有：蒸氣供給材料44，係能夠對高熔點容器40內供給包含矽元素之氣相種的蒸氣壓。
蒸氣供給材料44只要是在加熱處理時使矽蒸氣在高熔點容器40內產生的構成即可，舉例來說是將高熔點容器40的內壁予以被覆的薄膜。 在高熔點容器40為碳化鉭等的金屬化合物之情形下，蒸氣供給材料44舉例來說是構成高熔點容器40的金屬原子及矽原子的矽化物(silicide)材料。
高熔點容器40係在內側具有蒸氣供給材料44，藉此能夠將本體容器20內的包含矽元素之氣相種的蒸氣壓環境予以維持。這能夠理解成是因為本體容器20內的包含矽元素之氣相種的蒸氣壓與本體容器20外的包含矽元素之氣相種的蒸氣壓被平衡的緣故。
本發明的一實施形態之加熱爐30內的包含矽元素的氣相種之蒸氣壓環境係使用高熔點容器40及蒸氣供給材料44來形成。舉例來說，只要是能夠在本體容器20的周圍形成包含矽元素的氣相種之蒸氣壓環境的方法，則能夠採用到本發明之構成。
高熔點容器40較佳為包含以下的高熔點材料來構成：具有與構成本體容器20之材料的熔點同等或在其以上的熔點之高熔點材料。 舉例來說，高熔點容器40係能夠例示：屬於泛用耐熱構件的碳；屬於高熔點金屬的W、Re、Os、Ta、Mo；屬於碳化物的Ta9 C8 、HfC、TaC、NbC、ZrC、Ta2 C、TiC、WC、MoC；屬於氮化物的HfN、TaN、BN、Ta2 N、ZrN、TiN；屬於硼化物的HfB2 、TaB2 、ZrB2 、NB2 、TiB2 ，碳化矽多晶等。
本發明的一實施形態之由半導體基板11的材料所構成之構件係指設置具13、本體容器20。也就是說，設置具13及本體容器20的材料是半導體基板11及半導體基板12的材料。因此，設置具13或本體容器20的至少一部分可以成為本發明的一實施形態之原料輸送中的輸送來源或輸送目的地。
以下表示參考例1至參考例3。 [參考例1] 用以下的條件將碳化矽單晶基板E10收容於本體容器20，進一步地將本體容器20收容於高熔點容器40。
[碳化矽單晶基板E10] 多晶型：4H-SiC。 基板尺寸：橫寬(10mm)，縱寬(10mm)，厚度(0.3mm)。 偏離方向及偏離角：＜11-20＞方向偏離4°。 成長面：(0001)面。 有無MSB：無。
[本體容器20] 材料：碳化矽多晶。 容器尺寸：直徑(60mm)，高度(4mm)。 碳化矽單晶基板E10與碳化矽材料之距離：2mm。 容器內的原子數比Si／C：1以下。
[高熔點容器40] 材料：碳化鉭。 容器尺寸：直徑(160mm)，高度(60mm)。 蒸氣供給材料44(矽化合物)：TaSi2 。
將已用上述條件配置的碳化矽單晶基板E10用以下的條件予以加熱處理。 加熱溫度：1700℃。 加熱時間：300min。 溫度梯度：1℃／mm。 成長速度：5nm／min。 主加熱室31的真空度：10-5 Pa。
圖11是求出在成長層E11中從BPD轉換成其他缺陷／差排(TED等)之轉換率的手法之說明圖。 圖11中的(a)係表示藉由加熱步驟使成長層E11成長後的樣子。在該加熱步驟中，曾經存在於碳化矽單晶基板E10的BPD會以一定的確率轉換為TED。因此，在成長層E11的表面，只要不是100％轉換，TED與BPD會混合存在。 圖11中的(b)係表示使用KOH(氫氧化鉀)溶解蝕刻法來確認成長層E11中之缺陷的樣子。該KOH溶解蝕刻法是以下的手法：將碳化矽單晶基板E10浸於加熱到約500℃的溶解鹽(KOH等)中，於差排或缺陷部分形成蝕刻坑(etch pit)，藉由該蝕刻坑的大小／形狀來判別差排的種類。藉由該手法得到存在於成長層E11之表面的BPD數。 圖11中的(c)係表示在KOH溶解蝕刻後將成長層E11去除的樣子。在本手法中，用機械研磨或CMP(Chemical-Mechanical Planarization；化學機械平坦化)等平坦化到蝕刻坑深度後，用熱蝕刻將成長層E11去除而使碳化矽單晶基板E10的表面表露。 圖11中的(d)係表示針對已去除成長層E11之碳化矽單晶基板E10使用KOH溶解蝕刻法來確認碳化矽單晶基板E10中之缺陷的樣子。藉由該手法，得到存在於碳化矽單晶基板E10的表面之BPD數。
依據圖11所示的一連串順序，將存在於成長層E11的表面之BPD數(參照圖11中的(b))與將存在於碳化矽單晶基板E10的表面之BPD數(圖11中的(d))予以比較，藉此能夠得到在加熱步驟中從BPD轉換為其他缺陷／差排的BPD轉換率。
存在於參考例1之成長層E11的表面之BPD數為約0個cm-2 ，存在於碳化矽單晶基板E10的表面之BPD數為1000個cm-2 。 亦即，能夠理解成：將表面不存在MSB的碳化矽單晶基板E10配置於原子數比Si／C為1以下的準密閉空間且進行加熱，藉此將BPD減低／去除。
在參考例1中，以本體容器20內的原子數比Si／C成為1以下的方式，於本體容器20內形成有SiC-C平衡蒸氣壓環境。 能夠理解成：由於包含上述方法中的蝕刻步驟之加熱步驟與包含本發明的一實施形態之蝕刻步驟之加熱步驟是基於相同的反應基礎過程，所以在本發明的一實施形態之蝕刻步驟中也可以將BPD減低／除去。
[參考例2] 用以下的條件將碳化矽單晶基板E10收容於本體容器20，進一步地將本體容器20收容於高熔點容器40。
[碳化矽單晶基板E10] 多晶型：4H-SiC。 基板尺寸：橫寬(10mm)，縱寬(10mm)，厚度(0.3mm)。 偏離方向及偏離角：＜11-20＞方向偏離4°。 成長面：(0001)面。 有無MSB：有。
[本體容器20] 材料：碳化矽多晶。 容器尺寸：直徑(60mm)，高度(4mm)。 碳化矽單晶基板E10與碳化矽材料之距離：2mm。 蒸氣供給源23：矽片。 容器內的原子數比Si／C：超過1。
藉由在本體容器20內將碳化矽單晶基板與矽片一併收容，容器內的原子數比Si／C會超過1。
[高熔點容器40] 材料：碳化鉭。 容器尺寸：直徑160mm × 高度60mm。 蒸氣供給材料44(矽化合物)：TaSi2 。
將已用上述條件配置的碳化矽單晶基板E10用以下的條件予以加熱處理。 加熱溫度：1800℃。 加熱時間：60min。 溫度梯度：1℃／mm。 成長速度：68nm／min。 主加熱室31的真空度：10-5 Pa。
圖12是成長層E11之成長前的碳化矽單晶基板E10之表面的SEM像。圖12中的(a)是以倍率×1000觀察的SEM像，圖12中的(b)是以倍率×100000觀察的SEM像。 能夠理解成於該成長層E11之成長前的碳化矽單晶基板E10之表面係形成有MSB，且高度3nm以上的階以平均42nm的台階寬進行排列。另外，用AFM(Atomic Force Microscope；原子力顯微鏡)測定了階高度。
圖13是成長層E11之成長後的碳化矽單晶基板E10之表面的SEM像。圖13中的(a)是以倍率×1000觀察的SEM像，圖13中的(b)是以倍率×100000觀察的SEM像。 能夠理解成於該參考例2之成長層E11的表面未形成有MSB，且1.0nm(全晶胞(full unit cell))的階以14 nm的台階寬有規則地進行排列。另外，用AFM測定了階高度。
因此，能夠理解成：將表面存在有MSB的碳化矽單晶基板E10配置於原子數比Si／C超過1的準密閉空間且加熱，藉此形成有MSB被分解的成長層E11。
在參考例2中，由於蒸氣供給源23是以本體容器20內的原子數比Si／C超過1的方式所設置，故於本體容器20內形成有SiC-Si平衡蒸氣壓環境。 能夠理解成：由於包含上述方法中的蝕刻步驟之加熱步驟與包含本發明的一實施形態之蝕刻步驟之加熱步驟是基於相同的反應基礎過程，所以在本發明的一實施形態之蝕刻步驟中，碳化矽單晶基板的表面上的MSB也可以分解。
[參考例3] 圖14是將以本發明之碳化矽單晶基板的製造方法進行成長後的加熱溫度與成長速度之關係予以表示的圖表(graph)。該圖表的橫軸是溫度的倒數，該圖表的縱軸係將成長速度予以對數顯示。將配置碳化矽單晶基板E10於原子數比Si／C超過1的空間(本體容器20內)而對碳化矽單晶基板E10使成長層E11成長後之結果以〇印表示。又，將配置碳化矽單晶基板E10於原子數比Si／C為1以下的空間(本體容器20內)而對碳化矽單晶基板E10使成長層E11成長後之結果以×印表示。
又，在圖14的圖表中，將在SiC-Si平衡蒸氣壓環境下的碳化矽基板成長之熱力學計算的結果以虛線(阿瑞尼氏圖(Arrhenius’ plot))表示，將在SiC-C平衡蒸氣壓環境下的碳化矽基板成長之熱力學計算的結果以二點鏈線(阿瑞尼氏圖)表示。
在本手法中，碳化矽原料與碳化矽基板間的蒸氣壓環境係於成為SiC-C平衡蒸氣壓環境或者是SiC-C平衡蒸氣壓環境之條件下，將化學位能差或溫度梯度作為成長驅動力來使碳化矽單晶基板E10成長。以該化學位能差來說，能夠例示在碳化矽多晶與碳化矽單晶的表面產生之氣相種的分壓差。
在此，在將從碳化矽原料(輸送來源)與碳化矽基板(輸送目的地)產生之蒸氣的分壓差作為成長量之情形下，用以下的數學式1求得碳化矽的成長速度。
[數學式1]
Figure 02_image001
在此，T是碳化矽原料側的溫度、mi 是氣相種(Six Cy )之分子量、k是波茲曼常數(Boltzmann constant)。 又，P輸送來源 i -P輸送目的地 i 是原料氣體成為過飽和的狀態而作為碳化矽析出之成長量，且原料氣體係設想為SiC、Si2 C、SiC2 。
亦即，虛線是在碳化矽(固體)與矽(液相)經由氣相而成為相平衡狀態時的蒸氣壓環境下，將碳化矽多晶作為原料使碳化矽單晶成長時的熱力學計算的結果。 具體來說，使用數學式1，用以下的條件(i)至條件(iv)進行了熱力學計算。(i)是體積固定的SiC-Si平衡蒸氣壓環境；(ii)成長驅動力是本體容器20內的溫度梯度、以及碳化矽多晶與碳化矽單晶的蒸氣壓差(化學位能差)；(iii)原料氣體是SiC、Si2 C、SiC2 ；(iv)原料於碳化矽單晶基板E10之階吸附的吸附係數為0.001。
又，二點鏈線是在碳化矽(固相)與碳(固相)經由氣相而成為相平衡狀態時的蒸氣壓環境中，將碳化矽多晶作為原料而使碳化矽單晶成長時的熱力學計算的結果。 具體來說，使用數學式1，用以下的條件(i)至條件(iv)進行了熱力學計算。(i)是體積固定的SiC-C平衡蒸氣壓環境；(ii)成長驅動力是本體容器20內的溫度梯度、以及碳化矽多晶與碳化矽單晶的蒸氣壓差(化學位能差)；(iii)原料氣體是SiC、Si2 C、SiC2 ；(iv)原料於碳化矽單晶基板E10之階吸附的吸附係數為0.001。 另外，用於熱力學計算之各化學種的資料係採用了JANAF熱化學表(JANAF thermochemical table)的值。
根據該圖14的圖表可以了解到以下情形：將碳化矽單晶基板E10配置於原子數比Si／C超過1的空間(本體容器20內)而對碳化矽單晶基板E10使成長層E11成長後的結果(〇印)，與SiC-Si平衡蒸氣壓環境下的碳化矽成長之熱力學計算的結果有一致傾向。 又，能夠理解成：將碳化矽單晶基板E10配置於原子數比Si／C為1以下的空間(本體容器20內)而在碳化矽單晶基板E10使成長層E11成長後的結果(×印)，與SiC-C平衡蒸氣壓環境下的碳化矽成長之熱力學計算的結果有一致傾向。
在SiC-Si平衡蒸氣壓環境下，推定以1960℃的加熱溫度達成1.0 μm／min以上的成長速度。又，推定以2000℃以上的加熱溫度達成2.0 μm／min以上的成長速度。 另一方面，在SiC-C平衡蒸氣壓環境下，推定以2000℃的加熱溫度達成1.0 μm／min以上的成長速度。又，推定以2030℃以上的加熱溫度達成2.0 μm／min以上的成長速度。
根據本發明，能夠謀求在半導體基板之製造中的產出量提升。
又，圖15是本發明的其他實施形態之半導體基板的製造裝置之說明圖。 如該圖15所示，作為加熱源的加熱器34可以被配置在與半導體基板11的主表面交叉的方向。接下來，可以在配置於上部的加熱器34與配置於下部的加熱器34設置溫度差，藉此形成溫度梯度。 又，較期望為該加熱器34係具有發熱的加熱部分且該加熱部分的面積被設定為半導體基板11的面積以上。
如此，藉由在上部與下部將加熱器34配置，能夠使一片半導體基板11之表面上的溫度分布大致均勻地進行加熱。
10:集合體 11,12:半導體基板 13:設置具 13A:上緣 13B:下緣 13C:底部 13D:蓋部 14:仿真基板 20:本體容器 21,41:上容器 22,42:下容器 23:蒸氣供給源 24,43:間隙 30:加熱爐 31:主加熱室 32:預備室 33:移動機構 34:加熱器 35:真空形成用閥 36:惰性氣體注入用閥 37:真空計 38:閘閥 40:高熔點容器 44:蒸氣供給材料 100:處理單元 111,121,E11:成長層 113,123:主表面 114,124:背面 131:抵接面 D0:輸送距離 E10:碳化矽單晶基板 S0:原料輸送空間
[圖1]是本發明的一實施形態之半導體基板的製造方法之說明圖。 [圖2]是本發明的一實施形態之半導體基板的製造方法之說明圖。 [圖3]是本發明的一實施形態之半導體基板的製造方法之說明圖。 [圖4]是本發明的一實施形態之半導體基板的製造裝置之說明圖。 [圖5]是本發明的一實施形態之半導體基板的製造裝置之說明圖。 [圖6]是本發明的一實施形態之半導體基板的製造裝置之說明圖。 [圖7]是本發明的一實施形態之半導體基板的製造裝置之說明圖。 [圖8]是本發明的一實施形態之半導體基板的製造裝置之說明圖。 [圖9]是本發明的一實施形態之半導體基板的製造裝置之說明圖。 [圖10]是本發明的一實施形態之半導體基板的製造裝置之說明圖。 [圖11]是關於參考例1中的碳化矽基板上的BPD(Basal Plane Dislocation；基底面差排)數之評價的說明圖。 [圖12]是參考例2中的碳化矽基板表面之SEM(Scanning Electron Microscopy；掃描式電子顯微鏡)像。 [圖13]是參考例2中的碳化矽基板表面之SEM像。 [圖14]是參考例3中的碳化矽基板之成長速度與加熱溫度的相關圖。 [圖15]是本發明之其他實施形態之半導體基板的製造裝置之說明圖。
10:集合體
20:本體容器
21,41:上容器
22,42:下容器
30:加熱爐
31:主加熱室
32:預備室
33:移動機構
34:加熱器
35:真空形成用閥
36:惰性氣體注入用閥
37:真空計
38:閘閥
40:高熔點容器

Claims (19)

  1. 一種半導體基板的製造方法，係包含： 設置步驟，係以將具有半導體基板的複數個被處理體予以堆積的方式進行設置；以及 加熱步驟，係以在各個複數個前述被處理體中於前述半導體基板的厚度方向形成有溫度梯度的方式進行加熱。
  2. 如請求項1所記載之半導體基板的製造方法，其中前述設置步驟係將前述被處理體設置於準密閉空間。
  3. 如請求項1或2所記載之半導體基板的製造方法，其中前述設置步驟係以相鄰的前述半導體基板相對的方式設置前述被處理體。
  4. 如請求項1或2所記載之半導體基板的製造方法，其中前述加熱步驟係將複數個前述被處理體在包含構成前述半導體基板的原子種之氛圍下加熱。
  5. 一種半導體基板的製造裝置，係具備： 複數個被處理體，係具有半導體基板及設置具；以及 加熱爐，係能夠在各個複數個前述被處理體中於前述半導體基板的厚度方向形成溫度梯度。
  6. 如請求項5所記載之半導體基板的製造裝置，其中前述設置具的材料是前述半導體基板的材料。
  7. 如請求項5或6所記載之半導體基板的製造裝置，其中前述設置具係具有貫通孔。
  8. 如請求項5或6所記載之半導體基板的製造裝置，其中前述被處理體係具有：本體容器，係能夠收容前述半導體基板及前述設置具。
  9. 如請求項8所記載之半導體基板的製造裝置，其中前述本體容器係具有： 上容器及下容器，係能夠互相嵌合；以及 間隙； 前述間隙係形成於前述上容器及前述下容器的嵌合部。
  10. 如請求項5或6所記載之半導體基板的製造裝置，其中前述被處理體係具有：蒸氣供給源，係由包含構成前述半導體基板之原子種的至少一種之材料所構成。
  11. 如請求項5或6所記載之半導體基板的製造裝置，其中進一步具備能夠收容前述被處理體的高熔點容器。
  12. 一種磊晶成長方法，係使複數個半導體基板在前述半導體基板的厚度方向排列，且以在前述半導體基板的厚度方向形成有溫度梯度的方式進行加熱，藉此將原料從被配置在高溫側的半導體基板向被配置在低溫側的半導體基板輸送，繼承低溫側的半導體基板之多晶型而進行結晶成長。
  13. 如請求項12所記載之磊晶成長方法，其中同時地使複數個前述半導體基板結晶成長。
  14. 如請求項12或13所記載之磊晶成長方法，其中於已排列的複數個前述半導體基板之大致端部配置有仿真基板。
  15. 如請求項12或13所記載之磊晶成長方法，其中將前述半導體基板配置於原料輸送空間而使前述半導體基板成長，前述原料輸送空間係經由包含構成前述半導體基板之原子種的氣相種之蒸氣壓空間所排氣的空間。
  16. 如請求項12或13所記載之磊晶成長方法，其中前述半導體基板是碳化矽，將前述半導體基板配置於經由矽蒸氣壓空間所排氣的原料輸送空間來使前述半導體基板成長。
  17. 如請求項16所記載之磊晶成長方法，其中將前述半導體基板配置於原子數比矽／碳超過1的準密閉空間且加熱。
  18. 如請求項16所記載之磊晶成長方法，其中將前述半導體基板配置於原子數比矽／碳為1以下的準密閉空間且加熱。
  19. 由請求項1至4中任一項所記載之半導體基板的製造方法或者請求項12至18中任一項所記載之磊晶成長方法所製造的半導體基板。
TW109113843A 2019-04-26 2020-04-24 半導體基板、半導體基板的製造方法、半導體基板的製造裝置以及磊晶成長方法 TW202103257A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019086714 2019-04-26
JP2019-086714 2019-04-26

Publications (1)

Publication Number Publication Date
TW202103257A true TW202103257A (zh) 2021-01-16

Family

ID=72942221

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109113843A TW202103257A (zh) 2019-04-26 2020-04-24 半導體基板、半導體基板的製造方法、半導體基板的製造裝置以及磊晶成長方法

Country Status (6)

Country Link
US (1) US20220220633A1 (zh)
EP (1) EP3960913A4 (zh)
JP (1) JPWO2020218483A1 (zh)
CN (1) CN114174564A (zh)
TW (1) TW202103257A (zh)
WO (1) WO2020218483A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3960913A4 (en) * 2019-04-26 2023-01-18 Kwansei Gakuin Educational Foundation METHOD FOR MAKING A SEMICONDUCTOR SUBSTRATE, APPARATUS FOR MAKING THE SAME, AND METHOD FOR EPITAXIAL GROWTH
US20220282395A1 (en) * 2019-08-06 2022-09-08 Kwansei Gakuin Educational Foundation SiC SUBSTRATE, SiC EPITAXIAL SUBSTRATE, SiC INGOT AND PRODUCTION METHODS THEREOF
CN114430781B (zh) * 2019-08-06 2024-04-30 学校法人关西学院 SiC籽晶、SiC晶锭、SiC晶片及它们的制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49134595A (zh) * 1973-04-27 1974-12-25
JPH0193130A (ja) * 1987-10-05 1989-04-12 Kawasaki Steel Corp 縦型炉
JP3692697B2 (ja) * 1997-03-25 2005-09-07 三菱住友シリコン株式会社 ウェハ支持体及び縦型ボート
JP2885758B2 (ja) * 1997-03-26 1999-04-26 日本電気アイシーマイコンシステム株式会社 半導体装置
FR2786208B1 (fr) * 1998-11-25 2001-02-09 Centre Nat Rech Scient Procede de croissance cristalline sur substrat et reacteur pour sa mise en oeuvre
US8440048B2 (en) * 2009-01-28 2013-05-14 Asm America, Inc. Load lock having secondary isolation chamber
EP3780114A1 (en) * 2010-12-27 2021-02-17 Sumitomo Electric Industries, Ltd. Silicon carbide substrate, semiconductor device, method for producing silicon carbide substrate, and method for producing semiconductor device
JP6721208B2 (ja) 2016-04-08 2020-07-08 株式会社ユメックス ショートアーク放電ランプ用電極
CN114351248A (zh) * 2016-04-28 2022-04-15 学校法人关西学院 气相外延生长方法及带有外延层的基板的制备方法
JP2018107383A (ja) * 2016-12-28 2018-07-05 クアーズテック株式会社 縦型ウエハボート
EP3382068B1 (en) * 2017-03-29 2022-05-18 SiCrystal GmbH Silicon carbide substrate and method of growing sic single crystal boules
JPWO2020218484A1 (zh) * 2019-04-26 2020-10-29
EP3960913A4 (en) * 2019-04-26 2023-01-18 Kwansei Gakuin Educational Foundation METHOD FOR MAKING A SEMICONDUCTOR SUBSTRATE, APPARATUS FOR MAKING THE SAME, AND METHOD FOR EPITAXIAL GROWTH
US20220282395A1 (en) * 2019-08-06 2022-09-08 Kwansei Gakuin Educational Foundation SiC SUBSTRATE, SiC EPITAXIAL SUBSTRATE, SiC INGOT AND PRODUCTION METHODS THEREOF
EP4036283A4 (en) * 2019-09-27 2023-10-25 Kwansei Gakuin Educational Foundation METHOD FOR PRODUCING A SIC SUBSTRATE

Also Published As

Publication number Publication date
US20220220633A1 (en) 2022-07-14
EP3960913A4 (en) 2023-01-18
EP3960913A1 (en) 2022-03-02
CN114174564A (zh) 2022-03-11
JPWO2020218483A1 (zh) 2020-10-29
WO2020218483A1 (ja) 2020-10-29

Similar Documents

Publication Publication Date Title
JP7278550B2 (ja) ＳｉＣ半導体基板及びその製造方法及びその製造装置
TW202103257A (zh) 半導體基板、半導體基板的製造方法、半導體基板的製造裝置以及磊晶成長方法
TWI824118B (zh) 碳化矽磊晶基板、碳化矽磊晶基板的製造方法以及碳化矽磊晶基板的製造裝置
WO2021025085A1 (ja) ＳｉＣ基板、ＳｉＣエピタキシャル基板、ＳｉＣインゴット及びこれらの製造方法
US20220333270A1 (en) SiC SEED CRYSTAL AND METHOD FOR PRODUCING SAME, SiC INGOT PRODUCED BY GROWING SAID SiC SEED CRYSTAL AND METHOD FOR PRODUCING SAME, AND SiC WAFER PRODUCED FROM SAID SiC INGOT AND SiC WAFER WITH EPITAXIAL FILM AND METHODS RESPECTIVELY FOR PRODUCING SAID SiC WAFER AND SAID SiC WAFER WITH EPITAXIAL FILM
JPWO2020095873A1 (ja) ＳｉＣ半導体基板及びその製造方法及びその製造装置
US11932967B2 (en) SiC single crystal manufacturing method, SiC single crystal manufacturing device, and SiC single crystal wafer
US20220181149A1 (en) METHOD AND DEVICE FOR MANUFACTURING SiC SUBSTRATE, AND METHOD FOR REDUCING MACRO-STEP BUNCHING OF SiC SUBSTRATE
US11952678B2 (en) Method for manufacturing etched SiC substrate and grown SiC substrate by material tranportation and method for epitaxial growth by material transportation
US20220359667A1 (en) Sic substrate, sic substrate production method, sic semiconductor device, and sic semiconductor device production method
TW202129093A (zh) 半導體基板的製造方法以及半導體基板的製造裝置
TW202120753A (zh) 碳化矽基板的製造方法