CN114375351A - SiC衬底、SiC外延衬底、SiC晶锭及它们的制造方法 - Google Patents

SiC衬底、SiC外延衬底、SiC晶锭及它们的制造方法 Download PDF

Info

Publication number
CN114375351A
CN114375351A CN202080055201.5A CN202080055201A CN114375351A CN 114375351 A CN114375351 A CN 114375351A CN 202080055201 A CN202080055201 A CN 202080055201A CN 114375351 A CN114375351 A CN 114375351A
Authority
CN
China
Prior art keywords
sic
base substrate
substrate
bunching
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202080055201.5A
Other languages
English (en)
Other versions
CN114375351B (zh
Inventor
金子忠昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Tsusho Corp
Kwansei Gakuin Educational Foundation
Original Assignee
Toyota Tsusho Corp
Kwansei Gakuin Educational Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Tsusho Corp, Kwansei Gakuin Educational Foundation filed Critical Toyota Tsusho Corp
Publication of CN114375351A publication Critical patent/CN114375351A/zh
Application granted granted Critical
Publication of CN114375351B publication Critical patent/CN114375351B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/12—Etching in gas atmosphere or plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thermal Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明所要解决的技术问题是提供一种能够实现高品质的SiC衬底、SiC外延衬底、SiC晶锭的新颖技术。本发明是一种SiC衬底(11)的制造方法，其具有对SiC原衬底(10)进行热处理的热处理步骤(S1)，热处理步骤(S1)包括下述(a)、(b)、(c)步骤中的两个以上的步骤：(a)去除SiC原衬底(10)的应变层(101)的应变层去除步骤(S11)；(b)去除SiC原衬底(10)上的宏观台阶聚束(MSB)的聚束去除步骤(S12)；(c)在SiC原衬底(10)上形成减少了基底面位错(BPD)的生长层(105)的基底面位错减少步骤(S13)。

Description

SiC衬底、SiC外延衬底、SiC晶锭及它们的制造方法
技术领域
本发明涉及高品质的SiC衬底、SiC外延衬底、SiC晶锭及它们的制造方法。
背景技术
SiC(碳化硅)半导体器件与Si(硅)或GaAs(砷化镓)半导体器件相比具有更高的耐压和更高的效率、而且能够进行高温工作，因而正在面向产业化进行开发。
然而，在使SiC衬底或SiC外延层(以下称为外延层)进行生长得到的SiC外延衬底处仍然存在许多晶体缺陷和位错，它们对SiC半导体器件的特性产生不良影响。
例如，外延层中的基底面位错(Basal Plane Dislocation：BPD)在使SiC半导体器件进行双极动作时扩展为层叠缺陷。由于该层叠缺陷使SiC半导体器件的导通电压上升，并导致双极劣化的发生，因而迫切需要用于减少SiC衬底中或外延层中的BPD的技术。
针对这样的问题，已经提出了各种用于将BPD转变为贯通刃状位错(ThreadingEdge Dislocation：TED)的技术。例如，在专利文献1和专利文献2中记载了这样的技术：形成与SiC衬底中包含的位错相对应的凹坑，对形成有该凹坑的表面实施外延生长，由此降低外延层内的BPD的密度。
此外，在器件制造工艺中，SiC衬底表面的台阶束化(聚束，bunching)而形成台阶聚束也是一个问题。已知这种台阶聚束会对SiC半导体器件的特性产生不良影响。
具体地，存在以下情况：当在形成有台阶聚束的表面处进行外延生长时，在外延层的表面处发生由台阶聚束引起的缺陷。此外，存在以下情况：在外延层表面处形成氧化膜且使其界面通电的MOSFET中，台阶聚束的存在会对工作性能和可靠性产生致命影响。
针对这样的问题，提出了各种抑制台阶聚束发生的技术。例如，在专利文献1中记载了以下技术：通过“热处理步骤，其包括加热处理步骤，在该加热处理步骤中，在由钽金属制成并以使碳化钽层在内部空间中露出的方式上下嵌合的收纳容器内收纳所述单晶碳化硅衬底，并在将所述收纳容器的内部压力保持为高于外部压力且硅的饱和蒸气压下的真空的状态下以1500℃以上且2300℃以下的温度对所述收纳容器进行均匀加热处理”，来蚀刻SiC衬底的表面并获得分子级平坦的表面的技术。
现有技术文献
专利文献
专利文献1：日本特表2007-506289号公报
专利文献2：日本特开2017-71525号公报
专利文献3：日本特开2008-16691号公报
发明内容
发明所要解决的技术问题
本发明所要解决的技术问题是提供一种能够实现高品质的SiC衬底、SiC外延衬底、SiC晶锭的新颖技术。
用于解决问题的手段
解决上述问题的本发明是一种SiC衬底的制造方法，其具有对SiC原衬底进行热处理的热处理步骤，所述热处理步骤包括下述(a)、(b)、(c)步骤中的两个以上的步骤：
(a)去除所述SiC原衬底的应变层的应变层去除步骤；
(b)去除所述SiC原衬底上的宏观台阶聚束的聚束去除步骤；以及
(c)在所述SiC原衬底上形成减少了基底面位错的生长层的基底面位错减少步骤。
这样，通过包括应变层去除步骤、聚束去除步骤和基底面位错减少步骤中的两个以上的步骤，可以制造更高品质的SiC衬底。
在本发明的优选方式中，所述热处理步骤是在SiC材料露出的准封闭空间内对所述SiC原衬底进行热处理的步骤。
这样，通过在SiC材料露出的准封闭空间内进行热处理步骤，可以制造更高品质的SiC衬底。
在本发明的优选方式中，所述热处理步骤是在由SiC材料构成的主体容器内对所述SiC原衬底进行热处理的步骤。
这样，通过在由SiC材料构成的主体容器内进行热处理步骤，可以用相同的装置系统进行各步骤(应变层去除步骤、聚束去除步骤、基底面位错减少步骤)。
在本发明的优选方式中，所述热处理步骤是将所述SiC原衬底和所述SiC材料相对配置并进行加热使得在所述SiC原衬底和所述SiC材料之间形成温度梯度的步骤。
这样，通过在SiC原衬底和SiC材料之间利用温度梯度来进行原料的输送，可以制造更高品质的SiC衬底。
在本发明的优选方式中，所述应变层去除步骤是将所述SiC原衬底和所述SiC材料相对配置并以所述SiC原衬底为低温侧、以所述SiC材料为高温侧的方式进行加热的步骤。
这样，通过将温度梯度作为驱动力蚀刻SiC原衬底，可以制造去除或减少了应变层的SiC衬底。
在本发明的优选方式中，所述聚束去除步骤是将所述SiC原衬底和所述SiC材料相对配置并在SiC-Si平衡蒸气压环境下进行加热使得在所述SiC原衬底和所述SiC材料之间形成温度梯度的步骤。
这样，通过在SiC-Si平衡蒸气压环境下将温度梯度作为驱动力对SiC原衬底进行热处理，可以制造去除或减少了宏观台阶聚束的高品质的SiC衬底。
在本发明的优选方式中，所述聚束去除步骤包括在Si/C原子数比超过1的准封闭空间内将所述SiC原衬底和所述SiC材料相对配置并进行加热使得在所述SiC原衬底和所述SiC材料之间形成温度梯度的步骤。
这样，通过在Si/C原子数比超过1的准封闭空间内对SiC原衬底进行热处理，可以制造去除或减少了宏观台阶聚束的高品质的SiC籽晶。
在本发明的优选方式中，所述聚束去除步骤包括将所述SiC原衬底和所述SiC材料相对配置并在SiC-Si平衡蒸气压环境下以所述SiC原衬底为高温侧、以所述SiC材料为低温侧的方式进行加热的步骤。
此外，在本发明的优选方式中，所述聚束去除步骤包括在Si/C原子数比超过1的准封闭空间内将所述SiC原衬底和所述SiC材料相对配置并以所述SiC原衬底为高温侧、以所述SiC材料为低温侧的方式进行加热的步骤。
这样，通过在SiC-Si平衡蒸气压环境下或者在Si/C原子数比超过1的空间内蚀刻SiC原衬底，可以制造去除或减少了宏观台阶聚束的高品质的SiC衬底(蚀刻聚束去除步骤)。
在本发明的优选方式中，所述聚束去除步骤包括将所述SiC原衬底和所述SiC材料相对配置并在SiC-Si平衡蒸气压环境下以所述SiC原衬底为低温侧、以所述SiC材料为高温侧的方式进行加热的步骤。
此外，在本发明的优选方式中，聚束去除步骤包括在Si/C原子数比超过1的准封闭空间内将所述SiC原衬底和所述SiC材料相对配置并以所述SiC原衬底为低温侧、以所述SiC材料为高温侧的方式进行加热的步骤。
这样，通过在SiC-Si平衡蒸气压环境下或者在Si/C原子数比超过1的空间内使SiC原衬底进行晶体生长，可以制造去除或减少了宏观台阶聚束的高品质的SiC衬底(生长聚束去除步骤)。
在本发明的优选方式中，所述基底面位错减少步骤包括将所述SiC原衬底和所述SiC材料相对配置并在SiC-C平衡蒸气压环境下以所述SiC原衬底为高温侧、以所述SiC材料为低温侧的方式进行加热的步骤。
此外，在本发明的优选方式中，所述基底面位错减少步骤包括在Si/C原子数比为1以下的准封闭空间内将所述SiC原衬底和所述SiC材料相对配置并以所述SiC原衬底为高温侧、以所述SiC材料为低温侧的方式进行加热的步骤。
这样，通过在SiC-C平衡蒸气压环境下或者在Si/C原子数比为1以下的空间内使SiC原衬底进行晶体生长，可以高效率地将基底面位错转变成其他位错。由此，可以制造去除或减少了在表面处露出的基底面位错的SiC衬底。
在本发明的优选方式中，所述SiC材料的掺杂浓度低于所述SiC原衬底的掺杂浓度。
这样，通过采用掺杂浓度低于SiC原衬底的掺杂浓度的SiC材料，可以形成用作耐压层的生长层。即，可以形成外延层。
在本发明的优选方式中，所述SiC材料的掺杂浓度为1×1017cm-3以下。
通过使用这种掺杂浓度的SiC材料，可以形成适于耐压层的掺杂浓度的生长层。
在本发明的优选方式中，所述热处理步骤在所述应变层去除步骤后进行所述聚束去除步骤。
这样，通过对去除了应变层的SiC原衬底的表面实施聚束去除步骤，可以制造去除或减少了应变层和宏观台阶聚束的高品质的SiC衬底。
在本发明的优选方式中，所述热处理步骤在所述聚束去除步骤后进行所述基底面位错减少步骤。
这样，通过对去除了宏观台阶聚束的SiC原衬底的表面实施基底面位错减少步骤，可以制造具有去除了基底面位错的生长层的高品质的SiC衬底。
在本发明的优选方式中，所述热处理步骤在所述基底面位错减少步骤后进行所述聚束去除步骤。
这样，通过对去除或减少了基底面位错的生长层实施聚束去除步骤，可以制造具有去除或减少了基底面位错和宏观台阶聚束的生长层的高品质的SiC衬底。
本发明还涉及一种通过上述制造方法制造的SiC衬底。
在本发明的SiC衬底中，去除或减少了对SiC半导体器件的特性产生不良影响的应变层、宏观台阶聚束、基底面位错中的一种以上。由此，可以有助于提高SiC半导体器件的工作性能和可靠性。
本发明还涉及一种SiC外延衬底的制造方法，其包括在上述的SiC衬底上使外延层进行生长的外延生长步骤。
这样，使用具有减少了应变层、基底面位错、宏观台阶聚束中的一种以上的良好表面的SiC衬底来进行外延生长。因此，可以抑制缺陷等的产生或传播，并且可以制造更高品质的SiC外延衬底。
此外，本发明还涉及一种SiC外延衬底，其是通过上述的制造方法来制造的。
本发明还涉及一种SiC晶锭的制造方法，其包括在上述的SiC衬底上使单晶SiC进行晶体生长的晶锭生长步骤。
这样，使用具有减少了应变层、基底面位错、宏观台阶聚束中的一种以上的良好表面的SiC衬底来进行晶锭生长。因此，可以抑制缺陷等的产生或传播，并且可以制造更高品质的SiC晶锭。
此外，本发明还涉及通过上述的制造方法制造的SiC晶锭。
发明的效果
根据本发明，可以制造具有减少了应变层、基底面位错、宏观台阶聚束的良好表面的SiC衬底。伴随于此，根据本发明，可以提供高品质的SiC外延衬底或SiC晶锭。
其他所要解决的技术问题、特征和优点将通过阅读以下记载的具体实施方式并结合附图和权利要求书而变得显而易见。
附图说明
图1是一实施方式的SiC衬底、SiC外延衬底、SiC晶锭的制造步骤的示意图。
图2是示出本发明的热处理步骤的优选方式的概念图。
图3是示出本发明的热处理步骤的蚀刻机构的概要的说明图。
图4是示出本发明的热处理步骤的生长机构的概要的说明图。
图5是一实施方式的主体容器和高熔点容器的示意图。
图6是一实施方式的SiC籽晶的制造装置的说明图。
图7是示出本发明的热处理步骤的优选方式中的容器结构的示意图。
图8是示出应变层去除步骤的概要的图。
图9是示出用于实现应变层去除步骤的装置结构的图。
图10是示出蚀刻聚束去除步骤的概要的图。
图11是示出用于实现蚀刻聚束去除步骤的装置结构的图。
图12是示出生长聚束去除步骤的概要的说明图。
图13是示出用于实现生长聚束去除步骤的装置结构和概要的图。
图14是示出基底面位错减少步骤的概要的说明图。
图15是示出用于实现基底面位错减少步骤的装置结构和概要的图。
图16示出了本发明的SiC衬底、SiC外延衬底和SiC晶锭的制造步骤的优选实施方式。
图17是在本发明的应变层去除步骤中获得的SiC衬底的说明图。
图18是在本发明的蚀刻聚束去除步骤中获得的SiC衬底的说明图。
图19是在本发明的生长聚束去除步骤中获得的SiC衬底的说明图。
图20是本发明的基底面位错减少步骤的BPD转变率的求出方法的说明图。
图21是在本发明的晶体生长步骤中形成的生长层的说明图。
图22是本发明的蚀刻步骤和晶体生长步骤的阿伦尼乌斯图。
具体实施方式
<1>发明的概要
以下，使用附图对本发明的优选实施方式进行详细说明。本发明的技术范围不限于附图所示的实施方式，能够在权利要求书记载的范围内适当进行变更。
首先，参照图1，对通过本发明的方法来制造SiC衬底11、SiC外延衬底12、SiC晶锭13的情况的概要进行说明。
本发明的特征在于，通过对SiC原衬底10进行热处理步骤S1来获得高品质的SiC衬底11。通过对SiC原衬底10进行热处理步骤S1，可以获得去除或减少了应变(应变层101)、基底面位错(Basal Plane Dislocation：BPD)、宏观台阶聚束(Macro Step Bunching：MSB)中的至少一种以上的高品质的SiC衬底11。
另外，在热处理步骤S1中包括形成成为耐压层的生长层105的晶体生长步骤的情况下，可以获得高品质的SiC外延衬底。
此外，经过热处理步骤S1后的SiC衬底11由于去除或减少了应变层101、BPD和MSB，因而适合于使高品质的SiC外延衬底12或SiC晶锭13生长。即，在本发明中，通过在SiC衬底11上进行使单晶SiC晶体生长的外延生长步骤S2或晶锭生长步骤S3，可以制造高品质的SiC外延衬底12或SiC晶锭13。
以下，对本发明的各结构进行进一步详细说明。
<2>SiC原衬底10
作为SiC原衬底10，可以例示将单晶SiC加工成薄板状而成的衬底。具体地，可以例示将从使用升华法等制造的SiC晶锭切成圆盘状而成的SiC晶片等。另外，作为单晶SiC的晶体多晶型，可以采用任何多晶型。
通常，经过机械加工(例如切片、磨削/抛光)或激光加工的SiC原衬底10具有：导入了划痕1011、潜在划痕1012、应变1013等的加工损伤的应变层101，和未导入这种加工损伤的块体层102(参照图8)。
该应变层101的有无或深度可以通过SEM-EBSD法、TEM、μXRD、拉曼分光法等来确认。另外，为了制造高品质的SiC外延衬底12或SiC晶锭13，优选的是，去除加应变层101，并显出未导入加工损伤的块体层102。
此外，在以原子级平坦化的SiC原衬底10的表面处确认了台阶-平台结构。该台阶-平台结构为作为一分子层以上的台阶部位的台阶103和作为{0001}晶面露出的平坦部位的平台104交替排列而成的阶梯结构(参照图10和图12)。
在台阶103中，一分子层(0.25nm)为最小高度(最小单位)，通过该一分子层重叠多层，形成各种台阶高度。在本说明书中的说明中，台阶103束化(聚束，bunching)而巨大化，并具有超过各多晶型的一晶胞的高度的称为宏观台阶聚束(Macro Step Bunching：MSB)。
即，MSB在4H-SiC的情况下是指超过4分子层(5分子层以上)聚束而成的台阶103。此外，在6H-SiC的情况下是指超过6分子层(7分子层以上)聚束而成的台阶103。
该MSB由于是在进行了外延生长时发生由MSB引起的缺陷或者是MOSFET的氧化膜可靠性的阻碍要因之一，因而期望在SiC原衬底10的表面处不形成该MSB。
此外，BPD以数百至数千个/cm2的密度存在于市售的SiC原衬底10中。已知这些BPD中的多数在外延生长中被转变成TED。然而，BPD的一部分(例如，以0.1至数个/cm2的密度)被延续到外延层。该BPD使SiC半导体器件的可靠性恶化，因而期望的是不在SiC衬底11的表面处露出。
掺杂剂一般只要是掺杂在SiC原衬底10中的元素即可。具体地，优选的是氮(N)、磷(P)、铝(Al)、硼(B)等。
SiC原衬底10的掺杂浓度优选为高于1×1017cm-3的浓度，更优选为1×1018cm-3以上，进一步优选为1×1019cm-3以上。
掺杂剂和掺杂浓度可以通过拉曼分光法或二次离子质量分析法(SIMS)来确认。
另外，在SiC原衬底10和SiC衬底11中，将制作半导体元件的面(具体地，堆积外延层的面)称为主表面。将与该主表面相对的面称为背表面。此外，将主表面和背表面统称为表面。
另外，作为主表面，可以例示从(0001)晶面或(000-1)晶面设置了几度(例如，0.4至8°)的偏离角的表面(另外，在本说明书中，在米勒指数的标记中，横号“-”表示紧随其后为指数。
<3>热处理步骤S1
热处理步骤S1包括以下步骤中的两个以上的步骤：去除SiC原衬底10的应变层101的应变层去除步骤S11；去除SiC原衬底10上的MSB的聚束去除步骤S12；以及在SiC原衬底10上形成减少了BPD的生长层105的基底面位错减少步骤S13。
经过该热处理步骤S1的SiC衬底11具有去除或减少了应变(应变层101)、BPD和MSB中的至少一种以上的表面。因此，在后面的步骤即外延生长步骤S2或晶锭生长步骤S3中，可以抑制由SiC衬底11的应变/BPD和MSB引起的缺陷的发生以及缺陷的继承。即，可以制造高品质的SiC外延衬底12和SiC晶锭13。
具体地，热处理步骤S1可以例示是使SiC原衬底10和SiC材料相对置来进行加热的方式。即，热处理步骤S1可以包括：将Si元素和C元素从SiC原衬底10输送到SiC材料并蚀刻SiC原衬底10的蚀刻步骤；以及与此相反，将Si元素和C元素从SiC材料输送到SiC原衬底10并使SiC原衬底10进行晶体生长的晶体生长步骤。
另外，热处理步骤S1的具体方式没有特别限制，只要是可以去除或减少SiC原衬底10中包含的应变层101、BPD和MSB的步骤即可。
作为该蚀刻步骤和晶体生长步骤中的用于输送Si元素和C元素的驱动力，可以采用SiC原衬底10和SiC材料之间设置的温度梯度或化学势差。
SiC材料由通过与SiC原衬底10相对进行加热而能够在与SiC原衬底之间进行Si元素和C元素的接收或传递的SiC构成。例如，可以采用SiC制的容器(主体容器20)或SiC制的衬底(SiC部件)。另外，作为该SiC材料的晶体多晶型，可以采用任何的多晶型，也可以采用多晶SiC。
掺杂剂可以采用与SiC原衬底10相同的元素。具体地，优选的是氮(N)、磷(P)、铝(Al)、硼(B)等。
优选的是，SiC材料的掺杂浓度设定为低于SiC原衬底10的掺杂浓度。作为该掺杂浓度的值，优选为1×1017cm-3以下，更优选为1×1016cm-3以下，进一步优选为1×1015cm-3以下。
掺杂剂和掺杂浓度可以通过拉曼分光法或二次离子质量分析法(SIMS)来确认。
优选的是，SiC原衬底10和SiC材料配置在准封闭空间内并被加热。通过在准封闭空间内进行Si和C元素的接收或传递，可以蚀刻SiC原衬底10的表面并使其生长，并且可以形成去除或减少了应变层101、BPD和MSB中的至少一种的表面。
另外，本说明书中的“准封闭空间”是指能够进行容器内的抽真空，但能够将容器内产生的蒸气的至少一部分封闭的空间。
以下，参照图2至图4对热处理步骤S1的优选方式进行详细说明。
热处理步骤S1的优选方式可以大致分为蚀刻SiC原衬底10的表面的蚀刻步骤和使SiC原衬底10的表面进行晶体生长的晶体生长步骤(参照图2)。
(蚀刻步骤)
根据蚀刻步骤(位于图2左侧的步骤)，可以去除或减少SiC原衬底10的表面存在的应变层101或MSB。
图3是示出蚀刻步骤的概要的说明图。在该蚀刻步骤中，考虑将SiC原衬底10配置在SiC材料露出的准封闭空间内，并在1400℃以上且2300℃以下的温度范围内进行加热，从而持续地进行以下1)至5)的反应，结果蚀刻会进行。
1)SiC(s)→Si(v)+C(s)
2)2C(s)+Si(v)→SiC2(v)
3)C(s)+2Si(v)→Si2C(v)
4)Si(v)+SiC2(v)→2SiC(s)
5)Si2C(v)→Si(v)+SiC(s)
1)的说明：由于加热SiC原衬底10(SiC(s))，因而通过热分解使Si原子(Si(v))从SiC原衬底10的表面脱离(Si原子升华步骤)。
2)和3)的说明：由于Si原子(Si(v))脱离而残留在SiC原衬底10的表面处的C(C(s))与准封闭空间内的Si蒸气(Si(v))反应。结果，C(C(s))成为Si2C或SiC2等而从SiC原衬底10的表面升华(C原子升华步骤)。
4)和5)的说明：所升华的Si2C或SiC2等由于温度梯度而到达准封闭空间内的SiC材料，并进行生长。
这样，蚀刻步骤包括：Si原子升华步骤，使Si原子从SiC原衬底10的表面热升华；以及C原子升华步骤，通过使残留在SiC原衬底10的表面处的C原子和准封闭空间内的Si蒸气反应而从SiC原衬底10的表面升华。
优选的是，在蚀刻步骤中以SiC原衬底10位于温度梯度的高温侧、以SiC材料位于温度梯度的低温侧的方式进行加热。由此，在SiC原衬底10和SiC材料之间形成蚀刻空间X，并且可以将温度梯度作为驱动力蚀刻SiC原衬底10的表面。
(晶体生长步骤)
根据晶体生长步骤(位于图2的右侧的步骤)，可以将SiC原衬底10的表面的BPD转变成其他的位错，并可以去除或减少在SiC衬底11的表面处露出的BPD。
此外，可以去除或减少形成在SiC衬底11的表面处的MSB。
图4是示出晶体生长步骤的概要的说明图。在该晶体生长步骤中，考虑将SiC原衬底10配置在SiC材料露出的准封闭空间内，并在1400℃以上且2300℃以下的温度范围内进行加热，从而持续地进行以下1)至5)的反应，结果晶体生长会进行。
1)Poly－SiC(s)→Si(v)+C(s)
2)2C(s)+Si(v)→SiC2(v)
3)C(s)+2Si(v)→Si2C(v)
4)Si(v)+SiC2(v)→2SiC(s)
5)Si2C(v)→Si(v)+SiC(s)
1)的说明：由于加热SiC材料(Poly－SiC(s))，因而通过热分解使Si原子(Si(v))从SiC脱离。
2)和3)的说明：由于Si原子(Si(v))脱离而残留的C(C(s))与准封闭空间内的Si蒸气(Si(v))反应。结果，C(C(s))成为Si2C或SiC2等而在准封闭空间内升华。
4)和5)的说明：所升华的Si2C或SiC2等由于温度梯度(或化学势差)而到达并扩散到SiC原衬底10的平台，并且到达台阶，从而延续基底的SiC原衬底10的多晶型而进行生长(台阶流动生长)。
这样，晶体生长步骤包括：Si原子升华步骤，使Si原子从SiC材料的表面热升华；C原子升华步骤，通过和准封闭空间内的Si蒸气反应而使残留在SiC材料的表面处的C原子从SiC材料的表面升华；原料输送步骤，将温度梯度或化学势差作为驱动力，将原料(Si原子和C原子)输送到SiC原衬底10的表面；以及台阶流动生长步骤，使原料到达SiC原衬底10的台阶并进行生长。
另外，这里所说的原料包括Si元素、C元素和掺杂剂。因此，SiC材料的掺杂剂与Si元素和C元素一起被输送，因而生长层105延续SiC材料的掺杂浓度而生长。因此，通过采用适合于耐压层(外延层)的掺杂浓度的SiC材料，可以在热处理步骤S1中制造SiC外延衬底12。
优选的是，在晶体生长步骤中以SiC材料位于温度梯度的高温侧、以SiC原衬底10位于温度梯度的低温侧的方式进行加热。由此，在SiC原衬底10和SiC材料之间形成原料供给空间Y，并且可以将温度梯度作为驱动力来使SiC原衬底10进行晶体生长。
另外，在SiC原衬底10采用单晶SiC并且SiC材料采用多晶SiC的情况下，可以将在多晶SiC和单晶SiC的表面处产生的分压差(化学势差)作为原料输送的驱动力进行晶体生长。在这种情况下，既可以设置温度梯度，也可以不设置温度梯度。
以上，将热处理步骤S1大致分为蚀刻步骤和结晶生长步骤进行了说明。然而，从加热SiC原衬底10的环境的观点出发，热处理步骤S1可以分为两种类型。
即，如图2的上下方向区分所示，热处理步骤S1可以分类为：将SiC原衬底10在SiC-Si平衡蒸气压环境下进行加热的方式和在SiC-C平衡蒸气压环境下进行加热的方式。
这里，SiC-Si平衡蒸气压环境是指SiC(固体)和Si(液相)通过气相成为相平衡状态时的蒸气压环境。
此外，SiC-C平衡蒸气压环境是指SiC(固相)和C(固相)通过气相成为相平衡状态时的蒸气压环境。
另外，本说明书中的SiC-Si平衡蒸气压环境和SiC-C平衡蒸气压环境包括满足从理论热平衡环境导出的生长速度与生长温度的关系的近热平衡蒸气压环境。
SiC-Si平衡蒸气压环境的气相中的Si/C原子数比大于SiC-C平衡蒸气压环境的气相中的Si/C原子数比。
SiC-Si平衡蒸气压环境可以通过将所述SiC原衬底10配置在Si/C原子数比超过1的准封闭空间内并对其进行加热来形成。例如，当在满足化学计量比1:1的SiC制的容器(主体容器20)内配置了满足化学计量比1:1的SiC原衬底10、满足化学计量比1:1的SiC材料和Si蒸气供给源(Si颗粒等)的情况下，准封闭空间内的Si/C原子数比超过1。
SiC-C平衡蒸气压环境可以通过将所述SiC原衬底配置在Si/C原子数比为1以下的准封闭空间内并对其进行加热来形成。例如，当在满足化学计量比1:1的SiC制的容器(主体容器20)内配置了满足化学计量比1:1的SiC原衬底10和满足化学计量比1:1的SiC材料的情况下，主体容器20内的Si/C原子数比为1。此外，也可以配置C蒸气供给源(C颗粒等)而使Si/C原子数比为1以下。
如上所述，热处理步骤S1可以按以下观点进行分类：(1)是蚀刻步骤还是晶体生长步骤？(2)是在SiC-Si平衡蒸气压环境下进行热处理，还是在SiC-C平衡蒸气压环境下进行热处理？如果将这种分类的组合与效果联系起来，可以分类为以下四种类型。
在SiC-C平衡蒸气压环境下进行蚀刻步骤的方式中，能够通过蚀刻来去除SiC原衬底10的应变层101，并且在蚀刻后的表面处形成有MSB。因此，分类为蚀刻聚束步骤S111(图2的左下方)。
在SiC-Si平衡蒸气压环境下进行蚀刻步骤的方式中，能够通过蚀刻来去除SiC原衬底10的应变层101，并且在蚀刻后的表面处不会形成MSB。因此，分类为蚀刻聚束去除步骤S121(图2的左上方)。
另外，在蚀刻聚束步骤S111和蚀刻聚束去除步骤S121中，由于能够去除或减少SiC原衬底10的应变层101，因而统一分类为应变层去除步骤S11(图2的左侧)。
在SiC-Si平衡蒸气压环境下进行晶体生长步骤的方式中，能够在SiC原衬底10上形成生长层105，并且在生长层105的表面处不会形成MSB。因此，分类为生长聚束去除步骤S122(图2的右上方)。
另外，在蚀刻聚束去除步骤S121和生长聚束去除步骤S122中，由于能够去除或减少MSB，因而统一分类为聚束去除步骤S12(图2的上侧)。
在SiC-C平衡蒸气压环境下进行晶体生长步骤的方式中，能够去除或减少生长层105中的BPD。因此，分类为基底面位错减少步骤S13(图2的右下方)。
另外，在进行晶体生长步骤(生长聚束去除步骤S122和基底面位错减少步骤S13)的方式中，可以制造SiC外延衬底12。即，热处理步骤S1包括使用掺杂浓度低于SiC原衬底10的掺杂浓度的SiC材料的晶体生长步骤，从而可以形成成为耐压层的生长层105。
(制造装置)
接着，对能够实现上述四种分类的制造装置的方式进行说明。
以下，作为优选实施方式，对在包含Si元素和C元素的气氛下使用能够对SiC原衬底10进行热处理的主体容器20的方式进行说明。此外，只要是形成与主体容器20相同的环境的装置结构，就当然可以采用。具体而言，只要是能够在准封闭空间内形成Si元素和C元素的气氛的装置结构，就可以采用。
优选的是，主体容器20是在内部空间内露出SiC材料的结构。在本实施方式中，主体容器20的整体由SiC材料(多晶SiC)构成。通过加热由这种材料构成的主体容器20，可以在内部(准封闭空间)产生包含Si元素和C元素的气氛。
期望的是，进行了加热处理的主体容器20内的环境成为包含Si元素的气相物种和包含C元素的气相物种的混合体系的蒸气压环境。作为该包含Si元素的气相物种，可以例示Si、Si2、Si3、Si2C、SiC2、SiC。此外，作为包含C元素的气相物种，可以例示Si2C、SiC2、SiC、C。即，成为SiC系气体存在于主体容器20内的状态。
另外，只要是在主体容器20的加热处理时在内部空间中产生包含Si元素的气相物种和包含C元素的气相物种的蒸气压的结构，就可以采用该结构。例如，可以示出在内表面的一部分处SiC材料露出的结构、或者在主体容器20内单独配置SiC材料(SiC制的衬底等)的结构。
优选的是，热处理步骤S1采用这样的方式：将SiC原衬底10收纳在主体容器20的内部，并加热主体容器20使得在内部形成温度梯度。以下，参照图5和图6对加热主体容器20使得在内部形成温度梯度时的装置结构(主体容器20、加热炉30、高熔点容器40)进行说明。
如图5所示，主体容器20是包括能够相互嵌合的上容器21和下容器22的嵌合容器。在上容器21和下容器22的嵌合部处形成有微小的间隙23，并且构成为能够从该间隙23进行主体容器20内的排气(抽真空)。即，主体容器20的内部成为准封闭空间。
加热炉30具有能够在包含Si元素的气氛下设置温度梯度来加热主体容器20的结构。具体地，如图6所示，加热炉30包括：主加热室31，能够将被处理物(SiC原衬底10等)加热至1000℃以上且2300℃以下的温度；预热室32，能够将被处理物预热至500℃以上的温度；高熔点容器40，能够收纳主体容器20；以及移动装置33(移动台)，能够将该高熔点容器40从预热室32移动到主加热室31。
主加热室31在俯视剖视图中形成为正六边形，并且在其内侧配置有高熔点容器40。
在主加热室31的内部设置有加热器34(网状加热器)。此外，在主加热室31的侧壁或顶部处固定有多层热反射金属板(未图示)。该多层热反射金属板构成为将加热器34的热量朝向主加热室31的大致中央部反射。
由此，在主加热室31内，以包围收纳被处理物的高熔点容器40的方式配置加热器34，并且在其外侧配置多层热反射金属板，从而可以升温至1000℃以上且2300℃以下的温度。
另外，作为加热器34，例如可以使用电阻加热式的加热器或高频感应加热式的加热器。
此外，加热器34也可以采用能够在高熔点容器40内形成温度梯度的结构。例如，加热器34也可以构成为在上侧(或下侧)配置有多个加热器。此外，加热器34也可以构成为随着朝向上侧(或下侧)而宽度变大。或者，加热器34也可以构成为能够随着朝向上侧(或下侧)而增大所供给的电力。
此外，主加热室31连接有：进行主加热室31内的排气的真空形成用阀35；将惰性气体导入到主加热室31内的惰性气体注入用阀36；以及测量主加热室31内的真空度的真空计37。
真空形成用阀35与对主加热室31内进行排气来抽真空的抽真空泵连接(未图示)。通过该真空形成用阀35和抽真空泵，可以将主加热室31内的真空度调整为例如10Pa以下，更优选为1Pa以下，进一步优选为10-3Pa以下。作为该抽真空泵，可以例示涡轮分子泵。
惰性气体注入用阀36与惰性气体供给源连接(未图示)。通过该惰性气体注入用阀36和惰性气体供给源，可以将惰性气体在10-5至10000Pa的范围内导入到主加热室31内。作为该惰性气体，可以选择Ar、He、N2等。
预热室32与主加热室31连接，并且构成为能够通过移动装置33移动高熔点容器40。另外，本实施方式的预热室32构成为能够利用主加热室31的加热器34的余热进行升温。例如，在将主加热室31升温至2000℃的情况下，预热室32升温至1000℃左右，可以进行被处理物(SiC原衬底10、主体容器20、高熔点容器40等)的脱气处理。
移动装置33构成为载置高熔点容器40并能够在主加热室31和预热室32之间移动。由于由该移动装置33进行的在主加热室31和预热室32之间的传送最短在1分钟左右完成，因而可以实现1至1000℃/min的升温和降温。
这样，在本制造装置中由于能够进行急速升温和急速降温，因而能够观察在以往的装置中难以实现的、不具有升温中和降温中的低温生长历史的表面形状。
此外，在图6中，预热室32配置在主加热室31的下方，但不限于此，也可以配置在任意方向上。
此外，根据本实施方式的移动装置33是载置高熔点容器40的移动台。从该移动台和高熔点容器40的接触部释放微小的热量。由此，可以在高熔点容器40内形成温度梯度。
在本实施方式的加热炉30中，由于高熔点容器40的底部与移动台接触，因而温度梯度设置成使得温度从高熔点容器40的上容器41朝向下容器42下降。
另外，该温度梯度的方向可以通过改变移动台和高熔点容器40的接触部的位置而设定为任意方向。例如，当在移动台上采用悬挂式等来将接触部设置在高熔点容器40的顶部处的情况下，热量向上方逸出。因此，温度梯度被设置成使得温度从高熔点容器40的上容器41朝向下容器42上升。另外，期望的是，该温度梯度沿SiC原衬底10的表背方向形成。
此外，如上所述，也可以通过加热器34的结构来形成温度梯度。
加热炉30内的包含Si元素的气氛是使用高熔点容器40和Si蒸气供给源44来形成的。例如，只要是能够在主体容器20的周围形成包含Si元素的气氛的方法，就可以用于SiC衬底11的制造装置。
高熔点容器40构成为包含高熔点材料。例如，可以例示作为通用耐热部件的C，作为高熔点金属的W、Re、Os、Ta、Mo，作为碳化物的Ta9C8、HfC、TaC、NbC、ZrC、Ta2C、TiC、WC、MoC，作为氮化物的HfN、TaN、BN、Ta2N、ZrN、TiN，作为硼化物的HfB2、TaB2、ZrB2、NB2、TiB2，以及多晶SiC等。
该高熔点容器40与主体容器20一样是包括能够相互嵌合的上容器41和下容器42的嵌合容器，并且构成为能够收纳主体容器20。在上容器41和下容器42的嵌合部处形成有微小的间隙43，并且构成为能够从该间隙43进行高熔点容器40内的排气(抽真空)。即，与主体容器20一样，高熔点容器40的内部优选为准封闭空间。
高熔点容器40具有能够将Si蒸气供给到高熔点容器40内的Si蒸气供给源44。Si蒸气供给源44只要是在加热处理时在高熔点容器40内产生Si蒸气的结构即可。作为该Si蒸气供给源44，可以例示固体的Si(单晶Si片、Si粉末等的Si颗粒)、Si化合物。
在根据本实施方式的SiC衬底11的制造装置中，采用TaC作为高熔点容器40的材料，并且采用硅化钽作为Si蒸气供给源44。即，如图5所示，在高熔点容器40的内侧形成有硅化钽层，并且构成为在加热处理时从硅化钽层向容器内供给Si蒸气。由此，在高熔点容器40内形成Si蒸气压环境，可以在包含Si元素的气氛下加热主体容器20。
此外，只要是在加热处理时在高熔点容器40内形成包含Si元素的气氛的结构，就可以采用。
根据本实施方式的SiC衬底11的制造装置，通过在包含Si元素的气氛(例如Si蒸气压环境)下加热主体容器20，可以抑制从主体容器20内排出包含Si元素的气相物种。即，通过使主体容器20内的包含Si元素的气相物种的蒸气压和主体容器20外的包含Si元素的气相物种的蒸气压平衡，可以保持主体容器20内的环境。
此外，根据本实施方式的SiC衬底11的制造装置，主体容器20由多晶SiC构成。通过采用这种结构，当使用加热炉30加热主体容器20时，可以在主体容器20内产生包含Si元素的气相物种和包含C元素的气相物种的蒸气。
(实现热处理步骤S1的装置结构)
参照图7对用于实现上述四种分类(在SiC-C平衡蒸气压环境下的蚀刻(图2的左下方)、在SiC-Si平衡蒸气压环境下的蚀刻(图2的左上方)、在SiC-C平衡蒸气压环境下的晶体生长(图2的右下方)、在SiC-Si平衡蒸气压环境下的晶体生长(图2的右上方))的装置结构的概要进行详细说明。
用于实现蚀刻步骤的装置结构的概要在图7的左侧示出。如图7的左侧所示，主体容器20具有蚀刻空间X，在该蚀刻空间X中，SiC原衬底10位于温度梯度的高温侧、且SiC材料(主体容器20的一部分)位于温度梯度的低温侧。即，通过由加热炉30形成的温度梯度，SiC原衬底10配置在温度高于SiC材料(例如，下容器22的底表面)的温度的位置处，从而形成蚀刻空间X。
蚀刻空间X是将设置在SiC原衬底10和主体容器20之间的温度差作为驱动力来将SiC原衬底10的表面的Si原子和C原子输送到主体容器20的空间。
例如，加热主体容器20，使得在将SiC原衬底10的单表面的温度和与该单表面相对的下容器22的底表面的温度进行比较时，SiC原衬底10侧的温度高并且下容器22侧的温度低(参照图7左)。这样，通过在SiC原衬底10和下容器22之间形成设有温度差的空间(蚀刻空间X)，可以将温度差作为驱动力来输送Si原子和C原子，并蚀刻SiC原衬底10的单表面(图7右侧的白色箭头为输送方向)。
主体容器20也可以具有设置在SiC原衬底10和主体容器20之间的衬底保持用具24。
根据本实施方式的加热炉30为这样的结构：能够形成使温度从主体容器20的上容器21朝向下容器22下降的温度梯度并进行加热。因此，也可以通过在SiC原衬底10和下容器22之间设置能够保持SiC原衬底10的衬底保持用具24，在SiC原衬底10和下容器22之间形成蚀刻空间X。
衬底保持用具24只要是能够将SiC原衬底10的至少一部分保持在主体容器20的中空的结构即可。例如，只要是一点支撑或三点支撑、支撑外周缘的结构或夹持一部分的结构等常用的支撑手段，就当然可以采用。作为该衬底保持用具24的材料，可以采用SiC材料或高熔点金属材料。
另外，根据加热炉30的温度梯度的方向也可以不设置衬底保持用具24。例如，在加热炉30形成温度梯度使得温度从下容器22朝向上容器21下降的情况下，也可以在下容器22的底表面处配置SiC原衬底10(而不设置衬底保持用具24)。
接着，用于实现晶体生长步骤的装置结构的概要在图7的右侧示出。如图7的右侧所示，主体容器20具有原料供给空间Y，在该原料供给空间Y中，SiC原衬底10位于温度梯度的低温侧、且SiC材料(主体容器20的一部分)位于温度梯度的高温侧。即，通过由加热炉30形成的温度梯度，SiC原衬底10配置在温度低于SiC材料(例如，下容器22的底表面)的温度的位置处，从而形成原料供给空间Y。
即，在原料供给空间Y内，除了SiC原衬底10之外，还存在成为原料的Si原子供给源和C原子供给源。然后，通过对它们进行加热，将成为SiC原衬底10的原料的Si原子和C原子供给到原料供给空间Y内。通过将该Si原子和C原子输送到SiC原衬底10的表面并进行再结晶化，从而形成生长层105(图7的右侧的黑色箭头表示输送方向)。
在本实施例中，主体容器20的至少一部分由多晶SiC(Poly-SiC)形成，从而将主体容器20本身用作Si原子供给源和C原子供给源。
另外，作为Si原子供给源和C原子供给源，可以采用Si衬底等能够供给Si原子的材料、石墨等能够供给C原子的材料、SiC衬底等能够供给Si原子和C原子的材料。
此外，通过采用掺杂浓度低于SiC原衬底10的掺杂浓度的SiC材料，可以形成成为耐压层的生长层105。
该Si原子供给源和C原子供给源的配置不限于这种方式，只要是能够向原料供给空间Y内供给Si原子和C原子的方式即可。
另外，在原料使用多晶SiC的情况下，可以将多晶SiC(原料)与单晶SiC(SiC原衬底10)的蒸气压差(化学势差)作为生长驱动力。
此外，在原料供应空间Y内，设置有温度朝向SiC原衬底10下降的温度梯度。将该温度梯度作为生长驱动力，发生Si原子和C原子向SiC原衬底10的输送，因而生长层的生长速度加快(图7的右侧的黑色箭头表示输送方向)。
另外，为了使Si原子和C原子高效地到达SiC原衬底10，也可以使Si原子供给源和C原子供给源接近SiC原衬底10。在图7的右侧的结构中，可以采用将成为Si原子供给源和C原子供给源的多晶SiC制的上容器21与SiC原衬底10平行地接近配置的方式。
该SiC原衬底10的表面与上容器21的顶表面之间的距离优选设定为100mm以下，更优选设定为10mm以下，进一步优选设定为2.7mm以下。此外，优选设定为0.7mm以上，更优选设定为1.2mm以上，进一步优选设定为1.7mm以上。
另外，期望的是，蚀刻空间X和原料供给空间Y通过Si蒸气压空间Z被排气(抽真空)。即，期望的是，在具有Si蒸气压空间Z的高熔点容器40内配置具有蚀刻空间X和/或原料供给空间Y的主体容器20，并且在该主体容器2内配置SiC原衬底10。
接着，用于实现SiC-Si平衡蒸气压环境的装置结构的概要在图7的上侧示出。如图7的上侧所示，SiC-Si平衡蒸气压环境可以通过在Si/C原子数比超过1的准封闭空间内配置SiC原衬底10并对其进行加热来形成。
例如，使用图7的左上方的方式进行说明，当在满足化学计量比1:1的多晶SiC的主体容器20内配置了满足化学计量比1:1的SiC原衬底10、满足化学计量比1:1的SiC制的衬底保持用具24和Si蒸气供给源25(Si颗粒等)的情况下，主体容器20内的Si/C原子数比超过1。通过加热该主体容器20，主体容器20的内部接近SiC-Si平衡蒸气压环境。
用于实现SiC-C平衡蒸气压环境的装置结构的概要在图7的下侧示出。如图7的下侧所示，SiC-C平衡蒸气压环境可以通过在Si/C原子数比为1以下的准封闭空间内配置SiC原衬底10并对其进行加热来形成。
例如，使用图7的左下方的方式进行说明，当在满足化学计量比1:1的多晶SiC的主体容器20内配置了满足化学计量比1:1的SiC原衬底10和满足化学计量比1:1的SiC制的衬底保持用具24的情况下，主体容器20内的Si/C原子数比为1或1以下。通过加热该主体容器20，主体容器20的内部接近SiC-C平衡蒸气压环境。
此外，为了降低主体容器20内的Si/C原子数比，既可以单独配置C蒸气供给源，也可以采用包括C蒸气供给源的主体容器20或衬底保持用具24。作为该C蒸气供给源，可以例示固体的C(C衬底或C粉末等的C颗粒)或C化合物。
如果采用执行在SiC-C平衡蒸气压环境下进行蚀刻的热处理步骤S1的方式，则可以获得去除了应变层101的SiC衬底11。
此外，如果采用执行在SiC-C平衡蒸气压环境下进行晶体生长的热处理步骤S1，则可以获得具有去除或减少了BPD的生长层105的高品质的SiC衬底11。
由此，在后面的步骤即外延生长步骤S2或晶锭生长步骤S3中，可以抑制由SiC原衬底10的应变(应变层101)引起的缺陷的发生以及SiC原衬底10的BPD的继承。
另一方面，如果采用执行在SiC-Si平衡蒸气压环境下进行蚀刻或晶体生长的热处理步骤S1的方式，则可以获得去除或减少了MSB的SiC衬底11。由此，可以通过后面的步骤即外延生长步骤S2或晶锭生长步骤S3抑制由MSB引起的缺陷的发生。
接着，参照图8至图15，对使用根据本实施方式的制造装置的应变层去除步骤S11、聚束去除步骤S12、基底面位错减少步骤S13分别进行详细说明。
<3-1>应变层去除步骤S11
如图8所示，应变层去除步骤S11是去除导入到SiC原衬底10中的应变层101的步骤。以下，对应变层去除步骤S11进行说明，但与上述的热处理步骤S1相关的概括性说明和重复的部分则省略说明。
如图9所示，应变层去除步骤S11是在Si/C原子数比为1以下的准封闭空间内将SiC原衬底10和SiC材料(多晶SiC制的上容器21)相对配置并以SiC原衬底10为高温侧、以SiC材料为低温侧的方式进行加热的步骤(蚀刻聚束步骤S111)。
或者，应变层去除步骤S11是在Si/C原子数比超过1的准封闭空间内将SiC原衬底10和SiC材料(多晶SiC制的上容器21)相对置并以SiC原衬底10为高温侧、以SiC材料为低温侧的方式进行加热的步骤(蚀刻聚束去除步骤S121)。
换句话说，是将SiC原衬底10和SiC材料相对配置并在SiC-Si平衡蒸气压环境下或SiC-C平衡蒸气压环境下以SiC原衬底10为高温侧、以SiC材料为低温侧的方式进行加热的步骤。
这样，通过使配置在温度梯度的高温侧的SiC原衬底10和配置在温度梯度的低温侧的主体容器20的一部分相对进行热处理，从SiC原衬底10向主体容器20输送原子，实现SiC原衬底10的蚀刻。
即，通过将SiC原衬底10的单表面和温度低于该单表面的主体容器20的底表面相对配置，在它们之间形成蚀刻空间X。在该蚀刻空间X中，将加热炉30形成的温度梯度作为驱动力而发生原子的输送，结果，可以蚀刻SiC原衬底10。
另一方面，也可以通过在SiC原衬底10的被蚀刻的另一单表面(背表面)处将SiC原衬底10的背表面和温度高于该背表面的主体容器20的顶表面相对配置，从而在它们之间形成原料供给空间Y。在该原料供给空间Y中，将加热炉30形成的温度梯度作为驱动力而发生原料的输送，结果，可以在SiC原衬底10的另一单表面处形成生长层105。另外，在该应变层去除步骤S11中，也可以采用使SiC原衬底10的另一单表面与主体容器20的顶表面接触等而不形成原料供给空间Y的结构。
此外，主体容器20配置在形成有包含Si元素的气氛的Si蒸气压空间Z内。这样，在Si蒸气压空间Z内配置主体容器20，并且主体容器20的内部通过Si蒸气压环境的空间被排气(抽真空)，从而可以抑制Si原子从主体容器20的内部减少。由此，可以长时间保持主体容器20内的优选的Si/C原子数比。
即，在不经由Si蒸气压空间Z而直接从蚀刻空间X或原料供给空间Y排气的情况下，Si原子从间隙23被排气。在这种情况下，蚀刻空间X或原料供给空间Y内的Si/C原子数比显著减少。
另一方面，在经由Si蒸气压环境的Si蒸气压空间Z对主体容器的内部进行排气的情况下，可以抑制Si原子从蚀刻空间X或原料供给空间Y被排气，可以保持主体容器20内的Si/C原子数比。
应变层去除步骤S11中的蚀刻温度优选设定在1400℃至2300℃的范围内，更优选设定在1600℃至2000℃的范围内。
应变层去除步骤S11中的蚀刻速度可以通过上述温度范围进行控制，并且能够在0.001μm/min至2μm/min的范围内选择。
应变层去除步骤S11中的蚀刻量只要是可以去除SiC原衬底10的应变层101的蚀刻量，就可以采用。作为该蚀刻量，可以例示0.1μm以上且20μm以下，但是可以根据需要适应性使用。
应变层去除步骤S11中的蚀刻时间可以设定为达到期望蚀刻量的任意时间。例如，在蚀刻速度为1μm/min时想要将蚀刻量设定为1μm的情况下，蚀刻时间为1分钟。
应变层去除步骤S11中的温度梯度在蚀刻空间X中设定在0.1℃/mm至5℃/mm的范围内。
以上，使用图9，对在Si/C原子数比为1以下的准封闭空间内使SiC原衬底10和SiC材料相对进行蚀刻的情况(蚀刻聚束步骤S111)进行了说明。
另外，即使是在Si/C原子数比超过1的准封闭空间内使SiC原衬底10和SiC材料相对进行蚀刻的情况(蚀刻聚束去除步骤S121)，也同样能够去除应变层101。
通过执行以上说明的应变层去除步骤S11，如图8所示，可以制造减少/去除了应变层101的SiC衬底11。
<3-2>聚束去除步骤S12
如图10和图12所示，聚束去除步骤S12是分解/去除形成在SiC衬底11的表面处的MSB的步骤。如上所述，在聚束去除步骤S12中，优选地例示蚀刻聚束去除步骤S121和生长聚束去除步骤S122。以下，对聚束去除步骤S12进行说明，但与上述的热处理步骤S1相关的概括性说明和重复的部分则省略说明。
<3-2-1>蚀刻聚束去除步骤S121
如图10所示，蚀刻聚束去除步骤S121是通过蚀刻形成有MSB的SiC原衬底10的表面来去除或减少MSB的步骤。
如图11所示，蚀刻聚束去除步骤S121是在Si/C原子数比超过1的准封闭空间内将SiC原衬底10和SiC材料(多晶SiC制的下容器22)相对置并以SiC原衬底10为高温侧、以SiC材料为低温侧的方式进行加热的步骤。
换句话说，是将SiC原衬底10和SiC材料相对配置并以SiC原衬底10为高温侧、以SiC材料为低温侧的方式在SiC-Si平衡蒸气压环境下进行加热的步骤。
用于实现该蚀刻聚束去除步骤S121的装置结构成为，将Si蒸气供给源25进一步配置在应变层去除步骤S11的主体容器20内的结构。通过配置该Si蒸气供给源25，可以在SiC-Si平衡蒸气压环境下加热SiC原衬底10。
与应变层去除步骤S11相关的概括性说明和重复的部分则适当省略说明。
蚀刻聚束去除步骤S121中的蚀刻温度优选设定在1400℃至2300℃的范围内，更优选设定在1600℃至2000℃的范围内。
蚀刻聚束去除步骤S121中的蚀刻速度可以通过上述温度范围来进行控制，并且能够在0.001μm/min至2μm/min的范围内选择。
蚀刻聚束去除步骤S121中的蚀刻量只要是可以分解SiC原衬底10的MSB的蚀刻量，就可以采用。作为该蚀刻量，可以例示0.1μm以上且20μm以下。
蚀刻聚束去除步骤S121中的蚀刻时间可以设定为任意时间以成为期望的蚀刻量。例如，在蚀刻速度为1μm/min时想要将蚀刻量设定为1μm的情况下，蚀刻时间为1分钟。
蚀刻聚束去除步骤S121中的温度梯度在蚀刻空间X中设定在0.1℃/mm至5℃/mm的范围内。
根据蚀刻聚束去除步骤S121，如图10所示，通过蚀刻SiC原衬底10的表面，可以制造去除或减少了MSB的SiC衬底11。
<3-2-2>生长聚束去除步骤S122
如图12所示，生长聚束去除步骤S122是通过在形成有MSB的SiC原衬底10的表面处进行晶体生长来形成去除或减少MSB的生长层105的步骤。
如图13所示，生长聚束去除步骤S122是在Si/C原子数比超过1的准封闭空间内将SiC原衬底10和SiC材料(多晶SiC制的上容器21)相对配置并以SiC原衬底10为低温侧、以SiC材料为高温侧的方式进行加热的步骤。
换句话说，是将SiC原衬底10和SiC材料相对配置并以SiC原衬底10为低温侧、以SiC材料为高温侧的方式在SiC-Si平衡蒸气压环境下进行加热的步骤。
这样，通过使配置在温度梯度的低温侧的SiC原衬底10和配置在温度梯度的高温侧的主体容器20的一部分相对进行热处理，从而将原料从主体容器20输送到SiC原衬底10而形成生长层105。
即，通过将SiC原衬底10的表面和温度高于该表面的主体容器20的顶表面相对置，在它们之间形成原料供给空间Y。在该原料供给空间Y中，将加热炉30形成的温度梯度、或者SiC原衬底10与SiC材料的化学势差作为驱动力而发生原料的输送，结果，可以在SiC原衬底10的表面处形成生长层105。
此外，用于实现该生长聚束去除步骤S122的装置结构，与蚀刻聚束去除步骤S121一样，为将Si蒸气供给源25进一步配置在主体容器20内的结构。另外，对上述的蚀刻聚束去除步骤S121的概括性说明和重复的部分则省略说明。
生长聚束去除步骤S122中的加热温度优选设定在1400℃至2200℃的范围内，更优选设定在1600℃至2000℃的范围内。
生长聚束去除步骤S122中的生长速度可以通过上述温度范围来进行控制，并且能够在0.001μm/min至1μm/min的范围内选择。
生长聚束去除步骤S122中的生长量优选为5μm以上，更优选为8μm以上。
生长聚束去除步骤S122中的生长时间可以设定为任意时间以成为期望的生长量。例如，在生长速度为10nm/min时想要将生长量设定为10μm的情况下，生长时间为100分钟。
生长聚束去除步骤S122中的真空度(主加热室31)为10-5Pa至10Pa，更优选为10- 3Pa至1Pa。
在生长聚束去除步骤S122中，也能够在生长中导入惰性气体。该惰性气体可以选择Ar等，并且通过在10-5Pa至10000Pa的范围内导入该惰性气体，可以调整加热炉30(主加热室31)的真空度。
根据生长聚束去除步骤S122，如图12所示，通过在SiC原衬底10的表面处使不具有MSB的生长层105生长，可以制造去除或减少了MSB的SiC衬底11。
<3-3>基底面位错减少步骤S13
如图14所示，基底面位错减少步骤S13是通过在SiC原衬底10的平台宽度W增大的条件下进行晶体生长来形成去除或减少了BPD的生长层105的步骤。与上述的热处理步骤S1相关的概括性说明和重复的部分则省略说明。
如图15所示，基底面位错减少步骤S13是在Si/C原子数比为1以下的准封闭空间内将SiC原衬底10和SiC材料(多晶SiC制的上容器21)相对配置并以SiC原衬底10为低温侧、以SiC材料为高温侧的方式进行加热的步骤。
换句话说，是将SiC原衬底10和SiC材料相对配置并以SiC原衬底10为低温侧、以SiC材料为高温侧的方式在SiC-C平衡蒸气压环境下进行加热的步骤。
用于实现该基底面位错减少步骤S13的装置结构，与生长聚束去除步骤S122一样，通过使配置在温度梯度的低温侧的SiC原衬底10和配置在温度梯度的高温侧的主体容器20的一部分相对进行热处理，从而将原料从主体容器20输送到SiC原衬底10而形成生长层105。
另一方面，在该基底面位错减少步骤S13中，与生长聚束去除步骤S122不同，为不配置Si蒸气供给源25的结构。另外，对于上述的生长聚束去除步骤S122的概括性说明和重复的部分则省略说明。
基底面位错减少步骤S13中的加热温度优选设定在1400℃至2200℃的范围内，更优选设定在1600℃至2000℃的范围内。
基底面位错减少步骤S13中的生长速度可以通过上述温度范围或生长环境来进行控制，并且能够在0.001μm/min至1μm/min的范围内选择。
基底面位错减少步骤S13中的生长量优选为5μm以上，更优选为8μm以上。
基底面位错减少步骤S13中的生长时间可以设定为任意时间以成为期望的生长量。例如，在生长速度为10nm/min时想要将生长量设定为10μm的情况下，生长时间为100分钟。
基底面位错减少步骤S13中的真空度(主加热室31)为10-5Pa至10Pa，更优选为10- 3Pa至1Pa。
在基底面位错减少步骤S13中，也能够在生长中导入惰性气体。该惰性气体可以选择Ar等，并且通过在10-5Pa至10000Pa的范围内导入该惰性气体，可以调整加热炉30(主加热室31)的真空度。
根据基底面位错减少步骤S13，通过在增大平台104的宽度(平台宽度W)的条件下进行生长，可以提高BPD被转变成其他缺陷/位错的转变率(BPD转变率)，并且可以去除或减少生长层105中的BPD。该平台宽度W增大的条件是指与生长前的平台宽度W1相比生长后的平台宽度W2增大的条件，例如可以通过在SiC-C平衡蒸气压环境或富C环境下进行生长来实现。
另外，作为平台宽度W(包括平台宽度W1和平台宽度W2)的值，例如也可以对所拍摄的SEM像的台阶103画垂直的线，并对该线上存在的台阶103数进行计数，从而采用平台宽度的平均值(平台宽度W＝线长/线上的台阶数)。
优选的是，在聚束去除步骤S12后，进行基底面位错减少步骤S13。即，当将未形成有MSB的表面的平台104的宽度与形成有MSB的表面的平台104的宽度进行比较时，未形成有MSB的表面的平台104的宽度更窄。因此，在MSB分解后，在形成MSB的条件下使生长层105生长，由此可以提高BPD转变率。
<3-4>热处理步骤S1的优选方式
图16示出了通过热处理步骤S1处理SiC原衬底10并制造SiC衬底11或SiC外延衬底12的步骤的优选实施方式。
图16中的(a)是制造SiC衬底11的优选实施方式，图16中的(b)是制造SiC外延衬底12的优选实施方式。
作为图16所示的方式的应变层去除步骤S11，可以采用蚀刻聚束步骤S111和蚀刻聚束去除步骤S121中的任一个。
另外，在采用蚀刻聚束去除步骤S121的情况下，可以进行应变层101的去除，并且可以同时进行MSB的去除或减少。
图16是在应变层去除步骤S11后进行聚束去除步骤S12的方式。根据这种方式，可以制造在表面处不包含应变层101和MSB的SiC衬底11或SiC外延衬底12。
此外，图16是在应变层去除步骤S11和聚束去除步骤S12后进行基底面位错减少步骤S13的方式。通过如该方式那样预先进行应变层去除步骤S11和聚束去除步骤S12，可以在后面的基底面位错减少步骤S13中提高BPD被转变成其他缺陷/位错的转变率(BPD转变率)，并且可以形成进一步减少了BPD密度的生长层105。
此外，图16是在基底面位错减少步骤S13后进一步进行聚束去除步骤S12的方式。这样，通过在基底面位错减少步骤S13后执行聚束去除步骤S12，可以制造表面不仅不包含应变层101或BPD而且不包含MSB的SiC衬底11或SiC外延衬底12。
此外，作为图16所示的方式中的聚束去除步骤S12，可以采用蚀刻聚束去除步骤S121和生长聚束去除步骤S122中的任一个。
另外，图16中的(b)是在晶体生长步骤(基底面位错减少步骤S13和/或生长聚束去除步骤S122)中使用掺杂浓度低于SiC原衬底10的掺杂浓度的SiC材料的情况的方式。
作为热处理步骤S1，在采用包括从应变层去除步骤S11(蚀刻聚束步骤S111或蚀刻聚束去除步骤S121)、聚束去除步骤S12(蚀刻聚束去除步骤S121或生长聚束去除步骤S122)和基底面位错减少步骤S13中选择的两种以上的方式的情况下，该两种以上的步骤可以用相同的装置结构进行热处理。
作为执行多个热处理步骤S1的容器，可以列举在内部空间中产生包含Si元素和C元素的气氛的容器，具体可以列举主体容器20。
这样，通过使用主体容器20等，即使在热处理步骤S1包括多个步骤的情况下，也可以在相同的容器内全部完成，因而可以期待作业的简化。此外，由于可以用相同的装置系统进行蚀刻和晶体生长，因而无需引入多个装置，在产业上是非常有利的。
<4>SiC衬底11
本发明还涉及经过热处理步骤S1制造的SiC衬底11。本发明的SiC衬底11在表面处不包含因热处理步骤S1而对外延生长或晶锭生长产生不利影响的应变(应变层101)、BPD、MSB等因素。因此，根据本发明的SiC衬底11，可以使更高品质的SiC外延衬底12或SiC晶锭13生长。
SiC衬底11的特征在于，优选的是具有在表面处不包含BPD的生长层105。不包含BPD的生长层105的厚度优选为0.001μm以上，更优选为0.01μm以上，进一步优选为0.1μm以上。如果不包含BPD的层的厚度在上述范围内，则可以抑制在使SiC在SiC衬底11上进行生长的外延生长步骤S2或晶锭生长步骤S3中在SiC衬底11中存在的BPD的传播。
此外，在热处理步骤S1中包括使用掺杂浓度低于SiC原衬底10的掺杂浓度的SiC材料的晶体生长步骤的情况下，可以获得SiC外延衬底12。在这种情况下，可以在不经过后述的外延生长步骤S2的情况下制造SiC外延衬底12。
本发明的SiC衬底11的直径没有特别限定，优选为6英寸(约15.24厘米)以上，更优选为8英寸(约20.32厘米)以上，进一步优选为12英寸(约30.48厘米)以上。通过使这种尺寸的SiC衬底11进行生长，可以获得大口径且高品质的SiC外延衬底12或SiC晶锭13。
<5>外延生长步骤S2
外延生长步骤S2是在SiC衬底11的主表面处通过外延生长形成外延层并形成在功率装置等的用途中使用的SiC外延衬底12的步骤。
作为外延生长步骤S2中的外延生长手段，可以使用公知的方法而没有限制。例如，可以列举化学气相沉积法(Chemical VaporDeposition：CVD)、物理气相输送法(PhysicalVapor Transport：PVT)、准稳定溶剂外延法(Metastable Solvent Epitaxy：MSE)等。
<6>SiC外延衬底12
本发明还涉及通过上述步骤制造的SiC外延衬底12。
由于本发明的SiC外延衬底12源自如上所述抑制了应变、BPD、MSB的SiC衬底11，因而抑制了缺陷向外延层的传播。因此，根据本发明的SiC外延衬底12，可以提供高性能的SiC半导体器件。
<7>晶锭生长步骤S3
晶锭生长步骤S3是在SiC衬底11上使单晶SiC进行生长来制造SiC晶锭13的步骤。作为晶锭生长步骤S3，可以采用任何公知的生长方法，例如升华法或CVD法。
<8>SiC晶锭13
本发明还涉及通过上述的晶锭生长步骤S3制造的SiC晶锭13。
本发明的SiC晶锭13几乎不包含BPD并且是高品质的。
实施例
以下，列举实施例1、实施例2、实施例3、实施例4、实施例5以更具体地说明本发明。
实施例1是具体说明蚀刻聚束步骤S111的实施例。实施例2是具体说明蚀刻聚束去除步骤S121的实施例。实施例3是具体说明生长聚束去除步骤S122的实施例。实施例4是具体说明基底面位错减少步骤S13的实施例。
实施例5是具体说明形成耐压层的晶体生长步骤的实施例。
<实施例1：蚀刻聚束步骤>
将SiC原衬底10收纳在主体容器20和高熔点容器40中(参照图9)，并在以下热处理条件下进行热处理，从而去除了SiC原衬底10的应变层101。
[SiC原衬底10]
多晶型：4H-SiC
衬底尺寸：横宽10mm×纵宽10mm×厚度0.45mm
偏离方向和偏离角：<11-20>方向4°偏离
蚀刻表面：(0001)晶面
应变层101的深度：5μm
另外，通过SEM-EBSD法确认了应变层101的深度。此外，该应变层101也可以通过TEM、μXRD、拉曼分光法来确认。
[主体容器20]
材料：多晶SiC
容器尺寸：直径60mm×高度4mm
衬底保持用具24的材料：单晶SiC
SiC原衬底10与主体容器20的底表面的距离：2mm
容器内的Si/C原子数比：1以下
[高熔点容器40]
材料：TaC
容器尺寸：直径160mm×高度60mm
Si蒸气供给源44(Si化合物)：TaSi2
[热处理条件]
在以下条件下对在上述条件下配置的SiC原衬底10进行了加热处理。
加热温度：1800℃
加热时间：20min
蚀刻量：5μm
温度梯度：1℃/mm
蚀刻速度：0.25μm/min
主加热室真空度：10-5Pa
[使用SEM-EBSD法测量应变层]
SiC原衬底10的晶格应变可以通过与作为基准的基准晶格进行比较来求出。作为测量该晶格应变的手段，例如可以使用SEM-EBSD法。SEM-EBSD法是一种在扫描电子显微镜(Scanning Electron Microscope：SEM)中，基于通过电子背散射获得的菊池线衍射图案，能够进行微小区域的应变测量的方法(ElectronBack Scattering Diffraction:EBSD，电子背散射衍射)。在该方法中，通过将作为基准的基准晶格的衍射图案与所测量的晶格的衍射图案进行比较，可以求出晶格应变量。
作为基准晶格，例如，在被认为不会发生晶格应变的区域中设定基准点。即，期望的是，在图8中的块体层102的区域中配置基准点。通常，应变层101的深度约为10μm是定论。因此，只要在被认为比应变层101足够深的深度约20至35μm的位置处设定基准点即可。
接着，将该基准点处的晶格的衍射图案与以纳米级的间距测量的各测量区域的晶格的衍射图案进行比较。由此，可以计算各测量区域相对于基准点的晶格应变量。
此外，示出了将被认为不会发生晶格应变的基准点设定为基准晶格的情况，但当然也能够将单晶SiC的理想晶格作为基准，或者将占据测量区域表面内的大多数(例如，过半数以上)的晶格作为基准。
通过使用该SEM-EBSD法测量是否存在晶格应变，可以判断应变层101的有无。即，在导入了划痕1011、潜在划痕1012、应变1013等的加工损伤的情况下，在SiC原衬底10处产生晶格应变，因而使用SEM-EBSD法观察应力。
使用SEM-EBSD法观察了在热处理步骤S1前的SiC原衬底10处存在的应变层101和在热处理步骤S1后的SiC原衬底10处存在的应变层101。其结果在图17中的(a)和图17中的(b)中示出。
另外，在该测量中，在以下条件下使用扫描型电子显微镜对热处理步骤S1前后的SiC原衬底10剖开后的截面进行了测量。
SEM装置：Zeiss制Merline
EBSD分析：TSL Solutions制OIM晶体取向分析装置
加速电压：15kV
探头电流：15nA
台阶尺寸：200nm
基准点R深度：20μm
图17中的(a)是热处理步骤S1前的SiC原衬底10的截面SEM-EBSD成像图像。
如该图17中的(a)所示，在热处理步骤S1前，在SiC原衬底10内观察到深度为5μm的晶格应变。这是在机械加工时所导入的晶格应变，可知具有应变层101。另外，在该图17中的(a)中观察到压缩应力。
图17中的(b)是热处理步骤S1后的SiC原衬底10的截面SEM-EBSD成像图像。
如该图17中的(b)所示，在热处理步骤S1后，在SiC原衬底10内未观察到晶格应变。即，可知通过热处理步骤S1去除了应变层101。
另外，在热处理步骤S1后的SiC原衬底10的表面处形成有MSB。
这样，根据蚀刻聚束步骤S111，通过在Si/C原子数比为1以下的准封闭空间内蚀刻SiC原衬底10，可以去除或减少应变层101。由此，可以制造减少或去除了应变层101的SiC衬底11。
<实施例2：蚀刻聚束去除步骤>
将SiC原衬底10收纳在主体容器20和高熔点容器40中(参照图11)，并在以下热处理条件下进行热处理，从而去除了SiC原衬底10的表面的MSB。
[SiC原衬底10]
多晶型：4H-SiC
衬底尺寸：横宽10mm×纵宽10mm×厚度0.3mm
偏离方向和偏离角：<11-20>方向4°偏离
蚀刻表面：(0001)晶面
MSB的有无：有
另外，台阶高度或平台宽度、MSB的有无可以通过原子间力显微镜(AFM)或日本特开2015-179082号公报中记载的扫描型电子显微镜(SEM)像对比度的评估方法来确认。
[主体容器20]
材料：多晶SiC
容器尺寸：直径60mm×高度4mm
衬底保持用具24的材料：单晶SiC
SiC原衬底10与主体容器20的底表面的距离：2mm
Si蒸气供给源25：单晶Si片
容器内的Si/C原子数比：超过1
这样，通过将Si片与SiC原衬底10一起收纳在主体容器20内，容器内的Si/C原子数比超过1。
[高熔点容器40]
材料：TaC
容器尺寸：直径160mm×高度60mm
Si蒸气供给源44(Si化合物)：TaSi2
[热处理条件]
在以下条件下对在上述条件下配置的SiC原衬底10进行了加热处理。
加热温度：1900℃
加热时间：60min
温度梯度：1℃/mm
蚀刻速度：300nm/min
主加热室真空度：10-5Pa
通过SEM观察了热处理步骤S1前的SiC原衬底10的台阶103和热处理步骤S1后的SiC原衬底10的台阶103。其结果在图18中的(a)和图18中的(b)中示出。另外，台阶103的高度通过原子间力显微镜(AFM)进行了测量。此外，平台104的宽度通过SEM进行了测量。
图18中的(a)是在热处理步骤S1前的SiC原衬底10的SEM像。在该热处理步骤S1前的SiC原衬底10的表面处形成有高度3nm以上的MSB。另外，台阶高度通过AFM进行了测量。
图18中的(b)是在热处理步骤S1后的SiC原衬底10的SEM像。可知，在该热处理步骤S1后的SiC原衬底10的表面处未形成MSB，1.0nm(full unit cell，全晶胞)的台阶有规则地排列。
这样，根据蚀刻聚束去除步骤S121，通过在Si/C原子数比超过1的准封闭空间内蚀刻SiC原衬底10，可以减少或去除MSB。由此，可以制造减少或去除了MSB的SiC衬底11。
此外，当通过SEM-EBSD法观察了热处理步骤S1后的SiC原衬底10时，与实施例1一样，未观察到应变层101。即，在蚀刻聚束去除步骤S121中，也可以去除应变层101。
<实施例3：生长聚束去除步骤>
将SiC原衬底10收纳在主体容器20和高熔点容器40中(参照图13)，并在以下热处理条件下进行热处理，从而去除了SiC原衬底10的表面的MSB。
[SiC原衬底10]
多晶型：4H-SiC
衬底尺寸：横宽10mm×纵宽10mm×厚度0.3mm
偏离方向和偏离角：<11-20>方向4°偏离
蚀刻表面：(0001)晶面
MSB的有无：有
[主体容器20]
材料：多晶SiC
容器尺寸：直径60mm×高度4mm
SiC原衬底10与主体容器20的底表面的距离：2mm
Si蒸气供给源25：单晶Si片
容器内的Si/C原子数比：超过1
这样，通过将Si片与SiC原衬底10一起收纳在主体容器20内，容器内的Si/C原子数比超过1。
[高熔点容器40]
材料：TaC
容器尺寸：直径160mm×高度60mm
Si蒸气供给源44(Si化合物)：TaSi2
[热处理条件]
在以下条件下对在上述条件下配置的SiC原衬底10进行了加热处理。
加热温度：1800℃
加热时间：60min
温度梯度：1℃/mm
生长速度：68nm/min
主加热室31真空度：10-5Pa
通过SEM观察了热处理步骤S1后的SiC原衬底10的表面的台阶103。其结果在图19中示出。另外，台阶103的高度通过原子间力显微镜(AFM)进行了测量，平台104的宽度通过SEM进行了测量。
图19是热处理步骤S1后的SiC原衬底10的表面的SEM像。与图18中的(a)一样，在热处理步骤S1前的SiC原衬底10的表面处形成有高度为3nm以上的MSB。如图19所示，可知，在热处理步骤S1后的SiC原衬底10的表面处未形成MSB，1.0nm(full unit cell，全晶胞)的台阶有规则地排列。
这样，根据生长聚束去除步骤S122，通过在Si/C原子数比超过1的准封闭空间内使SiC原衬底10进行晶体生长，可以形成未形成MSB的生长层105。由此，可以制造减少或去除了MSB的SiC衬底11。
<实施例4：基底面位错减少步骤>
将SiC原衬底10收纳在主体容器20和高熔点容器40中(参照图15)，并在以下热处理条件下进行热处理，从而可以去除或减少BPD。
[SiC原衬底10]
多晶型：4H-SiC
衬底尺寸：横宽10mm×纵宽10mm×厚度0.3mm
偏离方向和偏离角：<11-20>方向4°偏离
生长表面：(0001)晶面
MSB的有无：无
应变层101的有无：无
[主体容器20]
材料：多晶SiC
容器尺寸：直径60mm×高度4mm
SiC原衬底10与SiC材料的距离：2mm
容器内的Si/C原子数比：1以下
[高熔点容器40]
材料：TaC
容器尺寸：直径160mm×高度60mm
Si蒸气供给源44(Si化合物)：TaSi2
[热处理条件]
在以下条件下对在上述条件下配置的SiC原衬底10进行了加热处理。
加热温度：1700℃
加热时间：300min
温度梯度：1℃/mm
生长速度：5nm/min
主加热室31真空度：10-5Pa
[生长层中的BPD转变率]
图20是在生长层105中求出从BPD转变成其他缺陷/位错(TED等)的转变率的方法的说明图。
图20中的(a)示出了通过热处理步骤S1使生长层105生长的状态。在该加热步骤中，存在于SiC原衬底10中的BPD以一定概率被转变成TED。因此，除非进行100％转变，否则在生长层105的表面处混合存在有TED和BPD。
图20中的(b)示出了使用KOH溶解蚀刻法确认了生长层105中的缺陷的状态。该KOH溶解蚀刻法是将SiC衬底浸入到加热至约500℃的熔解盐(KOH等)中、在位错或缺陷部分处形成蚀刻坑并且根据该蚀刻坑的大小和形状来判别位错种类的方法。通过该方法，获得在生长层105的表面处存在的BPD数量。
图20中的(c)示出了在KOH熔解蚀刻后去除生长层105的状态。在本方法中，在通过机械抛光、CMP等平坦化至蚀刻坑深度之后，通过热蚀刻去除生长层105，使SiC原衬底10的表面露出。
图20中的(d)示出了针对去除了生长层105的SiC原衬底10使用KOH熔解蚀刻法确认了SiC原衬底10中的缺陷的状态。通过该方法，获得在SiC原衬底10的表面处存在的BPD数量。
根据图20所示的一系列顺序，将生长层105的表面处存在的BPD数量(参照图20中的(b))和SiC原衬底10的表面处存在的BPD数量(图20中的(d))进行比较，由此可以获得在热处理步骤S1中从BPD转变成其他缺陷/位错的BPD转变率。
实施例4的生长层105的表面处存在的BPD数量为0个cm-2，SiC原衬底10的表面处存在的BPD数量为约1000个cm-2。
即，可以理解为，通过将表面处不存在MSB的SiC原衬底10配置在Si/C原子数比为1以下的准封闭空间中并进行晶体生长，减少或去除了BPD。
这样，根据基底面位错减少步骤S13，通过在Si/C原子数比为1以下的准封闭空间内使SiC原衬底10进行晶体生长，可以形成减少或去除了BPD的表面的生长层105。由此，可以制造具有减少或去除了BPD的生长层105的SiC衬底11。
<实施例5：耐压层的形成>
将SiC原衬底10收纳在主体容器20和高熔点容器40中(参照图15)，并在以下热处理条件下进行热处理，从而可以在SiC原衬底10上形成耐压层。
[SiC原衬底10]
多晶型：4H-SiC
衬底尺寸：横宽10mm×纵宽10mm×厚度0.3mm
偏离方向和偏离角：<11-20>方向4°偏离
生长表面：(0001)晶面
掺杂剂：N
掺杂浓度：3×1018cm-3
MSB的有无：无
应变层101的有无：无
另外，通过拉曼分光法确认了SiC原衬底10的掺杂剂和掺杂浓度。
[主体容器20]
材料：多晶SiC
容器尺寸：直径60mm×高度4mm
SiC原衬底10与SiC材料的距离：2mm
掺杂剂：N
掺杂浓度：1×1017cm-3以下(拉曼分光法检测界限以下)
容器内的Si/C原子数比：1以下
[高熔点容器40]
材料：TaC
容器尺寸：直径160mm×高度60mm
Si蒸气供给源44(Si化合物)：TaSi2
[热处理条件]
在以下条件下对在上述条件下配置的SiC原衬底10进行了加热处理。
加热温度：1700℃
加热时间：300min
温度梯度：1℃/mm
生长速度：5nm/min
主加热室31真空度：10-5Pa
图21是从截面以倍率×10000观察在上述条件下进行了生长的SiC原衬底10得到的SEM像。该生长层105的厚度为1.5μm。
该生长层105的掺杂浓度为1×1017cm-3以下，SiC原衬底10的掺杂浓度为3×1018cm-3。可知，由于该生长层105的掺杂浓度是与SiC材料的掺杂浓度相同的值，因而延续SiC材料的掺杂浓度。此外，如图21所示，由于生长层105与SiC原衬底10相比SEM像对比度更亮，因而可以理解为，生长层105的掺杂浓度低于SiC原衬底10。
这样，根据本发明的晶体生长步骤，将SiC原衬底10和掺杂浓度低于SiC原衬底10的掺杂浓度的SiC材料相对置地进行加热，并且将原料从SiC材料输送到SiC原衬底10而形成生长层105。由此，可以使能够作为SiC半导体器件的耐压层发挥功能的掺杂浓度的生长层105进行生长，并且可以制造具有耐压层的SiC衬底。
另外，在实施例5中，对在Si/C原子数比为1以下的准封闭空间内使SiC原衬底10进行生长的情况作了说明。同样，在Si/C原子数比超过1的准封闭空间内进行生长的情况下，也能够延续SiC材料的掺杂密度来形成生长层105。
<热力学计算>
图22中的(a)是示出本发明的蚀刻步骤中的加热温度与蚀刻速度的关系的曲线图。该曲线图的横轴是温度的倒数，该曲线图的纵轴以对数表示蚀刻速度。
图22中的(b)是示出本发明的晶体生长步骤中的加热温度与生长速度的关系的曲线图。该曲线图的横轴是温度的倒数，该曲线图的纵轴以对数表示生长速度。
在图22的这些曲线图中，将SiC原衬底10配置在Si/C原子数比超过1的空间(主体容器20内)中，对SiC原衬底10进行了热处理的结果用○标记表示。此外，将SiC原衬底10配置在Si/C原子数比为1以下的空间(主体容器20内)中，对SiC原衬底10进行了热处理的结果用×标记表示。
另外，○标记部位的SiC原衬底10的表面均未形成MSB，并且台阶103为1晶胞的高度。另一方面，×标记部位的SiC原衬底10的表面均形成有MSB。
此外，在图22的曲线图中，将在SiC-Si平衡蒸气压环境中的热力学计算结果用虚线(阿伦尼乌斯图)表示，并且将在SiC-C平衡蒸气压环境中的热力学计算结果用双点划线(阿伦尼乌斯图)表示。
以下，分为蚀刻步骤的热力学计算和晶体生长步骤的热力学计算进行详细说明。
(蚀刻步骤的热力学计算)
在蚀刻步骤的热力学计算中，当对主体容器20进行了加热时，可以将从SiC原衬底10产生的蒸气量(包含Si元素的气相物种和包含C元素的气相物种)换算成蚀刻量。在这种情况下，SiC原衬底10的蚀刻速度使用以下的式1来求出。
[式1]
Figure BDA0003494470620000411
这里，T是SiC原衬底10的温度，mi是气相物种(SixCy)的1分子的质量，k是玻尔兹曼常数。
此外，Pi是将通过加热SiC原衬底10而在主体容器20内产生的蒸气压相加而得到的值。另外，作为Pi的气相物种，可以设想SiC、Si2C、SiC2等。
图22中的(a)的虚线是在SiC(固体)和Si(液相)通过气相成为相平衡状态时的蒸气压环境中蚀刻了单晶SiC时的热力学计算结果。具体地，在以下的条件(i)至(iv)下使用式1进行了热力学计算。(i)是体积恒定的SiC-Si平衡蒸气压环境；(ii)蚀刻驱动力是主体容器20内的温度梯度；(iii)原料气体为SiC、Si2C、SiC2；(iv)原料从台阶103升华的脱离系数为0.001。
图22中的(a)的双点划线是在SiC(固相)和C(固相)通过气相成为相平衡状态时的蒸气压环境中蚀刻了单晶SiC时的热力学计算结果。具体地，在以下的条件(i)至(iv)下使用式1进行了热力学计算。(i)是体积恒定的SiC-C平衡蒸气压环境；(ii)蚀刻驱动力是主体容器20内的温度梯度；(iii)原料气体为SiC、Si2C、SiC2；(iv)原料从台阶103升华的脱离系数为0.001。
另外，在热力学计算中使用的各化学物种的数据采用了JANAF热化学表的值。
根据该图22中的(a)的曲线图，可知，将SiC原衬底10配置在Si/C原子数比超过1的空间(主体容器20内)中来蚀刻了SiC原衬底10而得到的结果(○标记)与SiC-Si平衡蒸气压环境中的单晶SiC蚀刻的热力学计算结果倾向一致。
此外，可知，将SiC原衬底10配置在Si/C原子数比为1以下的空间(主体容器20内)中来蚀刻了SiC原衬底10而得到的结果(×标记)与SiC-C平衡蒸气压环境中的单晶SiC蚀刻的热力学计算结果倾向一致。
另外，可知在SiC-Si平衡蒸气压环境下蚀刻的○标记部位的条件下，分解和抑制了MSB的形成，并且在SiC原衬底10的表面处排列了1nm(1晶胞)高度的台阶103。
另一方面，可知，在SiC-C平衡蒸气压环境下蚀刻的×标记部位的条件下，形成有MSB。
(晶体生长步骤的热力学计算)
接着，在晶体生长步骤的热力学计算中，当对主体容器20内进行了加热时，可以将从SiC原料和SiC衬底产生的蒸气的分压差换算成生长量。作为此时的生长驱动力，可以设想化学势差或温度梯度。另外，该化学势差可以设想为在多晶SiC(SiC材料)和单晶SiC(SiC原衬底10)的表面处产生的气相物种的分压差。在这种情况下，SiC的生长速度由以下的式2求出。
[式2]
Figure BDA0003494470620000421
这里，T是SiC原料侧的温度，mi是气相物种(SixCy)的1分子的质量，k是玻尔兹曼常数。
此外，P原料-P衬底是原料气体成为过饱和状态而作为SiC析出的生长量，作为原料气体，可以设想SiC、Si2C、SiC2。
即，图22中的(b)的虚线是在SiC(固体)和Si(液相)通过气相成为相平衡状态时的蒸气压环境中以多晶SiC作为原料使单晶SiC进行了生长时的热力学计算结果。
具体地，在以下的条件(i)至(iv)下使用式2进行了热力学计算。(i)是体积恒定的SiC-Si平衡蒸气压环境；(ii)生长驱动力是主体容器20内的温度梯度、以及多晶SiC与单晶SiC的蒸气压差(化学势差)；(iii)原料气体为SiC、Si2C、SiC2；(iv)原料吸附在SiC原衬底10的台阶上的吸附系数为0.001。
此外，图22中的(b)的双点划线是在SiC(固相)和C(固相)通过气相成为相平衡状态时的蒸气压环境中以多晶SiC作为原料使单晶SiC进行了生长时的热力学计算结果。
具体地，在以下的条件(i)至(iv)下使用式2进行了热力学计算。(i)是体积恒定的SiC-C平衡蒸气压环境；(ii)生长驱动力是主体容器20内的温度梯度、以及多晶SiC与单晶SiC的蒸气压差(化学势差)；(iii)原料气体为SiC、Si2C、SiC2；(iv)原料吸附在SiC原衬底10的台阶上的吸附系数为0.001。
另外，在热力学计算中使用的各化学物种的数据采用了JANAF热化学表的值。
根据该图22中的(b)的曲线图可知，将SiC原衬底10配置在Si/C原子数比超过1的空间(主体容器20内)中来使生长层105在SiC原衬底10处进行了生长的结果(○标记)与SiC-Si平衡蒸气压环境中的SiC生长的热力学计算结果倾向一致。
此外可知，将SiC原衬底10配置在Si/C原子数比为1以下的空间(主体容器20内)中来使生长层105在SiC原衬底10处进行了生长的结果(×标记)与SiC-C平衡蒸气压环境中的SiC生长的热力学计算结果倾向一致。
在SiC-Si平衡蒸气压环境下，推定在1960℃的加热温度下实现1.0μm/min以上的生长速度。此外，推定在2000℃以上的加热温度下实现2.0μm/min以上的生长速度。
另一方面，在SiC-C平衡蒸气压环境下，推定在2000℃的加热温度下实现1.0μm/min以上的生长速度。此外，推定在2030℃以上的加热温度下实现2.0μm/min以上的生长速度。
附图标记说明
10 SiC原衬底
101 应变层
1011 划痕
1012 潜在划痕
1013 应变
102 块体层
103 台阶
104 平台
105 生长层
11 SiC衬底
12 SiC外延衬底
13 SiC晶锭
20 主体容器
21 上容器
22 下容器
23 间隙
24 衬底保持用具
25 Si蒸气供给源
30 加热炉
31 主加热室
32 预热室
33 移动装置
34 加热器
35 真空形成用阀
36 惰性气体注入用阀
37 真空计
40 高熔点容器
41 上容器
42 下容器
43 间隙
44 Si蒸气供给源
X 蚀刻空间
Y 原料供给空间
Z Si蒸气压空间
S1 热处理步骤
S11 应变层去除步骤
S111 蚀刻聚束步骤
S12 聚束去除步骤
S121 蚀刻聚束去除步骤
S122 生长聚束去除步骤
S13 基底面位错减少步骤
S2 外延生长步骤
S3 晶锭生长步骤

Claims (25)

1.一种SiC衬底的制造方法，其具有对SiC原衬底进行热处理的热处理步骤，所述热处理步骤包括下述(a)、(b)、(c)步骤中的两个以上的步骤：
(a)去除所述SiC原衬底的应变层的应变层去除步骤；
(b)去除所述SiC原衬底上的宏观台阶聚束的聚束去除步骤；以及
(c)在所述SiC原衬底上形成减少了基底面位错的生长层的基底面位错减少步骤。
2.根据权利要求1所述的SiC衬底的制造方法，其中，所述热处理步骤是在所述SiC材料露出的准封闭空间内对所述SiC原衬底进行热处理的步骤。
3.根据权利要求1或2所述的SiC衬底的制造方法，其中，所述热处理步骤是在由SiC材料构成的主体容器内对所述SiC原衬底进行热处理的步骤。
4.根据权利要求2或3所述的SiC衬底的制造方法，其中，所述热处理步骤是将所述SiC原衬底和所述SiC材料相对配置并进行加热使得在所述SiC原衬底和所述SiC材料之间形成温度梯度的步骤。
5.根据权利要求2至4中任一项所述的SiC衬底的制造方法，其中，所述应变层去除步骤是将所述SiC原衬底和所述SiC材料相对配置并以所述SiC原衬底为高温侧、以所述SiC材料为低温侧的方式进行加热的步骤。
6.根据权利要求2至5中任一项所述的SiC衬底的制造方法，其中，所述聚束去除步骤是将所述SiC原衬底和所述SiC材料相对配置并在SiC-Si平衡蒸气压环境下进行加热使得在所述SiC原衬底和所述SiC材料之间形成温度梯度的步骤。
7.根据权利要求2至6中任一项所述的SiC衬底的制造方法，其中，所述聚束去除步骤包括在Si/C原子数比超过1的准封闭空间内将所述SiC原衬底和所述SiC材料相对配置并进行加热使得在所述SiC原衬底和所述SiC材料之间形成温度梯度的步骤。
8.根据权利要求2至7中任一项所述的SiC衬底的制造方法，其中，所述聚束去除步骤包括将所述SiC原衬底和所述SiC材料相对配置并在SiC-Si平衡蒸气压环境下以所述SiC原衬底为高温侧、以所述SiC材料为低温侧的方式进行加热的步骤。
9.根据权利要求2至8中任一项所述的SiC衬底的制造方法，其中，所述聚束去除步骤包括在Si/C原子数比超过1的准封闭空间内将所述SiC原衬底和所述SiC材料相对配置并以所述SiC原衬底为高温侧、以所述SiC材料为低温侧的方式进行加热的步骤。
10.根据权利要求2至9中任一项所述的SiC衬底的制造方法，其中，所述聚束去除步骤包括将所述SiC原衬底和所述SiC材料相对配置并在SiC-Si平衡蒸气压环境下以所述SiC原衬底为低温侧、以所述SiC材料为高温侧的方式进行加热的步骤。
11.根据权利要求2至10中任一项所述的SiC衬底的制造方法，其中，所述聚束去除步骤包括在Si/C原子数比超过1的准封闭空间内将所述SiC原衬底和所述SiC材料相对配置并以所述SiC原衬底为低温侧、以所述SiC材料为高温侧的方式进行加热的步骤。
12.根据权利要求2至11中任一项所述的SiC衬底的制造方法，其中，所述基底面位错减少步骤包括将所述SiC原衬底和所述SiC材料相对配置并在SiC-C平衡蒸气压环境下以所述SiC原衬底为低温侧、以所述SiC材料为高温侧的方式进行加热的步骤。
13.根据权利要求2至12中任一项所述的SiC衬底的制造方法，其中，所述基底面位错减少步骤包括在Si/C原子数比为1以下的准封闭空间内将所述SiC原衬底和所述SiC材料相对配置并以所述SiC原衬底为低温侧、以所述SiC材料为高温侧的方式进行加热的步骤。
14.根据权利要求2至13中任一项所述的SiC衬底的制造方法，其中，所述SiC材料的掺杂浓度低于所述SiC原衬底的掺杂浓度。
15.根据权利要求2至14中任一项所述的SiC衬底的制造方法，其中，所述SiC材料的掺杂浓度为1×1017cm-3以下。
16.根据权利要求1至15中任一项所述的SiC衬底的制造方法，其中，所述热处理步骤在所述应变层去除步骤后包括所述聚束去除步骤。
17.根据权利要求1至16中任一项所述的SiC衬底的制造方法，其中，所述热处理步骤在所述聚束去除步骤后包括所述基底面位错减少步骤。
18.根据权利要求1至17中任一项所述的SiC衬底的制造方法，其中，所述热处理步骤在所述基底面位错减少步骤后包括所述聚束去除步骤。
19.根据权利要求1至18中任一项所述的SiC衬底的制造方法，其中，所述热处理步骤在所述应变层去除步骤后包括所述基底面位错减少步骤。
20.根据权利要求1至19中任一项所述的SiC衬底的制造方法，其中，所述热处理步骤依次包括所述应变层去除步骤、所述聚束去除步骤、所述基底面位错减少步骤以及所述聚束去除步骤。
21.一种SiC衬底，通过根据权利要求1至20中任一项所述的制造方法制造。
22.一种SiC外延衬底的制造方法，包括在根据权利要求21所述的SiC衬底上使SiC外延层生长的外延生长步骤。
23.一种SiC外延衬底，通过根据权利要求22所述的制造方法制造。
24.一种SiC晶锭的制造方法，包括在根据权利要求21所述的SiC衬底上使SiC晶锭生长的晶锭生长步骤。
25.一种SiC晶锭，通过根据权利要求24所述的制造方法制造。
CN202080055201.5A 2019-08-06 2020-08-05 SiC衬底、SiC外延衬底、SiC晶锭及它们的制造方法 Active CN114375351B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019-144544 2019-08-06
JP2019144544 2019-08-06
PCT/JP2020/030079 WO2021025085A1 (ja) 2019-08-06 2020-08-05 ＳｉＣ基板、ＳｉＣエピタキシャル基板、ＳｉＣインゴット及びこれらの製造方法

Publications (2)

Publication Number Publication Date
CN114375351A true CN114375351A (zh) 2022-04-19
CN114375351B CN114375351B (zh) 2024-04-26

Family

ID=74503010

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080055201.5A Active CN114375351B (zh) 2019-08-06 2020-08-05 SiC衬底、SiC外延衬底、SiC晶锭及它们的制造方法

Country Status (6)

Country Link
US (1) US20220282395A1 (zh)
EP (1) EP4012079A4 (zh)
JP (1) JPWO2021025085A1 (zh)
CN (1) CN114375351B (zh)
TW (1) TW202113171A (zh)
WO (1) WO2021025085A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117637463A (zh) * 2024-01-26 2024-03-01 希科半导体科技(苏州)有限公司 碳化硅衬底的位错缺陷的处理方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020218483A1 (zh) * 2019-04-26 2020-10-29
EP4036283A4 (en) * 2019-09-27 2023-10-25 Kwansei Gakuin Educational Foundation METHOD FOR PRODUCING A SIC SUBSTRATE
CN114318551B (zh) * 2022-03-14 2022-06-17 浙江大学杭州国际科创中心 一种碳化硅晶片位错腐蚀方法及装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009182240A (ja) * 2008-01-31 2009-08-13 Sumitomo Electric Ind Ltd 半導体装置の製造方法および半導体装置
JP2010278120A (ja) * 2009-05-27 2010-12-09 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
US20160118257A1 (en) * 2013-06-13 2016-04-28 Kwansei Gakuin Educational Foundation Method for treating surface of silicon-carbide substrate
CN105826186A (zh) * 2015-11-12 2016-08-03 中国电子科技集团公司第五十五研究所 高表面质量碳化硅外延层的生长方法
JP2018113303A (ja) * 2017-01-10 2018-07-19 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
WO2018174105A1 (ja) * 2017-03-22 2018-09-27 東洋炭素株式会社 改質ＳｉＣウエハの製造方法、エピタキシャル層付きＳｉＣウエハ、その製造方法、及び表面処理方法
JP2018158858A (ja) * 2017-03-22 2018-10-11 日本電信電話株式会社 結晶成長方法および装置
CN109072478A (zh) * 2016-04-28 2018-12-21 学校法人关西学院 气相外延生长方法及带有外延层的基板的制备方法
CN114174564A (zh) * 2019-04-26 2022-03-11 学校法人关西学院 半导体衬底的制造方法、其制造装置以及外延生长方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4054243B2 (ja) * 2002-10-10 2008-02-27 新日本製鐵株式会社 炭化珪素単結晶ウェハの製造方法、および炭化珪素単結晶ウェハ
US7018554B2 (en) 2003-09-22 2006-03-28 Cree, Inc. Method to reduce stacking fault nucleation sites and reduce forward voltage drift in bipolar devices
JP5152887B2 (ja) 2006-07-07 2013-02-27 学校法人関西学院 単結晶炭化ケイ素基板の表面改質方法、単結晶炭化ケイ素薄膜の形成方法、イオン注入アニール方法及び単結晶炭化ケイ素基板、単結晶炭化ケイ素半導体基板
TWI600081B (zh) * 2012-11-16 2017-09-21 Toyo Tanso Co Ltd Surface treatment method of single crystal silicon carbide substrate and single crystal silicon carbide substrate
US9129799B2 (en) * 2013-09-27 2015-09-08 The United States Of America, As Represented By The Secretary Of The Navy Elimination of basal plane dislocations in post growth silicon carbide epitaxial layers by high temperature annealing while preserving surface morphology
WO2015064256A1 (ja) * 2013-10-28 2015-05-07 富士電機株式会社 炭化シリコン半導体装置及びその製造方法
JP6525189B2 (ja) 2014-02-28 2019-06-05 学校法人関西学院 走査型電子顕微鏡用標準試料、その製造方法、走査型電子顕微鏡の評価方法、及びＳｉＣ基板の評価方法。
JP6335722B2 (ja) * 2014-08-29 2018-05-30 昭和電工株式会社 炭化珪素単結晶の焼鈍方法
CN107709635B (zh) * 2015-07-29 2021-02-26 昭和电工株式会社 外延碳化硅单晶晶片的制造方法
WO2017057742A1 (ja) * 2015-10-02 2017-04-06 新日鐵住金株式会社 ＳｉＣ単結晶インゴット
JP2017071525A (ja) 2015-10-06 2017-04-13 住友電気工業株式会社 半導体積層体の製造方法
JP6949358B2 (ja) * 2017-07-28 2021-10-13 学校法人関西学院 単結晶ＳｉＣの製造方法、ＳｉＣインゴットの製造方法、及びＳｉＣウエハの製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009182240A (ja) * 2008-01-31 2009-08-13 Sumitomo Electric Ind Ltd 半導体装置の製造方法および半導体装置
JP2010278120A (ja) * 2009-05-27 2010-12-09 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
US20160118257A1 (en) * 2013-06-13 2016-04-28 Kwansei Gakuin Educational Foundation Method for treating surface of silicon-carbide substrate
CN105826186A (zh) * 2015-11-12 2016-08-03 中国电子科技集团公司第五十五研究所 高表面质量碳化硅外延层的生长方法
CN109072478A (zh) * 2016-04-28 2018-12-21 学校法人关西学院 气相外延生长方法及带有外延层的基板的制备方法
JP2018113303A (ja) * 2017-01-10 2018-07-19 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
WO2018174105A1 (ja) * 2017-03-22 2018-09-27 東洋炭素株式会社 改質ＳｉＣウエハの製造方法、エピタキシャル層付きＳｉＣウエハ、その製造方法、及び表面処理方法
JP2018158858A (ja) * 2017-03-22 2018-10-11 日本電信電話株式会社 結晶成長方法および装置
CN114174564A (zh) * 2019-04-26 2022-03-11 学校法人关西学院 半导体衬底的制造方法、其制造装置以及外延生长方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117637463A (zh) * 2024-01-26 2024-03-01 希科半导体科技(苏州)有限公司 碳化硅衬底的位错缺陷的处理方法

Also Published As

Publication number Publication date
JPWO2021025085A1 (zh) 2021-02-11
US20220282395A1 (en) 2022-09-08
TW202113171A (zh) 2021-04-01
EP4012079A1 (en) 2022-06-15
EP4012079A4 (en) 2023-06-21
WO2021025085A1 (ja) 2021-02-11
CN114375351B (zh) 2024-04-26

Similar Documents

Publication Publication Date Title
CN114375351B (zh) SiC衬底、SiC外延衬底、SiC晶锭及它们的制造方法
JP7278550B2 (ja) ＳｉＣ半導体基板及びその製造方法及びその製造装置
TWI824118B (zh) 碳化矽磊晶基板、碳化矽磊晶基板的製造方法以及碳化矽磊晶基板的製造裝置
CN114430781B (zh) SiC籽晶、SiC晶锭、SiC晶片及它们的制造方法
TW202113954A (zh) 碳化矽基板的製造方法
EP3960913A1 (en) Method of manufacturing semiconductor substrate, manufacturing apparatus therefor, and epitaxial growth method
US11932967B2 (en) SiC single crystal manufacturing method, SiC single crystal manufacturing device, and SiC single crystal wafer
CN114207195A (zh) SiC衬底的制造方法及其制造装置和减少SiC衬底的宏观台阶聚束的方法
US11952678B2 (en) Method for manufacturing etched SiC substrate and grown SiC substrate by material tranportation and method for epitaxial growth by material transportation
US20220344152A1 (en) Method for manufacturing sic substrate
WO2021025086A1 (ja) ＳｉＣ基板の製造方法
EP4036282A1 (en) Sic substrate, sic substrate production method, sic semiconductor device, and sic semiconductor device production method
EP4036285A1 (en) Method for producing semiconductor substrates and device for producing semiconductor substrates
CN118087035A (zh) 由SiC材料构成的主体容器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant