CN117587508A - 碳化硅衬底上的外延结构及其形成方法 - Google Patents

碳化硅衬底上的外延结构及其形成方法 Download PDF

Info

Publication number
CN117587508A
CN117587508A CN202311553732.9A CN202311553732A CN117587508A CN 117587508 A CN117587508 A CN 117587508A CN 202311553732 A CN202311553732 A CN 202311553732A CN 117587508 A CN117587508 A CN 117587508A
Authority
CN
China
Prior art keywords
buffer layer
layer
silicon carbide
epitaxial
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311553732.9A
Other languages
English (en)
Inventor
张超志
浩瀚
周勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Hesheng New Material Co ltd
Original Assignee
Ningbo Hesheng New Material Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Hesheng New Material Co ltd filed Critical Ningbo Hesheng New Material Co ltd
Priority to CN202311553732.9A priority Critical patent/CN117587508A/zh
Publication of CN117587508A publication Critical patent/CN117587508A/zh
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本申请公开了一种碳化硅衬底上的外延结构，包括碳化硅衬底的一侧设置有多层缓冲层以及生长外延层，生长外延层设置在缓冲层相对碳化硅衬底的另一侧，缓冲层至少进行一次刻蚀。本申请的碳化硅衬底上的外延结构，通过设置多层缓冲层，并且每层缓冲层远离碳化硅衬底的一侧均进行刻蚀，能够阻隔缺陷向生长外延层传播，以减少生长外延层缺陷数量和缺陷密度。

Description

碳化硅衬底上的外延结构及其形成方法
技术领域
本申请涉及半导体材料制备领域技术，具体地涉及一种碳化硅衬底上的外延结构及其形成方法。
背景技术
随着科技的进步，与Si半导体相比，SiC功率元件可进一步实现电力电子系统的小型化、低功耗及高效化。它在高温环境下具备优良的工作特性，且开关损耗更低，作为新一代低损耗元件，备受期待。碳化硅具有更宽的禁带宽度，因此可以作为优异的耐高压器件，外延层厚度越厚，其击穿电压越高，因此，对于未来的超高压器件来说，必然需要更厚的外延层厚度。
SiC外延层的质量直接决定着SiC功率元件的性能，而缺陷密度是表征外延层质量的一个关键参数。由于现在所有的器件基本上都是在外延上实现，所以外延的质量对器件的性能影响是非常大的，但是外延的质量又受到晶体和衬底的影响。对碳化硅外延来说，基本上很多缺陷都是从衬底中直接复制过来的，所以衬底的质量、加工的水平对于外延的生长来说，尤其是缺陷的控制是非常重要的。随着碳化硅晶体生长技术的提高，来自晶体方面的缺陷，例如微管、BPD、TSD等缺陷已得到很好的控制，而在衬底的加工过程中，由于切磨抛等工艺手段产生引入的缺陷却不容易消除。这些都会影响到后面的外延生长，而产生不同的缺陷，影响器件性能。
如图1所示，在传统碳化硅外延层的生长工艺中，通常对衬底生长缓冲层的一侧进行刻蚀并进行过渡层的生长，在过渡层上进行外延层的生长。此类工艺适用于厚度为5～20μm的外延层，对于厚度超过20μm的外延层其内部缺陷会急剧增加。
如图2所示，现有技术中为了降低碳化硅外延层内部的缺陷，通过中断外延层的生长而形成多层的外延层，从而达到降低缺陷数量的目的。但是此工艺路线存在两个问题，首先是外延层每中断生长一次就会存在一个层间界面，而层间界面会存在晶格失配的现象，这会导致新的缺陷在外延层的内部产生，甚至延伸至外延层表面，并且随着层间界面数量的增多，缺陷数量也呈指数级增加，生成的碳化硅外延层将对下游器件产生影响。其次，在层间界面之间将产生应力，应力大小也随着层间界面的数量增加而增大，多层外延层作为整体的内应力也会增加，同样地将影响下游器件。因此，对于碳化硅厚外延工艺来说，尽可能的消除来自衬底的缺陷就显得尤为重要。
发明内容
本申请的目的在于提供一种缺陷少的碳化硅衬底上的外延结构。
为达到以上目的，本申请采用的技术方案为：一种碳化硅衬底上的外延结构，包括碳化硅衬底的一侧设置有多层缓冲层以及生长外延层，所述生长外延层设置在所述缓冲层相对所述碳化硅衬底的另一侧，所述缓冲层至少进行一次刻蚀。
作为一种优选，所述碳化硅衬底与所述生长外延层之间设置有多层缓冲层，每层所述缓冲层远离所述碳化硅衬底的一侧均进行刻蚀。
作为另一种优选，所述缓冲层包括第一缓冲层和外层缓冲层，所述第一缓冲层设置在所述碳化硅衬底的一侧，所述外层缓冲层远离所述碳化硅衬底的一侧生长所述生长外延层，所述外层缓冲层与所述生长外延层的生长速度一致。
作为另一种优选，所述缓冲层还包括设置在所述第一缓冲层与所述外层缓冲层之间的中间缓冲层，所述中间缓冲层至少设置2层，每层所述中间缓冲层的厚度均大于所述第一缓冲层的厚度，每层所述中间缓冲层的生长速度均大于所述第一缓冲层的生长速度。
作为另一种优选，所述碳化硅衬底为N型掺杂碳化硅衬底，所述外层缓冲层与所述生长外延层的掺杂浓度一致。
作为另一种优选，所述衬底、所述第一缓冲层、多层所述中间缓冲层的掺杂浓度为1×1018～3×1018个原子/cm3，所述外层缓冲层和所述生长外延层的掺杂浓度为1×1015～1×1017个原子/cm3。
作为另一种优选，所述生长外延层为连续生长，所述生长外延层的厚度不少于20μm。
提供一种碳化硅衬底上的外延结构的形成方法，包括以下步骤：S1：将清洗后的衬底进行高温退火，随后对衬底进行刻蚀；S2：在刻蚀后的衬底上生长第一缓冲层，并对第一缓冲层进行刻蚀；S3：在刻蚀后的第一缓冲层上生长多层中间缓冲层，并对所述中间缓冲层远离所述衬底的一侧进行刻蚀，在最后一层所述中间缓冲层上生长外层缓冲层，并对所述外层缓冲层远离所述衬底的一侧进行刻蚀；S4：在所述外层缓冲层上生长生长外延层。
作为另一种优选，所述第一缓冲层生长的碳硅比为0.5～0.9，所述外层缓冲层和所述生长外延层生长的碳硅比为0.7～1.1。
进一步优选，所述第一缓冲层的生长速度为5～9μm/h，所述外层缓冲层与所述生长外延层的生长速度一致，且在60μm/h以上。
与现有技术相比，本申请的有益效果在于：
(1)本申请的碳化硅衬底上的外延结构，通过设置多层缓冲层，并且每层缓冲层远离碳化硅衬底的一侧均进行刻蚀，能够阻隔缺陷向生长外延层传播，以减少生长外延层缺陷数量和缺陷密度；
(2)本申请通过控制外层缓冲层与生长外延层保持一致的生长速度和掺杂浓度，进一步阻隔缺陷的传播，并且减少外层缓冲层与生长外延层之间的晶格失配问题；
(3)本申请碳化硅衬底上的外延结构的形成方法简单、适用于大多数碳化硅衬底的外延结构的原本的生产工艺。
附图说明
图1为一种现有技术的碳化硅衬底上的外延结构示意图；
图2为另一种现有技术的碳化硅衬底上的外延结构示意图；
图3为本申请一个实施例中碳化硅衬底上的外延结构示意图；
图4为本申请另一个实施例中碳化硅衬底上的外延结构示意图；
图中：1、第一缓冲层；2、中间缓冲层；21、第二缓冲层；22、第三缓冲层；23、第四缓冲层；3、外层缓冲层；4、生长外延层。
具体实施方式
下面，结合具体实施方式，对本申请做进一步描述，需要说明的是，在不相冲突的前提下，以下描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例。
在本申请的描述中，需要说明的是，对于方位词，如有术语“中心”、“横向”、“纵向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示方位和位置关系为基于附图所示的方位或位置关系，仅是为了便于叙述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定方位构造和操作，不能理解为限制本申请的具体保护范围。
需要说明的是，本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
本申请的说明书和权利要求书中的术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
本申请的碳化硅衬底的外延结构包括多层缓冲层以及生长外延层，碳化硅衬底的一侧设置缓冲层，生长外延层设置在缓冲层相对衬底的另一侧，其中，多层缓冲层至少进行一次刻蚀。
对缓冲层进行刻蚀，有利于减少衬底缺陷向外延层传播，从而提升碳化硅晶体外延结构的品质，降低其内部缺陷数量。
在一些实施例中，碳化硅衬底的外延结构设置有多层缓冲层，并且在每层缓冲层远离衬底的一侧进行刻蚀，以大幅度减少衬底缺陷向外延层传播。或根据衬底缺陷情况对缓冲层数量逐级增加，并逐层刻蚀，直至衬底缺陷完全被多层缓冲层阻隔。此时外延层适于生长至20μm以上厚度，并且其内部形成的缺陷较少，适于应用在半导体领域。
缓冲层由第一缓冲层1和外层缓冲层3，第一缓冲层1设置在碳化硅衬底的一侧，外层缓冲层3远离碳化硅衬底的一侧生长有生长外延层4，外层缓冲层3和生长外延层4的生长速度一致。
在一些实施例中，缓冲层还包括设置在第一缓冲层1和外层缓冲层3之间的中间缓冲层2，中间缓冲层2设置为至少两层，每层中间缓冲层2的厚度均大于第一缓冲层1的厚度。
在一些实施例中，每层中间缓冲层2的生长速度均大于第一缓冲层1的生长速度，
碳化硅衬底为N型掺杂碳化硅衬底，外层缓冲层3与生长外延层4的掺杂浓度一致。
本申请通过多层缓冲层的结构，并在多层缓冲层的每一侧进行刻蚀，有效将碳化硅衬底的缺陷阻隔在缓冲层中，此外，控制外层缓冲层3与生长外延层4的生长速度一致、掺杂浓度一致，降低晶格失配问题。
在一些具体的实施例中，如图3所示，本申请的碳化硅衬底的外延结构包括第一缓冲层1、外层缓冲层3和生长外延层4，第一缓冲层1设置在碳化硅衬底外侧，在第一缓冲层1远离衬底的一侧设置外层缓冲层3，在外层缓冲层3远离第一缓冲层1的一侧设置生长外延层4。
对衬底以及第一缓冲层1远离衬底的一侧进行刻蚀。通过在第一缓冲层1与外层缓冲层3相接的一侧进行刻蚀，有效去除衬底传播至第一缓冲层1的缺陷，从而避免衬底缺陷继续向外延层传播，有效降低生长外延层4内部缺陷数量。
在一些优选的实施例中，对外层缓冲层3远离第一缓冲层1的一侧进行刻蚀。增加外层缓冲层3的刻蚀，避免传播至外层缓冲层3的缺陷进一步向生长外延层4传播，进一步增加了缺陷向生长外延层4传播的阻隔，减少生长外延层4内部缺陷数量。
在一些实施例中，外层缓冲层3的厚度大于第一缓冲层1的厚度。
在一些优选的实施例中，第一缓冲层1的厚度为1～3μm，外层缓冲层3的厚度为大于等于3μm，生长外延层4为连续生长且厚度不少于20μm。
在一些优选的实施例中，外层缓冲层3的厚度为3～6μm。
在一些实施例中，碳化硅为N型掺杂碳化硅，衬底和第一缓冲层1的掺杂浓度为1×1018～3×1018个原子/cm3。
在一些优选的实施例中，外层缓冲层3和生长外延层4的掺杂浓度为1×1015～3×1017个原子/cm3。通过调节外层缓冲层3和生长外延层4的掺杂浓度相同，进一步减少缺陷的传播。
如图4所示，在一些实施例中，多层中间缓冲层2包括第二缓冲层21、第三缓冲层22和第四缓冲层23，并依次在每层中间缓冲层2远离衬底的一侧进行刻蚀，尽可能地减少碳化硅衬底上的外延结构缺陷含量。
本申请还提供一种碳化硅衬底上的外延结构的形成方法，包括以下步骤：
S1：将清洗后的衬底进行高温退火，随后对衬底进行刻蚀；
S2：在刻蚀后的衬底上生长第一缓冲层，并对第一缓冲层进行刻蚀；
S3：在刻蚀后的第一缓冲层上生长多层中间缓冲层，并对中间缓冲层远离衬底的一侧进行刻蚀，在最后一层中间缓冲层上生长外层缓冲层，并对外层缓冲层远离衬底的一侧进行刻蚀；
S4：在外层缓冲层上生长生长外延层。
在一些实施例中，可根据缺陷的消除情况，生长多层中间缓冲层。
在一些实施例中，外层缓冲层的生长速度大于50μm/h。
在一些实施例中，第一缓冲层生长的碳硅比为0.5～0.9，外层缓冲层生长的碳硅比为0.7～1.1，生长外延层的碳硅比为0.7～1.1。
在一些实施例中，生长外延层的生长速度大于50μm/h。
在一些优选的实施例中，第一缓冲层的生长速度为5～9μm/h。
在一些优选的实施例中，外层缓冲层的生长速度与生长外延层的一致。第一缓冲层的生长速度慢于外层缓冲层的生长速度，且外层缓冲层的生长速度与生长外延层的生长速度一致，可以有效减少由于生长速度不同而带来的晶格失配问题。
在一些实施例中，外层缓冲层的厚度大于第一缓冲层的厚度。
在一些实施例中，第一缓冲层的厚度为1～3μm，外层缓冲层的厚度大于等于3μm。
在一些实施例中，刻蚀温度为1500～1700℃，刻蚀气体流量为30～120sccm，刻蚀时间为3～15min。
在一些实施例中，第一缓冲层、外层缓冲层和生长外延层的生长温度为1400～1700℃，生长气体流量为80～120sccm。
实施例1
如附图3所示，在衬底上依次生长第一缓冲层1、外层缓冲层3和生长外延层4，并对第一缓冲层1和外层缓冲层3远离衬底的一侧进行刻蚀。
本实施例中采用直径为150mm的N型碳化硅衬底，外延结构在硅面进行，生长设备为水平式CVD外延生长炉，旋转载盘转速为0.9rpm。
S1：将清洗后的衬底放入腔体内，设置温度由900℃的待机温度升高至1590℃，氢气流量由30sccm增大至100sccm，维持高温退火的状态20min；将氢气流量进一步增大至120sccm，对衬底进行刻蚀10min；
S2：将氢气流量减小至100sccm，温度降低至1560℃，设置碳硅比为0.54，生长速度为6.5μm/h，生长时间为10min，生长得到第一缓冲层1厚度为1μm左右；氢气流量为120sccm，保持温度1560℃，对第一缓冲层1进行刻蚀5min；
S3：将氢气流量减小至100sccm，温度保持1560℃，设置碳硅比为0.81，生长速度提高至60μm/h，生长时间为3min，生长得到外层缓冲层3厚度为3μm左右；氢气流量为120sccm，保持温度1560℃，对外层缓冲层3进行刻蚀3min；
S4：将氢气流量减小至100sccm，温度保持1560℃，设置碳硅比为0.81，生长速度提高至60μm/h，生长时间为75min，生长得到生长外延层4，生长外延层4的厚度为75μm左右。
实施例2
如图4所示，在衬底上依次生长第一缓冲层1、第二缓冲层21、第三缓冲层22、第四缓冲层23、外层缓冲层3和生长外延层4，并分别对第一缓冲层1、第二缓冲层21、第三缓冲层22、第四缓冲层23和外层缓冲层3远离衬底的一侧进行刻蚀。
按照实施例1的制备步骤制备碳化硅衬底上的外延结构，其中将步骤S2重复多次，分别制备第二缓冲层21、第三缓冲层22、第四缓冲层23；步骤S3制备外层缓冲层3。
实施例3
将步骤S3中外层缓冲层3的生长速度调整为6.5μm/h，与第一缓冲层1的生长速度保持一致，其他制备步骤与实施例1中的制备步骤相同。
实施例4
将步骤S3中外层缓冲层3的厚度调整为1μm左右，与第一缓冲层1的厚度一致，其他制备步骤与实施例1中的制备步骤相同。
对比例1
如附图1所示，在衬底上依次生长过渡层和外延层。
与实施例1相同，本对比例采用直径为150mm的N型碳化硅衬底，外延结构在硅面进行，生长设备为水平式CVD外延生长炉，旋转载盘转速为0.9rpm。
步骤一：将清洗后的衬底放入腔体内，设置温度由900℃的待机温度升高至1590℃，氢气流量由30sccm增大至100sccm，维持高温退火的状态20min；将氢气流量进一步增大至120sccm，对衬底进行刻蚀10min；
步骤二：将氢气流量减小至100sccm，温度降低至1560℃，设置碳硅比为0.54，生长速度为6.5μm/h，生长时间为10min，生长得到过渡层厚度为1μm左右；
步骤三：氢气流量100sccm，温度1560℃，碳硅比为0.81，生长速度提高至75μm/h，生长时间为15min，生长得到外延层厚度为75μm左右。
对比例2
如附图2所示，中断外延层的生长，得到外延层为多层的碳化硅衬底上的外延结构。
与实施例1相同，本对比例采用直径为150mm的N型碳化硅衬底，外延结构在硅面进行，生长设备为水平式CVD外延生长炉，旋转载盘转速为0.9rpm。
步骤一：将清洗后的衬底放入腔体内，设置温度由900℃的待机温度升高至1590℃，氢气流量由30sccm增大至100sccm，维持高温退火的状态20min；将氢气流量进一步增大至120sccm，对衬底进行刻蚀10min；
步骤二：将氢气流量减小至100sccm，温度降低至1560℃，设置碳硅比为0.54，生长速度为6.5μm/h，生长时间为10min，生长得到缓冲层厚度为1μm左右；
步骤三：氢气流量100sccm，温度1560℃，碳硅比为0.81，生长速度提高至60μm/h，生长时间为15min，生长得到外延层厚度为15μm左右；
步骤四：将氢气流量提升至120sccm，维持温度1560℃，对第一层的外延层进行3min刻蚀；
重复步骤三和步骤四，直至外延层的厚度累加至75μm左右。
性能检测
将实施例1、对比例1和对比例2生长得到的碳化硅衬底上的外延结构进行致命缺陷数量检测和缺陷密度检测，将所得测试结果记录在下表1中。
表1实施例1、对比例1和对比例2的性能测试结果
项目 致命缺陷数量 缺陷密度(mm2)
实施例1 13 0.004
实施例2 2 0.0008
实施例3 28 0.009
实施例4 15 0.005
对比例1 126 0.2
对比例2 46 0.06
由实施例1、对比例1和对比例2的致命缺陷数量和缺陷密度的检测结果分析可知，本申请制得的碳化硅衬底上的外延结构大大降低了致命缺陷的数量和缺陷密度，几乎将缺陷阻挡在第一缓冲层和第二缓冲层中。本申请的碳化硅衬底上的外延结构的形成方法，能够有效降低碳化硅衬底上的外延结构的缺陷含量，有利于制备高质量、连续的厚外延结构。
由实施例1和实施例2的测试结果分析可知，设置多层中间缓冲层，并对多层中间缓冲层远离衬底的一侧进行刻蚀，能够进一步地降低碳化硅衬底上的外延结构中致命缺陷的数量及密度，甚至能够将缺陷密度降至0.0008mm2级别。
由实施例1和实施例3、实施例1和实施例4的测试结果分析可知，外层缓冲层的生长速度和厚度影响碳化硅衬底上的外延结构缺陷。控制外层缓冲层与生长外延层的生长速度一致，能够降低晶格失配的问题，进一步降低缺陷的形成。增加外层缓冲层的厚度，在确保生长速度的前体下，外层缓冲层的厚度的增加有利于将缺陷阻隔。
此外，本申请的制备工艺方法简单，适用于大多数碳化硅衬底上外延结构的生长装置，且能维持较好的生长速率，具有一定的实际应用价值。
以上描述了本申请的基本原理、主要特征和本申请的优点。本行业的技术人员应该了解，本申请不受上述实施例的限制，上述实施例和说明书中描述的只是本申请的原理，在不脱离本申请精神和范围的前提下本申请还会有各种变化和改进，这些变化和改进都落入要求保护的本申请的范围内。本申请要求的保护范围由所附的权利要求书及其等同物界定。

Claims (10)

1.一种碳化硅衬底上的外延结构，其特征在于，包括碳化硅衬底的一侧设置有多层缓冲层以及生长外延层，所述生长外延层设置在所述缓冲层相对所述碳化硅衬底的另一侧，所述缓冲层至少进行一次刻蚀。
2.如权利要求1所述的碳化硅衬底上的外延结构，其特征在于，所述碳化硅衬底与所述生长外延层之间设置有多层缓冲层，每层所述缓冲层远离所述碳化硅衬底的一侧均进行刻蚀。
3.如权利要求2所述的碳化硅衬底上的外延结构，其特征在于，所述缓冲层包括第一缓冲层和外层缓冲层，所述第一缓冲层设置在所述碳化硅衬底的一侧，所述外层缓冲层远离所述碳化硅衬底的一侧生长所述生长外延层，所述外层缓冲层与所述生长外延层的生长速度一致。
4.如权利要求3所述的碳化硅衬底上的外延结构，其特征在于，所述缓冲层还包括设置在所述第一缓冲层与所述外层缓冲层之间的中间缓冲层，所述中间缓冲层至少设置2层，每层所述中间缓冲层的厚度均大于所述第一缓冲层的厚度，每层所述中间缓冲层的生长速度均大于所述第一缓冲层的生长速度。
5.如权利要求3所述的碳化硅衬底上的外延结构，其特征在于，所述碳化硅衬底为N型掺杂碳化硅衬底，所述外层缓冲层与所述生长外延层的掺杂浓度一致。
6.如权利要求5所述的碳化硅衬底上的外延结构，其特征在于，所述衬底、所述第一缓冲层、多层所述中间缓冲层的掺杂浓度为1×1018～3×1018个原子/cm3，所述外层缓冲层和所述生长外延层的掺杂浓度为1×1015～1×1017个原子/cm3。
7.如权利要求1～6任一所述的碳化硅衬底上的外延结构，其特征在于，所述生长外延层为连续生长，所述生长外延层的厚度不少于20μm。
8.一种碳化硅衬底上的外延结构的形成方法，其特征在于，包括以下步骤：
S1：将清洗后的衬底进行高温退火，随后对衬底进行刻蚀；
S2：在刻蚀后的衬底上生长第一缓冲层，并对第一缓冲层进行刻蚀；
S3：在刻蚀后的第一缓冲层上生长多层中间缓冲层，并对所述中间缓冲层远离所述衬底的一侧进行刻蚀，在最后一层所述中间缓冲层上生长外层缓冲层，并对所述外层缓冲层远离所述衬底的一侧进行刻蚀；
S4：在所述外层缓冲层上生长生长外延层。
9.如权利要求8所述的形成方法，其特征在于，所述第一缓冲层生长的碳硅比为0.5～0.9，所述外层缓冲层和所述生长外延层生长的碳硅比为0.7～1.1。
10.如权利要求8所述的形成方法，其特征在于，所述第一缓冲层的生长速度为5～9μm/h，所述外层缓冲层与所述生长外延层的生长速度一致，且在60μm/h以上。
CN202311553732.9A 2023-11-21 2023-11-21 碳化硅衬底上的外延结构及其形成方法 Pending CN117587508A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311553732.9A CN117587508A (zh) 2023-11-21 2023-11-21 碳化硅衬底上的外延结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311553732.9A CN117587508A (zh) 2023-11-21 2023-11-21 碳化硅衬底上的外延结构及其形成方法

Publications (1)

Publication Number Publication Date
CN117587508A true CN117587508A (zh) 2024-02-23

Family

ID=89917591

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311553732.9A Pending CN117587508A (zh) 2023-11-21 2023-11-21 碳化硅衬底上的外延结构及其形成方法

Country Status (1)

Country Link
CN (1) CN117587508A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003178983A (ja) * 2001-12-10 2003-06-27 Toshiba Corp 炭化珪素基板及びその製造方法、及び半導体装置及びその製造方法
JP2009218575A (ja) * 2008-02-12 2009-09-24 Toyota Motor Corp 半導体基板の製造方法
CN107829135A (zh) * 2017-10-24 2018-03-23 瀚天天成电子科技（厦门）有限公司 一种高质量碳化硅外延生长工艺
CN112366130A (zh) * 2020-10-09 2021-02-12 中国电子科技集团公司第五十五研究所 一种降低碳化硅外延材料缺陷密度的方法
CN115787092A (zh) * 2022-12-09 2023-03-14 宁波合盛新材料有限公司 一种降低碳化硅同质外延缺陷的生长方法、碳化硅外延片和应用

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003178983A (ja) * 2001-12-10 2003-06-27 Toshiba Corp 炭化珪素基板及びその製造方法、及び半導体装置及びその製造方法
JP2009218575A (ja) * 2008-02-12 2009-09-24 Toyota Motor Corp 半導体基板の製造方法
CN107829135A (zh) * 2017-10-24 2018-03-23 瀚天天成电子科技（厦门）有限公司 一种高质量碳化硅外延生长工艺
CN112366130A (zh) * 2020-10-09 2021-02-12 中国电子科技集团公司第五十五研究所 一种降低碳化硅外延材料缺陷密度的方法
CN115787092A (zh) * 2022-12-09 2023-03-14 宁波合盛新材料有限公司 一种降低碳化硅同质外延缺陷的生长方法、碳化硅外延片和应用

Similar Documents

Publication Publication Date Title
JP4850960B2 (ja) エピタキシャル炭化珪素単結晶基板の製造方法
KR100918766B1 (ko) 화합물 단결정의 제조 방법
US6787793B2 (en) Strained Si device with first SiGe layer with higher Ge concentration being relaxed to have substantially same lattice constant as second SiGe layer with lower Ge concentration
CN111029246B (zh) 一种降低SiC外延层中三角形缺陷的方法
Ishiwara et al. Lateral solid phase epitaxy of amorphous Si films on Si substrates with SiO2 patterns
JP4786223B2 (ja) エピタキシャル炭化珪素単結晶基板及びその製造方法
JP2014075585A (ja) 減少した転位パイルアップを有する半導体ヘテロ構造および関連した方法
US6580104B1 (en) Elimination of contaminants prior to epitaxy and related structure
JP3454033B2 (ja) シリコンウェーハおよびその製造方法
US7198997B2 (en) Method for producing semiconductor substrate, method for producing field effect transistor, semiconductor substrate, and field effect transistor
EP2045836B1 (en) Method for producing semiconductor substrate
KR20150002066A (ko) 에피택셜 웨이퍼
KR20160136245A (ko) 탄화 규소 기판 및 탄화 규소 기판의 제조 방법
US10774444B2 (en) Method for producing SiC epitaxial wafer including forming epitaxial layer under different conditions
US9957639B2 (en) Method for producing epitaxial silicon carbide wafer
CN117587508A (zh) 碳化硅衬底上的外延结构及其形成方法
KR20140137795A (ko) 에피택셜 웨이퍼
CN115910755A (zh) 一种碳化硅外延片及其制备方法
US8431935B2 (en) Semiconductor substrate with cobalt silicide buffer layer and its manufacturing method
JP2003178977A (ja) 半導体結晶及びその製造方法
JP6796407B2 (ja) ＳｉＣエピタキシャルウェハの製造方法
KR20090017074A (ko) 에피층 성장방법
JP2004356164A (ja) 歪みシリコン基板ウエハの製造方法
EP4064326A1 (en) Silicon carbide epitaxial substrate and method for manufacturing same
KR100611061B1 (ko) 에피택시얼막 형성 방법과 이를 이용한 박막 형성 방법 및반도체 장치 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination