KR20130133043A - 에피택셜 탄화 규소 단결정 기판 및 그 제조 방법 - Google Patents

에피택셜 탄화 규소 단결정 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20130133043A
KR20130133043A KR1020137026706A KR20137026706A KR20130133043A KR 20130133043 A KR20130133043 A KR 20130133043A KR 1020137026706 A KR1020137026706 A KR 1020137026706A KR 20137026706 A KR20137026706 A KR 20137026706A KR 20130133043 A KR20130133043 A KR 20130133043A
Authority
KR
South Korea
Prior art keywords
silicon carbide
single crystal
crystal substrate
epitaxial
carbide single
Prior art date
Application number
KR1020137026706A
Other languages
English (en)
Other versions
KR101494122B1 (ko
Inventor
다카시 아이고
히로시 츠게
마사카즈 가츠노
다츠오 후지모토
히로카츠 야시로
와타루 이토오
Original Assignee
신닛테츠스미킨 카부시키카이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신닛테츠스미킨 카부시키카이샤 filed Critical 신닛테츠스미킨 카부시키카이샤
Publication of KR20130133043A publication Critical patent/KR20130133043A/ko
Application granted granted Critical
Publication of KR101494122B1 publication Critical patent/KR101494122B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

탄화 규소 단결정 기판 상에, 적층 결함이 적고 고품질인 탄화 규소 단결정 박막을 갖는 에피택셜 탄화 규소 단결정 기판 및 그 제조 방법을 제공한다.
오프 각도가 4°이하인 탄화 규소 단결정 기판 상에, 광 발광에 의해 400㎚∼600㎚의 파장에서 발광하는 적층 결함을, 합계로 10개/㎠ 미만 포함하도록 하고, 탄화 규소 단결정 기판 상에 탄화 규소 에피택셜층을 성장시킨 에피택셜 탄화 규소 단결정 기판이고, 또한 에피택셜층을 형성할 때에 사용하는 규소계의 재료 가스가 클로로실란인 동시에 탄소계의 재료 가스가 탄화수소 가스이고, 1600℃ 이상 1700℃ 이하의 성장 온도하에서, C/Si비를 0.5 이상 1.0 이하, 성장 속도를 1㎛/시 이상 3㎛/시 이하로 하여 에피택셜층을 형성하는 에피택셜 탄화 규소 단결정 기판의 제조 방법이다.

Description

에피택셜 탄화 규소 단결정 기판 및 그 제조 방법 {EPITAXIAL SILICON CARBIDE SINGLE-CRYSTAL SUBSTRATE AND PROCESS FOR PRODUCING SAME}
본 발명은, 에피택셜 탄화 규소(SiC) 단결정 기판 및 그 제조 방법에 관한 것이다.
탄화 규소(SiC)는, 내열성 및 기계적 강도가 우수한 동시에, 물리적, 화학적으로 안정적이므로, 내(耐) 환경성 반도체 재료로서 주목받고 있다. 또한, 최근 고주파 고 내압 전자 디바이스 등의 기판으로서 SiC 단결정 기판의 수요가 높아지고 있다.
SiC 단결정 기판을 사용하여, 전력 디바이스, 고주파 디바이스 등을 제작하는 경우에는, 통상, 기판 상에 열CVD법(열화학 증착법)이라 불리는 방법을 사용하여 SiC 박막을 에피택셜 성장시키거나, 이온 주입법에 의해 직접 불순물을 타입하는 것이 일반적이지만, 후자의 경우에는, 주입 후에 고온에서의 어닐이 필요해지므로, 에피택셜 성장에 의한 박막 형성이 다용되고 있다.
현재, SiC 기판의 구경은, 3 및 4인치(76㎜ 및 100㎜)가 주류이므로, 에피택셜 성장도 그러한 기판 상에 행해지게 되지만, 기저면 전위 등의 결함 밀도를 낮추고, 또한 SiC 잉곳으로부터의 기판의 수율을 높이는 등의 관점에서, 기판의 오프 각도는 종래의 8°로부터 약 4°내지 그 이하가 사용되고 있다.
4° 오프 기판 상의 에피택셜층의 경우, 기판의 기저면 전위에서, 기판/에피택셜층 계면에서 인상 전위(edge dislocation)로 변환되지 않고, 그대로 에피택셜층으로 인계되는 것의 밀도는 100∼200)개/㎠ 정도로 되어 있다. 이 기저면 전위의 일부는, SiC 결정 중에서 2개의 부분 전위로 분해하고, 그 사이에 적층 결함을 수반하고 있는 것이 알려져 있고(비특허문헌 1), 그것이 디바이스 내부에 존재하였을 때에는, 바이폴라 디바이스나 쇼트키 배리어 다이오드 등의 신뢰성에 악영향을 미치는 것이 개시되어 있다(비특허문헌 2). 디바이스의 사이즈가 커지면, 상기 정도의 밀도를 가진 기저면 전위라도, 그것에 의해 야기된 적층 결함이 디바이스 내부에 존재하는 확률이 높아지므로, 디바이스 특성 및 수율을 떨어뜨리는 요인으로 된다.
그러나, 이 적층 결함은, SiC 에피택셜층 상에 통상 관찰되는, 삼각형 결함이나 캐롯, 카밋 결함 등과 달리, 모폴로지적인 특징을 갖고 있지 않으므로, 현미경 관찰로는 인식할 수 없다. 따라서, 다른 관찰 방법이 필요해지는데, 현재 가장 다용되고 있는 것이 광 발광법(PL법)에 의한 것이다. 이것은, 밴드 갭 이상의 에너지를 갖는 광을 시료에 조사하고, 그것에 의해 여기된 전자가, 결함에 의해 형성된 밴드 갭 중의 준위로 떨어질 때의 발광을 관찰함으로써, 결함의 종류와 존재 개소를 특정하는 것이다. SiC의 경우, 적층 결함에 의해 형성되는 준위로부터의 발광 파장은 400㎚∼600㎚의 사이에 많이 존재하고, 특히 420㎚, 460㎚, 480㎚, 500㎚ 부근의 발광 파장을 갖는 준위에 대해서는, 그것을 초래하는 적층 결함의 구조나 그 적층 결함의 원인에 대한 연구가 이루어져 있다(비특허문헌 3). 그것에 따르면, 420㎚에서 발광하는 적층 결함은, single Shockley형의 적층 결함 혹은 3C형의 적층 결함이고, 460㎚에서 발광하는 적층 결함은, quadruple Shockley형의 적층 결함이고, 480㎚에서 발광하는 적층 결함은, triple Shockley형의 적층 결함이고, 500㎚에서 발광하는 적층 결함은, double Shockley형의 적층 결함이다. 이 중, 460㎚ 부근의 파장에서 발광하고 있는 적층 결함의 예를 도 1에 도시한다(비특허문헌 4로부터 인용).
그러나, 에피택셜 성장 조건과 적층 결함의 종류, 밀도 등과의 관련은 충분히 해명되어 있지 않고, 통상의 4°오프 기판 상에 있어서의 에피택셜층의 경우, PL법에 의해 400㎚∼600㎚의 파장에서 발광이 관찰되는 적층 결함의 수는, 합계로 10개/㎠ 이상이다.
따라서, 금후 디바이스에의 응용이 기대되는 SiC 에피택셜 성장 기판이지만, 기판의 오프 각도를 4°혹은 그 이하로 하여, 에피택셜층에 존재하는 기저면 전위를 줄이고, 그것에 의해 야기되는 적층 결함을 줄였다고 해도, 현상에서는 10개/㎠ 이상의 적층 결함이 존재한다. 이것은, 디바이스의 전극 면적을 한 변이 3㎜ 정도로 하면, 그 중에 포함되는 적층 결함의 수는 1개 이상으로 되어, 디바이스 특성이나 신뢰성을 열화시키게 된다. 전극 아래에 존재하는 적층 결함의 수를 1개 미만으로 하기 위해서는, 10개/㎠ 미만의 적층 결함 밀도가 필요해지지만, 상술한 바와 같이, 적층 결함 자체의 현미경 관찰을 할 수 없고, 또한 에피택셜 성장 조건과 적층 결함의 종류, 밀도 등과의 관련이 충분히 해명되어 있지 않으므로, 적층 결함 밀도가 낮은 에피택셜막을 안정적으로 형성하는 것은 곤란했다.
X.J.Ning et al.: Journal of American Ceramics Soc. Vol.80(1997) p.1645. H. Fujiwara et al.: Applied Physics Letters Vol.87(2005) 051912 G. Feng et al.: Physica B 404(2009) p4745. R. Hattori et al.: Materials Science Forum Vols.615-617(2009) p 129.
본 발명은, 오프 각도가 4°내지 그 이하인 기판을 사용한 에피택셜 성장에 있어서, 적층 결함 밀도가 낮은 고품질 에피택셜막을 갖는 에피택셜 SiC 단결정 기판 및 그 제조 방법을 제공하는 것이다.
본 발명은, 에피택셜 성장을 행할 때에, 규소계의 재료 가스로서 클로로실란을 사용하여, 에피택셜 성장시의 상기 규소계 재료 가스 중의 규소 원자수에 대한 탄소계 재료 가스 중의 탄소 원자수의 비(C/Si비) 및 성장 온도, 성장 속도를 제어함으로써, 상기 과제를 해결할 수 있는 것을 발견하고, 완성한 것이다.
즉, 본 발명은,
(1) 오프 각도가 4°이하인 탄화 규소 단결정 기판 상에 탄화 규소 에피택셜층을 갖는 에피택셜 탄화 규소 단결정 기판이며, 상기 에피택셜층은, 광 발광에 의해 400㎚∼600㎚의 파장에서 발광하는 적층 결함의 수가 합계로 10개/㎠ 미만인 것을 특징으로 하는 에피택셜 탄화 규소 단결정 기판,
(2) 상기 적층 결함의 발광 파장이, 420㎚이고, 쇼클리형의 적층 결함 혹은 3C형의 적층 결함이며, 5개/㎠ 미만인 것을 특징으로 하는, (1)에 기재된 에피택셜 탄화 규소 단결정 기판,
(3) 상기 적층 결함의 발광 파장이, 460㎚이고, 쇼클리형의 적층 결함이며, 5개/㎠ 미만인 것을 특징으로 하는, (1)에 기재된 에피택셜 탄화 규소 단결정 기판,
(4) 상기 적층 결함의 발광 파장이, 480㎚이고, 쇼클리형의 적층 결함이며, 3개/㎠ 미만인 것을 특징으로 하는, (1)에 기재된 에피택셜 탄화 규소 단결정 기판,
(5) 상기 적층 결함의 발광 파장이, 500㎚이고, 쇼클리형의 적층 결함이며, 3개/㎠ 미만인 것을 특징으로 하는, (1)에 기재된 에피택셜 탄화 규소 단결정 기판,
(6) 오프 각도가 4°이하인 탄화 규소 단결정 기판 상에 탄화 규소를 에피택셜 성장시켜, (1)에 기재된 에피택셜 탄화 규소 단결정 기판을 제조하는 방법이며, 상기 탄화 규소 단결정 기판 상에 탄화 규소를 에피택셜 성장시킬 때에 사용하는 규소계의 재료 가스가 클로로실란[SiHmCln(m＋n＝4, m은 0∼3의 정수, n은 1∼4)의 정수)]이고, 탄소계의 재료 가스가 탄화수소 가스이며, 또한 에피택셜 성장시의 클로로실란 중의 규소 원자수에 대한 탄화수소 가스 중의 탄소 원자수의 비(C/Si비)가 0.5 이상 1.0 이하이고, 또한 에피택셜 성장 온도가 1600℃ 이상 1700℃ 이하인 것을 특징으로 하는 에피택셜 탄화 규소 단결정 기판의 제조 방법,
(7) 상기 탄화 규소 단결정 기판이 구경 4인치 이상인 것을 특징으로 하는 (6)에 기재된 에피택셜 탄화 규소 단결정 기판의 제조 방법,
(8) 상기 에피택셜 성장에 있어서, 에피택셜 성장 속도가 1㎛/시 이상 3㎛/시 이하인 것을 특징으로 하는 (6) 또는 (7)에 기재된 에피택셜 탄화 규소 단결정 기판의 제조 방법,
(9) 상기 에피택셜 성장이, 열화학 증착법(CVD법)인 (6)∼(8) 중 어느 한 항에 기재된 에피택셜 탄화 규소 단결정 기판의 제조 방법,
(10) 상기 규소계의 재료 가스가, 트리클로로실란(SiHCl3)인 것을 특징으로 하는 (6)∼(9) 중 어느 한 항에 기재된 에피택셜 탄화 규소 단결정 기판의 제조 방법,
(11) 상기 규소계의 재료 가스가, 테트라클로로실란(SiCl4)인 것을 특징으로 하는 (6)∼(9) 중 어느 한 항에 기재된 에피택셜 탄화 규소 단결정 기판의 제조 방법이다.
본 발명에 따르면, 오프 각도가 4°내지 그 이하인 기판 상의 에피택셜막에 있어서, 적층 결함 밀도가 낮은 고품질 에피택셜막을 갖는 SiC 단결정 기판을 제공하는 것이 가능하다.
또한, 본 발명의 제조 방법은, CVD법이므로, 장치 구성이 용이하고 제어성도 우수하고, 균일성, 재현성의 높은 에피택셜막이 얻어진다. 특히, 본 발명의 제조 방법에 따르면, 기판의 구경이 4인치 이상이라도, 안정된 스텝 플로우 성장이 가능하다.
또한, 본 발명의 에피택셜 SiC 단결정 기판을 사용한 디바이스는, 적층 결함 밀도가 낮은 고품질 에피택셜막 상에 형성되므로, 그 특성, 신뢰성 및 수율이 향상된다.
도 1은 PL법에 의해, 460㎚ 부근의 파장에서 발광하고 있는 적층 결함의 예
도 2는 종래의 에피택셜 성장을 행할 때의 전형적인 성장 시퀀스를 나타내는 도면
도 3은 본 발명의 일 방법에 의해 에피택셜 성장을 행할 때의 성장 시퀀스를 나타내는 도면
도 4는 본 발명의 일 방법에 의해 에피택셜 성장을 행한 막의 표면 상태를 나타내는 광학 현미경 사진
본 발명의 구체적인 내용에 대해 서술한다.
우선, SiC 단결정 기판 상에의 에피택셜 성장에 대해 서술한다.
본 발명에서 적합하게 에피택셜 성장에 사용하는 장치는, 횡형의 CVD 장치이다. CVD법은, 장치 구성이 간단하고, 가스의 on/off로 성장을 제어할 수 있으므로, 에피택셜막의 제어성, 재현성이 우수한 성장 방법이다. 또한, CVD법 이외에도, 분자선 애피택시법(MBE법), 액층 애피택시법(LPE법) 등에 의해 에피택셜 성장을 행할 수도 있다.
도 2에, 종래의 에피택셜막 성장을 행할 때의 전형적인 CVD법에 의한 성장 시퀀스를, 가스의 도입 타이밍과 함께 나타낸다. 우선, 성장로에 기판을 세트하고, 성장로 내를 진공 배기한 후, 수소 가스를 도입하여 압력을 1×104∼3×104Pa로 조정한다. 그 후, 압력을 일정하게 유지하면서 성장로의 온도를 높여, 성장 온도인 1550∼1600℃에 도달한 후, 재료 가스인 SiH4와 C2H4 및 도핑 가스인 N2를 도입하여 성장을 개시한다. SiH4 유량은 매분 40∼50㎤, C2H4 유량은 매분 20∼40㎤이고, 성장 속도는 매시 6∼7㎛이다. 이 성장 속도는, 통상 이용되는 에피택셜층의 막 두께가 10㎛ 정도이므로, 생산성을 고려하여 결정된 것이다. 일정 시간 성장시켜, 원하는 막 두께가 얻어진 시점에서 SiH4, C2H4 및 N2의 도입을 멈추고, 수소 가스만 흘린 상태에서 온도를 낮춘다. 온도가 상온까지 낮아진 후, 수소 가스의 도입을 멈추고, 성장실 내를 진공 배기하고, 불활성 가스를 성장실에 도입하여, 성장실을 대기압으로 복귀시키고 나서, 기판을 취출한다.
다음에, 본 발명의 내용을 도 3에 나타낸 CVD법에 의한 성장 시퀀스의 일례로 설명한다. SiC 단결정 기판을 세트하고, 성장로 내를 진공 배기한 후, 수소 가스를 도입하여 압력을 1×104∼3×104Pa로 조정한다. 그 후, 압력을 일정하게 유지하면서 성장로의 온도를 높여, 1600℃ 정도에 도달하였을 때에, 재료 가스인 클로로실란 가스(도 3은 트리클로로실란의 경우)와 C2H4 및 도핑 가스인 N2를 도입하여 성장을 개시한다. 그 후의 순서는, 도 2의 경우와 마찬가지이다. 이와 같이, 규소계의 재료 가스로서 클로로실란 가스를 사용함으로써, 종래의 실란 가스를 사용한 경우에 비해 적층 결함 밀도가 저감된다. 이것은 이하와 같이 생각된다.
적층 결함은, 기판으로부터 에피택셜층으로 인계된 기저면 전위가 2개의 부분 전위로 분해됨으로써 발생하는 것이지만, 이것은 에피택셜 성장에 흐트러짐이 발생한 것을 의미하고 있다. 실란 가스는, 분해되면 SixHy의 형태를 가진 화합물로 되고, 그것이 성장 표면 테라스상에서 분해되어, Si 원자가 스텝이나 킹크에 도입되어 성장해 가지만, 표면 결함이나 미소한 요철이 존재하면, 그 부분에서 Si 원자가 응집되어, 스텝 플로우 성장의 방해로 된다. 그러나, SiHmCln(m＋n＝4, m은 0∼3의 정수, n은 1∼4)의 정수]으로 나타내어지는 클로로실란 가스는 분해되면 기상중에서 안정된 SiCl2의 형태로 되고, 그 상태에서 스텝이나 킹크에 공급되므로, 표면 결함이나 미소한 요철의 영향을 받기 어려워, 안정된 스텝 플로우 성장이 실현되게 되고, 그 결과 적층 결함의 저감이 가능해진다. 여기서, 적층 결함이라 함은, PL법에 의해 400㎚∼600㎚의 파장에서 발광이 관찰되는 것으로, 쇼클리형 혹은 3C형의 적층 결함을 의미하고 있고, 일반적으로 모폴로지적인 특징을 갖지 않는 것이다. 이들 적층 결함은, 종래의 현미경에 의한 표면 관찰로는 인식할 수 없다. 그러나, 이들 적층 결함을 갖는 기판을 디바이스에 사용한 경우, 디바이스 특성 및 수율이 떨어진다. 수율을 평가하는 방법은, 예를 들어 이하의 것이다. 쇼트키 배리어 다이오드를 형성하고, 그것에 순방향 전압을 인가하여, 다이오드의 n값을 비교한다. 이상적인 n값은 1.0으로, 특성이 열화되는 동시에 n값은 커지지만, n값이 1.10 이하인 쇼트키 배리어 다이오드를 우량품으로 하고, 우량품률을 구하여, 수율로서 평가할 수 있다.
본 발명에 의해, 4°내지 그 이하의 오프각을 가진 기판 상의 에피택셜막에 있어서, 적층 결함 밀도가 낮은 양호한 에피택셜막이 얻어지게 되지만, 오프각이 비교적 작으므로, 성장 온도를 어느 정도 높게 하는 동시에, C/Si비를 작게 하여, 스텝 플로우 성장을 발생하기 쉽게 할 필요가 있다. 이상의 상황을 고려하여, 발명자들이 검토한 결과, 성장 온도는 1600℃ 이상이 바람직하고, 그러나, 지나치게 높으면 표면 거칠어짐이 발생하므로, 1700℃ 이하가 바람직하다. 보다 적합하게는 1620℃ 이상 1680℃ 이하이다. 또한, C/Si비는, 지나치게 낮으면 잔류 질소의 도입이 증가하고, 지나치게 높으면 스텝 플로우 성장의 촉진 효과가 저감되므로, 0.5 이상 1.0 이하가 바람직하고, 보다 적합하게는 0.6 이상 0.8 이하이다.
또한, 성장 속도에 관해서도, 지나치게 낮으면 생산성이 문제로 되고, 지나치게 높으면 성장의 흐트러짐이 발생하기 쉬워지므로, 1㎛/시 이상 3㎛/시 이하가 바람직하고, 보다 적합하게는 1.5㎛/시 이상 2.5㎛/시 이하이다. 또한, 분해하여 SiCl2의 형태로 재료 가스를 공급하기 위해서는, 클로로실란 중에서도 Si에 대한 Cl의 비율이 큰 가스의 쪽이 유리해, 따라서 트리클로로실란이나 테트라클로로실란이 바람직하다. 또한, 탄소계 원료 가스로서는, 불포화 탄화수소나 포화 탄화수소와 같은 탄화수소 가스를 사용할 수 있고, 이 중 전자로서 에틸렌, 후자로서 에탄이나 프로판을 예시할 수 있지만, 이것에 한정되는 것은 아니다.
본 발명의 에피택셜 탄화 규소 단결정 기판에 사용되고 있는 탄화 규소 기판은, 4°내지 그 이하의 오프각을 갖고 있지만, 이것은, 기저면 전위 등의 결함 밀도를 낮추고, 또한 잉곳으로부터의 기판의 수율을 높이는 등의 요청에 따른 것이다.
또한, 기판의 구경은 특별히 제한은 없고, 2인치, 3인치라도 좋고, 또한 4인치 이상으로 해도 좋다. 이것은, 구경이 커질수록, 기판 상에 공급된 Si종은, 스텝이나 킹크에 도입되기 위해서는 표면 상의 긴 거리를 움직여야 하지만, 그 경우에는, 안정된 SiCl2의 형태로 Si종이 공급되는 본 발명의 이점이 보다 발휘된다고 생각되기 때문이다.
보다 상세하게 설명하면, 일반적으로 기판의 구경이 커짐에 따라, 기판의 온도가 불균일해지고, 또한 공급된 Si종이 스텝이나 킹크에 도입될 때까지의 이동 거리가 길어진다. 그러한 환경에서는, 스텝 플로우 성장이 불안정해진다.
상술한 바와 같이, 실란 가스는, 분해하면 SixHy의 형태를 가진 화합물로 되고, 그것이 성장 표면의 테라스 상에서 분해되어, Si 원자가 스텝이나 킹크에 도입되어 성장해 가지만, 표면 결함이나 미소한 요철이 존재하면, 그 부분에서 Si 원자가 응집되어, 스텝 플로우 성장의 방해로 된다.
2인치나 3인치의 기판에서는, 온도의 불균일성이나 Si종의 이동 거리가 비교적 작아, 현재화되지 않았던 문제가, 4인치 이상의 구경에서 현재화되는 경우가 있다. 즉, 스텝 플로우 성장이 방해되는 개연성이 높아진다.
그러나, 클로로실란 가스는 분해되면 기상 중에서 안정된 SiCl2의 형태로 되어, 그 상태에서 스텝이나 킹크에 공급되므로, 표면 결함이나 미소한 요철의 영향을 받기 어려워, 안정된 스텝 플로우 성장이 실현되게 되고, 그 결과 적층 결함의 저감이 가능해진다. 특히, 4인치 이상의 구경이 큰 기판이라도, 결과 적층 결함의 저감이 가능해진다.
또한, PL법에 의해 관찰되는 적층 결함수를 10개/㎠ 미만으로 할 필요성은, 현재, 디바이스의 전극 면적이 한 변이 3㎜ 정도이고, 그 중에 포함되는 적층 결함의 수를 1개 이하로 하여, 디바이스 특성이나 신뢰성을 향상시키기 위함이다. 특히 460㎚에서 발광하는 적층 결함은, 에피택셜 성장이 불안정한 경우에 발생하는 것이며, 디바이스에 미치는 영향도 크기 때문에, 5개/㎠ 미만으로 할 필요가 있다. 다른 파장에서 발광하는 적층 결함에 대해서는, 우선 상기 5개/㎠ 미만을 만족시키면서, 전체 10개/㎠ 미만을 만족시키는 것이 필요하다. 또한, 장래적으로는 디바이스의 전극 면적이 한 변이 5㎜ 정도로 되는 것이 예상되므로, 그 경우라도 전극 내에 포함되는 적층 결함수가 1개 이하이도록, PL법에 의해 관찰되는 적층 결함수는 4개/㎠ 이하인 것이 보다 바람직하다. 적층 결함수가 10개/㎠ 미만인 기판을 사용하여, 쇼트키 배리어 다이오드를 형성한 경우, 우량품률, 즉, 수율은, 약 70％를 초과한다. 또한, 본 발명에서 말하는 에피택셜층의 적층 결함의 수는, 후술하는 실시예에 나타내는 바와 같은 PL법을 이용한 측정에 의해 검출되는 것이다.
이와 같이 하여 얻어진 에피택셜 SiC 단결정 기판 상에 적합하게 형성되는 디바이스로서는, 쇼트키 배리어 다이오드, PIN 다이오드, MOS 다이오드, MOS 트랜지스터 등을 들 수 있고, 그 중에서도 특히 적합한 것이 전력 제어용으로 사용되는 디바이스이다.
실시예
이하, 실시예에 기초하여 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이하의 내용에 제한되는 것은 아니다.
(실시예 1)
3인치(76㎜) 웨이퍼용 SiC 단결정 잉곳으로부터, 약 400㎛의 두께로 슬라이스 하고, 거친 절삭과 다이아몬드 지립에 의한 통상 연마를 실시한, 4H형의 폴리타입을 갖는 SiC 단결정 기판의 Si면에, 에피택셜 성장을 실시하였다. 기판의 오프각은 4°이다. 성장 순서로서는, 성장로에 기판을 세트하고, 성장로 내를 진공 배기한 후, 수소 가스를 매분 150L 도입하면서 압력을 1.0×104Pa로 조정하였다. 그 후, 압력을 일정하게 유지하면서 성장로의 온도를 1600℃까지 높여, 트리클로로실란(SiHCl3)을 매분 20㎤, C2H4를 매분 8㎤(C/Si비 0.8), 또한 도핑 가스인 N2 유량을 매분 1㎤로 하여 에피택셜층을 약 10㎛ 성장시켰다. 이때의 성장 속도는 2.5㎛/시였다.
이와 같이 하여 에피택셜 성장을 행한 막에 대해, PL법에 의해 평가를 행하였다. 광원에는 수은계의 UV 광원(파장 313㎚)을 사용하여, 에피택셜층의 전체 영역에 UV 광이 조사되도록 하였다. SiC의 경우, 적층 결함에 의해 형성되는 준위로부터의 발광 파장에서, 400㎚∼600㎚의 사이에 존재하는 것은, 약 420㎚, 약 460㎚, 약 480㎚, 약 500㎚이다. 따라서, 얻어진 광 발광 광을, 상기 4파장의 밴드패스 필터를 사용하여 CCD 디텍터에 의해 검출하고, 각 파장에서 발광하는 적층 결함의 수를 측정한 바, 합계로 8개/㎠로, 적층 결함 밀도가 낮은 양호한 막이 얻어져 있었다. 상세하게는, 420㎚에서의 결함수가 4개/㎠이고, 460㎚에서의 결함수가 2개/㎠이고, 480㎚에서의 결함수가 1개/㎠이고, 500㎚에서의 결함수가 1개/㎠였다. 여기서 사용한 CCD 디텍터는, 화소수가 100만(소자 사이즈는 13㎛×13㎛)이고, 딥 디프레션형이므로, SiC의 밴드 단부 발광 파장으로부터, 근적외 영역까지 높은 감도를 갖고 있고, 이 CCD 디텍터에 의해 검출된 발광을 적층 결함으로서 카운트하였다. 또한, 에피택셜막 표면의 광학 현미경 사진을 도 4에 나타낸다. 표면 결함도 적고, 고품질의 막이 얻어져 있는 것을 알 수 있다.
또한, 이 에피택셜막(에피택셜층) 상에 한 변이 3㎜인 크기의 전극을 가진 쇼트키 배리어 다이오드를 형성하고, 또한 후술하는 비교예 1의 에피택셜막 상에도 동일 치수의 쇼트키 배리어 다이오드를 형성하고, 각각에 순방향 전압을 인가하여, 다이오드의 n값을 비교하였다. 이상적인 n값은 1.0으로, 특성이 열화되는 동시에 n값은 커지지만, n값이 1.10 이하인 쇼트키 배리어 다이오드를 우량품으로 하면, 실시예 1의 쇼트키 배리어 다이오드의 우량품률은 75％, 비교예 1의 쇼트키 배리어 다이오드의 우량품률은 60％로, 실시예 1의 쇼트키 배리어 다이오드의 쪽이 수율은 높았다.
(실시예 2)
실시예 1과 마찬가지로 슬라이스, 거친 절삭, 통상 연마를 행한, 4H형의 폴리타입을 갖는 3인치(76㎜)의 SiC 단결정 기판의 Si면에, 에피택셜 성장을 실시하였다. 기판의 오프각은 4°이다. 성장 개시까지의 순서, 온도 등은, 실시예 1과 마찬가지이며, 테트라클로로실란(SiCl4)을 매분 20㎤, C2H4를 매분 6㎤(C/Si비 0.6), 또한 도핑 가스인 N2 유량을 매분 1㎤로 하여 에피택셜층을 약 10㎛ 성장시켰다. 이때의 성장 속도는 2.5㎛/시였다. 이와 같이 하여 에피택셜 성장을 행한 막을 실시예 1과 마찬가지로 하여 PL법에 의해 평가하고, 400㎚∼600㎚의 파장에서 발광하는 적층 결함의 수를 측정한 바, 합계로 8개/㎠로, 적층 결함 밀도가 낮고, 표면 결함도 적은 양호한 막이 얻어져 있었다. 상세하게는, 420㎚에서의 결함수가 3개/㎠이고, 460㎚에서의 결함수가 3개/㎠이고, 480㎚에서의 결함수가 1개/㎠이고, 500㎚에서의 결함수가 1개/㎠였다. 또한, 실시예 1과 마찬가지로 쇼트키 배리어 다이오드를 형성하여 우량품률을 조사한 바, 75％였다.
(실시예 3)
실시예 1과 마찬가지로 슬라이스, 거친 절삭, 통상 연마를 행한, 4H형의 폴리타입을 갖는 3인치(76㎜)의 SiC 단결정 기판의 Si면에, 에피택셜 성장을 실시하였다. 기판의 오프각은 2°이다. 성장 개시까지의 순서, 온도 등은, 실시예 1과 마찬가지이며, 트리클로로실란(SiHCl3)을 매분 30㎤, C2H4를 매분 15㎤(C/Si비 1.0), 또한 도핑 가스인 N2 유량을 매분 1㎤로 하여 에피택셜층을 약 10㎛ 성장시켰다. 이때의 성장 속도는 3㎛/시였다. 이와 같이 하여 에피택셜 성장을 행한 막을 실시예 1과 마찬가지로 하여 PL법에 의해 평가하여, 400㎚∼600㎚의 파장에서 발광하는 적층 결함의 수를 측정한 바, 합계로 6개/㎠로, 적층 결함 밀도가 낮고, 표면 결함도 적은 양호한 막이 얻어져 있었다. 상세하게는, 420㎚에서의 결함수가 2개/㎠이고, 460㎚에서의 결함수가 2개/㎠이고, 480㎚에서의 결함수가 1개/㎠이고, 500㎚에서의 결함수가 1개/㎠였다. 또한, 실시예 1과 마찬가지로 쇼트키 배리어 다이오드를 형성하여 우량품률을 조사한 바, 78％였다.
(실시예 4)
실시예 1과 마찬가지로 슬라이스, 거친 절삭, 통상 연마를 행한, 4H형의 폴리타입을 갖는 3인치(76㎜)의 SiC 단결정 기판의 Si면에, 에피택셜 성장을 실시하였다. 기판의 오프각은 2°이다. 성장 개시까지의 순서는 실시예 1과 마찬가지이지만, 성장 온도를 1625℃로 하고, 트리클로로실란(SiHCl3)을 매분 20㎤, C2H4를 매분 8㎤(C/Si비 0.8), 또한 도핑 가스인 N2 유량을 매분 1㎤로 하여 에피택셜층을 약 10㎛ 성장시켰다. 이때의 성장 속도는 2.5㎛/시였다. 이와 같이 하여 에피택셜 성장을 행한 막을 실시예 1과 마찬가지로 하여 PL법에 의해 평가하여, 400㎚∼600㎚의 파장에서 발광하는 적층 결함의 수를 측정한 바, 합계로 4개/㎠로, 적층 결함 밀도가 낮고, 표면 결함도 적은 양호한 막이 얻어져 있었다. 상세하게는, 420㎚에서의 결함수가 1개/㎠이고, 460㎚에서의 결함수가 2개/㎠이며, 480㎚에서의 결함수가 1개/㎠이며, 500㎚에서의 결함수가 0개/㎠였다. 또한, 실시예 1과 마찬가지로 쇼트키 배리어 다이오드를 형성하여서 우량품률을 조사한 바, 80％였다.
(실시예 5)
실시예 1과 마찬가지로 슬라이스, 거친 절삭, 통상 연마를 행한, 4H형의 폴리타입을 갖는 3인치(76㎜)의 SiC 단결정 기판의 Si면에, 에피택셜 성장을 실시하였다. 기판의 오프각은 0.5°이다. 성장 개시까지의 순서, 온도 등은, 실시예 1과 마찬가지이며, 트리클로로실란(SiHCl3)을 매분 30㎤, C2H4를 매분 7.5㎤(C/Si비 0.5), 또한 도핑 가스인 N2 유량을 매분 1㎤로 하여 에피택셜층을 약 10㎛ 성장시켰다. 이때의 성장 속도는 2㎛/시였다. 이와 같이 하여 에피택셜 성장을 행한 막을 실시예 1과 마찬가지로 하여 PL법에 의해 평가하여, 400㎚∼600㎚의 파장에서 발광하는 적층 결함의 수를 측정한 바, 합계로 4개/㎠로, 적층 결함 밀도가 낮고, 표면 결함도 적은 양호한 막이 얻어져 있었다. 상세하게는, 420㎚에서의 결함수가 2개/㎠이고, 460㎚에서의 결함수가 2개/㎠이고, 480㎚에서의 결함수가 0개/㎠이고, 500㎚에서의 결함수가 0개/㎠였다. 또한, 실시예 1과 마찬가지로 쇼트키 배리어 다이오드를 형성하여 우량품률을 조사한 바, 80％였다.
(실시예 6)
실시예 1과 마찬가지로 슬라이스, 거친 절삭, 통상 연마를 행한, 4H형의 폴리타입을 갖는 3인치(76㎜)의 SiC 단결정 기판의 Si면에, 에피택셜 성장을 실시하였다. 기판의 오프각은 4°이다. 성장 개시까지의 순서는 실시예 1과 마찬가지이지만, 성장 온도를 1650℃로 하고, 트리클로로실란(SiHCl3)을 매분 20㎤, C2H4를 매분 8㎤(C/Si비 0.8), 또한 도핑 가스인 N2 유량을 매분 1㎤로 하여 에피택셜층을 약 10㎛ 성장시켰다. 이때의 성장 속도는 2.5㎛/시였다. 이와 같이 하여 에피택셜 성장을 행한 막을 실시예 1과 마찬가지로 하여 PL법에 의해 평가하여, 400㎚∼600㎚의 파장에서 발광하는 적층 결함의 수를 측정한 바, 합계로 6개/㎠로, 적층 결함 밀도가 낮고, 표면 결함도 적은 양호한 막이 얻어져 있었다. 상세하게는, 420㎚에서의 결함수가 2개/㎠이고, 460㎚에서의 결함수가 2개/㎠이고, 480㎚에서의 결함수가 1개/㎠이고, 500㎚에서의 결함수가 1개/㎠였다. 또한, 실시예 1과 마찬가지로 쇼트키 배리어 다이오드를 형성하여 우량품률을 조사한 바, 77％였다.
(실시예 7)
실시예 1과 마찬가지로 슬라이스, 거친 절삭, 통상 연마를 행한, 4H형의 폴리타입을 갖는 4인치(100㎜)의 SiC 단결정 기판의 Si면에, 에피택셜 성장을 실시하였다. 기판의 오프각은 4°이다. 성장 개시까지의 순서, 온도 등은, 실시예 1과 마찬가지이며, 테트라클로로실란(SiCl4)을 매분 20㎤, C2H4를 매분 6㎤(C/Si비 0.6), 또한 도핑 가스인 N2 유량을 1㎤로 하여 에피택셜층을 약 10㎛ 성장시켰다. 이때의 성장 속도는 2.5㎛/시였다. 이와 같이 하여 에피택셜 성장을 행한 막을 PL 평가하여, 400㎚∼600㎚의 파장에서 발광하는 적층 결함의 수를 측정한 바, 합계로 9개/㎠로, 적층 결함 밀도가 낮고, 표면 결함도 적은 양호한 막이 얻어져 있었다. 상세하게는, 420㎚에서의 결함수가 3개/㎠이고, 460㎚에서의 결함수가 3개/㎠이고, 480㎚에서의 결함수가 2개/㎠이고, 500㎚에서의 결함수가 1개/㎠였다. 또한, 실시예 1과 마찬가지로 쇼트키 배리어 다이오드를 형성하여 우량품률을 조사한 바, 79％였다.
(실시예 8)
실시예 1과 마찬가지로 슬라이스, 거친 절삭, 통상 연마를 행한, 4H형의 폴리타입을 갖는 2인치(50㎜)의 SiC 단결정 기판의 Si면에, 에피택셜 성장을 실시하였다. 기판의 오프각은 4°이다. 성장 개시까지의 순서, 온도 등은, 실시예 1과 마찬가지이며, 테트라클로로실란(SiCl4)을 매분 20㎤, C2H4를 매분 8㎤(C/Si비 0.8), 또한 도핑 가스인 N2 유량을 1㎤로 하여 에피택셜층을 약 10㎛ 성장시켰다. 이때의 성장 속도는 2.7㎛/시였다. 이와 같이 하여 에피택셜 성장을 행한 막을 PL 평가하여, 400㎚∼600㎚의 파장에서 발광하는 적층 결함의 수를 측정한 바, 합계로 5개/㎠로, 적층 결함 밀도가 낮고, 표면 결함도 적은 양호한 막이 얻어져 있었다. 상세하게는, 420㎚에서의 결함수가 1개/㎠이고, 460㎚에서의 결함수가 2개/㎠이고, 480㎚에서의 결함수가 1개/㎠이고, 500㎚에서의 결함수가 1개/㎠였다. 또한, 실시예 1과 마찬가지로 쇼트키 배리어 다이오드를 형성하여 우량품률을 조사한 바, 82％였다.
(비교예 1)
실시예 1과 마찬가지로 슬라이스, 거친 절삭, 통상 연마를 행한, 4H형의 폴리타입을 갖는 3인치(76㎜)의 SiC 단결정 기판의 Si면에, 에피택셜 성장을 실시하였다. 기판의 오프각은 4°이다. 성장 개시까지의 순서, 온도 등은, 실시예 1과 마찬가지이지만, 규소계의 재료 가스로서 실란(SiH4)을 사용하여, SiH4의 유량을 매분 40㎤, C2H4 유량을 매분 22㎤(C/Si비 1.1), 또한 도핑 가스인 N2 유량을 매분 1㎤로 하여 에피택셜층을 약 10㎛ 성장시켰다. 이때의 성장 속도는 6㎛/시였다. 이와 같이 하여 에피택셜 성장을 행한 막을 실시예 1과 마찬가지로 하여 PL법에 의해 평가하여, 400㎚∼600㎚의 파장에서 발광하는 적층 결함의 수를 측정한 바, 합계로 20개/㎠로, 적층 결함 밀도는 높았다. 상세하게는, 420㎚에서의 결함수가 7개/㎠이고, 460㎚에서의 결함수가 8개/㎠이고, 480㎚에서의 결함수가 3개/㎠이고, 500㎚에서의 결함수가 2개/㎠였다. 또한, 실시예 1에서 서술한 바와 같이, 이 에피택셜막 상에 형성한 쇼트키 배리어 다이오드의 우량품률을 조사한 바, 60％였다.
(비교예 2)
실시예 1과 마찬가지로 슬라이스, 거친 절삭, 통상 연마를 행한, 4H형의 폴리타입을 갖는 3인치(76㎜)의 SiC 단결정 기판의 Si면에, 에피택셜 성장을 실시하였다. 기판의 오프각은 4°이다. 성장 개시까지의 순서는 실시예 1과 마찬가지이지만, 성장 온도를 1550℃로 하고, 트리클로로실란(SiHCl3)을 매분 30㎤, C2H4를 매분 12㎤(C/Si비 0.8), 또한 도핑 가스인 N2 유량을 매분 1㎤로 하여 에피택셜층을 약 10㎛ 성장시켰다. 이때의 성장 속도는 2㎛/시였다. 이와 같이 하여 에피택셜 성장을 행한 막을 실시예 1과 마찬가지로 하여 PL법에 의해 평가하여, 400㎚∼600㎚의 파장에서 발광하는 적층 결함의 수를 측정한 바, 합계로 18개/㎠로, 적층 결함 밀도는 높았다. 상세하게는, 420㎚에서의 결함수가 7개/㎠이고, 460㎚에서의 결함수가 7개/㎠이고, 480㎚에서의 결함수가 2개/㎠이고, 500㎚에서의 결함수가 2개/㎠였다. 또한, 이 에피택셜막 상에 실시예 1과 마찬가지로 형성한 쇼트키 배리어 다이오드의 우량품률을 조사한 바, 60％였다.
(비교예 3)
실시예 1과 마찬가지로 슬라이스, 거친 절삭, 통상 연마를 행한, 4H형의 폴리타입을 갖는 3인치(76㎜)의 SiC 단결정 기판의 Si면에, 에피택셜 성장을 실시하였다. 기판의 오프각은 4°이다. 성장 개시까지의 순서, 온도 등은, 실시예 1과 마찬가지이며, 트리클로로실란(SiHCl3)을 매분 30㎤, C2H4를 매분 22.5㎤(C/Si비 1.5), 또한 도핑 가스인 N2 유량을 매분 1㎤로 하여 에피택셜층을 약 10㎛ 성장시켰다. 이때의 성장 속도는 3㎛/시였다. 이와 같이 하여 에피택셜 성장을 행한 막을 실시예 1과 마찬가지로 하여 PL법에 의해 평가하여, 400㎚∼600㎚의 파장에서 발광하는 적층 결함의 수를 측정한 바, 합계로 15개/㎠로, 적층 결함 밀도는 높았다. 상세하게는, 420㎚에서의 결함수가 4개/㎠이고, 460㎚에서의 결함수가 6개/㎠이고, 480㎚에서의 결함수가 3개/㎠이고, 500㎚에서의 결함수가 2개/㎠였다. 또한, 이 에피택셜막 상에 실시예 1과 마찬가지로 형성한 쇼트키 배리어 다이오드의 우량품률을 조사한 바, 65％였다.
(비교예 4)
실시예 1과 마찬가지로 슬라이스, 거친 절삭, 통상 연마를 행한, 4H형의 폴리타입을 갖는 4인치(100㎜)의 SiC 단결정 기판의 Si면에, 에피택셜 성장을 실시하였다. 기판의 오프각은 4°이다. 성장 개시까지의 순서, 온도 등은, 실시예 1과 마찬가지이지만, 규소계의 재료 가스로서 실란(SiH4)을 사용하고, SiH4의 유량을 매분 40㎤, C2H4 유량을 매분 20㎤(C/Si비 1.0), 또한 도핑 가스인 N2 유량을 1㎤로 하여 에피택셜층을 약 10㎛ 성장시켰다. 이때의 성장 속도는 5.5㎛/시였다. 이와 같이 하여 에피택셜 성장을 행한 막을 PL 평가하여, 400㎚∼600㎚의 파장에서 발광하는 적층 결함의 수를 측정한 바, 합계로 40개/㎠로, 적층 결함 밀도는 높았다. 상세하게는, 420㎚에서의 결함수가 12개/㎠이고, 460㎚에서의 결함수가 15개/㎠이고, 480㎚에서의 결함수가 7개/㎠이고, 500㎚에서의 결함수가 6개/㎠였다. 또한, 이 에피택셜막 상에 실시예 1과 마찬가지로 형성한 쇼트키 배리어 다이오드의 우량품률을 조사한 바, 50％였다.
(비교예 5)
실시예 1과 마찬가지로 슬라이스, 거친 절삭, 통상 연마를 행한, 4H형의 폴리타입을 갖는 2인치(50㎜)의 SiC 단결정 기판의 Si면에, 에피택셜 성장을 실시하였다. 기판의 오프각은 4°이다. 성장 개시까지의 순서, 온도 등은, 실시예 1과 마찬가지이지만, 규소계의 재료 가스로서 실란(SiH4)을 사용하고, SiH4의 유량을 매분 40㎤, C2H4 유량을 매분 20㎤(C/Si비 1.0), 또한 도핑 가스인 N2 유량을 1㎤로 하여 에피택셜층을 약 10㎛ 성장시켰다. 이때의 성장 속도는 5.5㎛/시였다. 이와 같이 하여 에피택셜 성장을 행한 막을 PL 평가하여, 400㎚∼600㎚의 파장에서 발광하는 적층 결함의 수를 측정한 바, 합계로 11개/㎠로, 적층 결함 밀도는 높았다. 상세하게는, 420㎚에서의 결함수가 3개/㎠이고, 460㎚에서의 결함수가 4개/㎠이고, 480㎚에서의 결함수가 3개/㎠이고, 500㎚에서의 결함수가 1개/㎠였다. 또한, 이 에피택셜막 상에 실시예 1과 마찬가지로 형성한 쇼트키 배리어 다이오드의 우량품률을 조사한 바, 68％였다.
본 발명에 따르면, SiC 단결정 기판 상에의 에피택셜 성장에 있어서, 적층 결함 밀도가 낮은 고품질 에피택셜막을 갖는 에피택셜 SiC 단결정 기판을 제작하는 것이 가능하다. 그로 인해, 이러한 기판 상에 전자 디바이스를 형성하면 디바이스의 특성 및 수율이 향상되는 것을 기대할 수 있다.

Claims (11)

  1. 오프 각도가 4°이하인 탄화 규소 단결정 기판 상에 탄화 규소 에피택셜층을 갖는 에피택셜 탄화 규소 단결정 기판이며, 상기 에피택셜층은, 광 발광에 의해 400㎚∼600㎚의 파장에서 발광하는 적층 결함의 수가 합계로 10개/㎠ 미만인 것을 특징으로 하는, 에피택셜 탄화 규소 단결정 기판.
  2. 제1항에 있어서, 상기 적층 결함의 발광 파장이, 420㎚이고, 쇼클리형의 적층 결함 혹은 3C형의 적층 결함이며, 5개/㎠ 미만인 것을 특징으로 하는, 에피택셜 탄화 규소 단결정 기판.
  3. 제1항에 있어서, 상기 적층 결함의 발광 파장이, 460㎚이고, 쇼클리형의 적층 결함이며, 5개/㎠ 미만인 것을 특징으로 하는, 에피택셜 탄화 규소 단결정 기판.
  4. 제1항에 있어서, 상기 적층 결함의 발광 파장이, 480㎚이고, 쇼클리형의 적층 결함이며, 3개/㎠ 미만인 것을 특징으로 하는, 에피택셜 탄화 규소 단결정 기판.
  5. 제1항에 있어서, 상기 적층 결함의 발광 파장이, 500㎚이고, 쇼클리형의 적층 결함이며, 3개/㎠ 미만인 것을 특징으로 하는, 에피택셜 탄화 규소 단결정 기판.
  6. 오프 각도가 4°이하인 탄화 규소 단결정 기판 상에 탄화 규소를 에피택셜 성장시켜 제1항에 기재된 에피택셜 탄화 규소 단결정 기판을 제조하는 방법이며, 상기 탄화 규소 단결정 기판 상에 탄화 규소를 에피택셜 성장시킬 때에 사용하는 규소계의 재료 가스가 클로로실란[SiHmCln(m＋n＝4, m은 0∼3의 정수, n은 1∼4의 정수)]이고, 탄소계의 재료 가스가 탄화수소 가스이고, 또한 에피택셜 성장시의 클로로실란 중의 규소 원자수에 대한 탄화수소 가스 중의 탄소 원자수의 비(C/Si비)가 0.5 이상 1.0 이하이고, 또한 에피택셜 성장 온도가 1600℃ 이상 1700℃ 이하인 것을 특징으로 하는, 에피택셜 탄화 규소 단결정 기판의 제조 방법.
  7. 제6항에 있어서, 상기 탄화 규소 단결정 기판이 구경 4인치 이상인 것을 특징으로 하는, 에피택셜 탄화 규소 단결정 기판의 제조 방법.
  8. 제6항 또는 제7항에 있어서, 상기 에피택셜 성장에 있어서, 에피택셜 성장 속도가 1㎛/시 이상 3㎛/시 이하인 것을 특징으로 하는, 에피택셜 탄화 규소 단결정 기판의 제조 방법.
  9. 제6항 내지 제8항 중 어느 한 항에 있어서, 상기 에피택셜 성장이, 열화학 증착법(CVD법)인, 에피택셜 탄화 규소 단결정 기판의 제조 방법.
  10. 제6항 내지 제9항 중 어느 한 항에 있어서, 상기 규소계의 재료 가스가, 트리클로로실란(SiHCl3)인 것을 특징으로 하는, 에피택셜 탄화 규소 단결정 기판의 제조 방법.
  11. 제6항 내지 제9항 중 어느 한 항에 있어서, 상기 규소계의 재료 가스가, 테트라클로로실란(SiCl4)인 것을 특징으로 하는, 에피택셜 탄화 규소 단결정 기판의 제조 방법.
KR1020137026706A 2011-04-21 2012-04-20 에피택셜 탄화 규소 단결정 기판 및 그 제조 방법 KR101494122B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2011-095057 2011-04-21
JP2011095057 2011-04-21
PCT/JP2012/060751 WO2012144614A1 (ja) 2011-04-21 2012-04-20 エピタキシャル炭化珪素単結晶基板及びその製造方法

Publications (2)

Publication Number Publication Date
KR20130133043A true KR20130133043A (ko) 2013-12-05
KR101494122B1 KR101494122B1 (ko) 2015-02-16

Family

ID=47041717

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137026706A KR101494122B1 (ko) 2011-04-21 2012-04-20 에피택셜 탄화 규소 단결정 기판 및 그 제조 방법

Country Status (6)

Country Link
US (1) US20130320357A1 (ko)
EP (1) EP2700739B1 (ko)
JP (1) JP5445694B2 (ko)
KR (1) KR101494122B1 (ko)
CN (1) CN103370454B (ko)
WO (1) WO2012144614A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9017804B2 (en) 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
JP2014175412A (ja) * 2013-03-07 2014-09-22 Toshiba Corp 半導体基板及び半導体装置
US8940614B2 (en) 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
KR101989255B1 (ko) * 2013-06-04 2019-06-13 쇼와 덴코 가부시키가이샤 에피택셜 탄화규소 웨이퍼용 탄화규소 단결정 기판의 제조 방법
JP6479347B2 (ja) * 2014-06-06 2019-03-06 ローム株式会社 ＳｉＣエピタキシャルウェハの製造装置、およびＳｉＣエピタキシャルウェハの製造方法
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
JP6584253B2 (ja) 2015-09-16 2019-10-02 ローム株式会社 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造装置、ＳｉＣエピタキシャルウェハの製造方法、および半導体装置
CN108138360B (zh) * 2015-10-07 2020-12-08 住友电气工业株式会社 碳化硅外延基板及用于制造碳化硅半导体装置的方法
JP6762484B2 (ja) * 2017-01-10 2020-09-30 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
CN106910673B (zh) * 2017-03-02 2019-05-21 东莞市天域半导体科技有限公司 一种降低SiC外延晶片表面三角形缺陷的外延方法
JP6986944B2 (ja) * 2017-12-06 2021-12-22 昭和電工株式会社 ＳｉＣエピタキシャルウェハの評価方法及び製造方法
JP6585799B1 (ja) * 2018-10-15 2019-10-02 昭和電工株式会社 ＳｉＣ基板の評価方法及びＳｉＣエピタキシャルウェハの製造方法
JP7184719B2 (ja) * 2019-09-04 2022-12-06 昭和電工株式会社 ＳｉＣエピタキシャルウェハ
CN114093765B (zh) * 2022-01-18 2023-02-28 浙江大学杭州国际科创中心 一种提高碳化硅薄膜少子寿命的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1752567B1 (en) * 2004-05-27 2011-09-14 Bridgestone Corporation Process for producing wafer of silicon carbide single-crystal
EP1619276B1 (en) 2004-07-19 2017-01-11 Norstel AB Homoepitaxial growth of SiC on low off-axis SiC wafers
JP2006321696A (ja) * 2005-05-20 2006-11-30 Hitachi Cable Ltd 炭化珪素単結晶の製造方法
JP4954593B2 (ja) * 2006-04-18 2012-06-20 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法、及び得られたエピタキシャル炭化珪素単結晶基板を用いてなるデバイス
WO2008011022A1 (en) * 2006-07-19 2008-01-24 Dow Corning Corporation Method of manufacturing substrates having improved carrier lifetimes
JP4987792B2 (ja) 2008-04-17 2012-07-25 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法
JP4887418B2 (ja) * 2009-12-14 2012-02-29 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法

Also Published As

Publication number Publication date
JPWO2012144614A1 (ja) 2014-07-28
EP2700739A4 (en) 2014-06-11
JP5445694B2 (ja) 2014-03-19
EP2700739A1 (en) 2014-02-26
CN103370454B (zh) 2015-09-09
CN103370454A (zh) 2013-10-23
EP2700739B1 (en) 2016-12-28
US20130320357A1 (en) 2013-12-05
KR101494122B1 (ko) 2015-02-16
WO2012144614A1 (ja) 2012-10-26

Similar Documents

Publication Publication Date Title
KR101494122B1 (ko) 에피택셜 탄화 규소 단결정 기판 및 그 제조 방법
KR101410436B1 (ko) 에피택셜 탄화규소 단결정 기판의 제조 방법 및 이 방법에 의하여 얻은 에피택셜 탄화규소 단결정 기판
KR101333337B1 (ko) 에피텍셜 탄화규소 단결정 기판 및 그 제조 방법
KR102106722B1 (ko) 에피택셜 탄화규소 단결정 웨이퍼의 제조 방법
WO2008112096A2 (en) Thick nitride semiconductor structures with interlayer structures and methods of fabricating thick nitride semiconductor structures
KR20130076872A (ko) 에피택셜 탄화규소 단결정 기판의 제조 방법
JP6742477B2 (ja) エピタキシャル炭化珪素単結晶ウエハの製造方法及びエピタキシャル炭化珪素単結晶ウエハ
WO2014125550A1 (ja) ＳｉＣエピタキシャルウエハの製造方法
EP2896725A1 (en) Aluminum nitride substrate and group-iii nitride laminate
JP2007230823A (ja) 炭化珪素単結晶インゴットの製造方法及び炭化珪素単結晶インゴット
US10774444B2 (en) Method for producing SiC epitaxial wafer including forming epitaxial layer under different conditions
US20180053649A1 (en) Method to grow a semi-conducting sic layer
US11107892B2 (en) SiC epitaxial wafer and method for producing same
JPWO2016010126A1 (ja) エピタキシャル炭化珪素ウエハの製造方法
JP5786759B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
US9806205B2 (en) N-type aluminum nitride monocrystalline substrate
US9957639B2 (en) Method for producing epitaxial silicon carbide wafer
JP2004119423A (ja) 窒化ガリウム結晶基板、その製造方法、窒化ガリウム系半導体素子および発光ダイオード
US20190103273A1 (en) Method for Producing Group III Nitride Laminate
TW202104685A (zh) GaN基板晶圓及GaN基板晶圓的製造方法
JP2012232884A (ja) 窒化物半導体基板及びその製造方法並びにそれを用いた素子
WO2020241761A1 (ja) ＧａＮ基板ウエハおよびその製造方法
WO2024135744A1 (ja) ＧａＮ基板
JP5831763B2 (ja) 窒化物半導体自立基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180202

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190130

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200205

Year of fee payment: 6