CN1324168C - SiC结晶的制造方法以及SiC结晶 - Google Patents

SiC结晶的制造方法以及SiC结晶 Download PDF

Info

Publication number
CN1324168C
CN1324168C CNB038063824A CN03806382A CN1324168C CN 1324168 C CN1324168 C CN 1324168C CN B038063824 A CNB038063824 A CN B038063824A CN 03806382 A CN03806382 A CN 03806382A CN 1324168 C CN1324168 C CN 1324168C
Authority
CN
China
Prior art keywords
sic
mentioned
ratio
crystallization
microtubule
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB038063824A
Other languages
English (en)
Other versions
CN1643188A (zh
Inventor
镰田功穗
土田秀一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Central Research Institute of Electric Power Industry
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Central Research Institute of Electric Power Industry filed Critical Central Research Institute of Electric Power Industry
Publication of CN1643188A publication Critical patent/CN1643188A/zh
Application granted granted Critical
Publication of CN1324168C publication Critical patent/CN1324168C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides

Abstract

本发明涉及在SiC单晶基片上生长SiC结晶时闭塞中空缺陷的方法和利用该方法制得的结晶，该基片具有CVD法产生的称为微管的中空缺陷；使该基片与将C/Si原子比调整至结晶生长速度为碳原子供给控速的范围内的原料气体接触，使SiC结晶的多层外延生长并积层，使SiC单晶基片的中空缺陷分解到小的伯格斯矢量的位错上，阻碍缺陷延伸到结晶表面。本发明还提供将SiC结晶形成缓冲层，再使用将C/Si之比调整到高于形成缓冲层时的C/Si之比的方向上的原料气体，再积层SiC结晶，制造赋予所需膜质的SiC结晶的制造方法。

Description

SiC结晶的制造方法以及SiC结晶
技术领域
本发明涉及SiC结晶的制造方法，该方法能减少含在SiC基片(substrate)中的称为微管(micropipe)的中空缺陷。更加详细地涉及利用该制造方法制得的SiC结晶以及SiC单晶膜、由该SiC单晶膜构成的SiC半导体元件和SiC单晶基片、使用SiC单晶基片的电子器件、和使用上述SiC结晶作为晶种的SiC块状晶体的制造方法。
背景技术
碳化硅SiC，因具有宽的带隙、高的绝缘破坏电压和高导热率等的优异的物性值，所以对其用作高耐压、低损失且高温下能够工作的高性能电源设备用半导体或者器件用基片的研究正在进行。
为了制成SiC构成的半导体元件，多数使用将能够控制掺杂物浓度的SiC单晶膜形成在SiC单晶基片上的SiC单晶。为此，实施了在SiC单晶基片上通过化学气相生长(CVD)法外延生长形成SiC单晶膜。利用该CVD法，在高温常压以及减压下将含有气相状态的碳原子和硅原子的原料气体提供给SiC单晶基片，在SiC单晶基片上形成SiC单晶膜。
作为为形成上述SiC单晶膜的SiC单晶基片，可用市面上出售的经升华法形成的SiC单晶基片。这样的SiC单晶基片100以101-103/cm2的高密度含有如图13A所示的微管(中空缺陷)101。在利用升华法形成SiC单晶基片100时，会生成无数的如图13A所示的螺旋位错102。其中，图13B中表示为阶梯状偏离的伯格斯矢量(Burgers vector)小的螺旋位错104时，不会形成中空，但是在具有大伯格斯矢量105的螺旋位错104时，为了降低中心的能量，成为中空，形成了微管101。换言之，微管101是大的螺旋位错104。
这样的微管(中空缺陷)，在CVD法外延生长时，如图9-图12所示从基片延伸到外延膜上，微管不被覆盖，或者，即使在升华法进行块状(bulk)生长，因由晶种往块状晶体延展，所以在新形成的晶体中，以相同于基片和晶种中的密度再现微管。图9-图12中的微管记述为伯格斯矢量的3段(1段为1个SiC晶格的高度)。
含微管101的半导体元件，就图8所示的破坏电压等方面来看，不能满足半导体元件所需的特性，所以即使含有1个微管101的半导体元件，品质也不好。为此，整个半导体元件的产品合格率(产率)受SiC单晶基片100的微管密度很大影响。若扩大半导体元件的面积的话，含在半导体元件区域内的微管101的概率增加，产率降低，阻碍了半导体元件面积的扩大。使用生长在大量含有微管101的SiC单晶基片100上的外延膜形成半导体元件时，在SiC结晶膜103上大量形成面积小的电极，不能制得不含微管101的半导体元件，废品多。为此，人们希望缺陷少、若可能的话，无缺陷的SiC单晶膜。
另外还使用了如下的技术：在制得能够控制掺杂物浓度的SiC单晶膜时，从极力降低无意混入的杂质的状态开始，若为n型，以规定的流量流动氮气等来控制结晶的掺杂物的技术。另外，若为p型，使用含有铝等的气体。因此，必须制得无意混入的杂质少的膜(高纯度SiC膜)。
为了让用形成的SiC结晶制成半导体元件或使二次晶体生长，人们还希望SiC单晶膜的表面形状(morphology)尽量平滑。
本发明的目的在于提供一种即使使用含有称为微管的中空缺陷的SiC单晶基片，也能减少从上述基片上延伸的中空缺陷的SiC结晶及其制造方法。
本发明的目的还在于提供一种减少从基片延伸的中空缺陷并且以规定浓度掺入掺杂物的SiC单晶膜和SiC单晶基片。
本发明的目的还在于提供SiC半导体元件和电子器件。
本发明的目的还在于提供一种减少中空缺陷的SiC块状晶体的制造方法。
发明内容
为了达到上述目的，本发明者进行了深入研究，结果发现：利用化学气相生长法(CVD法)使SiC结晶外延生长在市面上出售的SiC单晶基片上时，相对于形成最高纯度的SiC结晶膜的原料气体中的C/Si原子数之比(本说明书中简称为C/Si之比)的值，使硅原子过剩的值能够抑制微管的延伸。即，本发明者发现：原料气体中的C/Si之比的大小会改变结晶生长速度，在某一值以下，结晶生长速度达到碳原子供给控速，变慢；通过C/Si之比的大小，换言之，通过结晶生长速度的快慢改变闭塞微管缺陷的闭塞率，而使上述结晶生长速度达到碳原子供给控速的范围内，闭塞率急剧增大，在该范围内，随着C/Si之比变小，几乎没有发现高密度存在于SiC单晶基片中的微管；另外通过C/Si之比的大小可改变所得SiC结晶的杂质氮，以及通过C/Si之比的大小也可改变晶体表面形状(morphology)，完成了本发明。
本发明的SiC结晶的制造方法的特征在于：它是提供载气中含有含碳原子物质和硅原子物质的原料气体给含有称为微管的中空缺陷的SiC单晶基片，在常压或减压下，在1400℃以上的温度下在该基片上外延生长SiC结晶的方法，将上述原料气体中的碳原子和硅原子的原子数之比(C/Si之比)调整到结晶生长速度变为受碳原子供给控速的范围内，使SiC结晶的多层外延生长并积层，将存在于上述基片中的微小缺陷分解到多个伯格斯矢量小的不带有中空的位错上，使存在于上述基片中的中空缺陷不延续到SiC结晶表面。这里的外延生长是通过步流模式(step flow mode)或盘旋生长进行的，较好通过步流模式进行。
上述SiC结晶的制造方法包括调整到至少2种的C/Si之比进行外延生长的SiC结晶的制造方法。此时，利用调整到至少2种的C/Si之比的结晶生长制得的至少第1层和第2层，可都调整到碳原子供给控速的范围内的C/Si之比来形成。也可以至少其中1层以调整到碳原子供给控速的范围内的C/Si之比形成，无论哪一种都可以制得闭塞了微管的SiC结晶。至少2种的C/Si之比是在上述SiC单晶基片上外延生长的第1层的低C/Si之比、高于上述第1层的C/Si之比的其上第2层的C/Si之比。还包括将积层在上述SiC单晶基片上的第1层作为缓冲层，在将C/Si之比调整到高于形成上述缓冲层时的C/Si之比的增加方向的原料气体的供给下，再在其上外延生长并积层第2层，并得到所需的膜质的SiC结晶的制造方法。还包括上述第1层为缓冲层，第2层为活性层的SiC结晶的制造方法。此时，容易闭塞微管并且易控制掺入杂质，得到杂质浓度低的膜质。
本发明的SiC结晶是利用上述方法制得的SiC结晶，其特征在于，可减少从基片延伸的中空缺陷并且具有所需的膜质。该SiC结晶还包括具有如下特征的SiC结晶：从上述基片延伸到晶体表面的中空缺陷的密度为0或者1/cm2以下的SiC结晶，或者是相对于基片中的密度，良好再现50％以下，更好的是20％以下的SiC结晶。还包括至少具有作为缓冲层的上述SiC结晶的SiC结晶。本发明的SiC结晶是通过权利要求2-5中任一项所述的制造方法形成。该SiC结晶的特征在于，所需膜质是不含有规定量以上的显示半导性的杂质的膜质，或者是添加了规定量掺杂物的膜质。
本发明的SiC单晶膜是利用上述方法制得的SiC单晶膜，其特征在于，它是从基片延伸的中空缺陷减少并且具有所需膜质的SiC单晶膜。上述SiC单晶膜包括在用于其制造的基片上的SiC单晶膜和与基片独立出来的SiC单晶膜两者。本发明的SiC单晶膜还包括除去SiC单晶基片、独立后的SiC单晶膜，另外所需膜质不含有规定量以上的显示半导性的杂质的膜质，或者所需膜质添加了规定量掺杂物的膜质。
本发明的SiC半导体元件，其特征在于，由含有控制了浓度的掺杂物的上述SiC单晶膜构成。
本发明的SiC单晶基片，其特征在于，含有上述SiC单晶膜。
本发明的电子器件(an electronic device)，其特征在于，含有上述本发明的SiC单晶基片和装载在该基片上的电子元件。
本发明的SiC块状晶体的制造方法，其特征在于，在SiC的块状晶体(bulkcrystal)的制造方法中，用上述SiC结晶作为晶种。
该SiC块状晶体的制造方法包括升华沉淀法或者高温CVD法。
附图说明
图1是通过本发明的SiC结晶的制造方法形成的SiC结晶的示意图，显示了在基片中延伸的微管在所形成的SiC结晶中闭塞、分解到多个无中空的螺旋位错的情况。
图2是显示用在本发明实施例中的制造装置的中央纵截面的侧视图。
图3是显示经步流形成SiC单晶膜时，微管被闭塞的平面图。对于某步流的直线样的阶步，图3A显示达到微管前的情况；图3B显示达到微管时的情况；图3C显示流向微管下游侧时的情况；图3D显示1条螺旋位错被分解时的情况；图3E显示离开微管时的情况。
图4A是显示C/Si之比和微管闭塞率的关系图，图4B是显示C/Si之比、微管闭塞率和结晶生长速度的关系图。
图5是显示C/Si之比和SiC结晶所含的杂质氮浓度的关系图。
图6A是显示SiC结晶表面的由微管分解而成的多个小的螺旋位错的显微镜照片；图6B是SiC单晶基片的微管。
图7A-图7C是显示含有微管的肖特基二极管表面的显微镜照片；图7A显示施加电压之前；图7B是该微管的扩大图；图7C显示电压-电流特性试验中，较低反向电压破坏后的肖特基二极管的表面。
图8是显示肖特基二极管的破坏电压和漏泄电流的关系图。
图9A和图9B是显示了以往的利用步流生长模式形成SiC单晶膜的情况的示意图，显示了步流的直线样的阶步达到微管前的状态，图9A为平面图、图9B为立体图。
图10A和图10B显示了以往的形成SiC单晶膜的情况，图为显示步流的直线样的阶步达到微管时的情况的图，图10A是平面图，图10B是立体图。
图11A和图11B是显示以往的形成SiC单晶膜情况的流到微管下游侧时的图，图11A为平面图，图11B是立体图。
图12A和图12B是显示了以往的形成SiC单晶膜情况的、离开微管时的图，图12A是平面图，图12B是立体图。
图13A和图13B是显示微管和螺旋位错的概要图，图13A是微管的立体图，图13B是螺旋位错的立体图。
图14是SiC单晶基片的立体图，显示了预先设置在该基片上的多段阶步和它们的斜角。
具体实施方式
本发明的SiC结晶的制造方法，其特征在于，它是提供载气中含有含碳原子物质和硅原子物质的原料气体给含有称为微管的中空缺陷的SiC单晶基片，在常压或减压下，在1400℃以上的温度下在该基片上外延生长SiC结晶的方法，将上述原料气体中的碳原子和硅原子的原子数之比(C/Si之比)调整到结晶生长速度变为碳原子供给控速的范围内，使SiC结晶的多层外延生长并积层。
利用该特征，存在于SiC单晶基片中的中空缺陷被分解到多个伯格斯矢量小的不带有中空的位错上，起到存在于上述基片中的中空缺陷不延伸到SiC结晶表面的作用。
起到该作用的原因被认为是：例如在利用步流模式(step flow mode)生长结晶时，通过表面的步流模式的结晶生长过程和微管的相互作用，螺旋位错被1段段分解，构造变换为多个伯格斯矢量小的位错，例如螺旋位错或刃位错或部分位错等小型的位错而被分散。但是，生长SiC结晶的SiC单晶基片的面为(0001)硅面的情况下，结果被分解为螺旋位错。
在说明螺旋位错的图13B中以段状偏离表示的伯格斯矢量105有大的值时，为了降低螺旋位错中心的能量，位错中心变为中空，形成如图13A所示的微管101。另外，伯格斯矢量105为小的值的情况下，螺旋位错15的位移中心不形成中空。由此，经本发明的制造方法制得的SiC结晶如图1所示那样，SiC单晶基片4中的微管13被分解到多个不是中空的螺旋位错15上。在图1中显示了：由于存在于SiC结晶11的外延生长，基片4中的微管13派生的不是中空的小的螺旋位错15存在于线状表面缺陷16的最上游位置上。
这样被称为微管的中空缺陷，如图6B所示，在将SiC单晶基片或生长晶体表面进行化学腐蚀后，利用罗马斯基(Nomarski)光学显微镜进行观察能够计算中空缺陷的数目。在市上出售的SiC单晶基片中通常以101-103/cm2数量级存在这样的中空缺陷。
上述步流模式(step flow mode)生长结晶过程，如图3和图14所示那样，是指设置在基片11的多段平台(terrace)12的各自端部的阶步(step)按照箭头的方向进行结晶生长的状态。
在本发明中，存在于上述SiC单晶基片中的微管13被分解到伯格斯矢量小的不含有微管的位错15上的机理，通过图3进行说明。
图3中，通过步流模式(step flow mode)生长而成的SiC结晶膜12(进行中的直线状阶步)在超过微管13时(图3B)，步流模式和微管强烈相互作用(图3C)。然后，形成微管13的多段的结晶面的分支14(图3D)被分离为1段的螺旋位错15(图3E、图1)。重复该过程，可实现被分解到多个螺旋位错的结局。
为了以该步流模式(step flow mode)使SiC结晶生长在上述SiC单晶基片上，如图14所示那样，必须预先以规定斜角在上述SiC单晶基片上设置多段平台。这里的步流模式的结晶生长是指：设置在基片11的多段平台(terrace)12的各自端部的阶步(step)按照箭头的方向进行结晶生长的状态。斜角是下式所示的角度θ，向着生长方向的平台12的长度为λ0，平台12的高度为h：
tanθ＝h/λ0。
多段的平台可通过角度研磨设置在SiC单晶基片上。对于上述斜角无特别限制，可因基片大小、平台的阶数等的不同而不同，通常在15°以下。在本发明的成膜条件下，较好为10°-6°，更好为8°。上述结晶生长方向可为(11-20)的方向、(1-100)方向等的任意方向。
SiC单晶基片可用市面出售的4H-SiC、6H-SiC等的多型的SiC单晶基片，生长SiC结晶的基片的晶面即使是(0001)Si面以外的任一个低指数面，也具有闭塞微管的效果。在本发明的SiC结晶的制造方法中，将原料气体中的C/Si原子比调整到结晶生长速度变为碳原子供给控速的范围内，外延生长SiC结晶的多层是重要的。形成在SiC单晶基片上的SiC单晶膜的生长速度、结晶缺陷、无意混入的杂质氮浓度和表面凹凸等受到C/Si之比的较大影响，另外，该C/Si之比的最佳条件分别会因制造装置、生长温度、生长压力、使用基片的种类等的不同而变化。在用于确认本发明的试验中的制造装置、生长温度、生长压力、使用基片的条件下，通过CVD法在SiC单晶基片上形成SiC单晶膜时的结晶生长速度在碳原子供给控速的范围内的原料气体中的C/Si原子之比(C/Si之比)在0.8以下。图4B揭示了：C/Si之比超过0.8时，结晶生长速度饱和，形成几乎恒定的值，若C/Si之比在0.8以下时，结晶生长因受到供给碳量的控制，所以结晶生长速度因碳原子供给量变缓，即成为碳原子供给控速。
如图4A和图4B所示，C/Si之比为0.9时，存在于SiC单晶基片中的微管闭塞率为1％左右，为低值；随着C/Si之比的值变小，微管闭塞率急剧上升。特别是结晶生长速度成为碳原子供给控速的C/Si之比0.7时，微管的闭塞率在95％以上，C/Si之比为0.6时，微管几乎被100％闭塞。C/Si之比即使在0.5以下，也可得到高的微管闭塞率。因此，从基片延伸到结晶表面上的中空缺陷的密度，当C/Si之比在0.8时，相对于基片中的密度，为55％左右(50％以下)，进行2次这样的生长，可以75％被闭塞。通过将原料气体中的C/Si之比调整到结晶生长速度为碳原子供给控速的范围内，可达到以往所没有的微管闭塞率，特好是C/Si之比在0.75以下时，可达到80％以上的闭塞率。
因此，在本发明的成膜条件下，闭塞中空缺陷的C/Si之比在0.8以下，较好在0.75-0.35的范围内，更好为0.6-0.4。
试验中虽然使用(0001)Si面基片，但是使用(000-1)C面、(11-20)面、(1-100)面等的低指数面的基片，也能起到闭塞微管的效果。在试验中虽然使用4H-SiC，还可以使用6H-SiC、15R-SiC、2H-SiC基片等的多型基片，也能起到闭塞微管的效果。在试验中虽然使用对于(11-20)方向带有斜角的(0001)Si面的基片，但是使用相对于(1-100)方向带有斜角的(0001)Si面的基片等的低指数面的基片，也能起到闭塞微管的效果。在试验中虽然使用带有8°斜角的SiC基片，但是使用带有0°-15°的斜角的低指数面SiC基片等，也起到闭塞微管的效果。在试验中，以反应压力为10-250托(Torr)、1500-1750℃进行结晶生长，也可以1-1000Torr的反应压力、1400-2400℃下起到闭塞微管的效果。
在试验中，虽然使用立式减压热壁反应炉(hot-wall reactor)，但是在卧式、冷壁反应炉(cold-wall reactor)等配置各异的反应炉中进行生长，也能起到闭塞微管的效果。此时在外延生长时的结晶生长速度成为碳原子供给控速的范围内的C/Si之比，因不同于上述值，所以要进行适当选择。
如上所述，SiC基片的面的方位、多型、斜角方向、斜角角度、或生长时的压力、温度、或者反应炉的形状和种类都会改变闭塞微管的C/Si之比。但是，无论在任何情况下，闭塞微管时的原料气体中的C/Si原子比都在结晶生长速度成为碳原子供给控速的范围内。
使用SiC结晶在SiC半导体或SiC单晶基片中时，必须具有能够控制SiC结晶的杂质浓度，例如氮浓度的性质(以下称为“膜质”)。这里，关于外延生长层中所摄入的氮量，由于位置竞争(site competition)性，以较高的C/Si之比进行生长可将其量降低。图5显示了不有意掺入杂质地制造SiC结晶时的C/Si之比和所得的SiC结晶的氮浓度的关系。在图5中，C/Si之比在0.9或1.0时，掺入杂质浓度过低，不能测定。随着C/Si之比增高，掺入杂质浓度趋于降低，所以认为C/Si之比在0.8-1.0左右，所得的SiC结晶的氮浓度为最低。通过本发明者的试验可知：作为制造杂质浓度低的SiC结晶膜的条件，反应炉内的清净度是必需的，还必须将结晶生长条件的C/Si之比设定到适当的值。生长温度1530℃、生长压力为50Torr、H2的流量为10L/分时，若将C/Si之比从0.6变化到0.8进行生长的话，可使含在生长后的结晶中的杂质，即氮浓度达到用作例如高电压SiC半导体元件的1016cm-3以下的较低的掺杂质浓度，从1015cm-3开始变化到1013cm-3左右。还判明：C/Si之比在0.9-0.6的范围内，表面形状平坦。
由此，在本发明的成膜条件下，在制造高纯度的SiC半导体用的SiC结晶时的C/Si之比较好为0.1-0.6，更好在0.90-0.75。该C/Si之比的条件与可达到高微管闭塞率的条件(C/Si之比在0.6以下)不一致。
然而，对于用于高电压元件用的元件的外延膜，要求膜厚，同时还要求掺杂物的浓度在1014cm-3以下的低掺杂物浓度。为了得到这样水平的低掺杂物浓度，必须将C/Si之比设定在0.8-0.9，该条件和得到微管高闭塞率的条件(C/Si之比在0.6以下)不一致。所以通过利用低C/Si之比开始生长，生长成闭塞微管的缓冲层(微管闭塞层)后，以高C/Si之比生长低掺杂物浓度层(n层)，可制得具有闭塞微管且所需低掺杂物浓度的膜质的SiC结晶。
从上可知：首先通过将C/Si之比在成为碳原子供给控速的0.8以下，更好在0.6以下形成作为缓冲层(微管闭塞层)的减少了结晶表面的中空缺陷的SiC结晶，然后在该结晶上，以高于形成缓冲层时的C/Si之比的所需的C/Si之比，例如0.8左右外延生长SiC结晶并积层为掺杂物浓度层(n层)，就可制得减少了由SiC结晶的基片延伸的被称为微管的中空缺陷的、并且具有所需的膜质的SiC结晶。在本实施方式中，将SiC单晶基片上的第1层作为微管闭塞层的缓冲层，其上所形成的第2层成为具有容易控制掺杂物、杂质浓度低的膜质的活性层，但可根据情况，也可以阶段性调整增大C/Si之比以形成2层以上的层，或者连续且平缓地在上述范围间增大C/Si之比调整连续的外延生长来形成2层-3层以上。无论哪一种，都可制得闭塞了微管并且容易控制掺杂质的杂物浓度低的膜质。
根据不同情况，可通过调整至少2种的C/Si之比的结晶生长而制得的至少第1层和第2层，都能够以调整到碳原子供给控速的范围内的C/Si之比(例如，包括以0.35形成第1层，以0.75形成第2层，或者相反)形成；也可至少一层能够以被调整为碳原子供给控速范围内的C/Si之比来形成。无论哪一种都可制得闭塞了微管的SiC结晶。另外，可以调整至少2种的C/Si之比从而在SiC单晶基片上外延生长形成的第1层能够以低的C/Si之比形成，以高于上述低的C/Si之比的C/Si之比在其上形成第2层，以积层在SiC单晶基片上的第1层作为缓冲层，再在其上形成第2层以得到不影响SiC单晶基片的所需的膜质。
作为用作原料气体的含碳材料，可用甲烷、乙烷、丙烷、丁烷、乙烯、丙烯、丁烯、乙炔等碳原子数为1-4的饱和或不饱和的脂肪族烃。
作为含硅材料，可用甲硅烷、氯硅烷、二氯硅烷、四氯硅烷等。
作为上述含碳原子材料和含硅原子材料的载气，可用非氧化性气体，较好用氢气等还原性气体。
在本发明的实施方式中，利用图2所示的半导体结晶的制造装置1实行上述SiC结晶的制造方法。该制造装置1包括感应加热手段2、被该感应加热手段感应加热的固体辐射部件3、支持被该固体辐射部件3加热的SiC单晶基片4的外延用衬托器(susceptor)7，以高于利用感应加热的固体辐射部件3的固体辐射加热的外延用衬托器7的温度加热SiC单晶基片4，连续析出生长由供给其表面5的原料气体6的碳原子和硅原子，制得SiC结晶膜11。
该制造装置1包括基片支持手段(以下称为外延用衬托器)7，该外延用衬托器7以相对于固体辐射部件3的一定间隔设置。外延用衬托器7和其所支持的SiC单晶基片4，以相对于固体辐射部件3的一定间隔设置。因此，外延用衬托器7和SiC单晶基片4被固体辐射部件3的固体辐射热加热。这里，利用感应加热手段2发出的高频感应主要只感应加热固体辐射部件3。固体辐射部件3的温度是装置1内最高温度，外延用衬托器7的温度较固体辐射部件3低。这样，外延用衬托器7的表面8可抑制腐蚀作用，能够防止源自外延用衬托器7的杂质的放出和外延用衬托器7的涂膜的劣化。其结果能实现高温且长时间的结晶生长并制得高品质的结晶。
制造装置1还包括让原料气体6流通的供给管9。供给管9的内侧装有外延用衬托器7和固体辐射部件3，其间互相不接触，用夹具(无图示)等支持。
作为供给管9，例如采用石英制的立式水冷套管。载气10和原料气体6按照图中箭头从供给管9的下部导入，从上部排出。为此，即使高温时在SiC单晶基片4和外延用衬托器7附近，气体6，10被加热，发生向着上升方向的自然对流，因气体6，10的流动和自然对流的主方向一致，所以可维持平稳的气体流。
在供给管9的外围，设置感应加热手段2。在本实施方式中，感应加热手段2卷绕在供给管9的外围形成感应线圈。利用该感应加热手段2发出振荡频率为30kHz、最大输出功率为50kW的高频振荡，感应加热固体辐射部件3。
固体辐射部件3由石墨构成，平行于供给管9配置作成例如圆筒形的形状。在该固体辐射部件3的内侧，利用夹具不接触地设置外延用衬托器7。固体辐射部件3的周围设置碳绝热材料。这样，可将固体辐射部件3加热到1800℃以上。
外延用衬托器7被形成为楔形，其尖端部向着气流的上游侧进行配置。在外延用衬托器7的2个倾斜表面8上分别设置SiC单晶基片4。这样，SiC单晶基片4的生长面倾斜向着气流的上游侧，被外延用衬托器7支持。由此，原料气体6的成分被倾斜地吹拂到SiC单晶基片4的生长面上。
外延用衬托器7由涂布有SiC的石墨制成。因能够防止杂质从涂布有SiC的石墨材料发出，所以可制得高纯度的结晶膜。
利用上述制造装置1如下所述制得SiC结晶。
首先，将SiC单晶基片4装配在外延用衬托器7上，使该单晶基片4的生长面和原料气体流6接触并且使SiC结晶生长方向向着原料气体流6的上游侧。然后，将供给管9的内部抽真空以尽可能除去杂质，同时减压为40-50torr。通过感应加热手段2发出高频振荡，感应加热固体辐射部件3。固体辐射部件3的辐射将SiC单晶基片4加热到1500-1600℃。用氢气腐蚀SiC单晶基片的表面使其清净后，流通载气10和原料气体6，该原料气体6的C/Si之比被调整到碳原子供给控速范围的规定的C/Si之比。由此，在SiC单晶基片4的表面5和外延用衬托器7的表面8上连续析出原料气体6的成分元素或化合物。此时，在SiC单晶基片4上SiC结晶11生长，此时微管被分解为小伯格斯矢量的螺旋位错上而被闭塞。
这样制得的SiC结晶11和SiC单晶基片4，在C/Si之比为0.6时，虽然不能制得最高纯度的结晶，但是可制得掺杂物浓度在1016cm-3以下的低掺杂物浓度的结晶，所以可用于高电压SiC半导体元件等。另外在SiC结晶11形成后，还可以从SiC结晶11除去SiC单晶基片4，仅使用SiC结晶11来作为SiC单晶基片。此时，可制得微管13的含有率低的SiC单晶基片。若利用该SiC结晶11形成半导体元件的话，可实现半导体元件的耐电压性的高性能化，扩大可使用的面积，提高产率。
本发明的SiC结晶是通过上述SiC结晶的制造方法制得的SiC结晶，即是减少了从SiC单晶基片延续下来的中空缺陷的SiC结晶，以及是减少了从SiC单晶基片延续而来的中空缺陷且具有所需膜质的SiC结晶。这样的SiC结晶可适用于作为SiC单晶膜、SiC半导体、SiC单晶基片和SiC块状晶体制造用的晶种。
本发明的SiC单晶膜是减少了中空缺陷，并且具有所需膜质的SiC单晶膜，其中的中空缺陷是形成在具有上述SiC结晶的制造方法产生的有中空缺陷的SiC单晶基片上的、从上述基片延续下来的。该SiC单晶膜也可以是：在具有中空缺陷的SiC单晶基片上通过步流模式让结晶外延生长并积层而成的SiC结晶上，再将C/Si之比调整到适合于得到可控制掺杂物浓度的膜质的值，让SiC结晶外延生长并积层而成的SiC单晶膜。这里，对于微管闭塞时和得到可控制掺杂物浓度的膜质时的C/Si之比的变化，可以阶段性进行，也可以渐变进行。
该SiC单晶膜也可以是具有中空缺陷的、用于上述制造中的SiC单晶基片上的单晶膜。也可以是除去具有中空缺陷的SiC单晶基片而成的单独的单晶膜。
本发明的SiC半导体元件是在上述本发明的SiC单晶膜中掺入规定浓度的掺杂物而含有掺杂物的半导体元件。包括掺入氮、磷等作为掺杂物的n型的半导体元件、掺入铝、硼等含有掺杂物的p型半导体元件。特定的是，在上述SiC单晶膜中含有作为掺杂物而掺入的规定浓度的氮的n型SiC半导体元件。该SiC半导体可适用于作为高温下工作的电源设备用半导体。
本发明的SiC单晶基片是含有上述SiC单晶膜的基片。该基片可以是单独的SiC单晶膜，也可以是还含有用在SiC单晶膜制造上的具有中空缺陷的SiC单晶基片。
上述SiC单晶基片，即使中空缺陷不外露于单晶表面上、中空缺陷存在于基片内部、如图11所示那样延续的微管的元件对于以200-300V进行破坏来说，也具有超过反向电压1000V的高耐电压性。因此，适合作为高耐压、低损耗且可于高温下工作的电源设备用的基片。
本发明的电子设备是在上述SiC单晶基片上装载电子元件的设备。如上所述，SiC单晶膜具有极高的破坏电压，所以可用作高耐压、低损耗且可于高温下工作的电源设备。
本发明的SiC块状结晶的制造方法的特征在于，在各种各样的SiC的块状结晶的制造方法中，可用上述SiC结晶作为晶种。
SiC结晶，如上所述减少了微管，所以可通过将其作为晶种来制得微管密度小的SiC块状结晶。例如，利用升华沉积法制造SiC块状结晶的方法中，在石墨制的坩锅中，将上述SiC结晶构成的晶种填充到坩锅的底部，将固体的SiC材料填充到坩锅的上部，在升华温度(2400℃)加热固体SiC材料进行升华，在由于坩锅内的温度梯度保持在低于升华温度的温度的晶种上进行再结晶，生长SiC块状结晶。此时，作为固体SiC材料，可用粒状的SiC、SiC多结晶和SiC单晶。通过在上述这些固体材料中加入含硅材料，或者加入吸附有C的Ta等来调整坩锅内的C/Si之比，以调整到成为碳原子供给控速的范围的所需的结晶生长速度使SiC块状结晶生长。
上述晶种除了使用在升华沉积法以外，还可以使用在高温CVD法形成SiC块状结晶的制造方法等中。上述实施方式是本发明的适合实施的一个例子，但是并不限于此，只要不脱离本发明的宗旨的范围，可以各种变化实施。例如，在本实施方式中，因市面上出售的SiC单晶基片多数是斜角为8°的基片，所以对主要通过步流模式进行结晶生长和闭塞微管进行了说明，但是在利用盘旋生长进行结晶生长的情况下，只要将原料气体中的C/Si之比调整到结晶生长速度成为碳原子供给控速的范围内进行结晶生长的话，在该生长过程中也可以同样将微管闭塞。该盘旋生长或步流生长都指的是受到斜角左右的生长模式，在无斜角(0°)以及微角(0.05°)等时，盘旋生长主要是表面生长的生长模式；若斜角增大，步流生长相对于盘旋生长来说，进行得相对较强。
对使用8°斜角(off)(0001)Si面的SiC基片，将C/Si之比变化到0.6-0.9时的表面形状进行观察试验发现：根据结晶学分析，闭塞微管是通过变化C/Si之比，按照以下的机理进行的。
首先，在带有斜角的(0001)硅面的SiC基片中，如图14和图3所示那样，其表面上存在较多的阶步(step)12，通过结晶生长，阶步12向着一方向(箭头方向)进行，进行步流生长。在大型的螺旋位错，即微管13的周围，从微管派生出的螺旋生长阶步(step)14螺旋生长。
在步流生长和螺旋生长共存的微管13的周围，根据相对的速度的关系，生长模式发生变化。根据每单位时间通过微管13的步流的阶步12的总数，以及以微管13为中心进行旋转生长的螺旋生长的阶步14的总数(螺旋生长阶步14的阶数的旋转频率)的大小，决定优先的生长模式。
若减小C/Si之比的话，每单位时间通过微管的步流的阶步总数较每单位时间由微管所生成的阶步总数大，所以步流生长以优势的表面生长模式进行结晶生长。这样，被认为是因为步流的阶步12和微管13的相互作用增强，更高概率地闭塞了微管的缘故。
相反若C/Si之比增大，每单位时间通过微管的步流的阶步的总数较每单位时间由微管生成的阶步的总数少，所以表面的螺旋生长以优势的表面生长模式进行结晶生长。这样，被认为是因为步流的阶步12和微管13的相互作用减弱，而很难引起微管的闭塞。
利用如下的详细叙述来说明该现象。微管几乎与结晶c轴平行地由基片延续，所以微管沿着c轴进行螺旋生长而延续。而和c轴保持垂直位置关系的c面以扩展c面的方向生长，其端部的阶步是独立于微管平行于结晶表面进行。
相对于每单位时间通过外露于结晶表面的微管部分的平行的c面端部的阶步总数，每单位时间由微管生成的螺旋生长的阶步总数较大，所以可抑制螺旋生长的优势，阻碍微管的延续。该螺旋生长阶步的相对速度被认为可通过减小C/Si之比而将其减小，所以利用小的C/Si之比进行生长能有效地高概率地使微管闭塞。这些无论对于怎样的斜角和面方位都是共通的。
在本实施方式中，虽然使用了利用感应加热固体辐射部件3而得到的固体辐射来加热SiC单晶基片的制造装置1，其中3是与该基片保持一定间隔设置的，但是并不限于此，还可以使用直接感应加热支持SiC单晶基片4的外延用衬托器，加热SiC单晶基片4的装置。还可使用满足如下成膜条件的CVD装置：与上述装置1相同的成膜压力和成膜温度等。
实施例
利用实施例和比较例对本发明进行更加详细地说明。
实施例1
使用采用了如图2所示的制造装置1的立式热壁型CVD，即辐射加热式反应炉外延生长制造SiC结晶11。通过设置在供给管9的上部的石英窗，利用高温计测定外延用衬托器7上面22的温度。将经该高温计测得的温度定为生长温度，以下所示的生长温度全部是外延用衬托器7上面22的测定温度。
作为SiC单晶基片4，可用裁成规定大小(1/4)的市面上出售的直径为50mm的8°斜角的4H-SiC(0001)基片(美国Cree公司制造)。将SiC单晶基片4配置在炉内的外延用衬托器7上，抽真空使压力在10-7Torr以下，并除去炉内的残留气体。其后，只导入氢气，在压力约为30Torr、温度为1400℃下高温氢腐蚀SiC单晶基片4的表面。其后，调整到温度1550℃、压力为50Torr，加入氢载气10，供给含有甲硅烷和丙烷的原料气体6。将甲硅烷(30sccm)和丙烷(6sccm)的C/Si之比调整到0.6左右，生长SiC结晶11。
通过拍摄SiC结晶表面的电子显微镜照片，将按照上述顺序高速生长4H-SiC，结晶生长后的SiC结晶11的表面的缺陷情况和同一处的除去该SiC结晶11后的SiC单晶基片4的表面的缺陷情况进行比较。分别对各自表面进行化学处理，通过腐蚀以使缺陷外露可见。其结果如图6所示。图6A显示了结晶生长后的SiC结晶11的表面，图6B显示了除去SiC结晶11后的SiC单晶基片4的表面。
从图6A可确认：存在多个的螺旋位错。从图6B可判明：从见到的六角形腐蚀陷斑来看，在SiC单晶基片4中存在微管缺陷。由此，可确认SiC单晶基片的微管缺陷被分解到螺旋位错上。
通过本发明的SiC结晶的制造方法可知：通过将C/Si之比定为结晶生长速度为碳原子供给控速的0.6左右，就可闭塞存在于SiC单晶基片4中的微管。
实施例2
除了将原料气体6的C/Si之比变为0.4-1.0的范围内以外，以与实施例1相同的条件积层SiC结晶，测定将原料气体6的C/Si之比变为0.4-1.0范围时的SiC结晶的杂质浓度，即氮浓度。其结果如图5所示。如同一图所示，在上述条件下，作为杂质的氮浓度最低的C/Si之比的最佳范围为0.8-0.9，在较低的C/Si之比0.4-0.7时，随着C/Si之比变低，氮浓度增高，在较高的C/Si之比1.0以上时，半导体的性质由n型变到p型。由此可知：形成适合于n型且高电压元件用的外延膜的氮浓度保持在1015cm-3以下的低掺杂物浓度的SiC结晶11的C/Si之比的较好范围约为0.6-0.9。另外，形成具有较平坦的表面的SiC结晶11的适当范围为0.5-0.9左右。
由此可知：在该制造装置1内，若C/Si之比在0.6-0.9左右的范围内的话，从杂质浓度和表面形状的角度出发，无实用性问题。
实施例3
将C/Si之比变化到0.6-0.9，同时使其他的条件和实施例1一致来生长SiC结晶11，考查存在于SiC基片内的微管13的闭塞率。结果如图4A所示。从同一图可知：相对于以C/Si之比约为0.9的条件，闭塞率未满1％，降低C/Si之比使Si过剩的条件下，微管闭塞率升高，在0.6时，闭塞率在99％以上。
由此可知：在该制造装置1内，C/Si之比为成为碳原子供给控速的0.6时，因闭塞率在99％以上，同时从实施例2的结果看出表面形状也不存在问题，所以可制得最适合于使用在半导体元件上的SiC结晶11。
实施例4
在相同于实施例3的条件下，将C/Si之比扩大到0.4-1.0的范围内，生长SiC结晶11，进一步调查C/Si之比、存在于SiC基片中的微管13的闭塞率和结晶生长速度的关系。其结果如图4A所示。从同一图可知：C/Si之比超过0.8的范围时，生长速度饱和，几乎恒定；从C/Si之比0.8起碳原子供给开始控速，降到0.8以下时，通过碳的供给控速可减慢结晶生长速度。
实施例5
在与实施例1同样的条件下，以低于实施例1的0.5C/Si之比，在SiC单晶基片4上形成作为缓冲层的结晶膜，其后，通过制成最高纯度结晶的高C/Si之比，即C/Si之比为0.8形成采用生长掺杂物浓度低的结晶而成的2层结构的元件。从实施例3和4的结果可知：以低于0.6的0.35或0.5等的C/Si之比形成缓冲层，也具有闭塞微管的效果。还可确认：用在元件中的结晶因为降低了掺杂物的浓度，所以即使C/Si之比回到了0.8等的高值，也不会再形成微管。使用这样的2层结构的结晶，可形成大面积的、直径为11.2mm(面积约为1cm2)的肖特基二极管，无论是否含有闭塞的微管，可达到反向电压在1kV以上的破坏电压。
实施例6
在与实施例1同样的条件下，再使C/Si之比为0.8，利用制造装置1制得的减少了缺陷的膜厚为21μm、掺杂物浓度为5×1015cm-3、直径为0.5mm的Ni/4H-SiC的表面上，形成肖特基二极管，对其电流-电压特性进行评价。其结果表示在破坏电压和漏泄电流的关系的图8中。含有该闭塞后的微管的二极管在反向电压变到1000V时也不引起破坏。
比较例1
在含有延伸到膜厚为21μm、掺杂物浓度为5×1015cm-3、直径为0.5mm的Ni/4H-SiC的表面的微管的SiC结晶的表面上，形成肖特基二极管，对其电流-电压特性进行评价。其结果表示在破坏电压和漏泄电流的关系的图8中。评价前的状态表示在图7A和图7B中，图中箭头为微管。
该二极管在反向电压在400V以下的低区域，产生破坏。另外破坏的地方被判明为存在微管的地方(图7(C))。因此，若半导体元件中即使含有1个延续的微管，破坏也会丧失整个元件的功能。
从上述实施例5和比较例1的结果可以确认：通过结晶生长可大大改善闭塞了微管的部位的耐压特性。
实施例7
C/Si之比还对外延膜的平坦性产生影响。在进行试验的立式热壁反应炉中，以C/Si＝0.8左右的条件制得平均面粗糙度(RMS)约为0.2nm(利用原子间力显微镜，对10μm的区域，对表面的凹凸测定的结果)的平坦的外延膜表面。但是，C/Si＝0.4的条件下，在生长膜厚为15μm的外延膜时，在表面观察到高度为1-3nm、间隔为几微米的凹凸，平均面粗糙度为0.37。在这样的低C/Si之比下继续生长时，确认表面平均面粗糙度有增大的趋势。另一方面，在C/Si＝0.35的条件下，形成膜厚6μm的微管闭塞层后，在C/Si＝0.8的条件下，形成膜厚为38μm的n-层。此时，可制得平均面粗糙度为0.25nm(2英寸晶片面内20点的平均值)的平坦的表面。
由此可知：在低的C/Si之比下，生长膜厚为几微米的微管闭塞层后，在适当的C/Si之比下进行生长，就可以制得降低了微管的平坦的表面。
实施例8
除了C/Si之比以外，在和实施例1一样的条件下，以低的C/Si之比(C/Si＝0.6)生长到膜厚为45μm后，以高C/Si之比(C/Si＝0.9)连续生长到膜厚为40μm。由此可知：在C/Si＝0.6的范围所闭塞的微管在C/Si＝0.9的范围也不再形成。
实施例9
除了C/Si之比以外，在和实施例1一样的条件下，以C/Si＝0.4、成膜速度为7μm/h使成为缓冲层(微管闭塞层)的第1层成膜到7μm的膜厚，在其上以C/Si＝0.8、成膜速度为15μm/h连续形成成为高纯度层的第2层至膜厚210μm，在掺杂物浓度为5×1018cm-3的微管闭塞层上生长膜厚210μm的高纯度层。由此可确认：得到观察不到表面缺陷的数平方毫米以上的较广的区域，即使在微管闭塞层上进行膜厚200μm以上的厚膜的生长，也能得到良好的表面。这些对于为制得破坏电压在10kV以上的超高电压元件所需的厚膜且低的掺杂物浓度的外延层是有意义的。
实施例10
除了C/Si之比以外，在和实施例1一样的条件下，以C/Si比＝0.4进行结晶生长，氮的掺杂物为5×1018cm-3。其结果可得到99.60％的高微管闭塞率。304个的微管中的303个被闭塞。还制得由基片贯穿外延层的微管的密度在0.3cm-2以下的2英寸的晶片。
实施例11
除了C/Si之比以外，在和实施例1一样的条件下，以C/Si之比＝0.5生长结晶，由此可得到高达一半1015cm-3-一半1019cm-3的较广范围的氮掺杂物，以及95％以上的高微管闭塞率。能够同时得到高浓度的掺杂物和高的微管闭塞率。具有该高浓度掺杂物的高微管闭塞率的SiC结晶或结晶膜的SiC单晶基片能有效降低电流正向流动时的元件的电阻(损耗)。
实施例12
除了C/Si之比以外，在和实施例1一样的条件下，以高C/Si之比(0.9)进行结晶生长形成膜厚44μm的第1层，以低的C/Si之比(0.6)结晶生长形成膜厚44μm的第2层。这样，即使在离开基片和外延膜的界面的位置上，也可通过C/Si之比的调整来控制的微管闭塞率，即使不能达到杂质极低的高纯度的低掺杂物浓度，也能以快于只以C/Si之比(0.6)形成SiC结晶膜整个厚度时的速度来制得微管闭塞率高膜厚大的SiC结晶膜，有效地制得高电阻基片。
工业上利用的可能性
如上所述，通过本发明的SiC结晶的制造方法可制得减少了存在于结晶表面的称为微管的中空缺陷的SiC结晶。另外还可赋予该SiC结晶所需的膜质。
本发明的制造方法制得的SiC结晶，因减少了中空缺陷并且具有所需的膜质，所以适合用作高温工作的电源设备用半导体制造用的单晶膜、高破坏电压、低损耗且高温工作的电源设备用的单晶。另外，减少微管的结果可制得使用面积大的、产率增高的半导体元件。所以可提供采用了这些SiC单晶膜的电源设备用SiC半导体、SiC单晶基片和采用了该单晶基片的电源设备。
上述SiC结晶适合用作SiC块状晶体制造用的晶种，通过采用该晶种的SiC块状晶体的制造方法，可制得无称为微管的中空缺陷的SiC块状晶体。

Claims (28)

1.SiC结晶的制造方法，它是提供载气中含有含碳原子物质和含硅原子物质的原料气体给具有称为微管的中空缺陷的SiC单晶基片，在1-1000Torr的压力下，在1400℃以上的温度下在该基片上外延生长SiC结晶的方法，其特征在于，将上述原料气体中的碳原子和硅原子的原子数之比(C/Si之比)调整到结晶生长速度变为碳原子供给控速的范围内，使SiC结晶的多层外延生长并积层，将存在于上述基片中的中空缺陷分解到多个伯格斯矢量小的不带有中空的位错上，使存在于上述基片中的中空缺陷不延伸到SiC结晶表面。
2.根据权利要求1所述的SiC结晶的制造方法，其特征在于，调整到至少2种的C/Si之比进行外延生长。
3.根据权利要求2所述的SiC结晶的制造方法，其特征在于，上述至少2种的C/Si之比是在上述SiC结晶基片上外延生长的第1层的低C/Si之比、其上第2层的较高的C/Si之比。
4.根据权利要求2所述的SiC结晶的制造方法，其特征在于，将积层在上述SiC单晶基片上的第1层作为缓冲层，在将C/Si之比调整到高于形成上述缓冲层时的C/Si之比的原料气体的供给下，再在其上外延生长积层第2层，并得到能够控制掺入杂质浓度的杂质浓度低的膜。
5.根据权利要求4所述的SiC结晶的制造方法，其特征在于，上述第1层为缓冲层，第2层为活性层。
6.根据权利要求1所述的SiC结晶的制造方法，其特征在于，上述伯格斯矢量小的不带有中空的位错为螺旋位错、刃位错或部分位错。
7.根据权利要求1所述的SiC结晶的制造方法，其特征在于，上述温度为1400-2400℃，上述C/Si之比在0.8以下。
8.根据权利要求7所述的SiC结晶的制造方法，其特征在于，上述压力为10-250托，上述温度为1500-1750℃，上述C/Si之比为0.75-0.35。
9.根据权利要求4所述的SiC结晶的制造方法，其特征在于，上述压力为1-1000托，上述温度为1400-2400℃，上述缓冲层形成时的上述C/Si之比为0.75-0.35，同时，得到能够控制掺入杂质浓度的杂质浓度低的膜时的上述C/Si之比为0.8-0.9。
10.SiC结晶，其特征在于，它是利用权利要求1所述的SiC结晶的制造方法形成的在SiC单晶基片上生长的SiC结晶，所述的SiC结晶从SiC基片向外延生长膜延伸的微管被分解到外延生长膜中多个不带有中空的位错上，从而被闭塞。
11.根据权利要求10所述的SiC结晶，其特征在于，从上述基片延伸到上述结晶表面上的中空缺陷的密度为0或者在1/cm2以下。
12.根据权利要求10所述的SiC结晶，其特征在于，从上述基片延伸到上述结晶表面的中空缺陷的密度，相对于基片中的密度，良好再现在50％以下。
13.根据权利要求12所述的SiC结晶，其特征在于，从上述基片延伸到上述结晶表面的中空缺陷的密度，相对于基片中的密度，良好再现在20％以下。
14.SiC结晶，其特征在于，至少具有作为缓冲层的由权利要求1所述的制造方法形成的在SiC单晶基片上生长的SiC结晶，所述的SiC结晶从SiC基片向外延生长膜延续的微管被分解到外延生长膜中多个不带有中空的位错上，从而被闭塞。
15.SiC结晶，其特征在于，它是利用权利要求2-5中任一项所述的制造方法形成的在SiC单晶基片上生长的SiC结晶，所述的SiC结晶从SiC基片向外延生长膜延续的微管被分解到外延生长膜中多个不带有中空的位错上，从而被闭塞，并且SiC结晶通过调整到至少2种的C/Si之比进行外延生长。
16.根据权利要求15所述的SiC结晶，其特征在于，它是能够控制掺入杂质浓度的杂质浓度低的膜。
17.根据权利要求15所述的SiC结晶，其特征在于，添加了规定量的掺杂物。
18.SiC单晶膜，其特征在于，是利用权利要求1-9中任一项所述的SiC结晶的制造方法形成的在上述SiC单晶基片上生长的SiC单晶膜，所述的SiC单晶膜从SiC基片向外延生长膜延续的微管被分解到外延生长膜中多个不带有中空的位错上，从而被闭塞。
19.根据权利要求18所述的SiC单晶膜，其特征在于，是除去上述SiC单晶基片，独立而成的SiC单晶膜。
20.根据权利要求18所述的SiC单晶膜，其特征在于，它是能够控制掺入杂质浓度的杂质浓度低的膜。
21.根据权利要求18所述的SiC单晶膜，其特征在于，添加了规定量的掺杂物。
22.SiC半导体，其特征在于，由权利要求18或19所述的SiC单晶膜构成并含有受控的浓度的掺杂物。
23.根据权利要求22所述的SiC半导体，其特征在于，它是上述掺杂物为氮、以规定浓度含有该氮的n型半导体。
24.SiC单晶基片，其特征在于，含有权利要求18-20中任一项所述的SiC单晶膜。
25.电子器件，其特征在于，包括权利要求24所述的SiC单晶基片和装载在该基片上的电子元件。
26.根据权利要求25所述的电子器件，其特征在于，上述电子元件是肖特基二极管。
27.SiC块状晶体的制造方法，其特征在于，使用权利要求10-18中任一项所述的SiC结晶作为晶种。
28.根据权利要求27所述的SiC块状晶体的制造方法，其特征在于，上述SiC块状晶体的制造方法是升华沉淀法或者高温CVD法。
CNB038063824A 2002-03-19 2003-03-19 SiC结晶的制造方法以及SiC结晶 Expired - Lifetime CN1324168C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP75956/2002 2002-03-19
JP2002075956 2002-03-19
JP2002235865 2002-08-13
JP235865/2002 2002-08-13

Publications (2)

Publication Number Publication Date
CN1643188A CN1643188A (zh) 2005-07-20
CN1324168C true CN1324168C (zh) 2007-07-04

Family

ID=28043768

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038063824A Expired - Lifetime CN1324168C (zh) 2002-03-19 2003-03-19 SiC结晶的制造方法以及SiC结晶

Country Status (9)

Country Link
US (1) US7081420B2 (zh)
EP (1) EP1491662B1 (zh)
JP (1) JP4044053B2 (zh)
KR (1) KR100984261B1 (zh)
CN (1) CN1324168C (zh)
AT (1) ATE546569T1 (zh)
AU (1) AU2003221438A1 (zh)
TW (1) TW200307064A (zh)
WO (1) WO2003078702A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102844474A (zh) * 2010-05-11 2012-12-26 新日本制铁株式会社 外延碳化硅单晶基板及其制造方法
CN107275209A (zh) * 2017-06-17 2017-10-20 东莞市天域半导体科技有限公司 一种SiC超高压PiN二极管器件材料的制备方法

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4139306B2 (ja) * 2003-10-02 2008-08-27 東洋炭素株式会社 縦型ホットウォールＣＶＤエピタキシャル装置及びＳｉＣエピタキシャル成長方法
JP5285202B2 (ja) * 2004-03-26 2013-09-11 一般財団法人電力中央研究所 バイポーラ型半導体装置およびその製造方法
DE102005017814B4 (de) * 2004-04-19 2016-08-11 Denso Corporation Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
JP2006013005A (ja) * 2004-06-23 2006-01-12 Denso Corp 炭化珪素半導体基板およびその製造方法
JP4976647B2 (ja) * 2004-07-29 2012-07-18 富士電機株式会社 炭化珪素半導体基板の製造方法
JP2007182330A (ja) 2004-08-24 2007-07-19 Bridgestone Corp 炭化ケイ素単結晶ウェハ及びその製造方法
JP2007095873A (ja) * 2005-09-28 2007-04-12 Sumitomo Chemical Co Ltd 電界効果トランジスタ用エピタキシャル基板
JP2007250913A (ja) * 2006-03-16 2007-09-27 Mitsubishi Materials Corp ＳｉＣ基板の製造方法及びＳｉＣ基板並びに半導体デバイス
JP4706565B2 (ja) * 2006-06-08 2011-06-22 株式会社デンソー 炭化珪素単結晶の製造方法
CA2657929C (en) * 2006-07-19 2014-11-04 Dow Corning Corporation Method of manufacturing substrates having improved carrier lifetimes
JP4945185B2 (ja) * 2006-07-24 2012-06-06 株式会社東芝 結晶成長方法
US8105955B2 (en) * 2006-08-15 2012-01-31 Globalfoundries Singapore Pte. Ltd. Integrated circuit system with carbon and non-carbon silicon
CN100514562C (zh) * 2006-09-18 2009-07-15 中国科学院半导体研究所 用于MEMS器件的大面积3C-SiC薄膜的制备方法
JP4954654B2 (ja) * 2006-09-21 2012-06-20 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板及びその製造方法
JP4853364B2 (ja) * 2007-04-11 2012-01-11 トヨタ自動車株式会社 ＳｉＣ単結晶エピタキシャル薄膜の成長方法
TWI408262B (zh) * 2007-09-12 2013-09-11 Showa Denko Kk 磊晶ＳｉＣ單晶基板及磊晶ＳｉＣ單晶基板之製造方法
US8652255B2 (en) * 2007-10-12 2014-02-18 The United States Of America, As Represented By The Secretary Of The Navy Method of producing epitaxial layers with low basal plane dislocation concentrations
JP5504597B2 (ja) * 2007-12-11 2014-05-28 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
EP2077344B1 (de) * 2007-12-21 2010-11-03 Condias Gmbh Verfahren zur Aufbringung einer Diamantschicht auf ein Graphitsubstrat
JP4987792B2 (ja) * 2008-04-17 2012-07-25 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法
JP5417760B2 (ja) * 2008-08-01 2014-02-19 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
KR101212847B1 (ko) * 2008-09-12 2012-12-14 스미토모덴키고교가부시키가이샤 탄화규소 반도체 장치 및 그 제조 방법
JP2010095397A (ja) * 2008-10-15 2010-04-30 Nippon Steel Corp 炭化珪素単結晶及び炭化珪素単結晶ウェハ
DE102009002129A1 (de) 2009-04-02 2010-10-28 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Hartstoffbeschichtete Körper und Verfahren zur Herstellung hartstoffbeschichteter Körper
DE102009033302B4 (de) * 2009-07-15 2012-01-26 Infineon Technologies Ag Herstellungsverfahren für ein unipolares Halbleiter-Bauelement und Halbleitervorrichtung
JP5353800B2 (ja) * 2010-04-07 2013-11-27 新日鐵住金株式会社 炭化珪素エピタキシャル膜の製造方法
JP2012004269A (ja) * 2010-06-16 2012-01-05 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置
JP6025306B2 (ja) * 2011-05-16 2016-11-16 株式会社豊田中央研究所 ＳｉＣ単結晶、ＳｉＣウェハ及び半導体デバイス
JP5777437B2 (ja) * 2011-07-27 2015-09-09 京セラ株式会社 単結晶基板およびそれを用いた半導体素子
US20130062628A1 (en) * 2011-09-10 2013-03-14 Semisouth Laboratories, Inc. Methods for the epitaxial growth of silicon carbide
KR20130045493A (ko) * 2011-10-26 2013-05-06 엘지이노텍 주식회사 웨이퍼 및 박막 제조 방법
KR20130076365A (ko) * 2011-12-28 2013-07-08 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 제조 방법 및 탄화규소 에피 웨이퍼
SE536605C2 (sv) * 2012-01-30 2014-03-25 Odling av kiselkarbidkristall i en CVD-reaktor vid användning av klorineringskemi
KR101926694B1 (ko) * 2012-05-30 2018-12-07 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
KR101926678B1 (ko) * 2012-05-31 2018-12-11 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
KR101976600B1 (ko) * 2012-06-28 2019-05-09 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
JP5925319B2 (ja) * 2012-07-19 2016-05-25 新日鐵住金株式会社 ＳｉＣ単結晶の製造装置及びＳｉＣ単結晶の製造方法
US8860040B2 (en) * 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
KR102131245B1 (ko) * 2013-06-28 2020-08-05 엘지이노텍 주식회사 에피택셜 웨이퍼
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US9017804B2 (en) 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
JP5857986B2 (ja) * 2013-02-20 2016-02-10 株式会社デンソー 炭化珪素単結晶および炭化珪素単結晶の製造方法
US8940614B2 (en) 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
JP6123408B2 (ja) * 2013-03-26 2017-05-10 三菱電機株式会社 単結晶４Ｈ−ＳｉＣ基板及びその製造方法
KR102165614B1 (ko) * 2013-06-28 2020-10-14 엘지이노텍 주식회사 에피택셜 웨이퍼
JP2015143168A (ja) * 2014-01-31 2015-08-06 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素エピタキシャル基板の製造方法
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
KR102203025B1 (ko) * 2014-08-06 2021-01-14 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 제조 방법
JP2016127201A (ja) * 2015-01-07 2016-07-11 三菱電機株式会社 炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
KR102136000B1 (ko) * 2015-02-18 2020-07-20 쇼와 덴코 가부시키가이샤 에피택셜 탄화 규소 단결정 웨이퍼의 제조 방법 및 에피택셜 탄화 규소 단결정 웨이퍼
DE112016004600T5 (de) * 2015-10-07 2018-06-21 Sumitomo Electric Industries, Ltd. Epitaktisches Siliziumkarbidsubstrat und Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
JP6579710B2 (ja) * 2015-12-24 2019-09-25 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
US10407769B2 (en) * 2016-03-18 2019-09-10 Goodrich Corporation Method and apparatus for decreasing the radial temperature gradient in CVI/CVD furnaces
JP2017122047A (ja) * 2017-03-29 2017-07-13 三菱電機株式会社 単結晶４Ｈ−ＳｉＣ基板及びその製造方法
JP6245416B1 (ja) * 2017-04-04 2017-12-13 三菱電機株式会社 炭化珪素エピタキシャルウエハの製造方法及び炭化珪素半導体装置の製造方法
CN108411368B (zh) * 2018-06-11 2020-12-08 山东大学 一种快速有选择性的降低SiC晶体中微管和位错密度的方法
JP7217608B2 (ja) * 2018-10-16 2023-02-03 昭和電工株式会社 ＳｉＣ基板、ＳｉＣエピタキシャルウェハ及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679153A (en) * 1994-11-30 1997-10-21 Cree Research, Inc. Method for reducing micropipe formation in the epitaxial growth of silicon carbide and resulting silicon carbide structures
EP0967304A1 (en) * 1998-05-29 1999-12-29 Kabushiki Kaisha Toyota Chuo Kenkyusho Method for manufacturing single crystal of silicon carbide
WO2000068474A1 (fr) * 1999-05-07 2000-11-16 Sixon Inc. Plaquette en sic, dispositif a semiconducteur en sic et procede de fabrication de plaquette en sic

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997039476A1 (fr) * 1996-04-18 1997-10-23 Matsushita Electric Industrial Co., Ltd. ELEMENT EN SiC ET SON PROCEDE DE PRODUCTION

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679153A (en) * 1994-11-30 1997-10-21 Cree Research, Inc. Method for reducing micropipe formation in the epitaxial growth of silicon carbide and resulting silicon carbide structures
CN1069935C (zh) * 1994-11-30 2001-08-22 克里公司 减少碳化硅外延生长中微管缺陷形成的方法和所得到的碳化硅结构
EP0967304A1 (en) * 1998-05-29 1999-12-29 Kabushiki Kaisha Toyota Chuo Kenkyusho Method for manufacturing single crystal of silicon carbide
WO2000068474A1 (fr) * 1999-05-07 2000-11-16 Sixon Inc. Plaquette en sic, dispositif a semiconducteur en sic et procede de fabrication de plaquette en sic

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
LPCVD growth and structural properties of 4H-SiC epitaxiallayers TSUCHIDA H. ET AL,MATERIALS SCIENCE FORUM,Vol.338.342 2000 *
SiC seeded boule growth TSVETKOV V. ET AL,MATERIALS SCIENCE FORUM,Vol.264.268 1998 *
SiC晶体生长和应用 邓志杰，半导体技术，第23卷第5期 1998 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102844474A (zh) * 2010-05-11 2012-12-26 新日本制铁株式会社 外延碳化硅单晶基板及其制造方法
CN102844474B (zh) * 2010-05-11 2015-11-25 新日铁住金株式会社 外延碳化硅单晶基板及其制造方法
CN107275209A (zh) * 2017-06-17 2017-10-20 东莞市天域半导体科技有限公司 一种SiC超高压PiN二极管器件材料的制备方法
CN107275209B (zh) * 2017-06-17 2019-08-23 东莞市天域半导体科技有限公司 一种SiC超高压PiN二极管器件材料的制备方法

Also Published As

Publication number Publication date
JP4044053B2 (ja) 2008-02-06
AU2003221438A1 (en) 2003-09-29
KR100984261B1 (ko) 2010-09-30
US20050181627A1 (en) 2005-08-18
ATE546569T1 (de) 2012-03-15
TWI313309B (zh) 2009-08-11
KR20040097175A (ko) 2004-11-17
US7081420B2 (en) 2006-07-25
EP1491662A4 (en) 2008-04-16
EP1491662A1 (en) 2004-12-29
JPWO2003078702A1 (ja) 2005-07-14
WO2003078702A1 (fr) 2003-09-25
CN1643188A (zh) 2005-07-20
EP1491662B1 (en) 2012-02-22
TW200307064A (en) 2003-12-01

Similar Documents

Publication Publication Date Title
CN1324168C (zh) SiC结晶的制造方法以及SiC结晶
Tsuchida et al. Recent advances in 4H-SiC epitaxy for high-voltage power devices
CN1202557C (zh) 基于氮化物的化合物半导体晶体衬底结构及其制造方法
JP4646752B2 (ja) 高配向ダイヤモンド膜及びその製造方法並びに高配向ダイヤモンド膜を備えた電子デバイス
CN1164417C (zh) 在沿<1100>方向切割的基片上生长的碳化硅外延层
US8790461B2 (en) Silicon carbide single crystal wafer and method for manufacturing the same
CN106435733B (zh) 碳化硅单晶和碳化硅单晶晶片
CN1950548A (zh) SiC单晶的生长方法和由该方法生长的SiC单晶
JPWO2005116307A1 (ja) 炭化ケイ素単結晶ウェハの製造方法
WO2006115148A1 (ja) 炭化ケイ素単結晶ウェハ及びその製造方法
JP2006111478A (ja) 炭化珪素単結晶インゴット、炭化珪素単結晶ウェハ及びその製造方法
JP2007269627A (ja) 基板から継続するマイクロパイプを低減させるＳｉＣ結晶の製造方法およびＳｉＣ結晶、ＳｉＣ単結晶膜、ＳｉＣ半導体素子、ＳｉＣ単結晶基板および電子デバイス、ならびにＳｉＣバルク結晶の製造方法
JP6832240B2 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
JP3628079B2 (ja) 炭化珪素薄膜製造方法並びに炭化珪素薄膜および積層基板
CN108369901A (zh) SiC外延晶片的制造方法
JPWO2007023722A1 (ja) ＧａｘＩｎ１−ｘＮ（０≦ｘ≦１）結晶の製造方法、ＧａｘＩｎ１−ｘＮ（０≦ｘ≦１）結晶基板、ＧａＮ結晶の製造方法、ＧａＮ結晶基板および製品
JP5171571B2 (ja) 炭化珪素単結晶の製造方法
CN1934677A (zh) 减少堆垛层错成核位置的光刻方法和具有减少的堆垛层错位置的结构
JP2024500379A (ja) 結晶学的応力が低減した大寸法炭化ケイ素単結晶材料
WADA et al. High-Quality 6-inch SiC Epitaxial Wafer “EpiEra”
JP7023543B2 (ja) ウエハの製造方法、エピタキシャルウエハの製造方法、これによって製造されたウエハ及びエピタキシャルウエハ
US20230151512A1 (en) A method for growing high-quality heteroepitaxial monoclinic gallium oxide crystal
WO2020241578A1 (ja) ＳｉＣ単結晶インゴットの製造方法
Cooke Optical and Structural Properties of Gallium Oxide and Aluminum Gallium Oxide Alloys: A Characterization of the Effects of Extended Defects
Bauman et al. Fabrication and Testing of Substrates Made from Bulk Gallium Oxide Crystals by the Cleavage Method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20190327

Address after: Tokyo, Japan

Patentee after: SHOWA DENKO Kabushiki Kaisha

Address before: Tokyo, Japan

Patentee before: CENTRAL Research Institute OF ELECTRIC POWER INDUSTRY

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20070704