JP2004537160A - Ｍｏｓゲート半導体デバイスを製造するためのマスク工程削減方法 - Google Patents
Ｍｏｓゲート半導体デバイスを製造するためのマスク工程削減方法 Download PDFInfo
- Publication number
- JP2004537160A JP2004537160A JP2002576024A JP2002576024A JP2004537160A JP 2004537160 A JP2004537160 A JP 2004537160A JP 2002576024 A JP2002576024 A JP 2002576024A JP 2002576024 A JP2002576024 A JP 2002576024A JP 2004537160 A JP2004537160 A JP 2004537160A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- layer
- silicon layer
- forming
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 53
- 229910052751 metal Inorganic materials 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 22
- 229920005591 polysilicon Polymers 0.000 claims abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 8
- 239000010703 silicon Substances 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims 4
- 239000007943 implant Substances 0.000 abstract 2
- 229910021419 crystalline silicon Inorganic materials 0.000 abstract 1
- 230000000873 masking effect Effects 0.000 abstract 1
- 238000001465 metallisation Methods 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66719—With a step of forming an insulating sidewall spacer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
マスクステップを追加することなく、金属ゲート電極（３１）を活性領域中の導電性の多結晶シリコン層（１４）に接続することができるパワーＭＯＳＦＥＴを形成するための方法である。この方法によれば、活性領域マスクステップの間に、フィールド酸化膜（１１）中に溝（１２）が形成される。次に、活性領域上および溝（１２）中に導電性の多結晶シリコン層（１４）が形成される。少なくとも１つのウィンドウ（１７、１８、１９及び２０）が、チャネル打込みウィンドウ及びソース打込みウィンドウ（１７、１８、１９及び２０）を形成するためのマスクウィンドウと共に溝（１２）の上方に形成され、多結晶シリコンゲート層（１４）が、活性領域中のシリコンダイ（１０）の表面までエッチングされ、溝（１２）には条片が残される。金属蒸着時に、この条片と金属ゲートコンタクト（３１）が接触し、それにより、マスクステップを追加することなく、金属ゲートコンタクト（３１）が多結晶シリコン条片（５０）に接続される。
Description
【技術分野】
【０００１】
本発明は、ＭＯＳゲート半導体デバイスの製造プロセス技術に関し、より詳細には、ＭＯＳゲート半導体デバイスを製造するためのマスク工程削減方法及びその方法によって得られるＭＯＳゲート半導体デバイスに関する。
【背景技術】
【０００２】
本出願は、２００１年３月２１日出願の米国仮出願第６０／２７７，６３７号の利益を主張するものである。
【０００３】
パワーＭＯＳＦＥＴおよびパワーＩＧＢＴなどのＭＯＳゲートデバイスについては、極めて良く知られており、一般的には、導電性多結晶シリコン製のゲート電極を有するとともに、ソース電極（すなわちエミッタ電極）から電気絶縁しなければならず、さらに、一般的にはアルミニウム製の外部金属ゲート導体すなわちゲートパッドに電気接続しなければならないゲート電極を有している。自己整列接触型（self aligned contact）パワーＭＯＳＦＥＴの場合、スペーサ技術を使用して、活性領域中でソースに接触させているが、ゲート金属とゲート多結晶シリコンをゲートパッド部分で接触させるためには、個別のフォトマスクステップを使用しなければならなかった。
【０００４】
そこで、コストを低減し、かつウェハからのデバイスの歩留りを向上させるためには、製造プロセスで必要なフォトマスクステップの数を少なくすることが望まれている。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、このような状況に鑑みてなされたもので、その目的とするところは、製造プロセスにおいて、ゲート多結晶シリコンとゲート金属を接続するための個別のマスクを使用する必要のないＭＯＳゲート半導体デバイスを製造するためのマスク工程削減方法及びその方法によって得られるＭＯＳゲート半導体デバイスを提供することにある。
【課題を解決するための手段】
【０００６】
本発明によれば、フィールド酸化膜層をエッチングすることによって活性領域を形成することになる溝が、活性マスクステップの間にＰ＋フィールド酸化膜中に形成される。したがって、この溝を形成するために、引き続いてマスクを追加する必要がない。次に、多結晶シリコンの蒸着時に、フィールド酸化膜の頂部への多結晶シリコンの蒸着に応じて溝が充填される。
【０００７】
多結晶シリコンマスクエッチングステップ時に、酸化膜中および多結晶シリコンと金属が接触する領域中の溝の上側の多結晶シリコン層中に、追加ウィンドウが形成される。この場合も、この追加ウィンドウのための追加マスクを使用する必要がなく、必要な多結晶シリコンマスクが単純に修正される。
【０００８】
次に、従来の多結晶酸化膜（polyoxide）エッチングステップ、多結晶シリコンエッチングステップ、および絶縁スペーサステップが実施され、溝の底部に残留している多結晶シリコンが露出される。
【０００９】
次に、導電性の金属コンタクトが多結晶酸化膜の頂部に蒸着され、予め形成されている１つまたは複数のウィンドウに金属コンタクトを充填し、溝中の、多結晶シリコン層のボディに接続される多結晶シリコンと接触する。したがって、余計なマスクを必要とすることなく、金属コンタクトが形成される。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照して本発明の実施の態様について説明する。
【００１１】
図１〜図３Ｃは、本発明のＭＯＳゲート半導体デバイスの製造方法を説明するための工程図である。
【００１２】
まず、図１において、従来構造のＮ＋基板（図示せず）の頂部に成長したＮ−エピタキシャル層を有するシリコンダイ（基板）１０が示されている。本発明は、Ｐ型基板を備えたデバイスにも等しく適用することができる。基板１０の頂部に、フィールド酸化膜層１１が従来の方法で蒸着あるいは形成され、活性領域マスクステップで、広範囲にわたる活性領域からフィールド酸化膜層１１が除去され、後続する活性領域中への接合パターンの形成を可能にしている。本発明によれば、活性領域マスク中のさらに１つまたは複数のウィンドウにより、１つまたは複数の溝１２を形成することができ、それにより、後述するように、マスクステップを追加することなく、ゲート金属（金属ゲートコンタクト）を活性領域中の多結晶シリコン（ゲート）層に接触させることができる。
【００１３】
次に、図２に示すように、図１で露出した活性シリコン領域の頂部にゲート酸化膜層１３を熱成長させ、このゲート酸化膜層１３の頂部、および溝１２および残りのフィールド酸化膜層１１を覆って、導電性の多結晶シリコン層１４が形成される。
【００１４】
続いて、図３、図３Ａ、図３Ｂ及び図３Ｃに示すように、多結晶シリコン層１４の頂部に、多結晶酸化膜層１５が従来の方法で形成される。次に、フォトレジスト層１６が多結晶酸化膜層１５の頂部に形成され、ウィンドウ１７、１８、１９、２０および他の類似ウィンドウを形成するべく、マスクステップでパターン化される。マスクウィンドウ１８、１９および２０は、縦型伝導ＭＯＳＦＥＴのチャネル拡散領域２１およびソース拡散領域２２の形成に使用される従来の打込みウィンドウである（ドレインコンタクトは、基板１０の底部に形成されることになる）。これらのチャネル拡散領域２１およびソース拡散領域２２は、多孔性（cellular）、すなわち条片形態にすることができ、また、所望する任意のサイズ、深さおよびトポロジーにすることができる。マスクウィンドウ１７（図３、図３Ａ、図３Ｂ及び図３Ｃ）もこれと同じマスクステップで形成され、溝１２と整列して露出される。任意の数のウィンドウ１７を使用することができる。
【００１５】
次に、エッチングプロセスを使用して、多結晶酸化膜層１５、多結晶シリコン層１４およびゲート酸化膜層１３の部分が除去され、ウィンドウ１７乃至２０によって露出される。多結晶シリコン層１４の底部ライン部分５０は、このエッチングプロセスの後、溝１２の底部を維持していることに留意されたい（図４、図４Ａ及び図４Ｂ）。また、多結晶シリコン層（ゲート電極）１４に統合接続される多結晶シリコンライン（条片）５０を形成するために、マスクステップを追加する必要がないことに留意されたい。
【００１６】
続いて、アルミニウム製の導電コンタクト層３１がスパッタリングによって蒸着され、多結晶シリコンライン５０、ソース拡散領域２２およびチャネル拡散領域２１と接触する。次に、コンタクトマスクステップにより、ギャップ３３（図４）中の金属が除去され、図４に示すように、ゲート金属とソース金属が分離される。図４、図４Ａ及び図４Ｂに示すように、ゲート金属は、多結晶シリコン条片５０、したがって、活性領域上の反転可能チャネル領域を覆っている多結晶シリコン層１４に直接接続されている。重要なことは、新規なプロセスにはマスクを追加する必要がないことである。
【００１７】
以上、本発明について、特定の実施形態に関連して説明したが、当分野技術者には、他の多くの変形形態、改変および他の用途が明らかになることと思われる。したがって、本発明は、本明細書における特定の開示に限定されないことが好ましい。
【図面の簡単な説明】
【００１８】
【図１】活性領域表面、および活性領域中に引き続いて形成される多結晶シリコンと接触するコンタクト金属を受け入れることができる溝を露出させるべくパターン化されたフィールド酸化膜を備えた半導体基板の一部断面図である。
【図２】多結晶シリコン蒸着後の図１の断面図である。
【図３】多結晶シリコンの頂部への多結晶酸化膜層の形成、および多結晶酸化膜層の頂部へのフォトレジスト層（パターン化されている）の形成後における図２の構成図である。
【図３Ａ】フィールド酸化膜中の溝の頂部のフォトレジスト中にパターン化されたウィンドウの１つを示す、図３の一部の概略等角図である。
【図３Ｂ】図３Ａの断面線３ｂ−３ｂに沿った図３Ａの断面図である。
【図３Ｃ】図３Ａの断面線３ｃ−３ｃに沿った図３Ａの断面図である。
【図４】フォトレジスト中のウィンドウによって露出した多結晶酸化膜領域および多結晶シリコン領域のエッチング、多結晶シリコン層の露出縁上への絶縁スペーサの形成、およびコンタクト金属の蒸着後における図３の構成図である。
【図４Ａ】図４のプロセスステップ実施後における図３Ｂの構成図である。
【図４Ｂ】図４のプロセスステップ実施後における図３Ｃの構成図である。
【０００１】
本発明は、ＭＯＳゲート半導体デバイスの製造プロセス技術に関し、より詳細には、ＭＯＳゲート半導体デバイスを製造するためのマスク工程削減方法及びその方法によって得られるＭＯＳゲート半導体デバイスに関する。
【背景技術】
【０００２】
本出願は、２００１年３月２１日出願の米国仮出願第６０／２７７，６３７号の利益を主張するものである。
【０００３】
パワーＭＯＳＦＥＴおよびパワーＩＧＢＴなどのＭＯＳゲートデバイスについては、極めて良く知られており、一般的には、導電性多結晶シリコン製のゲート電極を有するとともに、ソース電極（すなわちエミッタ電極）から電気絶縁しなければならず、さらに、一般的にはアルミニウム製の外部金属ゲート導体すなわちゲートパッドに電気接続しなければならないゲート電極を有している。自己整列接触型（self aligned contact）パワーＭＯＳＦＥＴの場合、スペーサ技術を使用して、活性領域中でソースに接触させているが、ゲート金属とゲート多結晶シリコンをゲートパッド部分で接触させるためには、個別のフォトマスクステップを使用しなければならなかった。
【０００４】
そこで、コストを低減し、かつウェハからのデバイスの歩留りを向上させるためには、製造プロセスで必要なフォトマスクステップの数を少なくすることが望まれている。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、このような状況に鑑みてなされたもので、その目的とするところは、製造プロセスにおいて、ゲート多結晶シリコンとゲート金属を接続するための個別のマスクを使用する必要のないＭＯＳゲート半導体デバイスを製造するためのマスク工程削減方法及びその方法によって得られるＭＯＳゲート半導体デバイスを提供することにある。
【課題を解決するための手段】
【０００６】
本発明によれば、フィールド酸化膜層をエッチングすることによって活性領域を形成することになる溝が、活性マスクステップの間にＰ＋フィールド酸化膜中に形成される。したがって、この溝を形成するために、引き続いてマスクを追加する必要がない。次に、多結晶シリコンの蒸着時に、フィールド酸化膜の頂部への多結晶シリコンの蒸着に応じて溝が充填される。
【０００７】
多結晶シリコンマスクエッチングステップ時に、酸化膜中および多結晶シリコンと金属が接触する領域中の溝の上側の多結晶シリコン層中に、追加ウィンドウが形成される。この場合も、この追加ウィンドウのための追加マスクを使用する必要がなく、必要な多結晶シリコンマスクが単純に修正される。
【０００８】
次に、従来の多結晶酸化膜（polyoxide）エッチングステップ、多結晶シリコンエッチングステップ、および絶縁スペーサステップが実施され、溝の底部に残留している多結晶シリコンが露出される。
【０００９】
次に、導電性の金属コンタクトが多結晶酸化膜の頂部に蒸着され、予め形成されている１つまたは複数のウィンドウに金属コンタクトを充填し、溝中の、多結晶シリコン層のボディに接続される多結晶シリコンと接触する。したがって、余計なマスクを必要とすることなく、金属コンタクトが形成される。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照して本発明の実施の態様について説明する。
【００１１】
図１〜図３Ｃは、本発明のＭＯＳゲート半導体デバイスの製造方法を説明するための工程図である。
【００１２】
まず、図１において、従来構造のＮ＋基板（図示せず）の頂部に成長したＮ−エピタキシャル層を有するシリコンダイ（基板）１０が示されている。本発明は、Ｐ型基板を備えたデバイスにも等しく適用することができる。基板１０の頂部に、フィールド酸化膜層１１が従来の方法で蒸着あるいは形成され、活性領域マスクステップで、広範囲にわたる活性領域からフィールド酸化膜層１１が除去され、後続する活性領域中への接合パターンの形成を可能にしている。本発明によれば、活性領域マスク中のさらに１つまたは複数のウィンドウにより、１つまたは複数の溝１２を形成することができ、それにより、後述するように、マスクステップを追加することなく、ゲート金属（金属ゲートコンタクト）を活性領域中の多結晶シリコン（ゲート）層に接触させることができる。
【００１３】
次に、図２に示すように、図１で露出した活性シリコン領域の頂部にゲート酸化膜層１３を熱成長させ、このゲート酸化膜層１３の頂部、および溝１２および残りのフィールド酸化膜層１１を覆って、導電性の多結晶シリコン層１４が形成される。
【００１４】
続いて、図３、図３Ａ、図３Ｂ及び図３Ｃに示すように、多結晶シリコン層１４の頂部に、多結晶酸化膜層１５が従来の方法で形成される。次に、フォトレジスト層１６が多結晶酸化膜層１５の頂部に形成され、ウィンドウ１７、１８、１９、２０および他の類似ウィンドウを形成するべく、マスクステップでパターン化される。マスクウィンドウ１８、１９および２０は、縦型伝導ＭＯＳＦＥＴのチャネル拡散領域２１およびソース拡散領域２２の形成に使用される従来の打込みウィンドウである（ドレインコンタクトは、基板１０の底部に形成されることになる）。これらのチャネル拡散領域２１およびソース拡散領域２２は、多孔性（cellular）、すなわち条片形態にすることができ、また、所望する任意のサイズ、深さおよびトポロジーにすることができる。マスクウィンドウ１７（図３、図３Ａ、図３Ｂ及び図３Ｃ）もこれと同じマスクステップで形成され、溝１２と整列して露出される。任意の数のウィンドウ１７を使用することができる。
【００１５】
次に、エッチングプロセスを使用して、多結晶酸化膜層１５、多結晶シリコン層１４およびゲート酸化膜層１３の部分が除去され、ウィンドウ１７乃至２０によって露出される。多結晶シリコン層１４の底部ライン部分５０は、このエッチングプロセスの後、溝１２の底部を維持していることに留意されたい（図４、図４Ａ及び図４Ｂ）。また、多結晶シリコン層（ゲート電極）１４に統合接続される多結晶シリコンライン（条片）５０を形成するために、マスクステップを追加する必要がないことに留意されたい。
【００１６】
続いて、アルミニウム製の導電コンタクト層３１がスパッタリングによって蒸着され、多結晶シリコンライン５０、ソース拡散領域２２およびチャネル拡散領域２１と接触する。次に、コンタクトマスクステップにより、ギャップ３３（図４）中の金属が除去され、図４に示すように、ゲート金属とソース金属が分離される。図４、図４Ａ及び図４Ｂに示すように、ゲート金属は、多結晶シリコン条片５０、したがって、活性領域上の反転可能チャネル領域を覆っている多結晶シリコン層１４に直接接続されている。重要なことは、新規なプロセスにはマスクを追加する必要がないことである。
【００１７】
以上、本発明について、特定の実施形態に関連して説明したが、当分野技術者には、他の多くの変形形態、改変および他の用途が明らかになることと思われる。したがって、本発明は、本明細書における特定の開示に限定されないことが好ましい。
【図面の簡単な説明】
【００１８】
【図１】活性領域表面、および活性領域中に引き続いて形成される多結晶シリコンと接触するコンタクト金属を受け入れることができる溝を露出させるべくパターン化されたフィールド酸化膜を備えた半導体基板の一部断面図である。
【図２】多結晶シリコン蒸着後の図１の断面図である。
【図３】多結晶シリコンの頂部への多結晶酸化膜層の形成、および多結晶酸化膜層の頂部へのフォトレジスト層（パターン化されている）の形成後における図２の構成図である。
【図３Ａ】フィールド酸化膜中の溝の頂部のフォトレジスト中にパターン化されたウィンドウの１つを示す、図３の一部の概略等角図である。
【図３Ｂ】図３Ａの断面線３ｂ−３ｂに沿った図３Ａの断面図である。
【図３Ｃ】図３Ａの断面線３ｃ−３ｃに沿った図３Ａの断面図である。
【図４】フォトレジスト中のウィンドウによって露出した多結晶酸化膜領域および多結晶シリコン領域のエッチング、多結晶シリコン層の露出縁上への絶縁スペーサの形成、およびコンタクト金属の蒸着後における図３の構成図である。
【図４Ａ】図４のプロセスステップ実施後における図３Ｂの構成図である。
【図４Ｂ】図４のプロセスステップ実施後における図３Ｃの構成図である。
Claims (7)
- シリコン基板の表面にフィールド酸化膜を形成するステップと、
該フィールド酸化膜中に活性領域である活性ゲート酸化膜を形成するとともに、共通のマスクステップにおいて、残余のフィールド酸化膜の一部に少なくとも１つの溝を形成するステップと、
前記活性ゲート酸化膜の上部表面及び前記溝に多結晶シリコン層を形成するステップと、
前記共通マスクステップにおいて、さらに、間隔を隔てた複数のウィンドウを前記活性領域上に、または前記少なくとも１つのウィンドウを前記溝の上方に形成し、かつ、前記活性領域中の前記ウィンドウによって露出した前記多結晶シリコン層及び前記溝中の前記多結晶シリコン層の一部のみをエッチング除去し、前記溝の底部に、前記活性領域に残留している前記多結晶シリコン層に接続される多結晶シリコン条片を残留させるステップと、
前記溝の底部の前記多結晶シリコン条片と接触する金属ゲートコンタクトを形成するステップと
を備えたことを特徴とするＭＯＳゲート半導体デバイスを製造するためのマスク工程削減方法。 - 前記複数のウィンドウを形成するステップの前段に、前記多結晶シリコン層の表面に多結晶酸化膜を形成するステップを備えたことを特徴とする請求項１に記載のＭＯＳゲート半導体デバイスを製造するためのマスク工程削減方法。
- 前記活性領域中の前記多結晶シリコン層をエッチングすることによって露出したシリコン層中に、前記複数のウィンドウを介してチャネル不純物及びソース不純物を注入し、かつ、拡散させるステップを備えたことを特徴とする請求項１に記載のＭＯＳゲート半導体デバイスを製造するためのマスク工程削減方法。
- 前記活性領域中の前記多結晶シリコン層をエッチングすることによって露出したシリコン層中に、前記複数のウィンドウを介してチャネル不純物及びソース不純物を注入し、かつ、拡散させるステップを備えたことを特徴とする請求項２に記載のＭＯＳゲート半導体デバイスを製造するためのマスク工程削減方法。
- ＭＯＳゲート半導体デバイスにおける、金属ゲートコンタクトを導電性の多結晶シリコン層のゲート電極に接続する方法であって、
前記多結晶シリコン層の表面の頂部の一部である酸化膜層中に溝を形成するステップと、
前記酸化膜上で、前記溝中及び前記多結晶シリコン層の表面の前記酸化膜が除去された部分に多結晶シリコン層のゲート電極層を蒸着させるステップと、
前記多結晶シリコン層の表面の選択部分を貫通して開口をエッチングするとともに、前記溝に配置された前記多結晶シリコン層の一部のみをエッチング除去し、前記溝の底部に、前記活性領域に残留している前記多結晶シリコン層に接続される前記多結晶シリコン条片を残留させるステップと、
前記他結晶シリコン条片と前記金属ゲートコンタクトを接触させるステップと
を備えたことを特徴とする方法。 - 前記金属ゲートコンタクトは、余計なマスクステップを必要とすることなく、前記多結晶シリコン層に接続されることを特徴とする請求項５に記載の方法。
- 拡張多結晶シリコンゲート層を含んだ活性シリコン領域を有し、
該活性シリコン領域が、フィールド酸化膜層を有する領域を有し、
前記フィールド酸化膜層が、該フィールド酸化膜層中に溝を有し、
多結晶シリコン条片が前記溝の底部に配置されているとともに、前記拡張多結晶シリコンゲート層に接続され、
金属ゲートコンタクトが前記溝内に配置されているとともに、前記多結晶シリコン条片と接触している
ことを特徴とするＭＯＳゲート半導体デバイス。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US27763701P | 2001-03-21 | 2001-03-21 | |
| US10/094,835 US6893923B2 (en) | 2001-03-21 | 2002-03-07 | Reduced mask count process for manufacture of mosgated device |
| PCT/US2002/007198 WO2002078093A1 (en) | 2001-03-21 | 2002-03-08 | Reduced mask count process for manufacture of mosgated device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004537160A true JP2004537160A (ja) | 2004-12-09 |
| JP4599033B2 JP4599033B2 (ja) | 2010-12-15 |
Family
ID=26789267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002576024A Expired - Lifetime JP4599033B2 (ja) | 2001-03-21 | 2002-03-08 | Ｍｏｓゲート半導体デバイスの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6893923B2 (ja) |
| JP (1) | JP4599033B2 (ja) |
| DE (1) | DE10296545T5 (ja) |
| WO (1) | WO2002078093A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7385273B2 (en) * | 2005-06-10 | 2008-06-10 | International Rectifier Corporation | Power semiconductor device |
| GB2455510A (en) * | 2006-06-12 | 2009-06-17 | Int Rectifier Corp | Power semiconductor device |
| TWI555208B (zh) * | 2014-05-20 | 2016-10-21 | 力祥半導體股份有限公司 | 線型架構之功率半導體元件 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4467450A (en) * | 1976-09-13 | 1984-08-21 | Texas Instruments Incorporated | Random access MOS memory cell using double level polysilicon |
| JPH01185936A (ja) * | 1988-01-21 | 1989-07-25 | Fujitsu Ltd | 半導体装置 |
| KR0127290B1 (ko) | 1991-11-20 | 1999-03-20 | 세끼모또 타다히로 | 낸드형 롬 및 그 제조 방법 |
| US5874341A (en) * | 1996-10-30 | 1999-02-23 | Advanced Micro Devices, Inc. | Method of forming trench transistor with source contact in trench |
| EP0675529A3 (en) * | 1994-03-30 | 1998-06-03 | Denso Corporation | Process for manufacturing vertical MOS transistors |
| US5780324A (en) * | 1994-03-30 | 1998-07-14 | Denso Corporation | Method of manufacturing a vertical semiconductor device |
| JP3435786B2 (ja) * | 1994-03-31 | 2003-08-11 | 株式会社日立製作所 | 不揮発性半導体記憶装置の製造方法 |
| US5877063A (en) * | 1995-07-17 | 1999-03-02 | Micron Technology, Inc. | Method of forming rough polysilicon surfaces |
| KR0152640B1 (ko) * | 1995-09-30 | 1998-10-01 | 김광호 | 반도체장치 및 그의 제조방법 |
| JP2000515684A (ja) * | 1996-07-19 | 2000-11-21 | シリコニックス・インコーポレイテッド | トレンチ底部注入領域を有する高密度トレンチｄｍｏｓトランジスタ |
| JPH1050992A (ja) * | 1996-08-01 | 1998-02-20 | Toshiba Corp | 半導体装置及びその製造方法及びその半導体装置を利用したメモリセル |
| TW347561B (en) * | 1997-06-20 | 1998-12-11 | Ti Acer Co Ltd | Method of forming a T-gate Lightly-Doped Drain semiconductor device |
| KR100304716B1 (ko) * | 1997-09-10 | 2001-11-02 | 김덕중 | 모스컨트롤다이오드및그제조방법 |
| US6097061A (en) * | 1998-03-30 | 2000-08-01 | Advanced Micro Devices, Inc. | Trenched gate metal oxide semiconductor device and method |
| US5937297A (en) | 1998-06-01 | 1999-08-10 | Chartered Semiconductor Manufacturing, Ltd. | Method for making sub-quarter-micron MOSFET |
| TW392308B (en) | 1998-09-05 | 2000-06-01 | United Microelectronics Corp | Method of making metal oxide semiconductor (MOS) in IC |
| US6144054A (en) * | 1998-12-04 | 2000-11-07 | International Business Machines Corporation | DRAM cell having an annular signal transfer region |
| US6274905B1 (en) * | 1999-06-30 | 2001-08-14 | Fairchild Semiconductor Corporation | Trench structure substantially filled with high-conductivity material |
| EP1162665A3 (en) * | 2000-06-08 | 2002-10-09 | Siliconix Incorporated | Trench gate MIS device and method of fabricating the same |
| US6406956B1 (en) | 2001-04-30 | 2002-06-18 | Taiwan Semiconductor Manufacturing Company | Poly resistor structure for damascene metal gate |
| US6674124B2 (en) * | 2001-11-15 | 2004-01-06 | General Semiconductor, Inc. | Trench MOSFET having low gate charge |
| TW564552B (en) * | 2002-10-21 | 2003-12-01 | Nanya Technology Corp | A trench type stacked gate flash memory and the method to fabricate the same |
-
2002
- 2002-03-07 US US10/094,835 patent/US6893923B2/en not_active Expired - Lifetime
- 2002-03-08 WO PCT/US2002/007198 patent/WO2002078093A1/en active Application Filing
- 2002-03-08 DE DE10296545T patent/DE10296545T5/de not_active Withdrawn
- 2002-03-08 JP JP2002576024A patent/JP4599033B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20020137322A1 (en) | 2002-09-26 |
| JP4599033B2 (ja) | 2010-12-15 |
| WO2002078093A1 (en) | 2002-10-03 |
| DE10296545T5 (de) | 2004-04-15 |
| US6893923B2 (en) | 2005-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6815769B2 (en) | Power semiconductor component, IGBT and field-effect transistor | |
| US6921697B2 (en) | Method for making trench MIS device with reduced gate-to-drain capacitance | |
| KR20000004472A (ko) | 트렌치 게이트 구조의 전력 반도체장치 및 그 제조방법 | |
| JP2008547225A (ja) | トレンチゲートｆｅｔにおいて側方に延在する誘電体層を形成する構造及び方法 | |
| JP2009152630A (ja) | 活性トレンチコーナおよび厚底の酸化物を備えたトレンチｍｉｓデバイス、ならびにこれを製造する方法 | |
| JP2005524970A (ja) | トレンチ型パワーｍｏｓゲートデバイス | |
| JP2005057291A (ja) | 集積型ｆｅｔ及びショットキー装置 | |
| TW200425509A (en) | Stop structure of trench type DMOS device and its formation method | |
| KR20050085607A (ko) | 트렌치 게이트 반도체 디바이스 제조 방법 및 트렌치ｍｏｓｆｅｔ | |
| JP2002110978A (ja) | 電力用半導体素子 | |
| JP2006509350A (ja) | 半導体装置の製造方法 | |
| JP2009505434A (ja) | パワー半導体デバイスの製造方法 | |
| JP3069054B2 (ja) | 半導体デバイスのターミネーション構造およびその製法 | |
| JP3052918B2 (ja) | 半導体装置 | |
| JP3965027B2 (ja) | トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型ｍｉｓデバイスの製造方法 | |
| US7385273B2 (en) | Power semiconductor device | |
| JP4299665B2 (ja) | 活性トレンチコーナおよび厚底の酸化物を備えたトレンチｍｉｓデバイス、ならびにこれを製造する方法 | |
| JP4599033B2 (ja) | Ｍｏｓゲート半導体デバイスの製造方法 | |
| KR20040043279A (ko) | 쇼오트 채널 모오스 트랜지스터 및 그 제조 방법 | |
| JP2923772B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3123995B2 (ja) | 半導体装置およびその製造方法 | |
| JPS63227059A (ja) | 半導体装置およびその製造方法 | |
| US7319059B2 (en) | High density FET with self-aligned source atop the trench | |
| KR100373581B1 (ko) | 자기정렬된접점트렌치dmos트랜지스터를제조하는방법 | |
| JP2709200B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060823 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070316 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070615 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070821 |
|
| RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20071031 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20071031 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091026 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091104 |
|
| RD15 | Notification of revocation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7435 Effective date: 20091104 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100831 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100927 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4599033 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |