CN118198060A - 一种双极型场效应晶体管 - Google Patents
一种双极型场效应晶体管 Download PDFInfo
- Publication number
- CN118198060A CN118198060A CN202410273422.XA CN202410273422A CN118198060A CN 118198060 A CN118198060 A CN 118198060A CN 202410273422 A CN202410273422 A CN 202410273422A CN 118198060 A CN118198060 A CN 118198060A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- emitter
- field effect
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 34
- 229910052751 metal Inorganic materials 0.000 claims abstract description 117
- 239000002184 metal Substances 0.000 claims abstract description 117
- 239000010953 base metal Substances 0.000 claims abstract description 24
- 230000007704 transition Effects 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000002161 passivation Methods 0.000 claims description 21
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 16
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- 229910052697 platinum Inorganic materials 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 4
- 229910005540 GaP Inorganic materials 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 3
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 28
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 238000005530 etching Methods 0.000 description 28
- 238000000034 method Methods 0.000 description 12
- 238000001704 evaporation Methods 0.000 description 7
- 238000002360 preparation method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
本发明提供一种双极型场效应晶体管，涉及半导体器件技术领域，双极型场效应晶体管包括设置有HBT器件的第一区域和设置有FET器件的第二区域所述HBT器件和所述FET器件包括在衬底上依次层叠的集电极层基极层发射极层、过渡层、肖特基层和接触层；所述HBT器件还包括发射极金属和基极金属；所述FET器件还包括源极金属、漏极金属、栅极金属；源极金属、漏极金属与发射极金属由第一金属层构成；基极金属与栅极金属由第二金属层构成。本发明晶体管工艺步骤，提高了制作效率，同时，降低了制造成本。
Description
本申请是申请人“厦门市三安集成电路有限公司”于申请日2021年03月18日提交的申请号为202110293406.3，发明名称为“一种双极型场效应晶体管及其制备方法”的发明专利的分案申请。
技术领域
本发明涉及半导体器件技术领域，特别涉及一种双极型场效应晶体管。
背景技术
在一些半导体材料系统中，有可能在单一半导体晶粒上组合不同装置技术以形成混合结构。举例而言，在某些材料系统中，有可能在单一基板上整合异质结双极电晶体(HBT)与场效电晶体(FET)以制造双极型场效应晶体管(BiFET)。可使用BiFET技术制造诸如RF功率放大器之装置以增加设计的灵活性。
现有BiFET器件在制作时，通常需要两个光罩在不同工艺步骤分别制作栅极金属和基极金属，导致器件制造步骤较为繁琐，制造成本较高。
发明内容
本发明的目的在于，针对上述现有技术中的不足，提供一种双极型场效应晶体管及其制备方法，以简化器件制造步骤，降低器件制造成本。
为实现上述目的，本发明实施例采用的技术方案如下：
本发明实施例的一方面，提供一种双极型场效应晶体管制备方法，方法包括：在衬底上通过外延生长依次形成集电极层、基极层、发射极层、过渡层、肖特基层、缓冲层和接触层，其中，集电极层、基极层、发射极层、过渡层、肖特基层、缓冲层和接触层均位于衬底的第一区域和第二区域；通过发射极接触光罩制作位于第一区域的发射极图形窗口、位于第二区域的源极图形窗口和漏极图形窗口，并在发射极图形窗口、源极图形窗口和漏极图形窗口蒸镀第一金属以分别形成发射极金属、源极金属和漏极金属；通过凹槽蚀刻光罩制作位于第二区域的凹槽蚀刻图形窗口，并依次刻蚀与凹槽蚀刻图形窗口对应的接触层和缓冲层以在源极金属和漏极金属之间露出肖特基层；通过发射极台阶层光罩制作位于第一区域的发射极台阶层图形窗口，并依次刻蚀与发射极台阶层图形窗口对应的接触层、缓冲层、肖特基层和过渡层以在发射极金属两侧露出发射极层；通过化学气相沉积在第一区域和第二区域形成钝化层；通过基极接触光罩制作位于第一区域的基极图形窗口、位于第二区域的栅极图形窗口，刻蚀与基极图形窗口和栅极图形窗口对应的钝化层并在基极图形窗口和栅极图形窗口蒸镀第二金属以分别形成基极金属和栅极金属。
可选的，发射极金属与第一区域的接触层形成欧姆接触，源极金属和漏极金属与第二区域的接触层形成欧姆接触。
可选的，在通过基极接触光罩制作位于第一区域的基极图形窗口、位于第二区域的栅极图形窗口，刻蚀与基极图形窗口和栅极图形窗口对应的钝化层并在基极图形窗口和栅极图形窗口蒸镀第二金属以分别形成基极金属和栅极金属之后，方法还包括：通过回火使得栅极金属穿透肖特基层并与过渡层形成肖特基接触、基极金属穿透发射极层并与基极层形成欧姆接触。
可选的，第二金属包括依次形成的铂层、钛层、铂层、金层和钛层。
可选的，钝化层为氮化硅层。
可选的，肖特基层为磷化铟镓层。
可选的，刻蚀与基极图形窗口和栅极图形窗口对应的钝化层中的刻蚀为干法刻蚀。
本发明实施例的另一方面，提供一种双极型场效应晶体管，采用上述任一种的双极型场效应晶体管制备方法制备。
本发明的有益效果包括：
本发明提供了一种双极型场效应晶体管及其制备方法，方法包括：在衬底上通过外延生长依次形成集电极层、基极层、发射极层、过渡层、肖特基层、缓冲层和接触层，其中，集电极层、基极层、发射极层、过渡层、肖特基层、缓冲层和接触层均位于衬底的第一区域和第二区域；通过发射极接触光罩制作位于第一区域的发射极图形窗口、位于第二区域的源极图形窗口和漏极图形窗口，并在发射极图形窗口、源极图形窗口和漏极图形窗口蒸镀第一金属以分别形成发射极金属、源极金属和漏极金属；通过凹槽蚀刻光罩制作位于第二区域的凹槽蚀刻图形窗口，并依次刻蚀与凹槽蚀刻图形窗口对应的接触层和缓冲层以在源极金属和漏极金属之间露出肖特基层；通过发射极台阶层光罩制作位于第一区域的发射极台阶层图形窗口，并依次刻蚀与发射极台阶层图形窗口对应的接触层、缓冲层、肖特基层和过渡层以在发射极金属两侧露出发射极层；通过外延生长在第一区域和第二区域形成钝化层；通过基极接触光罩制作位于第一区域的基极图形窗口、位于第二区域的栅极图形窗口，刻蚀与基极图形窗口和栅极图形窗口对应的钝化层并在基极图形窗口和栅极图形窗口蒸镀第二金属以分别形成基极金属和栅极金属。通过基极接触光罩在制作HBT中的基极金属时，同步制作FET中的栅极金属，如此，可以避免额外使用单独的光罩制作FET中的栅极金属，有效的简化了工艺步骤，提高了制作效率，同时，降低了制造成本。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明实施例提供的一种双极型场效应晶体管制备方法的流程示意图；
图2为本发明实施例提供的一种双极型场效应晶体管的结构示意图之一；
图3为本发明实施例提供的一种双极型场效应晶体管的结构示意图之二；
图4为本发明实施例提供的一种双极型场效应晶体管的结构示意图之三；
图5为本发明实施例提供的一种双极型场效应晶体管的结构示意图之四；
图6为本发明实施例提供的一种双极型场效应晶体管的结构示意图之五。
图标：090-衬底；100-集电极层；110-基极层；120-发射极层；130-过渡层；140-肖特基层；150-缓冲层；160-接触层；170-钝化层；211-发射极金属；212-基极金属；311-源极金属；312-漏极金属；313-栅极金属；a-HBT区域；b-FET区域。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。需要说明的是，在不冲突的情况下，本发明的实施例中的各个特征可以相互结合，结合后的实施例依然在本发明的保护范围内。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，术语“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
本发明实施例的一方面，如图1所示，提供一种双极型场效应晶体管制备方法，方法包括：
S010：在衬底上通过外延生长依次形成集电极层、基极层、发射极层、过渡层、肖特基层、缓冲层和接触层，其中，集电极层、基极层、发射极层、过渡层、肖特基层、缓冲层和接触层均位于衬底的第一区域和第二区域。
如图2所示，在衬底090上通过外延生长依次形成集电极层100、基极层110、发射极层120、过渡层130、肖特基层140、缓冲层150和接触层160，从而作为BiFET器件的外延层。同时，该外延层均在BiFET器件的第一区域和第二区域均有设置，其中，第一区域可以是如图6中的HBT区域a，第二区域可以是FET区域b，即该外延层中的层级均为整层沉积的形式形成于衬底090的上方。为了进一步的提高器件的性能，还可以在整个BiFET器件的外周形成隔离区，在HBT和FET之间也设置有隔离区，隔离区可以是通过离子注入形成绝缘物质的形式制作。
S020：通过发射极接触光罩制作位于第一区域的发射极图形窗口、位于第二区域的源极图形窗口和漏极图形窗口，并在发射极图形窗口、源极图形窗口和漏极图形窗口蒸镀第一金属以分别形成发射极金属、源极金属和漏极金属。
在S010中形成BiFET器件的外延层后，如图2所示，可以通过发射极接触光罩(EC光罩)制作HBT区域a的发射极图形窗口、FET区域b的源极图形窗口和漏极图形窗口，然后开始蒸镀第一金属，以便于形成HBT区域a的发射极金属211、FET区域b的源极金属311和漏极金属312。如此，发射极金属211、源极金属311和漏极金属312采用同一光罩制作，能够有效的节省光罩数量，简化制作步骤。
S030：通过凹槽蚀刻光罩制作位于第二区域的凹槽蚀刻图形窗口，并依次刻蚀与凹槽蚀刻图形窗口对应的接触层和缓冲层以在源极金属和漏极金属之间露出肖特基层。
通过S020在HBT区域a形成发射极金属211、在FET区域b形成源极金属311和漏极金属312后，如图3所示，可以通过凹槽蚀刻光罩(RE光罩)制作FET区域b的凹槽蚀刻图形窗口，然后通过刻蚀液依次刻蚀FET区域b位于源极金属311和漏极金属312之间的接触层160和缓冲层150并停止于肖特基层140，从而在源极金属311和漏极金属312之间形成凹槽，该凹槽的底部为肖特基层140。
S040：通过发射极台阶层光罩制作位于第一区域的发射极台阶层图形窗口，并依次刻蚀与发射极台阶层图形窗口对应的接触层、缓冲层、肖特基层和过渡层以在发射极金属两侧露出发射极层。
在通过S030在FET区域b的源极金属311和漏极金属312之间露出肖特基层140后，如图4所示，可以通过发射极台阶层光罩(EM光罩)制作HBT区域a的发射极台阶层图形窗口，然后通过蚀刻液依次刻蚀HBT区域a中位于发射极金属211两侧的接触层160、缓冲层150、肖特基层140和过渡层130，并停止于发射极层120，从而在HBT区域a中发射极金属211的两侧形成凹槽，凹槽的底面为发射极层120，即在HBT区域a中发射极金属211的两侧露出发射极层120。
需要说明的是，在衬底090上方具有HBT区域a和FET区域b，在通过RE光罩刻蚀以露出在源极金属311和漏极金属312之间的肖特基层140时，应当只在FET区域b操作。同理，在通过EM光罩刻蚀时，也应当只在HBT区域a操作，从而保证两个器件在形成过程中各自的性能不受影响。
S050：通过化学气相沉积在第一区域和第二区域形成钝化层。
通过S040在HBT区域a中形成发射极金属211以及位于发射极金属211两侧的凹槽，凹槽的底面发射极层120，在FET区域b中形成源极金属311、漏极金属312以及位于源漏之间的凹槽，凹槽的底面为肖特基层140之后，如图5所示，在此结构的上方，通过化学气相沉积技术形成整层的钝化层170，从而覆盖上述结构的上表面，对器件形成钝化保护。
S060：通过基极接触光罩制作位于第一区域的基极图形窗口、位于第二区域的栅极图形窗口，刻蚀与基极图形窗口和栅极图形窗口对应的钝化层并在基极图形窗口和栅极图形窗口蒸镀第二金属以分别形成基极金属和栅极金属。
在S050之后，如图6所示，通过基极接触光罩(BC光罩)制作HBT区域a的基极图形窗口、FET区域b的栅极图形窗口，如此，配合刻蚀液刻蚀掉与上述图形窗口位置对应的钝化层170，从而露出HBT区域a的发射极层120和露出FET区域b的肖特基层140，然后在HBT区域a露出的发射极层120和FET区域b露出的肖特基层140分别蒸镀第二金属，从而形成基极金属212和栅极金属313，以此实现通过BC光罩在制作HBT中的基极金属212时，同步制作FET中的栅极金属313，如此，可以避免额外使用单独的光罩制作FET中的栅极金属313，进一步的简化了工艺步骤，提高了制作效率，同时，降低了制造成本。
如图4所示，在通过RE光罩和EM光罩分别在源极金属311和漏极金属312之间形成凹槽，在发射极金属211的两侧形成凹槽后，如图5所示，在图4中的结构上整层沉积钝化层170，使得钝化层170完全覆盖HBT区域a和FET区域b。如图5所示，在BC光罩上制作图形窗口，采用干法刻蚀对钝化层170进行刻蚀，从而在FET区域b内的凹槽内露出部分肖特基层140，在HBT区域a内的两个凹槽内分别露出部分发射极层120，然后利用BC光罩在FET内的凹槽内露出部分肖特基层140的位置上形成栅极金属313，在HBT区域a内的两个凹槽内分别露出部分发射极层120的位置上形成基极金属212，由此完成由同一BC光罩制作形成栅极金属313和基极金属212的目的。
可选的，如图6所示，发射极金属211与第一区域，即HBT区域a的接触层160接触从而形成欧姆接触，同理，源极金属311和漏极金属312分别与第二区域，即FET区域b的接触层160接触从而形成欧姆接触。
可选的，在S060之后，方法还包括：通过回火使得栅极金属313穿透肖特基层140并与过渡层130形成肖特基接触、基极金属212穿透发射极层120并与基极层110形成欧姆接触。即通过基极接触光罩在肖特基层140上形成栅极金属313和在发射极层120上形成基极金属212之后，还可以通过回火的工艺，即在高温下使得栅极金属313穿透肖特基层140并与过渡层130形成肖特基接触，同时也使得基极金属212穿透发射极层120并与基极层110形成欧姆接触，如此形成HBT和FET的基本层级结构，保证器件的正常性能。
可选的，第二金属包括依次形成的铂层、钛层、铂层、金层和钛层。即，基极金属212和栅极金属313均包括依次形成的铂层、钛层、铂层、金层和钛层。同理，发射极金属211、源极金属311和漏极金属312也可以参考基极金属212和栅极金属313对应制作。
可选的，钝化层170为氮化硅层。
可选的，肖特基层为磷化铟镓层。
可选的，刻蚀与基极图形窗口和栅极图形窗口对应的钝化层中的刻蚀为干法刻蚀。
本发明实施例的另一方面，提供一种双极型场效应晶体管，采用上述任一种的双极型场效应晶体管制备方法制备。
示例的，如图6所示，在采用上述的双极型场效应晶体管制备方法制备得出双极型场效应晶体管的过程中，可以利用EC光罩同步制作发射极金属211、源极金属311和漏极金属312，可以利用BC光罩同步制作HBT的基极金属212和FET的栅极金属313，有效的简化了工艺步骤，提高了制作效率，同时，降低了制造成本。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种双极型场效应晶体管，其特征在于，
包括设置有HBT器件的第一区域(a)和设置有FET器件的第二区域(b)；
所述HBT器件和所述FET器件包括在衬底上依次层叠的集电极层(100)、基极层(110)、发射极层(120)、过渡层(130)、肖特基层(140)和接触层(160)；
所述HBT器件还包括发射极金属(211)和基极金属(212)；
所述FET器件还包括源极金属(311)、漏极金属(312)、栅极金属(313)；
所述发射极金属(211)设置在所述接触层(160)上；
所述基极金属(212)穿透发射极层(120)与基极层(110)形成欧姆接触；
所述栅极金属(313)穿透所述肖特基层(140)与所述过渡层(130)形成肖特基接触；
所述源极金属(311)、所述漏极金属(312)与所述发射极金属(211)由第一金属层构成；
所述基极金属(212)与所述栅极金属(313)由第二金属层构成。
2.根据权利要求1所述的双极型场效应晶体管，其特征在于，
所述HBT器件和所述FET器件还包括缓冲层(150)，所述缓冲层(150)设置在肖特基层(140)与接触层(160)之间。
3.根据权利要求1所述的双极型场效应晶体管，其特征在于，所述肖特基层(140)为磷化铟镓层。
4.根据权利要求1所述的双极型场效应晶体管，其特征在于，所述发射极金属与所述接触层(160)形成欧姆接触。
5.根据权利要求1所述的双极型场效应晶体管，其特征在于，所述双极型场效应晶体管还包括钝化层(170)，所述钝化层(170)覆盖双极型场效应晶体管表面，所述HBT器件的基极金属(212)暴露其上表面，所述FET器件的栅极金属(313)暴露其上表面。
6.根据权利要求5所述的双极型场效应晶体管，其特征在于，所述钝化层(170)为氮化硅层。
7.根据权利要求1所述的双极型场效应晶体管，其特征在于，所述源极金属(311)和漏极金属(312)与所述接触层(160)形成欧姆接触。
8.根据权利要求1所述的双极型场效应晶体管，其特征在于，所述第二金属层由依次层叠的铂层、钛层、铂层、金层和钛层经退火后形成。
9.根据权利要求1所述的双极型场效应晶体管，其特征在于，所述第一区域与所述第二区域之间设有隔离区。
10.根据权利要求9所述的双极型场效应晶体管，其特征在于，所述隔离区经离子注入形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410273422.XA CN118198060A (zh) | 2021-03-18 | 2021-03-18 | 一种双极型场效应晶体管 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410273422.XA CN118198060A (zh) | 2021-03-18 | 2021-03-18 | 一种双极型场效应晶体管 |
| CN202110293406.3A CN113066762B (zh) | 2021-03-18 | 2021-03-18 | 一种双极型场效应晶体管及其制备方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110293406.3A Division CN113066762B (zh) | 2021-03-18 | 2021-03-18 | 一种双极型场效应晶体管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118198060A true CN118198060A (zh) | 2024-06-14 |
Family
ID=76562405
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110293406.3A Active CN113066762B (zh) | 2021-03-18 | 2021-03-18 | 一种双极型场效应晶体管及其制备方法 |
| CN202410273422.XA Pending CN118198060A (zh) | 2021-03-18 | 2021-03-18 | 一种双极型场效应晶体管 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110293406.3A Active CN113066762B (zh) | 2021-03-18 | 2021-03-18 | 一种双极型场效应晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (2) | CN113066762B (zh) |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06163829A (ja) * | 1992-07-31 | 1994-06-10 | Texas Instr Inc <Ti> | 集積回路とその製法 |
| US5250826A (en) * | 1992-09-23 | 1993-10-05 | Rockwell International Corporation | Planar HBT-FET Device |
| US6987305B2 (en) * | 2003-08-04 | 2006-01-17 | International Rectifier Corporation | Integrated FET and schottky device |
| US7015519B2 (en) * | 2004-02-20 | 2006-03-21 | Anadigics, Inc. | Structures and methods for fabricating vertically integrated HBT/FET device |
| JP2006278544A (ja) * | 2005-03-28 | 2006-10-12 | Sanyo Electric Co Ltd | 能動素子およびその製造方法 |
| JP4942134B2 (ja) * | 2005-05-20 | 2012-05-30 | 日産自動車株式会社 | 炭化珪素半導体装置の製造方法 |
| JP2010518622A (ja) * | 2007-02-07 | 2010-05-27 | マイクロリンク デバイセズ， インク． | Ｈｂｔと電界効果トランジスタとの統合 |
| JP4524298B2 (ja) * | 2007-06-04 | 2010-08-11 | パナソニック株式会社 | 半導体装置の製造方法 |
| US20120112243A1 (en) * | 2010-11-04 | 2012-05-10 | Zampardi Peter J | Bipolar and FET Device Structure |
| TW201301481A (zh) * | 2011-06-23 | 2013-01-01 | Kopin Corp | 雙極高電子遷移率電晶體及其形成方法 |
| CN110690284A (zh) * | 2019-11-19 | 2020-01-14 | 南方科技大学 | 一种氮化镓基场效应晶体管及其制备方法 |
| CN110943046A (zh) * | 2019-12-03 | 2020-03-31 | 李珂 | 一种双极性晶体管和场效应晶体管的整合结构及其制备方法 |
-
2021
- 2021-03-18 CN CN202110293406.3A patent/CN113066762B/zh active Active
- 2021-03-18 CN CN202410273422.XA patent/CN118198060A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN113066762A (zh) | 2021-07-02 |
| CN113066762B (zh) | 2024-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101427379B (zh) | 具有双层钝化的晶体管及方法 | |
| US7449729B2 (en) | Heterojunction bipolar transistor and method for fabricating the same | |
| CN110379807A (zh) | 微电子器件及微电子器件制作方法 | |
| US20080206944A1 (en) | Method for fabricating trench DMOS transistors and schottky elements | |
| CN111863808B (zh) | 基于肖特基-欧姆混合漏电极的单片异质集成Cascode晶体管及制作方法 | |
| CN107240610B (zh) | 薄膜晶体管及制备方法、显示基板及制备方法、显示装置 | |
| US20140210052A1 (en) | Semiconductor Device and Method for Manufacturing a Semiconductor Device | |
| JP4089419B2 (ja) | 半導体装置およびその製造方法 | |
| CN113066762B (zh) | 一种双极型场效应晶体管及其制备方法 | |
| JP4059566B2 (ja) | 絶縁ゲート型半導体装置及びその製造方法 | |
| JP7083027B2 (ja) | 半導体デバイスの製造方法と集積半導体デバイス | |
| CN209804659U (zh) | 一种igbt芯片的产品结构 | |
| KR100205018B1 (ko) | 이종접합 트랜지스터의 베이스층을 이용한 커패시터의제조방법 | |
| CN114725094B (zh) | 一种Si-GaN单片异质集成反相器及其制备方法 | |
| CN111293171A (zh) | 一种igbt芯片的设计结构、产品结构及其制造方法 | |
| CN113363255B (zh) | 一种半导体器件及其制备方法 | |
| US20230274941A1 (en) | Method for manufacturing semiconductor power device | |
| JPS6185864A (ja) | バイポ−ラ型トランジスタ | |
| JPH01241867A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| KR100200924B1 (ko) | 활성 영역의 전기적 연결을 위한 반도체 장치의 제조방법 | |
| CN114496753A (zh) | 射频高电子迁移率晶体管制作方法、晶体管及电子器件 | |
| CN116646400A (zh) | 一种碳化硅mosfet器件及制造方法 | |
| CN114220854A (zh) | 一种逆导型绝缘栅双极型晶体管及其制作方法 | |
| CN118315443A (zh) | 一种碳化硅异质结jbs二极管及制备方法 | |
| CN111653484A (zh) | 一种优化碳化硅mosfet自对准工艺的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |