CN114496753A - 射频高电子迁移率晶体管制作方法、晶体管及电子器件 - Google Patents

射频高电子迁移率晶体管制作方法、晶体管及电子器件 Download PDF

Info

Publication number
CN114496753A
CN114496753A CN202111682889.2A CN202111682889A CN114496753A CN 114496753 A CN114496753 A CN 114496753A CN 202111682889 A CN202111682889 A CN 202111682889A CN 114496753 A CN114496753 A CN 114496753A
Authority
CN
China
Prior art keywords
layer
dielectric layer
gate
dielectric
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111682889.2A
Other languages
English (en)
Inventor
许明伟
樊晓兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Huixin Communication Technology Co ltd
Original Assignee
Shenzhen Huixin Communication Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Huixin Communication Technology Co ltd filed Critical Shenzhen Huixin Communication Technology Co ltd
Priority to CN202111682889.2A priority Critical patent/CN114496753A/zh
Publication of CN114496753A publication Critical patent/CN114496753A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种射频高电子迁移率晶体管制作方法、晶体管及电子器件，其中，射频高电子迁移率晶体管制作方法，衬底上光刻和刻蚀形成硬介质阻挡层结构，硬介质阻挡层结构两侧暴露出源极接触区和漏极接触区，硬介质阻挡层结构用于确定栅极区域，由于硬介质阻挡层结构的存在使得后续的N型掺杂注入和沉积第一金属层可以实现了自对准的效果，以此减少了对准次数；第二介质层的侧面形成的凹槽结构，用于通过湿法剥离快速的将第二介质层和第三介质层及其上沉积的第一金属层进行剥离，以此使得栅极区域到源漏极区域的可以保持充分的间隔距离，大大的减小了对准误差以及源漏极的接入电阻，最终提高射频高电子迁移率晶体管的射频性能的技术效果。

Description

射频高电子迁移率晶体管制作方法、晶体管及电子器件
技术领域
本发明属于晶体管制造技术领域，具体涉及一种射频高电子迁移率晶体管制作方法、晶体管及电子器件。
背景技术
如今双工信号已经很常见(例如，低频段和中频段/高频段信号)，但是5G使信号路由复杂性提升到一个全新水平。鉴于天线的最大数量开始趋向稳定，超高频段频率和双连接性上行链路要求将需要对信号路由至天线的方式做出实质性改变，因此在为未来5G终端的射频前端系统架构里的器件设计是至关重要的，例如对于射频高电子迁移率晶体管的需求是不断提升的。
现有技术中射频高电子迁移率晶体管的制作过程中存在需要多次对准的步骤，由于每次对准均是需要预留空间位置的，因此多次对准则会使得射频高电子迁移率晶体管的制作过程不仅步序繁多，还会存在对准误差以及源漏极的接入电阻的问题，最终影响射频高电子迁移率晶体管的射频性能。
发明内容
为了克服现有技术的上述缺点，本发明的目的在于提供射频高电子迁移率晶体管制作方法、晶体管及电子器件，旨在解决现有射频高电子迁移率晶体管制作过程中需要多次对准的技术问题。
本发明为达到其目的，所采用的技术方案如下：
一种射频高电子迁移率晶体管制作方法，包括以下步骤：
在衬底上依次沉积第一介质层、第二介质层及第三介质层；
对第一介质层、第二介质层及第三介质层进行光刻和刻蚀形成源极接触区和漏极接触区；
在源极接触区和漏极接触区进行N型掺杂注入；
对源极接触区和漏极接触区的N型掺杂进行高温激活；
对光刻过后的第二介质层进行湿法刻蚀形成凹槽结构；
沉积第一金属层；
通过湿法剥离第二介质层和第三介质层；
在第一介质层的位置处形成栅极接触层。
进一步地，在第一介质层的位置处形成栅极接触层的步骤中，包括如下步骤：
沉积第四介质层；
对第四介质层进行光刻和刻蚀形成栅极窗口；
沉积第五介质层；
对第五介质层进行干法刻蚀将栅极窗口延伸至衬底；
在栅极窗口的位置处形成栅极接触层。
进一步地，在栅极窗口的位置处形成栅极接触层的步骤中，包括如下步骤：
沉积第六介质层；
在栅极窗口的位置处沉积第二金属层；
对第二金属层进行刻蚀成型，形成栅极接触层。
进一步地，在对第二金属层进行刻蚀成型，形成栅极接触层的步骤之后，还包括如下步骤：
在源极接触区的位置对第四介质层和第六介质层进行光刻和刻蚀，露出第一金属层形成漏极接触层；
在漏极接触区的位置对第四介质层和第六介质层进行光刻和刻蚀，露出第一金属层形成漏极接触层。
进一步地，衬底由下至上依次包括高阻硅层、缓冲层、氮化镓层、氮化铝镓层。
进一步地，在栅极窗口的位置处形成栅极接触层的步骤中，包括如下步骤：
在栅极窗口的位置处沉积第二金属层；
对第二金属层进行光刻和刻蚀成型，形成肖特基栅极接触层。
进一步地，对第五介质层进行干法刻蚀将栅极窗口延伸至衬底的步骤中，将第五介质层进行干法刻蚀形成内侧墙结构，用于确定栅极尺寸。
进一步地，在源极接触区和漏极接触区进行N型掺杂注入的步骤中，N型掺杂注入至源极接触区和漏极接触区的衬底内。
对应地，本发明还提供一种晶体管，通过如上述的射频高电子迁移率晶体管制作方法进行制作。
对应地，本发明还提供一种电子器件，包括如上述的晶体管。
与现有技术相比，本发明的有益效果是：
本发明提出的一种射频高电子迁移率晶体管制作方法，通过在衬底上对第一介质层、第二介质层及第三介质层进行光刻和刻蚀形成硬介质阻挡层结构，同时在硬介质阻挡层结构两侧暴露出源极接触区和漏极接触区，硬介质阻挡层结构用于确定栅极区域，而硬介质阻挡层结构的左右两侧分别暴露出源极接触区和漏极接触区，以此初步形成了源极、漏极、栅极三个区域，由于硬介质阻挡层结构的存在使得后续的N型掺杂注入和沉积第一金属层可以实现了自对准的效果，以此减少了对准次数；并且通过对硬介质阻挡层结构中的第二介质层进行湿法刻蚀，使第二介质层的侧面形成凹槽结构，使得硬介质阻挡层结构在完成前述步骤后通过凹槽结构进行湿法剥离，可以快速的将第二介质层和第三介质层及其上沉积的第一金属层进行剥离，以此使得栅极区域到源漏极区域的可以保持充分的间隔距离，实现了仅需一次对准光刻既能完成射频高电子迁移率晶体管的制作，且大大的减小了对准误差以及源漏极的接入电阻，减少对准次数主要是减少预留的冗余尺寸，这使得在相同光刻能力下可以进一步微缩水平方向的晶体管尺寸，最终实现提高射频高电子迁移率晶体管的射频性能的技术效果。
附图说明
为了更清楚地说明本发明实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一实施例中的方法流程图；
图2为本发明一实施例中经过步骤S100之后的结构示意图；
图3为本发明一实施例中经过步骤S200之后的结构示意图；
图4为本发明一实施例中经过步骤S300之后的结构示意图；
图5为本发明一实施例中经过步骤S400之后的结构示意图；
图6为本发明一实施例中经过步骤S500之后的结构示意图；
图7为本发明一实施例中经过步骤S600之后的结构示意图；
图8为本发明一实施例中经过步骤S700之后的结构示意图；
图9为本发明一实施例中经过步骤S810之后的结构示意图；
图10为本发明一实施例中经过步骤S820之后的结构示意图；
图11为本发明一实施例中经过步骤S830之后的结构示意图；
图12为本发明一实施例中经过步骤S840之后的结构示意图；
图13为本发明一实施例中经过步骤S851之后的结构示意图；
图14为本发明一实施例中经过步骤S852之后的结构示意图；
图15为本发明一实施例中经过步骤S853之后的结构示意图。
附图标号说明：
标号 名称 标号 名称
1 衬底 8 N型掺杂
2 第一介质层 9 第一金属层
3 第二介质层 10 第四介质层
31 凹槽结构 11 栅极窗口
4 第三介质层 12 第五介质层
5 源极接触区 13 第六介质层
6 漏极接触区 14 第二金属层
7 栅极接触层
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行详细描述。需要说明的是，在不冲突的情况下，本发明的实施方式及实施方式中的特征可以相互组合。在下面的描述中阐述了很多具体细节以便于充分理解本发明，所描述的实施方式仅仅是本发明一部分实施方式，而不是全部的实施方式。基于本发明中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本发明。
参照图1-13，本发明一实施例提供射频高电子迁移率晶体管制作方法，其特征在于，包括以下步骤：
射频高电子迁移率晶体管制作方法，包括以下步骤：
步骤S100，参考图2，在衬底1上依次沉积第一介质层2、第二介质层3及第三介质层4；
具体地，本实施例中的衬底1含有外延层异质结，并在衬底1上方沉积若干个介质层，介质层通过光刻之后可以形成源极开槽、栅极开槽和漏极开槽，且介质层的材质选择也会适应式的选择有利于后续步骤实施的材料，本实施例中第一介质层2与第三介质层4为硅的氮化物SiNx，第二介质层3为二氧化硅SiO2，因此第一介质层2、第二介质层3及第三介质层4形成三明治夹层结构，其中硅的氮化物SiNx也可以根据需求选用其他适合的介质材料。
步骤S200，参考图3，对第一介质层2、第二介质层3及第三介质层4进行光刻和刻蚀形成源极接触区5和漏极接触区6；
具体地，本实施例中主要将源极接触区5和漏极接触区6进行光刻和刻蚀出来，以便后续在该区域加工出源极和漏极的接触层，其中保留下来的第一介质层2、第二介质层3及第三介质层4部分则是后续加工为栅极接触层7的区域；以此实现了划分源级(Source)、漏极(Drain)和栅极(Gate)对应位置的效果。
步骤S300，参考图4，在源极接触区5和漏极接触区6进行N型掺杂8注入；
具体地，衬底1由下至上依次包括高阻硅层、缓冲层、氮化镓层、氮化铝镓层；而本实施例中在源极接触区5和漏极接触区6进行N型掺杂8注入，则是在衬底1的顶层，即氮化铝镓层进行注入，此处的N型掺杂8注入主要注入掺杂的原子进入单晶硅取代硅原子的位置，后续还需要高温煺火处理，来激活自由电子，从而改变半导体材料的导电性；因此注入的原子类型可以根据具体需求进行选择，本实施例中则是选择硅原子的高剂量注入，注入至源极接触区5和漏极接触区6的氮化铝镓层，由于经过步骤200还保留有一部分第一介质层2、第二介质层3及第三介质层4组成的介质结构，该介质结构起到了定义注入区域边界的效果，实现了注入N型掺杂8的过程中不会注入到栅极对应的位置上的效果
步骤S400，参考图5，对源极接触区5和漏极接触区6的N型掺杂8进行高温激活；
具体地，本实施例主要是对N型掺杂8进行高温激活，激活N型掺杂8的自由原子，其中不同的掺杂原子，其电子从禁带里面的能级跃迁到导带或者价带，所需要提供的能量差是不一样的，因此需要根据选择的原子确定对应的高温激活温度进行激活，本实施例中以硅原子为例选择欧姆接触退火600C-30S进行激活自由电子，从而改变半导体材料的导电性，此时激活的过程中会是N型掺杂8的原子进行扩散，即可能N型掺杂8或扩散至衬底1的跟下一层例如氮化镓层，最终使得衬底1的氮化铝镓层及氮化镓层均获得了导电性能，之后再在N型掺杂8上表面进行沉积生成源极和漏极的接触层即可使得源极和漏极的接触层与衬底1之间还存在具备导电性能N型掺杂8，至此则解决了现有技术中的源极和漏极产生接入电阻的问题，实现了大大降低源极和漏极的接入电阻，提升其关键射频性能的技术效果。
步骤S500，参考图6，对光刻过后的第二介质层3进行湿法刻蚀形成凹槽结构31；
具体地，本实施例中对第二介质层3进行湿法刻蚀形成凹槽结构31，也即形成第二介质层3的undercut，湿法刻蚀的是采用湿法刻蚀溶液进行湿法刻蚀，通过根据实际情况刻蚀出满足需求的凹槽结构31；该凹槽结构31具体的是第二介质层3相对于第一介质层2和第三介质层4向内凹陷形成的一个槽口，该凹槽结构31的设置主要的作用为：使得在后续沉积第一金属层9时金属不会沉积在第二介质层3上；因为沉积过程多为金属蒸镀，会自上而下进行沉积，由于凹槽结构31的存在在沉积过程中金属会沉积在第三介质层4的上层及第一介质层2和第三介质的侧壁上，因为凹槽结构31的存在所以不会沉积在第二介质的侧壁上；若不对第二介质层3设置凹槽结构31，那么第二介质层3的侧壁也可能会沉积少许金属，在后续步骤还需要将第二介质层3进行湿法剥离，因为第二介质层3的侧壁沉积有金属，则无法对第二介质层3进行湿法剥离，而本实施例中的凹槽结构31使得金属难以沉积在第二介质层3的侧壁，最终实现了在进行湿法剥离时溶液可以通过凹槽结构31与第二介质层3接触溶解剥离的效果。
步骤S600，参考图7，沉积第一金属层9；
具体地，本实施例中沉积第一金属层9时采用金属蒸镀工艺形成源漏极金属沉积，会自上而下进行沉积所以会在第三介质层4、源极接触区5和漏极接触区6的上层，因此剩余的第一介质层2、第二介质层3及第三介质层4起到了保护栅极位置，防止栅极位置沉积到第一金属层9，方便后续形成栅极接触层7的步骤进行；而沉积至源极接触区5和漏极接触区6上层的第一金属层9则与前序步骤中的N型杂质结合接触，最终形成源极和漏极的接触层，至此则解决了现有技术中的源极和漏极产生接入电阻的问题，实现了大大降低源极和漏极的接入电阻，提升其关键射频性能的技术效果。
步骤S700，参考图8，通过湿法剥离第二介质层3和第三介质层4；
具体地，本实施例中由于第二介质层3和第三介质层4均是成品不需要的层，因为第二介质层3和第三介质层4是用于防止第一金属层9沉积到栅极位置的作用，因此在完成第一金属层9的沉积后即可去除第二介质层3和第三介质层4；其中，湿法剥离的具体步骤为：使用湿法刻蚀进行湿法剥离，湿法刻蚀溶液通过第二介质层3的凹槽结构31与第二介质层3进行接触，湿法刻蚀溶液溶解逐渐溶解第二介质层3，当第二介质层3被溶解剥离后第三介质层4即沉积在第三介质层4上表面的第一金属层9则会自然而然的被剥离；其中，本实施例使用的湿法刻蚀溶液为稀释氟化氢溶液，例如BOE缓冲蚀刻液，BOE是HF与NH4F依不同比例混合而成，HF为主要的蚀刻液，NH4F则作为缓冲剂使用，利用NH4F固定〔H+〕的浓度，使之保持一定的蚀刻率，HF会浸蚀玻璃及任何含硅石的物质，可以有效的清除第二介质层3的二氧化硅。
步骤S800，参考图9-15，在第一介质层2的位置处形成栅极接触层7。
具体地，通过前序的步骤完成了源极和漏极的接触层，仅剩第一介质层2位置上的栅极结构未完成，因此该步骤正是在第一介质层2位置上形成栅极接触层7，自此完成了核心的器件结构，包括源极、栅极和漏极的三个接触层。
进一步地，在第一介质层2的位置处形成栅极接触层7的步骤中，包括如下步骤：
步骤S810，参考图9，沉积第四介质层10；
步骤S820，参考图10，对第四介质层10进行光刻和刻蚀形成栅极窗口11；
步骤S830，参考图11，沉积第五介质层12；
步骤S840，参考图12，对第五介质层12进行干法刻蚀将栅极窗口11延伸至衬底1；
步骤S850，参考图13-15，在栅极窗口11的位置处形成栅极接触层7。
具体地，本实施例中首先是进行沉积第四介质层10，该介质层为二氧化硅SiO2，均匀的沉积于当前结构的最上层；接着，再对第四介质层10进行光刻和刻蚀形成栅极窗口11，该栅极窗口11导通至第一介质层2，栅极窗口11用于为后续形成栅极接触层7的主要位置；然后，再沉积第五介质层12，该介质层与第一介质层2材质相同，均匀的沉积于当前结构的最上层，并且由于栅极窗口11的存在，所以可以通过控制第五介质层12的沉积厚度，进而实现控制沉积第五介质层12后栅极窗口11的宽度；再然后，对第五介质层12进行干法刻蚀将栅极窗口11延伸至衬底1，该步骤将第四介质层10上的第五介质层12以及栅极窗口11内的一部分第五介质层12进行干法刻蚀并停止在衬底1，即将栅极窗口11延伸至衬底1，最终在栅极窗口11内形成形成第五介质层12的内侧墙，由于内侧墙是沉积形成因此在形成过程中即实现了自对准，该内侧墙实现了缩小栅极的尺寸，以及保证栅极到源极漏极的充分间隔距离的技术效果；最后，在栅极窗口11的位置处形成栅极接触层7，自此完成了核心的器件结构，包括源极、栅极和漏极的三个接触层。
进一步地，在栅极窗口11的位置处形成栅极接触层7的步骤中，包括如下步骤：
步骤S851，参考图13，沉积第六介质层13；
步骤S852，参考图14，在栅极窗口11的位置处沉积第二金属层14；
步骤S853，参考图15，对第二金属层14进行刻蚀成型，形成栅极接触层7。
具体地，本实施例中主要公开了具体的形成栅极接触层7步骤过程，首先，沉积第六介质层13，第六介质层13作为栅极接触层7，利用原子层沉积方法沉积三氧化二铝Al2O3或者氮化硅合物SiNx或者氮化铝AlN均可，其中厚度100埃，并且第六介质层13同样是均匀的沉积于当前结构的最上层；接着，在栅极窗口11的位置处沉积第二金属层14，第二金属层14有栅极窗口11的底部向外延伸至外部栅极窗口11的两侧形成预设厚度；最后，再对第二金属层14进行刻蚀成型，形成栅极接触层7用于与外部电子器件连接，自此完成了核心的器件结构，栅极接触层7。
进一步地，在对第二金属层14进行刻蚀成型，形成栅极接触层7的步骤之后，还包括如下步骤：
在源极接触区5的位置对第四介质层10和第六介质层13进行光刻和刻蚀，露出第一金属层9形成漏极接触层；
在漏极接触区6的位置对第四介质层10和第六介质层13进行光刻和刻蚀，露出第一金属层9形成漏极接触层。
具体地，由于前序步骤中的第四介质层10和第六介质层13是沉积形成的，因此同样会沉积在第一金属层9上，所以需要对第四介质层10和第六介质层13进行光刻和刻蚀，使得第一金属层9外漏与外部电子设备进行连接；具体步骤为：在源极接触区5的位置对第四介质层10和第六介质层13进行光刻和刻蚀，露出第一金属层9形成漏极接触层；在漏极接触区6的位置对第四介质层10和第六介质层13进行光刻和刻蚀，露出第一金属层9形成漏极接触层。最终完成了核心的器件结构源极接触层和漏极接触层。
进一步地，在栅极窗口11的位置处形成栅极接触层7的步骤中，包括如下步骤：
在栅极窗口11的位置处沉积第二金属层14；
对第二金属层14进行光刻和刻蚀成型，形成肖特基栅极接触层7。
具体地，本实施例中对应于S850步骤之后，可以不采用上述S851及之后的步骤形成新的栅极介质层，而是直接沉积第二金属层14，将第二金属沉积至衬底1上，然后进光刻和刻蚀，以此形成肖特基接触栅极接触层7。
对应地，本发明还提供一种晶体管，通过如上述的射频高电子迁移率晶体管制作方法进行制作。
对应地，本发明还提供一种电子器件，包括如上述的晶体管。
显然，本领域的技术人员应当理解，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。
需要说明的是，本发明公开的射频高电子迁移率晶体管制作方法、晶体管及电子器件的其它内容可参见现有技术，在此不再赘述。
以上所述，仅是本发明的可选实施例而已，并非对本发明作任何形式上的限制，故凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何修改、等同变化与修饰,均仍属于本发明技术方案的范围内。

Claims (10)

1.一种射频高电子迁移率晶体管制作方法，其特征在于，包括以下步骤：
在衬底上依次沉积第一介质层、第二介质层及第三介质层；
对所述第一介质层、第二介质层及第三介质层进行光刻和刻蚀形成硬介质阻挡层结构，同时在硬介质阻挡层结构两侧暴露出源极接触区和漏极接触区；
在所述源极接触区和漏极接触区进行N型掺杂注入；
对所述硬介质阻挡层结构中的第二介质层进行湿法刻蚀，使所述第二介质层的侧面形成凹槽结构；
沉积第一金属层；使得源极接触区和漏极接触区形成的金属接触区域与N型掺杂的区域形成自对准，且所述硬介质阻挡层结构中的第二介质层侧面无金属沉积；
通过湿法剥离所述第二介质层和所述第三介质层及其上沉积的第一金属层；
在所述硬介质阻挡层结构中的第一介质层位置处形成栅极接触层。
2.根据权利要求1所述的射频高电子迁移率晶体管制作方法，其特征在于，所述在所述硬介质阻挡层结构中的第一介质层位置处形成栅极接触层的步骤中，包括如下步骤：
沉积第四介质层；
对所述第四介质层进行光刻和刻蚀形成栅极窗口；
沉积第五介质层；
对所述第五介质层进行干法刻蚀将所述栅极窗口延伸至所述衬底；
在所述栅极窗口的位置处形成栅极接触层。
3.根据权利要求2所述的射频高电子迁移率晶体管制作方法，其特征在于，所述在所述栅极窗口的位置处形成栅极接触层的步骤中，包括如下步骤：
沉积第六介质层；
在所述栅极窗口的位置处沉积第二金属层；
对所述第二金属层进行刻蚀成型，形成栅极接触层。
4.根据权利要求3所述的射频高电子迁移率晶体管制作方法，其特征在于，所述在所述对所述第二金属层进行刻蚀成型，形成栅极接触层的步骤之后，还包括如下步骤：
在所述源极接触区的位置对第四介质层和第六介质层进行光刻和刻蚀，露出所述第一金属层形成漏极接触层；
在所述漏极接触区的位置对第四介质层和第六介质层进行光刻和刻蚀，露出所述第一金属层形成漏极接触层。
5.根据权利要求2所述的射频高电子迁移率晶体管制作方法，其特征在于，所述在所述栅极窗口的位置处形成栅极接触层的步骤中，包括如下步骤：
在所述栅极窗口的位置处沉积第二金属层；
对所述第二金属层进行光刻和刻蚀成型，形成肖特基栅极接触层。
6.根据权利要求2所述的射频高电子迁移率晶体管制作方法，其特征在于，所述对所述第五介质层进行干法刻蚀将所述栅极窗口延伸至所述衬底的步骤中，将第五介质层进行干法刻蚀形成内侧墙结构，用于确定栅极尺寸。
7.根据权利要求1所述的射频高电子迁移率晶体管制作方法，其特征在于，在所述源极接触区和漏极接触区进行N型掺杂注入的步骤中，所述N型掺杂注入至所述源极接触区和漏极接触区的衬底内。
8.根据权利要求1所述的射频高电子迁移率晶体管制作方法，其特征在于，衬底由下至上依次包括高阻硅层、缓冲层、氮化镓层、氮化铝镓层。
9.一种晶体管，其特征在于，通过如权利要求1-8任一所述的射频高电子迁移率晶体管制作方法进行制作。
10.一种电子器件，其特征在于，包括如权利要求9所述的晶体管。
CN202111682889.2A 2021-12-31 2021-12-31 射频高电子迁移率晶体管制作方法、晶体管及电子器件 Pending CN114496753A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111682889.2A CN114496753A (zh) 2021-12-31 2021-12-31 射频高电子迁移率晶体管制作方法、晶体管及电子器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111682889.2A CN114496753A (zh) 2021-12-31 2021-12-31 射频高电子迁移率晶体管制作方法、晶体管及电子器件

Publications (1)

Publication Number Publication Date
CN114496753A true CN114496753A (zh) 2022-05-13

Family

ID=81510519

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111682889.2A Pending CN114496753A (zh) 2021-12-31 2021-12-31 射频高电子迁移率晶体管制作方法、晶体管及电子器件

Country Status (1)

Country Link
CN (1) CN114496753A (zh)

Similar Documents

Publication Publication Date Title
US6537885B1 (en) Transistor and method of manufacturing a transistor having a shallow junction formation using a two step EPI layer
KR100640159B1 (ko) 채널길이를 증가시킨 반도체소자 및 그의 제조 방법
EP2555242B1 (en) Enhancement-/depletion-PHEMT device and manufacturing method thereof
KR20170133749A (ko) 집적회로 소자 및 그 제조 방법
US6087224A (en) Manufacture of trench-gate semiconductor devices
CN110600549B (zh) 一种增强型AlGaN/GaN MOS-HEMT器件结构及其制备方法
CN107591413B (zh) 一种tft基板的制备方法、tft基板以及oled显示面板
KR100426811B1 (ko) 셀프얼라인 콘택을 갖는 반도체 소자 및 그의 제조방법
US7041564B1 (en) Method for fabricating a self-aligned bipolar transistor
KR0150050B1 (ko) 플래쉬 이이피롬 셀 형성방법
CN114496753A (zh) 射频高电子迁移率晶体管制作方法、晶体管及电子器件
US20230413536A1 (en) Semiconductor structure and manufacturing method thereof
KR100305593B1 (ko) 이종접합쌍극자소자의제조방법
US20230124023A1 (en) Shield gate trench mosfet device and method for manufacturing the same
US20200227538A1 (en) Thin film transistor, method of manufacturing thin film transistor, and manufacturing system
CN114496921A (zh) 半导体器件的制作方法以及半导体器件
CN113793806A (zh) 一种半导体器件及制备方法
WO2014154125A1 (zh) 一种实现源漏栅非对称自对准的射频功率器件及制造方法
CN113066762B (zh) 一种双极型场效应晶体管及其制备方法
CN113363255B (zh) 一种半导体器件及其制备方法
CN111653484B (zh) 一种优化碳化硅mosfet自对准工艺的方法
KR100505390B1 (ko) 머지드 디램 엔 로직 소자의 제조방법
US20220270922A1 (en) Memory device and method for manufacturing the same
KR100705211B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR101037688B1 (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination