JPH07183253A - 薄い金属下層を用いて形成するエピタキシャル・コバルト・シリサイド - Google Patents
薄い金属下層を用いて形成するエピタキシャル・コバルト・シリサイドInfo
- Publication number
- JPH07183253A JPH07183253A JP6256840A JP25684094A JPH07183253A JP H07183253 A JPH07183253 A JP H07183253A JP 6256840 A JP6256840 A JP 6256840A JP 25684094 A JP25684094 A JP 25684094A JP H07183253 A JPH07183253 A JP H07183253A
- Authority
- JP
- Japan
- Prior art keywords
- cobalt
- silicide film
- forming
- layer
- annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 title claims abstract description 136
- 239000010941 cobalt Substances 0.000 title claims abstract description 135
- 229910017052 cobalt Inorganic materials 0.000 title claims abstract description 135
- 229910021332 silicide Inorganic materials 0.000 title claims abstract description 131
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims abstract description 123
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 44
- 239000002184 metal Substances 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 98
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 68
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 68
- 239000010703 silicon Substances 0.000 claims abstract description 68
- 239000002019 doping agent Substances 0.000 claims abstract description 60
- 239000010937 tungsten Substances 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 56
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 56
- 238000000137 annealing Methods 0.000 claims abstract description 55
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 55
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims abstract description 14
- 239000011651 chromium Substances 0.000 claims abstract description 14
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052804 chromium Inorganic materials 0.000 claims abstract description 12
- 229910052750 molybdenum Inorganic materials 0.000 claims abstract description 12
- 239000011733 molybdenum Substances 0.000 claims abstract description 12
- 238000009792 diffusion process Methods 0.000 claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 229910000531 Co alloy Inorganic materials 0.000 claims abstract description 4
- 229910000676 Si alloy Inorganic materials 0.000 claims abstract description 3
- 229910052796 boron Inorganic materials 0.000 claims description 14
- 229910052785 arsenic Inorganic materials 0.000 claims description 12
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 10
- 238000004544 sputter deposition Methods 0.000 claims description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 9
- 239000000203 mixture Substances 0.000 claims description 7
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 238000007740 vapor deposition Methods 0.000 claims description 6
- 229910052787 antimony Inorganic materials 0.000 claims description 4
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 4
- HTFAFUCWXZBKBY-UHFFFAOYSA-N [W].[Si].[Co] Chemical compound [W].[Si].[Co] HTFAFUCWXZBKBY-UHFFFAOYSA-N 0.000 claims description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 2
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 claims description 2
- 229910021357 chromium silicide Inorganic materials 0.000 claims description 2
- 229910052733 gallium Inorganic materials 0.000 claims description 2
- 238000011065 in-situ storage Methods 0.000 claims description 2
- 229910021344 molybdenum silicide Inorganic materials 0.000 claims description 2
- 239000011574 phosphorus Substances 0.000 claims description 2
- 230000008569 process Effects 0.000 claims description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical group [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 229910019001 CoSi Inorganic materials 0.000 description 20
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 8
- 238000000576 coating method Methods 0.000 description 7
- 230000002776 aggregation Effects 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 238000005054 agglomeration Methods 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 206010010144 Completed suicide Diseases 0.000 description 3
- -1 VIB metals Chemical class 0.000 description 3
- 229910001080 W alloy Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000004220 aggregation Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000005272 metallurgy Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- AIOWANYIHSOXQY-UHFFFAOYSA-N cobalt silicon Chemical compound [Si].[Co] AIOWANYIHSOXQY-UHFFFAOYSA-N 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000007888 film coating Substances 0.000 description 1
- 238000009501 film coating Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 150000001247 metal acetylides Chemical class 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B1/00—Single-crystal growth directly from the solid state
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Metallurgy (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Organic Chemistry (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- General Physics & Mathematics (AREA)
- Inorganic Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 熱安定性に優れたエピタキシャル・コバルト
・シリサイド皮膜と、ＣＭＯＳ回路に使用する浅い接合
を形成するための外方拡散源を形成する方法を提供す
る。 【構成】 この金属層１２は、シリサイド皮膜を形成す
る加熱工程の前に、コバルト層１４の下に設ける。具体
的には、タングステン、クロム、モリブデン、またはこ
れらのシリサイドからなる超硬金属層で、半導体ウェー
ハ上のシリコン基板を被覆する。超硬金属層をコバルト
層で被覆する。次に、シリコン基板を被覆するエピタキ
シャル・コバルト・シリサイド皮膜を形成するのに十分
な温度でウェーハをアニーリングする。アニーリング
後、エピタキシャル・コバルト・シリサイド皮膜の上に
コバルト・シリコン・超硬金属の合金が残る。このシリ
サイドをドーパントの外方拡散により、薄いＰ−Ｎ接合
を形成するのに使用する。
・シリサイド皮膜と、ＣＭＯＳ回路に使用する浅い接合
を形成するための外方拡散源を形成する方法を提供す
る。 【構成】 この金属層１２は、シリサイド皮膜を形成す
る加熱工程の前に、コバルト層１４の下に設ける。具体
的には、タングステン、クロム、モリブデン、またはこ
れらのシリサイドからなる超硬金属層で、半導体ウェー
ハ上のシリコン基板を被覆する。超硬金属層をコバルト
層で被覆する。次に、シリコン基板を被覆するエピタキ
シャル・コバルト・シリサイド皮膜を形成するのに十分
な温度でウェーハをアニーリングする。アニーリング
後、エピタキシャル・コバルト・シリサイド皮膜の上に
コバルト・シリコン・超硬金属の合金が残る。このシリ
サイドをドーパントの外方拡散により、薄いＰ−Ｎ接合
を形成するのに使用する。
Description
【０００１】
【産業上の利用分野】本発明はコバルト・シリサイド皮
膜の形成に関するものであり、詳細には、薄い金属下層
の使用によるエピタキシャル・コバルト・シリサイドの
形成に関するものである。
膜の形成に関するものであり、詳細には、薄い金属下層
の使用によるエピタキシャル・コバルト・シリサイドの
形成に関するものである。
【０００２】
【従来の技術】コバルト・シリサイド皮膜は、ソースお
よびドレイン領域に、浅いＰ−Ｎ接合を形成するために
使用するドーパントの低抵抗の外方拡散源として、ＣＭ
ＯＳ集積回路に使用されることが多い。これらのドーパ
ントの外方拡散には、通常、ドーパントを下層のシリコ
ン基板に十分拡散させるために、ドーパント源として使
用するコバルト・シリサイド皮膜を、比較的高温に長時
間加熱する必要がある。この加熱によりコバルト・シリ
サイド皮膜が凝集することがあるため、これらのシリサ
イドの使用が制限を受ける。凝集により、多結晶シリサ
イド中の既存の粒界に非常に薄い点または開口を生じ、
また、コバルト・シリサイド皮膜の粒径および深さに大
きなばらつきを生じるため不都合である。このため、凝
集した皮膜は接触抵抗に大幅なばらつきを生じ、接触エ
ッチ・ストップが不良となり、浅い接合の漏れが大きく
なる。さらに、凝集はシリサイドの厚みの減少との相関
性が高いため、従来の技術によるコバルト・シリサイド
皮膜は、外方拡散源として使用した場合、厚みに実質的
な下限がある。シリサイド皮膜が薄くなるにつれて、所
定の外方拡散サイクルについての凝集が顕著になる。凝
集しにくいシリサイドを形成する方法により、シリサイ
ドの厚みを減少することが可能になり、（所定の外方拡
散サイクルについて）従来より薄い接合が得られる。
よびドレイン領域に、浅いＰ−Ｎ接合を形成するために
使用するドーパントの低抵抗の外方拡散源として、ＣＭ
ＯＳ集積回路に使用されることが多い。これらのドーパ
ントの外方拡散には、通常、ドーパントを下層のシリコ
ン基板に十分拡散させるために、ドーパント源として使
用するコバルト・シリサイド皮膜を、比較的高温に長時
間加熱する必要がある。この加熱によりコバルト・シリ
サイド皮膜が凝集することがあるため、これらのシリサ
イドの使用が制限を受ける。凝集により、多結晶シリサ
イド中の既存の粒界に非常に薄い点または開口を生じ、
また、コバルト・シリサイド皮膜の粒径および深さに大
きなばらつきを生じるため不都合である。このため、凝
集した皮膜は接触抵抗に大幅なばらつきを生じ、接触エ
ッチ・ストップが不良となり、浅い接合の漏れが大きく
なる。さらに、凝集はシリサイドの厚みの減少との相関
性が高いため、従来の技術によるコバルト・シリサイド
皮膜は、外方拡散源として使用した場合、厚みに実質的
な下限がある。シリサイド皮膜が薄くなるにつれて、所
定の外方拡散サイクルについての凝集が顕著になる。凝
集しにくいシリサイドを形成する方法により、シリサイ
ドの厚みを減少することが可能になり、（所定の外方拡
散サイクルについて）従来より薄い接合が得られる。
【０００３】従来から、コバルト・シリサイド皮膜の凝
集を減らすことにより、熱安定性を高めようとする努力
がなされてきた。たとえば、エピタキシャル・コバルト
・シリサイド皮膜を形成することにより、従来の技術に
よる多結晶皮膜と比較して、熱安定性が改善されること
が分かった。従来の技術のひとつによれば、最初に１０
ないし３０ｎｍのＴｉ層をスパッタリングし、次にＴｉ
層の上にＣｏ層をスパッタリングした後、アニーリング
を行いエピタキシャル・コバルト・シリサイド皮膜を形
成する。しかし、この方法は、コバルト・シリサイド中
および表面に残存するＴｉが、ＰＭＯＳデバイスでドー
パントとして使用するＢなどのある種のドーパント原子
と安定な化合物を生成するため、有用な外方拡散源を形
成しない。これらの化合物が生成すると、外方拡散は大
幅に遅くなり、シリコンとシリサイドとの界面のドーパ
ントの接合濃度が制限される。したがって、Ｔｉ層を使
用することは、Ｐ型のソース／ドレイン領域の形成には
実用的ではない。
集を減らすことにより、熱安定性を高めようとする努力
がなされてきた。たとえば、エピタキシャル・コバルト
・シリサイド皮膜を形成することにより、従来の技術に
よる多結晶皮膜と比較して、熱安定性が改善されること
が分かった。従来の技術のひとつによれば、最初に１０
ないし３０ｎｍのＴｉ層をスパッタリングし、次にＴｉ
層の上にＣｏ層をスパッタリングした後、アニーリング
を行いエピタキシャル・コバルト・シリサイド皮膜を形
成する。しかし、この方法は、コバルト・シリサイド中
および表面に残存するＴｉが、ＰＭＯＳデバイスでドー
パントとして使用するＢなどのある種のドーパント原子
と安定な化合物を生成するため、有用な外方拡散源を形
成しない。これらの化合物が生成すると、外方拡散は大
幅に遅くなり、シリコンとシリサイドとの界面のドーパ
ントの接合濃度が制限される。したがって、Ｔｉ層を使
用することは、Ｐ型のソース／ドレイン領域の形成には
実用的ではない。
【０００４】
【発明が解決しようとする課題】このように、熱安定性
が改善されたエピタキシャル・コバルト・シリサイド皮
膜を形成する方法が必要である。また、ＮおよびＰ型ソ
ース／ドレイン領域を必要とする、ＣＭＯＳ回路に使用
することができる浅い接合を形成する外方拡散源を形成
する方法が必要である。
が改善されたエピタキシャル・コバルト・シリサイド皮
膜を形成する方法が必要である。また、ＮおよびＰ型ソ
ース／ドレイン領域を必要とする、ＣＭＯＳ回路に使用
することができる浅い接合を形成する外方拡散源を形成
する方法が必要である。
【０００５】
【課題を解決するための手段】本発明の原理によれば、
金属下層をコバルト層の下に形成した後、加熱してシリ
サイド皮膜を形成する、エピタキシャル・コバルト・シ
リサイド皮膜を形成する方法により、この必要性が満た
され、従来の技術の制限が克服され、その他の利点も実
現される。具体的には、タングステン、クロム、モリブ
デン、またはこれらのシリサイドからなる超硬金属層
を、半導体ウェーハ上のシリコン基板の上に形成する。
また、超硬金属層は、タングステン、クロム、またはモ
リブデンの混合物で構成されるものでもよいが、クロム
とモリブデンの混合物が好ましい。コバルト層を超硬金
属層の上に形成する。次に、シリコン基板の上にエピタ
キシャル・コバルト・シリサイド皮膜が形成するのに十
分高い温度でウェーハをアニーリングする。このアニー
リング工程の後、シリコン基板を被覆するエピタキシャ
ル・コバルト・シリサイド皮膜の上に、コバルト・シリ
コン・超硬金属の合金が残る。形成後の、本発明による
シリサイド皮膜は、たとえば平均抵抗率が約１５μΩ・
ｃｍである。
金属下層をコバルト層の下に形成した後、加熱してシリ
サイド皮膜を形成する、エピタキシャル・コバルト・シ
リサイド皮膜を形成する方法により、この必要性が満た
され、従来の技術の制限が克服され、その他の利点も実
現される。具体的には、タングステン、クロム、モリブ
デン、またはこれらのシリサイドからなる超硬金属層
を、半導体ウェーハ上のシリコン基板の上に形成する。
また、超硬金属層は、タングステン、クロム、またはモ
リブデンの混合物で構成されるものでもよいが、クロム
とモリブデンの混合物が好ましい。コバルト層を超硬金
属層の上に形成する。次に、シリコン基板の上にエピタ
キシャル・コバルト・シリサイド皮膜が形成するのに十
分高い温度でウェーハをアニーリングする。このアニー
リング工程の後、シリコン基板を被覆するエピタキシャ
ル・コバルト・シリサイド皮膜の上に、コバルト・シリ
コン・超硬金属の合金が残る。形成後の、本発明による
シリサイド皮膜は、たとえば平均抵抗率が約１５μΩ・
ｃｍである。
【０００６】方法のひとつでは、厚みが約０．５ないし
２．５ｎｍのタングステン金属層をシリコン基板上にス
パッタリングまたは蒸着し、厚みが約５ないし２０ｎｍ
のコバルト層をタングステン金属層上にスパッタリング
または蒸着した後、両層を約５５０℃を超える温度で、
約２０秒を超える時間アニーリングする。アニーリング
の後、シリコン基板の表面上に、エピタキシャル・コバ
ルト・シリサイド皮膜を付着させ、シリサイドの表面上
に、コバルト・シリコン・超硬金属の合金を付着させ
る。好ましくは、タングステン金属層とコバルト層を、
真空環境から取り出すことなく、その場で順次形成させ
る。これにより、タングステン金属層の表面上に有害な
酸化物皮膜が形成することが避けられる。さらに好まし
くは、アニーリング温度は約７５０ないし９００℃、ア
ニーリングは短時間熱アニーリングを用いて行う。最終
的に形成されるエピタキシャル・コバルト・シリサイド
皮膜の厚みは、たとえば、約４０ｎｍである。
２．５ｎｍのタングステン金属層をシリコン基板上にス
パッタリングまたは蒸着し、厚みが約５ないし２０ｎｍ
のコバルト層をタングステン金属層上にスパッタリング
または蒸着した後、両層を約５５０℃を超える温度で、
約２０秒を超える時間アニーリングする。アニーリング
の後、シリコン基板の表面上に、エピタキシャル・コバ
ルト・シリサイド皮膜を付着させ、シリサイドの表面上
に、コバルト・シリコン・超硬金属の合金を付着させ
る。好ましくは、タングステン金属層とコバルト層を、
真空環境から取り出すことなく、その場で順次形成させ
る。これにより、タングステン金属層の表面上に有害な
酸化物皮膜が形成することが避けられる。さらに好まし
くは、アニーリング温度は約７５０ないし９００℃、ア
ニーリングは短時間熱アニーリングを用いて行う。最終
的に形成されるエピタキシャル・コバルト・シリサイド
皮膜の厚みは、たとえば、約４０ｎｍである。
【０００７】本発明は、上記の方法などにより、シリコ
ン基板上に形成したエピタキシャル・シリサイド皮膜か
らのドーパントの外方拡散により、浅いＰ−Ｎ接合を形
成する方法も提供する。先ず、Ｂ、Ｇａ、Ｐ、Ｓｂ、Ａ
ｓなど、ＰまたはＮ型ドーパントのいずれかを、シリサ
イド皮膜のソース／ドレイン接合を形成する領域に注入
する。この注入には、ドーパントが下層のシリコン基板
にほとんど注入されないことが好ましい。注入後、所期
のＰ−Ｎ接合を形成するのに十分な駆動温度で、シリサ
イド皮膜から下層のシリコン基板に外方拡散させる。ひ
とつの方法では、駆動温度は最低約８００℃で、外方拡
散を最低約１５秒間行う。これらの条件は、当業者には
周知のように、ドーパントの組み合わせにより（たとえ
ば、ＢとＰ）変更することができる。しかし、Ｎ型とＰ
型のドーパントには、単一のドライブを使用することが
望ましい。
ン基板上に形成したエピタキシャル・シリサイド皮膜か
らのドーパントの外方拡散により、浅いＰ−Ｎ接合を形
成する方法も提供する。先ず、Ｂ、Ｇａ、Ｐ、Ｓｂ、Ａ
ｓなど、ＰまたはＮ型ドーパントのいずれかを、シリサ
イド皮膜のソース／ドレイン接合を形成する領域に注入
する。この注入には、ドーパントが下層のシリコン基板
にほとんど注入されないことが好ましい。注入後、所期
のＰ−Ｎ接合を形成するのに十分な駆動温度で、シリサ
イド皮膜から下層のシリコン基板に外方拡散させる。ひ
とつの方法では、駆動温度は最低約８００℃で、外方拡
散を最低約１５秒間行う。これらの条件は、当業者には
周知のように、ドーパントの組み合わせにより（たとえ
ば、ＢとＰ）変更することができる。しかし、Ｎ型とＰ
型のドーパントには、単一のドライブを使用することが
望ましい。
【０００８】ひとつの方法では、シリコン基板上にタン
グステン金属層を形成し、タングステン金属層の上にコ
バルト層を形成し、コバルトおよびタングステン層を、
約５５０℃を超える温度で、約２０秒を超える時間アニ
ーリングして、シリコン基板上にエピタキシャル・コバ
ルト・シリサイド皮膜を形成し、エピタキシャル・コバ
ルト・シリサイド皮膜にドーパントを注入し、Ｐ−Ｎ接
合を形成するのに十分高い駆動温度でアニーリングする
ことにより、上記ドーパントを上記エピタキシャル・コ
バルト・シリサイド皮膜から上記シリコン基板に外方拡
散させることにより、浅いＰ−Ｎ接合を形成する。当業
者に周知のように、駆動温度はドーパントの種類および
所期の接合ドーパント濃度により変化させることができ
る。
グステン金属層を形成し、タングステン金属層の上にコ
バルト層を形成し、コバルトおよびタングステン層を、
約５５０℃を超える温度で、約２０秒を超える時間アニ
ーリングして、シリコン基板上にエピタキシャル・コバ
ルト・シリサイド皮膜を形成し、エピタキシャル・コバ
ルト・シリサイド皮膜にドーパントを注入し、Ｐ−Ｎ接
合を形成するのに十分高い駆動温度でアニーリングする
ことにより、上記ドーパントを上記エピタキシャル・コ
バルト・シリサイド皮膜から上記シリコン基板に外方拡
散させることにより、浅いＰ−Ｎ接合を形成する。当業
者に周知のように、駆動温度はドーパントの種類および
所期の接合ドーパント濃度により変化させることができ
る。
【０００９】本発明の重要な利点は、熱安定性が改善さ
れ、所期のドーパントと反応する残渣を生成しないエピ
タキシャル・コバルト・シリサイド皮膜が形成されるこ
とである。したがって、本発明により形成されるエピタ
キシャル・コバルト・シリサイド皮膜により、凝集に伴
う問題を生じることなく、Ｎ型およびＰ型ソース／ドレ
イン領域を形成することができる。他の利点は、本発明
により形成したエピタキシャル・コバルト・シリサイド
皮膜は、均一性が改善され、これにより、たとえば、接
合漏れを増大することなく、シリサイドとシリコンとの
界面を接近させて配置することができる。さらに、本発
明により形成した凝集しないシリサイド皮膜は、良好な
接触エッチ・ストップおよび接点メタラジのためのバリ
ア金属を生成する。これに反して、従来の技術による凝
集しやすいシリサイド皮膜は、シリサイド中に間隙を有
する傾向があり、これにより接点のエッチング中に接合
シリコンがエッチングされ、接点メタラジが接合部に浸
透し、これらはいずれも接合漏れの原因となる。
れ、所期のドーパントと反応する残渣を生成しないエピ
タキシャル・コバルト・シリサイド皮膜が形成されるこ
とである。したがって、本発明により形成されるエピタ
キシャル・コバルト・シリサイド皮膜により、凝集に伴
う問題を生じることなく、Ｎ型およびＰ型ソース／ドレ
イン領域を形成することができる。他の利点は、本発明
により形成したエピタキシャル・コバルト・シリサイド
皮膜は、均一性が改善され、これにより、たとえば、接
合漏れを増大することなく、シリサイドとシリコンとの
界面を接近させて配置することができる。さらに、本発
明により形成した凝集しないシリサイド皮膜は、良好な
接触エッチ・ストップおよび接点メタラジのためのバリ
ア金属を生成する。これに反して、従来の技術による凝
集しやすいシリサイド皮膜は、シリサイド中に間隙を有
する傾向があり、これにより接点のエッチング中に接合
シリコンがエッチングされ、接点メタラジが接合部に浸
透し、これらはいずれも接合漏れの原因となる。
【００１０】
【実施例】本発明は、集積回路における自己整合性の浅
い接合の形成に適用できる、エピタキシャル・コバルト
・シリサイド皮膜を形成する方法と、エピタキシャル・
コバルト・シリサイド皮膜からの外方拡散の方法を提供
する。さらに、本発明により形成したエピタキシャル・
コバルト・シリサイド皮膜は、すでに形成された浅い接
合のシリサイドに必要ないかなる方法にも利用できる。
本発明によれば、コバルト層の下に金属の下層を形成し
た後、金属およびコバルト層を加熱してシリサイド皮膜
を形成する。
い接合の形成に適用できる、エピタキシャル・コバルト
・シリサイド皮膜を形成する方法と、エピタキシャル・
コバルト・シリサイド皮膜からの外方拡散の方法を提供
する。さらに、本発明により形成したエピタキシャル・
コバルト・シリサイド皮膜は、すでに形成された浅い接
合のシリサイドに必要ないかなる方法にも利用できる。
本発明によれば、コバルト層の下に金属の下層を形成し
た後、金属およびコバルト層を加熱してシリサイド皮膜
を形成する。
【００１１】具体的には、タングステン、クロム、モリ
ブデン、またはこれらのシリサイドからなる超硬金属層
を、半導体ウェーハ上のシリコン基板の上に形成する。
また、超硬金属層は、タングステン、クロム、またはモ
リブデンの混合物も使用できる。使用できる好ましい混
合物はクロムとモリブデンの混合物で、合金を構成して
いると考えられる。コバルト層を超硬金属層の上に形成
する。次に、シリコン基板の上にエピタキシャル・コバ
ルト・シリサイド皮膜が形成するのに十分高い温度でウ
ェーハをアニーリングする。このアニーリング工程の
後、シリコン基板を被覆するエピタキシャル・コバルト
・シリサイド皮膜を被覆するように、コバルト・シリコ
ン・超硬金属の合金が残る。形成されたシリサイド皮膜
を外方拡散源として使用することについて、以下に説明
する。
ブデン、またはこれらのシリサイドからなる超硬金属層
を、半導体ウェーハ上のシリコン基板の上に形成する。
また、超硬金属層は、タングステン、クロム、またはモ
リブデンの混合物も使用できる。使用できる好ましい混
合物はクロムとモリブデンの混合物で、合金を構成して
いると考えられる。コバルト層を超硬金属層の上に形成
する。次に、シリコン基板の上にエピタキシャル・コバ
ルト・シリサイド皮膜が形成するのに十分高い温度でウ
ェーハをアニーリングする。このアニーリング工程の
後、シリコン基板を被覆するエピタキシャル・コバルト
・シリサイド皮膜を被覆するように、コバルト・シリコ
ン・超硬金属の合金が残る。形成されたシリサイド皮膜
を外方拡散源として使用することについて、以下に説明
する。
【００１２】図１を参照すると、好ましい方法では、シ
リコン基板１０を設け、シリコン基板１０の上に、厚み
約０．５ないし２．５ｎｍのタングステン金属層１２を
スパッタリングまたは蒸着により付着させる。層１２に
は、これよりも厚いタングステンを使用してもよいが、
厚みが約３ｎｍを超えると、シリサイド皮膜の品質が劣
化する。また、タングステンは比較的重い材料であるた
め、スパッタリングが好ましく、アルゴン雰囲気を使用
すれば、タングステンは均一に、徐々にスパッタリング
される。シリコン基板１０は、たとえば、ＣＭＯＳ回路
でソースおよびドレイン拡散を必要とするような、半導
体ウェーハの領域で見ることができる。
リコン基板１０を設け、シリコン基板１０の上に、厚み
約０．５ないし２．５ｎｍのタングステン金属層１２を
スパッタリングまたは蒸着により付着させる。層１２に
は、これよりも厚いタングステンを使用してもよいが、
厚みが約３ｎｍを超えると、シリサイド皮膜の品質が劣
化する。また、タングステンは比較的重い材料であるた
め、スパッタリングが好ましく、アルゴン雰囲気を使用
すれば、タングステンは均一に、徐々にスパッタリング
される。シリコン基板１０は、たとえば、ＣＭＯＳ回路
でソースおよびドレイン拡散を必要とするような、半導
体ウェーハの領域で見ることができる。
【００１３】厚みが約５ないし２０ｎｍのコバルト層１
４を、タングステン金属層１２の上にスパッタリングま
たは蒸着により付着させる。次に、タングステン層１
２、コバルト層１４、およびシリコン基板１０を、約５
５０℃を超える温度で、約２０秒を超える時間アニーリ
ングして、最終のシリサイド皮膜を形成させる。さらに
好ましい時間は約３０秒である。また、より好ましく
は、アニーリング温度は約７５０ないし９００℃とし、
最適アニーリング温度は約８５０℃である。アニーリン
グの間、コバルト層１４からコバルト原子がタングステ
ン金属層を通って下方に拡散し、基板中のシリコンと反
応して、エピタキシャルＣｏＳｉ2を形成する。
４を、タングステン金属層１２の上にスパッタリングま
たは蒸着により付着させる。次に、タングステン層１
２、コバルト層１４、およびシリコン基板１０を、約５
５０℃を超える温度で、約２０秒を超える時間アニーリ
ングして、最終のシリサイド皮膜を形成させる。さらに
好ましい時間は約３０秒である。また、より好ましく
は、アニーリング温度は約７５０ないし９００℃とし、
最適アニーリング温度は約８５０℃である。アニーリン
グの間、コバルト層１４からコバルト原子がタングステ
ン金属層を通って下方に拡散し、基板中のシリコンと反
応して、エピタキシャルＣｏＳｉ2を形成する。
【００１４】コバルト層１４を形成する工程は、タング
ステン層１２上に好ましくない酸化物が生成しないよう
に、タングステン金属層１２の形成に使用したと同じ真
空環境で行うのが好ましい。たとえば、これは、ウェー
ハをスパッタリング装置から取り出さずに、タングステ
ンとコバルトの両方をスパッタリングすればよい。アニ
ーリングは、ＣｏＳｉ2生成のための反応温度まで急速
に加熱できるように、短時間熱アニーリング（ＲＴＡ）
により行うのが好ましい。しかし、炉などの他の装置を
使用してもよい。
ステン層１２上に好ましくない酸化物が生成しないよう
に、タングステン金属層１２の形成に使用したと同じ真
空環境で行うのが好ましい。たとえば、これは、ウェー
ハをスパッタリング装置から取り出さずに、タングステ
ンとコバルトの両方をスパッタリングすればよい。アニ
ーリングは、ＣｏＳｉ2生成のための反応温度まで急速
に加熱できるように、短時間熱アニーリング（ＲＴＡ）
により行うのが好ましい。しかし、炉などの他の装置を
使用してもよい。
【００１５】次に図２を参照すると、アニーリング後、
エピタキシアル・コバルト・シリサイド皮膜１６を、シ
リコン基板１０の上に付着させ、シリサイド皮膜１６の
上にコバルト・シリコン・タングステンの合金の層１８
を付着させる。最終的に形成されたエピタキシアル・コ
バルト・シリサイド皮膜１６の厚みは、たとえば約４０
ｎｍである。合金層１８は、タングステン金属層１２の
元の厚みとほぼ同一で、たとえば約０．５ないし２．５
ｎｍである。さらに、エピタキシアル・コバルト・シリ
サイド皮膜１６は、ＣｏＳｉ2の形態であることに注目
されたい。他の形態のコバルト・シリサイドは、エピタ
キシアル層を形成しない。
エピタキシアル・コバルト・シリサイド皮膜１６を、シ
リコン基板１０の上に付着させ、シリサイド皮膜１６の
上にコバルト・シリコン・タングステンの合金の層１８
を付着させる。最終的に形成されたエピタキシアル・コ
バルト・シリサイド皮膜１６の厚みは、たとえば約４０
ｎｍである。合金層１８は、タングステン金属層１２の
元の厚みとほぼ同一で、たとえば約０．５ないし２．５
ｎｍである。さらに、エピタキシアル・コバルト・シリ
サイド皮膜１６は、ＣｏＳｉ2の形態であることに注目
されたい。他の形態のコバルト・シリサイドは、エピタ
キシアル層を形成しない。
【００１６】最終のエピタキシアル・コバルト・シリサ
イド皮膜の特性のいくつかは、従来の多結晶ＣｏＳｉ2
皮膜の特性に匹敵する。たとえば、従来のＣｏＳｉ2皮
膜は、１８ｎｍのＣｏ層をスパッタリングし、窒素に約
５ないし１０％の水素を含有する化成ガス中で７５０℃
で３０秒間アニーリングして形成する。この皮膜の平均
面積抵抗は、約３Ω／ｃｍ2である。これに対して、本
発明によれば、１８ｎｍのスパッタリングしたＣｏ層の
下にスパッタリングした１．０ｎｍのＷ層を使用して、
エピタキシアルＣｏＳｉ2皮膜が形成される。次に８５
０℃で３０秒間アニーリングを行う。このシリサイド皮
膜の平均面積抵抗は約２．７Ω／ｃｍ2であった。この
面積抵抗は、本発明により、Ｃｏがほとんどすべて、Ｃ
ｏＳｉ2に変換することを示す。このように、本発明に
よるシリサイド皮膜は、従来のシリサイド皮膜と面積抵
抗がほぼ同一である。
イド皮膜の特性のいくつかは、従来の多結晶ＣｏＳｉ2
皮膜の特性に匹敵する。たとえば、従来のＣｏＳｉ2皮
膜は、１８ｎｍのＣｏ層をスパッタリングし、窒素に約
５ないし１０％の水素を含有する化成ガス中で７５０℃
で３０秒間アニーリングして形成する。この皮膜の平均
面積抵抗は、約３Ω／ｃｍ2である。これに対して、本
発明によれば、１８ｎｍのスパッタリングしたＣｏ層の
下にスパッタリングした１．０ｎｍのＷ層を使用して、
エピタキシアルＣｏＳｉ2皮膜が形成される。次に８５
０℃で３０秒間アニーリングを行う。このシリサイド皮
膜の平均面積抵抗は約２．７Ω／ｃｍ2であった。この
面積抵抗は、本発明により、Ｃｏがほとんどすべて、Ｃ
ｏＳｉ2に変換することを示す。このように、本発明に
よるシリサイド皮膜は、従来のシリサイド皮膜と面積抵
抗がほぼ同一である。
【００１７】反応機構に関しては、タングステン層１２
が、低温ではＣｏにもＳｉにも拡散バリアとして機能す
ると考えられている。低温でＣｏとＳｉが反応すると、
通常ＣｏＳｉおよびＣｏ2Ｓｉが生成するが、これらは
エピタキシアル・シリサイドを生成せず、電気抵抗が高
いため、好ましくない形態である。タングステン層１２
は、十分高温に達するまで、これらの好ましくない反応
を防止するため、エピタキシアルＣｏＳｉ2の生成を助
ける。この高温では、Ｃｏはタングステン層を通って拡
散し、Ｓｉと反応して、実質的に所期のＣｏＳｉ2形態
のみが生成し、中間体の低温ＣｏＳｉおよびＣｏ2Ｓｉ
相の生成は起こらない。
が、低温ではＣｏにもＳｉにも拡散バリアとして機能す
ると考えられている。低温でＣｏとＳｉが反応すると、
通常ＣｏＳｉおよびＣｏ2Ｓｉが生成するが、これらは
エピタキシアル・シリサイドを生成せず、電気抵抗が高
いため、好ましくない形態である。タングステン層１２
は、十分高温に達するまで、これらの好ましくない反応
を防止するため、エピタキシアルＣｏＳｉ2の生成を助
ける。この高温では、Ｃｏはタングステン層を通って拡
散し、Ｓｉと反応して、実質的に所期のＣｏＳｉ2形態
のみが生成し、中間体の低温ＣｏＳｉおよびＣｏ2Ｓｉ
相の生成は起こらない。
【００１８】図１および図２はタングステンの超硬金属
層に関して説明したが、周期律表の他のＶＩＢ族金属
（すなわち、クロムおよびモリブデン）も、コバルト層
の下に形成する超硬金属として使用できる。さらに、Ｖ
ＩＢ族金属のシリサイドも超硬金属層として使用するこ
とができると考えられる。これら他の材料はすべて、上
記タングステンに関して説明した拡散バリアとして機能
しうる特性を有する。具体的には、これらの特性として
は、ＶＩＢ族金属はＣｏＳｉ2の生成に必要な温度より
高い温度に達するまで、これら自体二シリサイドを生成
しないこと、およびＶＩＢ族金属のシリサイドは、Ｃｏ
Ｓｉ2よりも融点が高いことなどがある。さらに、これ
らの代替超硬金属層の材料はＢ、Ｇａ、Ｐ、Ｓｂ、また
はＡｓと反応して安定な化合物を生成せず、したがって
下記のような有効な外方拡散源として使用することがで
きる。
層に関して説明したが、周期律表の他のＶＩＢ族金属
（すなわち、クロムおよびモリブデン）も、コバルト層
の下に形成する超硬金属として使用できる。さらに、Ｖ
ＩＢ族金属のシリサイドも超硬金属層として使用するこ
とができると考えられる。これら他の材料はすべて、上
記タングステンに関して説明した拡散バリアとして機能
しうる特性を有する。具体的には、これらの特性として
は、ＶＩＢ族金属はＣｏＳｉ2の生成に必要な温度より
高い温度に達するまで、これら自体二シリサイドを生成
しないこと、およびＶＩＢ族金属のシリサイドは、Ｃｏ
Ｓｉ2よりも融点が高いことなどがある。さらに、これ
らの代替超硬金属層の材料はＢ、Ｇａ、Ｐ、Ｓｂ、また
はＡｓと反応して安定な化合物を生成せず、したがって
下記のような有効な外方拡散源として使用することがで
きる。
【００１９】本発明はエピタキシャル・コバルト・シリ
サイド皮膜を形成する方法の他に、上記の方法などによ
り、前もってシリコン基板上に形成してあるエピタキシ
ャル・コバルト・シリサイド皮膜からドーパントを外方
拡散することにより、浅いＰ−Ｎ接合を形成する方法も
提供する。最初に、Ｂ、Ｐ、Ａｓなど、Ｐ型またはＮ型
のドーパントを、エピタキシャル・コバルト・シリサイ
ド皮膜のソース／ドレイン接合を形成すべき領域に注入
する。この注入を行う際、ドーパントが下層のシリコン
基板に実質的に注入されないことが好ましい。注入後、
所期のＰ−Ｎ接合を形成するのに十分高い駆動温度で、
シリサイド皮膜から下層のシリコン基板にドーパントを
外方拡散させる。当業者には周知のように、外方拡散条
件は、ドーパントの種類および所期の接合特性により変
化する。
サイド皮膜を形成する方法の他に、上記の方法などによ
り、前もってシリコン基板上に形成してあるエピタキシ
ャル・コバルト・シリサイド皮膜からドーパントを外方
拡散することにより、浅いＰ−Ｎ接合を形成する方法も
提供する。最初に、Ｂ、Ｐ、Ａｓなど、Ｐ型またはＮ型
のドーパントを、エピタキシャル・コバルト・シリサイ
ド皮膜のソース／ドレイン接合を形成すべき領域に注入
する。この注入を行う際、ドーパントが下層のシリコン
基板に実質的に注入されないことが好ましい。注入後、
所期のＰ−Ｎ接合を形成するのに十分高い駆動温度で、
シリサイド皮膜から下層のシリコン基板にドーパントを
外方拡散させる。当業者には周知のように、外方拡散条
件は、ドーパントの種類および所期の接合特性により変
化する。
【００２０】本発明の好ましい方法によれば、まずシリ
コン基板上にタングステン金属層を形成し、次にこのタ
ングステン金属層の上にコバルト層を形成し、コバルト
およびタングステンの層を、約５５０℃を超える温度
で、約２０秒を超える時間アニーリングして、シリコン
基板上にエピタキシアル・コバルト・シリサイド皮膜を
形成する。次に、このエピタキシアル・コバルト・シリ
サイド皮膜にドーパントを注入する（この注入は、図２
の矢印２０で示す）。最後に、Ｐ−Ｎ接合を形成するの
に十分高い駆動温度でアニーリングして、ドーパントを
エピタキシアル・コバルト・シリサイド皮膜から下層の
シリコン基板に外方拡散させる。駆動温度は、所要の接
合特性により決定する。当業者に周知のように、駆動温
度および（または）時間は、ドーパントの種類および所
要の接合ドーパント・プロファイル（たとえばドーパン
ト濃度および深さ）により変化する。
コン基板上にタングステン金属層を形成し、次にこのタ
ングステン金属層の上にコバルト層を形成し、コバルト
およびタングステンの層を、約５５０℃を超える温度
で、約２０秒を超える時間アニーリングして、シリコン
基板上にエピタキシアル・コバルト・シリサイド皮膜を
形成する。次に、このエピタキシアル・コバルト・シリ
サイド皮膜にドーパントを注入する（この注入は、図２
の矢印２０で示す）。最後に、Ｐ−Ｎ接合を形成するの
に十分高い駆動温度でアニーリングして、ドーパントを
エピタキシアル・コバルト・シリサイド皮膜から下層の
シリコン基板に外方拡散させる。駆動温度は、所要の接
合特性により決定する。当業者に周知のように、駆動温
度および（または）時間は、ドーパントの種類および所
要の接合ドーパント・プロファイル（たとえばドーパン
ト濃度および深さ）により変化する。
【００２１】本発明により形成したエピタキシアル・コ
バルト・シリサイド皮膜の顕著な利点は、従来の多結晶
コバルト・シリサイド皮膜と比較して、耐凝集性が非常
に高いことである。図３は、本発明によるエピタキシア
ル・コバルト・シリサイド皮膜の平均面積抵抗と、アニ
ーリング温度との関係を従来のコバルト・シリサイド皮
膜のプロファイルと対照したグラフである。２種類の従
来のコバルト・シリサイド皮膜は、７５０℃３０秒およ
び８５０℃３０秒のアニーリング条件で形成したもので
ある。エピタキシアル・コバルト・シリサイド皮膜は、
Ｗの下層を使用して、８５０℃３０秒のアニーリング条
件で形成したものである。その後、グラフに示すよう
に、各皮膜を連続して４５０秒のＲＴＡ化成ガスによる
アニーリングを行った。各アニーリング後の面積抵抗を
縦軸にプロットした。図３に示すように、Ｗ／ＣｏＳｉ
2皮膜は、約１０００℃を超えても高い熱安定性を示し
たが、従来のＣｏＳｉ2皮膜は、著しい凝集を示した。
バルト・シリサイド皮膜の顕著な利点は、従来の多結晶
コバルト・シリサイド皮膜と比較して、耐凝集性が非常
に高いことである。図３は、本発明によるエピタキシア
ル・コバルト・シリサイド皮膜の平均面積抵抗と、アニ
ーリング温度との関係を従来のコバルト・シリサイド皮
膜のプロファイルと対照したグラフである。２種類の従
来のコバルト・シリサイド皮膜は、７５０℃３０秒およ
び８５０℃３０秒のアニーリング条件で形成したもので
ある。エピタキシアル・コバルト・シリサイド皮膜は、
Ｗの下層を使用して、８５０℃３０秒のアニーリング条
件で形成したものである。その後、グラフに示すよう
に、各皮膜を連続して４５０秒のＲＴＡ化成ガスによる
アニーリングを行った。各アニーリング後の面積抵抗を
縦軸にプロットした。図３に示すように、Ｗ／ＣｏＳｉ
2皮膜は、約１０００℃を超えても高い熱安定性を示し
たが、従来のＣｏＳｉ2皮膜は、著しい凝集を示した。
【００２２】本発明のエピタキシアル・コバルト・シリ
サイド皮膜の外方拡散特性は、皮膜にＡｓまたはＢのい
ずれかを注入し、各ドーパントを、時間および温度を変
えて下層のシリコン基板に外方拡散させた後、二次イオ
ン質量分析（ＳＩＭＳ）によりドーパントとＣｏのプロ
ファイルを測定することにより決定した。ドーパントの
注入の前に、シリサイド皮膜を、ドーパント注入のため
のスペーサとして機能する３０ｎｍのＳｉ3Ｎ4皮膜、外
方拡散ドライブの間のドーパントの蒸発を防止するため
のキャッピング皮膜、および後の接点のエッチングのエ
ッチ・ストップで被覆した。ヒ素を最初に注入した。図
４は、本発明による１．０ｎｍのＷの下層を有する、コ
バルト・シリサイドを形成したシリコン・ウェーハへの
ヒ素の外方拡散における、ヒ素ドーパントの濃度と、Ｓ
ＩＭＳプロファイルの関係を、従来の方法によるシリサ
イド皮膜（従来のＣｏＳｉ2と１．０ｎｍのＴｉの下層
を使用して形成したＣｏＳｉ2）を有するウェーハと対
比して示す。ヒ素は、１ｘ１０16原子／ｃｍ2の量を、
エネルギー・レベル６０ｋｅＶで注入し、９００℃、２
４０秒のＲＴＡアニーリングを行った。深さ方向の軸に
沿って、シリコン基板の表面は約０．１１μｍの深さ付
近でピークが始まる。３種類のシリサイド皮膜はすべ
て、Ａｓのインターフェース濃度およびドーパントのプ
ロファイルに関しては、ほとんど同様な性能を有するこ
とが分かる。
サイド皮膜の外方拡散特性は、皮膜にＡｓまたはＢのい
ずれかを注入し、各ドーパントを、時間および温度を変
えて下層のシリコン基板に外方拡散させた後、二次イオ
ン質量分析（ＳＩＭＳ）によりドーパントとＣｏのプロ
ファイルを測定することにより決定した。ドーパントの
注入の前に、シリサイド皮膜を、ドーパント注入のため
のスペーサとして機能する３０ｎｍのＳｉ3Ｎ4皮膜、外
方拡散ドライブの間のドーパントの蒸発を防止するため
のキャッピング皮膜、および後の接点のエッチングのエ
ッチ・ストップで被覆した。ヒ素を最初に注入した。図
４は、本発明による１．０ｎｍのＷの下層を有する、コ
バルト・シリサイドを形成したシリコン・ウェーハへの
ヒ素の外方拡散における、ヒ素ドーパントの濃度と、Ｓ
ＩＭＳプロファイルの関係を、従来の方法によるシリサ
イド皮膜（従来のＣｏＳｉ2と１．０ｎｍのＴｉの下層
を使用して形成したＣｏＳｉ2）を有するウェーハと対
比して示す。ヒ素は、１ｘ１０16原子／ｃｍ2の量を、
エネルギー・レベル６０ｋｅＶで注入し、９００℃、２
４０秒のＲＴＡアニーリングを行った。深さ方向の軸に
沿って、シリコン基板の表面は約０．１１μｍの深さ付
近でピークが始まる。３種類のシリサイド皮膜はすべ
て、Ａｓのインターフェース濃度およびドーパントのプ
ロファイルに関しては、ほとんど同様な性能を有するこ
とが分かる。
【００２３】図５は、本発明によるエピタキシアル・コ
バルト・シリサイド皮膜を有するシリコンウェーハにヒ
素を外方拡散した場合の、コバルト濃度とウェーハ深さ
ＳＩＭＳプロファイルとの関係を、従来の多結晶コバル
ト・シリサイド皮膜と対比して示したグラフである。処
理条件は図４のウェーハと同様とした。深さが約０．１
５μｍを超えるとＣｏ濃度が急激に低下することは、エ
ピタキシアル・コバルト・シリサイド皮膜ではインター
フェースが急激に変化することを示している。
バルト・シリサイド皮膜を有するシリコンウェーハにヒ
素を外方拡散した場合の、コバルト濃度とウェーハ深さ
ＳＩＭＳプロファイルとの関係を、従来の多結晶コバル
ト・シリサイド皮膜と対比して示したグラフである。処
理条件は図４のウェーハと同様とした。深さが約０．１
５μｍを超えるとＣｏ濃度が急激に低下することは、エ
ピタキシアル・コバルト・シリサイド皮膜ではインター
フェースが急激に変化することを示している。
【００２４】図６および図７に示すように、図４および
図５と同一条件で形成したウェーハに、ホウ素を注入し
た。ただし、注入量は１ｘ１０16原子／ｃｍ2、エネル
ギーは２０ｋｅＶとし、９００℃、６０秒のＲＴＡアニ
ーリングを行った。図６は、本発明によるコバルト・シ
リサイドを形成したシリコン・ウェーハへのホウ素の外
方拡散における、ホウ素ドーパントの濃度と、ＳＩＭＳ
プロファイルの関係を、従来のＣｏＳｉ2皮膜、または
Ｔｉの下層を使用して形成したＣｏＳｉ2皮膜を有する
ウェーハと対比して示す。Ｂの界面濃度（シリコンとシ
リコンの界面の深さは約０．１１μｍ）は、Ｔｉを使用
して形成したＣｏＳｉ2皮膜と比較して、Ｗを使用して
形成した皮膜より著しく高いことが分かる。上記のよう
に、Ｔｉ原子は、Ｂと安定な化合物を生成し、これが外
方拡散を遅くする。Ｂの注入濃度を増加した試験を行っ
たが、Ｔｉを使用して形成したＣｏＳｉ2皮膜を使用し
た場合、最大界面濃度が認められるほど増大しないこと
が分かった。
図５と同一条件で形成したウェーハに、ホウ素を注入し
た。ただし、注入量は１ｘ１０16原子／ｃｍ2、エネル
ギーは２０ｋｅＶとし、９００℃、６０秒のＲＴＡアニ
ーリングを行った。図６は、本発明によるコバルト・シ
リサイドを形成したシリコン・ウェーハへのホウ素の外
方拡散における、ホウ素ドーパントの濃度と、ＳＩＭＳ
プロファイルの関係を、従来のＣｏＳｉ2皮膜、または
Ｔｉの下層を使用して形成したＣｏＳｉ2皮膜を有する
ウェーハと対比して示す。Ｂの界面濃度（シリコンとシ
リコンの界面の深さは約０．１１μｍ）は、Ｔｉを使用
して形成したＣｏＳｉ2皮膜と比較して、Ｗを使用して
形成した皮膜より著しく高いことが分かる。上記のよう
に、Ｔｉ原子は、Ｂと安定な化合物を生成し、これが外
方拡散を遅くする。Ｂの注入濃度を増加した試験を行っ
たが、Ｔｉを使用して形成したＣｏＳｉ2皮膜を使用し
た場合、最大界面濃度が認められるほど増大しないこと
が分かった。
【００２５】図７は、本発明によるコバルト・シリサイ
ドを形成したシリコン・ウェーハへのホウ素の外方拡散
における、コバルトの濃度と、ウェーハ深さのＳＩＭＳ
プロファイルの関係を、従来のシリサイド皮膜を有する
ウェーハと対比して示したグラフである。この場合も、
Ｗの下層を使用して形成したＣｏＳｉ2皮膜は、エピタ
キシャルの特質により、（約０．１３ないし０．１６μ
ｍの深さで見られるように）急激な界面を示す。
ドを形成したシリコン・ウェーハへのホウ素の外方拡散
における、コバルトの濃度と、ウェーハ深さのＳＩＭＳ
プロファイルの関係を、従来のシリサイド皮膜を有する
ウェーハと対比して示したグラフである。この場合も、
Ｗの下層を使用して形成したＣｏＳｉ2皮膜は、エピタ
キシャルの特質により、（約０．１３ないし０．１６μ
ｍの深さで見られるように）急激な界面を示す。
【００２６】以上本発明を詳細に説明したが、本発明は
上記の特定の形態に限定されるものではなく、代替およ
び同等の方法も本発明の原理および範囲に含まれると考
えられる。
上記の特定の形態に限定されるものではなく、代替およ
び同等の方法も本発明の原理および範囲に含まれると考
えられる。
【００２７】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００２８】（１）シリコン基板上に、タングステン、
クロム、モリブデン、これらの混合物、またはタングス
テン、クロム、もしくはモリブデン・シリサイドからな
る超硬金属の層を形成する工程と、上記超硬金属の層の
上にコバルト層を形成する工程と、上記コバルト層を、
上記シリコン基板上にエピタキシャル・コバルト・シリ
サイド皮膜を形成するのに十分な高温でアニーリングす
る工程とを含む、半導体デバイス中にエピタキシャル・
コバルト・シリサイド皮膜を形成する方法。 （２）上記アニーリング工程により、上記エピタキシャ
ル・コバルト・シリサイド皮膜上に、コバルト・シリコ
ン・超硬金属の合金も形成することを特徴とする、上記
（１）の方法。 （３）上記超硬金属層を形成する工程と、上記コバルト
層を形成する工程を、真空環境から取り出すことなく、
順次その場で行うことを特徴とする、上記（１）の方
法。 （４）上記超硬金属層がタングステンであることを特徴
とする、上記（１）の方法。 （５）上記超硬金属層が、主としてタングステン、クロ
ム、またはモリブデンからなることを特徴とする、上記
（１）の方法。 （６）上記超硬金属層がタングステン・シリサイドであ
ることを特徴とする、上記（１）の方法。 （７）上記超硬金属層をシリコン基板上にスパッタリン
グまたは蒸着により形成することを特徴とする、上記
（１）の方法。 （８）上記コバルト層を上記超硬金属層上にスパッタリ
ングまたは蒸着により形成することを特徴とする、上記
（１）の方法。 （９）上記アニーリング工程を、短時間熱アニールによ
り行うことを特徴とする、上記（１）の方法。 （１０）上記形成した超硬金属層の厚さが約０．５ない
し２．５ｎｍであることを特徴とする、上記（１）の方
法。 （１１）上記形成したコバルト層の厚さが約５ないし２
０ｎｍであることを特徴とする、上記（１）の方法。 （１２）上記アニーリング工程を、最低約５５０℃の温
度で行うことを特徴とする、上記（１）の方法。 （１３）上記アニーリング工程を、約７５０℃ないし９
００℃の温度で行うことを特徴とする、上記（１２）の
方法。 （１４）上記アニーリング工程を、少なくとも約２０秒
間行うことを特徴とする、上記（１３）の方法。 （１５）上記エピタキシャル・コバルト・シリサイド皮
膜の抵抗率が約１５μΩ・ｃｍであることを特徴とす
る、上記（１）の方法。 （１６）上記エピタキシャル・コバルト・シリサイド皮
膜にドーパントを注入する工程と、Ｐ−Ｎ接合を形成す
るのに十分高い駆動温度でアニーリングすることによ
り、上記ドーパントを上記エピタキシャル・コバルト・
シリサイド皮膜から上記シリコン基板に外方拡散させる
工程とを含む、シリコン基板上に形成したエピタキシャ
ル・コバルト・シリサイド皮膜からのドーパントの外方
拡散により、浅いＰ−Ｎ接合を形成する方法。 （１７）上記ドーパントが上記シリコン基板に実質的に
注入されないように、上記ドーパントを注入することを
特徴とする、上記（１６）の方法。 （１８）上記ドーパントが、ホウ素、ガリウム、リン、
アンチモン、またはヒ素であることを特徴とする、上記
（１６）の方法。 （１９）上記エピタキシャル・コバルト・シリサイド皮
膜を、請求項１の方法で形成することを特徴とする、上
記（１６）の方法。 （２０）上記駆動温度が、約８００℃以上であることを
特徴とする、上記（１６）の方法。 （２１）上記外方拡散工程を、少なくとも約１５秒間行
うことを特徴とする、上記（２０）の方法。 （２２）シリコン基板上にタングステン金属層を形成す
る工程と、上記タングステン金属層の上にコバルト層を
形成する工程と、上記コバルトおよびタングステン層
を、約５５０℃を超える温度で、上記シリコン基板上に
エピタキシャル・コバルト・シリサイド皮膜を形成する
のに十分な時間アニーリングする工程とを含む、半導体
デバイス中にエピタキシャル・コバルト・シリサイド皮
膜を形成する方法。 （２３）上記アニーリング温度が約７５０ないし９００
℃であることを特徴とする、上記（２２）の方法。 （２４）上記アニーリング工程を、約２０秒を超える時
間行うことを特徴とする、上記（２３）の方法。 （２５）上記タングステン金属層を形成する工程と、上
記コバルト層を形成する工程を、真空環境から取り出す
ことなく、順次その場で行うことを特徴とする、上記
（２２）の方法。 （２６）上記タングステン金属層の厚さが約０．５ない
し２．５ｎｍであることを特徴とする、上記（２３）の
方法。 （２７）上記形成したコバルト層の厚さが約５ないし２
０ｎｍであることを特徴とする、上記（２６）の方法。 （２８）上記アニーリング工程により、上記エピタキシ
ャル・コバルト・シリサイド皮膜上に、コバルト・シリ
コン・タングステン金属の合金も形成することを特徴と
する、上記（２３）の方法。 （２９）シリコン基板上にタングステン金属層を形成す
る工程と、上記タングステン金属層の上にコバルト層を
形成する工程と、上記コバルトおよびタングステン層
を、約５５０℃を超える温度で、上記シリコン基板上に
エピタキシャル・コバルト・シリサイド皮膜を形成する
のに十分な時間アニーリングする工程と、エピタキシャ
ル・コバルト・シリサイド皮膜にドーパントを注入する
工程と、Ｐ−Ｎ接合を形成するのに十分高い駆動温度で
アニーリングすることにより、上記ドーパントを上記エ
ピタキシャル・コバルト・シリサイド皮膜から上記シリ
コン基板に外方拡散させる工程とを含む、エピタキシャ
ル・コバルト・シリサイド皮膜からのドーパントの外方
拡散により、浅いＰ−Ｎ接合を形成する方法。 （３０）上記アニーリング温度が約７５０ないし９００
℃であることを特徴とする、上記（２９）の方法。 （３１）上記アニーリング工程を、約２０秒を超える時
間行うことを特徴とする、上記（３０）の方法。 （３２）上記ドーパントが上記シリコン基板に実質的に
注入されないように、上記ドーパントを注入することを
特徴とする、上記（２９）の方法。 （３３）上記駆動温度が、約８００℃以上であることを
特徴とする、上記（３０）の方法。 （３４）上記外方拡散工程を、少なくとも約１５秒間行
うことを特徴とする、上記（２９）の方法。
クロム、モリブデン、これらの混合物、またはタングス
テン、クロム、もしくはモリブデン・シリサイドからな
る超硬金属の層を形成する工程と、上記超硬金属の層の
上にコバルト層を形成する工程と、上記コバルト層を、
上記シリコン基板上にエピタキシャル・コバルト・シリ
サイド皮膜を形成するのに十分な高温でアニーリングす
る工程とを含む、半導体デバイス中にエピタキシャル・
コバルト・シリサイド皮膜を形成する方法。 （２）上記アニーリング工程により、上記エピタキシャ
ル・コバルト・シリサイド皮膜上に、コバルト・シリコ
ン・超硬金属の合金も形成することを特徴とする、上記
（１）の方法。 （３）上記超硬金属層を形成する工程と、上記コバルト
層を形成する工程を、真空環境から取り出すことなく、
順次その場で行うことを特徴とする、上記（１）の方
法。 （４）上記超硬金属層がタングステンであることを特徴
とする、上記（１）の方法。 （５）上記超硬金属層が、主としてタングステン、クロ
ム、またはモリブデンからなることを特徴とする、上記
（１）の方法。 （６）上記超硬金属層がタングステン・シリサイドであ
ることを特徴とする、上記（１）の方法。 （７）上記超硬金属層をシリコン基板上にスパッタリン
グまたは蒸着により形成することを特徴とする、上記
（１）の方法。 （８）上記コバルト層を上記超硬金属層上にスパッタリ
ングまたは蒸着により形成することを特徴とする、上記
（１）の方法。 （９）上記アニーリング工程を、短時間熱アニールによ
り行うことを特徴とする、上記（１）の方法。 （１０）上記形成した超硬金属層の厚さが約０．５ない
し２．５ｎｍであることを特徴とする、上記（１）の方
法。 （１１）上記形成したコバルト層の厚さが約５ないし２
０ｎｍであることを特徴とする、上記（１）の方法。 （１２）上記アニーリング工程を、最低約５５０℃の温
度で行うことを特徴とする、上記（１）の方法。 （１３）上記アニーリング工程を、約７５０℃ないし９
００℃の温度で行うことを特徴とする、上記（１２）の
方法。 （１４）上記アニーリング工程を、少なくとも約２０秒
間行うことを特徴とする、上記（１３）の方法。 （１５）上記エピタキシャル・コバルト・シリサイド皮
膜の抵抗率が約１５μΩ・ｃｍであることを特徴とす
る、上記（１）の方法。 （１６）上記エピタキシャル・コバルト・シリサイド皮
膜にドーパントを注入する工程と、Ｐ−Ｎ接合を形成す
るのに十分高い駆動温度でアニーリングすることによ
り、上記ドーパントを上記エピタキシャル・コバルト・
シリサイド皮膜から上記シリコン基板に外方拡散させる
工程とを含む、シリコン基板上に形成したエピタキシャ
ル・コバルト・シリサイド皮膜からのドーパントの外方
拡散により、浅いＰ−Ｎ接合を形成する方法。 （１７）上記ドーパントが上記シリコン基板に実質的に
注入されないように、上記ドーパントを注入することを
特徴とする、上記（１６）の方法。 （１８）上記ドーパントが、ホウ素、ガリウム、リン、
アンチモン、またはヒ素であることを特徴とする、上記
（１６）の方法。 （１９）上記エピタキシャル・コバルト・シリサイド皮
膜を、請求項１の方法で形成することを特徴とする、上
記（１６）の方法。 （２０）上記駆動温度が、約８００℃以上であることを
特徴とする、上記（１６）の方法。 （２１）上記外方拡散工程を、少なくとも約１５秒間行
うことを特徴とする、上記（２０）の方法。 （２２）シリコン基板上にタングステン金属層を形成す
る工程と、上記タングステン金属層の上にコバルト層を
形成する工程と、上記コバルトおよびタングステン層
を、約５５０℃を超える温度で、上記シリコン基板上に
エピタキシャル・コバルト・シリサイド皮膜を形成する
のに十分な時間アニーリングする工程とを含む、半導体
デバイス中にエピタキシャル・コバルト・シリサイド皮
膜を形成する方法。 （２３）上記アニーリング温度が約７５０ないし９００
℃であることを特徴とする、上記（２２）の方法。 （２４）上記アニーリング工程を、約２０秒を超える時
間行うことを特徴とする、上記（２３）の方法。 （２５）上記タングステン金属層を形成する工程と、上
記コバルト層を形成する工程を、真空環境から取り出す
ことなく、順次その場で行うことを特徴とする、上記
（２２）の方法。 （２６）上記タングステン金属層の厚さが約０．５ない
し２．５ｎｍであることを特徴とする、上記（２３）の
方法。 （２７）上記形成したコバルト層の厚さが約５ないし２
０ｎｍであることを特徴とする、上記（２６）の方法。 （２８）上記アニーリング工程により、上記エピタキシ
ャル・コバルト・シリサイド皮膜上に、コバルト・シリ
コン・タングステン金属の合金も形成することを特徴と
する、上記（２３）の方法。 （２９）シリコン基板上にタングステン金属層を形成す
る工程と、上記タングステン金属層の上にコバルト層を
形成する工程と、上記コバルトおよびタングステン層
を、約５５０℃を超える温度で、上記シリコン基板上に
エピタキシャル・コバルト・シリサイド皮膜を形成する
のに十分な時間アニーリングする工程と、エピタキシャ
ル・コバルト・シリサイド皮膜にドーパントを注入する
工程と、Ｐ−Ｎ接合を形成するのに十分高い駆動温度で
アニーリングすることにより、上記ドーパントを上記エ
ピタキシャル・コバルト・シリサイド皮膜から上記シリ
コン基板に外方拡散させる工程とを含む、エピタキシャ
ル・コバルト・シリサイド皮膜からのドーパントの外方
拡散により、浅いＰ−Ｎ接合を形成する方法。 （３０）上記アニーリング温度が約７５０ないし９００
℃であることを特徴とする、上記（２９）の方法。 （３１）上記アニーリング工程を、約２０秒を超える時
間行うことを特徴とする、上記（３０）の方法。 （３２）上記ドーパントが上記シリコン基板に実質的に
注入されないように、上記ドーパントを注入することを
特徴とする、上記（２９）の方法。 （３３）上記駆動温度が、約８００℃以上であることを
特徴とする、上記（３０）の方法。 （３４）上記外方拡散工程を、少なくとも約１５秒間行
うことを特徴とする、上記（２９）の方法。
【００２９】
【発明の効果】以上説明したように、本発明によれば、
熱安定性に優れたエピタキシャル・コバルト・シリサイ
ド皮膜と、ＣＭＯＳ回路に使用する浅い接合を形成する
ための外方拡散源を形成する方法が提供される。
熱安定性に優れたエピタキシャル・コバルト・シリサイ
ド皮膜と、ＣＭＯＳ回路に使用する浅い接合を形成する
ための外方拡散源を形成する方法が提供される。
【図１】本発明の方法による、エピタキシャル・コバル
ト・シリサイド皮膜の形成を示す断面図である。
ト・シリサイド皮膜の形成を示す断面図である。
【図２】本発明の方法による、エピタキシャル・コバル
ト・シリサイド皮膜の形成を示す断面図である。
ト・シリサイド皮膜の形成を示す断面図である。
【図３】本発明の方法により形成したエピタキシャル・
コバルト・シリサイド皮膜の平均面積抵抗と、アニーリ
ング温度との関係を、従来のコバルト・シリサイド皮膜
のプロファイルと対比して示すグラフである。
コバルト・シリサイド皮膜の平均面積抵抗と、アニーリ
ング温度との関係を、従来のコバルト・シリサイド皮膜
のプロファイルと対比して示すグラフである。
【図４】本発明の方法により形成したコバルト・シリサ
イド皮膜を有するシリコンウェーハへのヒ素の外方拡散
における、ヒ素ドーパント濃度と、深さＳＩＭＳプロフ
ァイルとの関係を、従来の方法を使用して形成したシリ
サイド皮膜を有するウェーハと対比して示すグラフであ
る。
イド皮膜を有するシリコンウェーハへのヒ素の外方拡散
における、ヒ素ドーパント濃度と、深さＳＩＭＳプロフ
ァイルとの関係を、従来の方法を使用して形成したシリ
サイド皮膜を有するウェーハと対比して示すグラフであ
る。
【図５】本発明の方法により形成したコバルト・シリサ
イド皮膜を有するシリコンウェーハへのヒ素の外方拡散
における、コバルト濃度と、ウェーハ深さＳＩＭＳプロ
ファイルとの関係を、従来の方法を使用して形成したシ
リサイド皮膜を有するウェーハと対比して示すグラフで
ある。
イド皮膜を有するシリコンウェーハへのヒ素の外方拡散
における、コバルト濃度と、ウェーハ深さＳＩＭＳプロ
ファイルとの関係を、従来の方法を使用して形成したシ
リサイド皮膜を有するウェーハと対比して示すグラフで
ある。
【図６】本発明の方法により形成したコバルト・シリサ
イド皮膜を有するシリコンウェーハへのホウ素の外方拡
散における、ホウ素ドーパント濃度と、深さＳＩＭＳプ
ロファイルとの関係を、従来の方法を使用して形成した
シリサイド皮膜を有するウェーハと対比して示すグラフ
である。
イド皮膜を有するシリコンウェーハへのホウ素の外方拡
散における、ホウ素ドーパント濃度と、深さＳＩＭＳプ
ロファイルとの関係を、従来の方法を使用して形成した
シリサイド皮膜を有するウェーハと対比して示すグラフ
である。
【図７】本発明の方法により形成したコバルト・シリサ
イド皮膜を有するシリコンウェーハへのホウ素の外方拡
散における、コバルト濃度と、ウェーハ深さＳＩＭＳプ
ロファイルとの関係を、従来の方法を使用して形成した
シリサイド皮膜を有するウェーハと対比して示すグラフ
である。
イド皮膜を有するシリコンウェーハへのホウ素の外方拡
散における、コバルト濃度と、ウェーハ深さＳＩＭＳプ
ロファイルとの関係を、従来の方法を使用して形成した
シリサイド皮膜を有するウェーハと対比して示すグラフ
である。
１０ シリコン基板 １２ タングステン層 １４ コバルト層 １６ コバルト・シリサイド層 １８ コバルト・シリコン・タングステン合金層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 トマス・ジョン・リカータ アメリカ合衆国12540 ニューヨーク州ラ グランジェビル パトリック・ドライブ 11 (72)発明者 ハーバート・レイ・ホー アメリカ合衆国10992 ニューヨーク州ワ シントンビル バーネット・ウェイ ７ (72)発明者 ジェームズ・ガードナー・リヤン アメリカ合衆国06470 コネチカット州ニ ュータウン ボッグズ・ヒル・ロード 100
Claims (34)
- 【請求項１】シリコン基板上に、タングステン、クロ
ム、モリブデン、これらの混合物、またはタングステ
ン、クロム、もしくはモリブデン・シリサイドからなる
超硬金属の層を形成する工程と、 上記超硬金属の層の上にコバルト層を形成する工程と、 上記コバルト層を、上記シリコン基板上にエピタキシャ
ル・コバルト・シリサイド皮膜を形成するのに十分な高
温でアニーリングする工程とを含む、 半導体デバイス中にエピタキシャル・コバルト・シリサ
イド皮膜を形成する方法。 - 【請求項２】上記アニーリング工程により、上記エピタ
キシャル・コバルト・シリサイド皮膜上に、コバルト・
シリコン・超硬金属の合金も形成することを特徴とす
る、請求項１記載の方法。 - 【請求項３】上記超硬金属層を形成する工程と、上記コ
バルト層を形成する工程を、真空環境から取り出すこと
なく、順次真空中で行うことを特徴とする、請求項１記
載の方法。 - 【請求項４】上記超硬金属層がタングステンであること
を特徴とする、請求項１記載の方法。 - 【請求項５】上記超硬金属層が、主としてタングステ
ン、クロム、またはモリブデンからなることを特徴とす
る、請求項１記載の方法。 - 【請求項６】上記超硬金属層がタングステン・シリサイ
ドであることを特徴とする、請求項１記載の方法。 - 【請求項７】上記超硬金属層をシリコン基板上にスパッ
タリングまたは蒸着により形成することを特徴とする、
請求項１記載の方法。 - 【請求項８】上記コバルト層を上記超硬金属層上にスパ
ッタリングまたは蒸着により形成することを特徴とす
る、請求項１記載の方法。 - 【請求項９】上記アニーリング工程を、短時間熱アニー
ルにより行うことを特徴とする、請求項１記載の方法。 - 【請求項１０】上記形成した超硬金属層の厚さが約０．
５ないし２．５ｎｍであることを特徴とする、請求項１
記載の方法。 - 【請求項１１】上記形成したコバルト層の厚さが約５な
いし２０ｎｍであることを特徴とする、請求項１記載の
方法。 - 【請求項１２】上記アニーリング工程を、最低約５５０
℃の温度で行うことを特徴とする、請求項１記載の方
法。 - 【請求項１３】上記アニーリング工程を、約７５０℃な
いし９００℃の温度で行うことを特徴とする、請求項１
２記載の方法。 - 【請求項１４】上記アニーリング工程を、少なくとも約
２０秒間行うことを特徴とする、請求項１３記載の方
法。 - 【請求項１５】上記エピタキシャル・コバルト・シリサ
イド皮膜の抵抗率が約１５μΩ・ｃｍであることを特徴
とする、請求項１記載の方法。 - 【請求項１６】上記エピタキシャル・コバルト・シリサ
イド皮膜にドーパントを注入する工程と、 Ｐ−Ｎ接合を形成するのに十分高い駆動温度でアニーリ
ングすることにより、上記ドーパントを上記エピタキシ
ャル・コバルト・シリサイド皮膜から上記シリコン基板
に外方拡散させる工程とを含む、 シリコン基板上に形成したエピタキシャル・コバルト・
シリサイド皮膜からのドーパントの外方拡散により、浅
いＰ−Ｎ接合を形成する方法。 - 【請求項１７】上記ドーパントが上記シリコン基板に実
質的に注入されないように、上記ドーパントを注入する
ことを特徴とする、請求項１６記載の方法。 - 【請求項１８】上記ドーパントが、ホウ素、ガリウム、
リン、アンチモン、またはヒ素であることを特徴とす
る、請求項１６記載の方法。 - 【請求項１９】上記エピタキシャル・コバルト・シリサ
イド皮膜を、請求項１の方法で形成することを特徴とす
る、請求項１６記載の方法。 - 【請求項２０】上記駆動温度が、約８００℃以上である
ことを特徴とする、請求項１６記載の方法。 - 【請求項２１】上記外方拡散工程を、少なくとも約１５
秒間行うことを特徴とする、請求項２０記載の方法。 - 【請求項２２】シリコン基板上にタングステン金属層を
形成する工程と、 上記タングステン金属層の上にコバルト層を形成する工
程と、 上記コバルトおよびタングステン層を、約５５０℃を超
える温度で、上記シリコン基板上にエピタキシャル・コ
バルト・シリサイド皮膜を形成するのに十分な時間アニ
ーリングする工程とを含む、 半導体デバイス中にエピタキシャル・コバルト・シリサ
イド皮膜を形成する方法。 - 【請求項２３】上記アニーリング温度が約７５０ないし
９００℃であることを特徴とする、請求項２２記載の方
法。 - 【請求項２４】上記アニーリング工程を、約２０秒を超
える時間行うことを特徴とする、請求項２３記載の方
法。 - 【請求項２５】上記タングステン金属層を形成する工程
と、上記コバルト層を形成する工程を、真空環境から取
り出すことなく、順次その場で行うことを特徴とする、
請求項２２記載の方法。 - 【請求項２６】上記タングステン金属層の厚さが約０．
５ないし２．５ｎｍであることを特徴とする、請求項２
３記載の方法。 - 【請求項２７】上記形成したコバルト層の厚さが約５な
いし２０ｎｍであることを特徴とする、請求項２６記載
の方法。 - 【請求項２８】上記アニーリング工程により、上記エピ
タキシャル・コバルト・シリサイド皮膜上に、コバルト
・シリコン・タングステン金属の合金も形成することを
特徴とする、請求項２３記載の方法。 - 【請求項２９】シリコン基板上にタングステン金属層を
形成する工程と、 上記タングステン金属層の上にコバルト層を形成する工
程と、 上記コバルトおよびタングステン層を、約５５０℃を超
える温度で、上記シリコン基板上にエピタキシャル・コ
バルト・シリサイド皮膜を形成するのに十分な時間アニ
ーリングする工程と、 エピタキシャル・コバルト・シリサイド皮膜にドーパン
トを注入する工程と、 Ｐ−Ｎ接合を形成するのに十分高い駆動温度でアニーリ
ングすることにより、上記ドーパントを上記エピタキシ
ャル・コバルト・シリサイド皮膜から上記シリコン基板
に外方拡散させる工程とを含む、 エピタキシャル・コバルト・シリサイド皮膜からのドー
パントの外方拡散により、浅いＰ−Ｎ接合を形成する方
法。 - 【請求項３０】上記アニーリング温度が約７５０ないし
９００℃であることを特徴とする、請求項２９記載の方
法。 - 【請求項３１】上記アニーリング工程を、約２０秒を超
える時間行うことを特徴とする、請求項３０記載の方
法。 - 【請求項３２】上記ドーパントが上記シリコン基板に実
質的に注入されないように、上記ドーパントを注入する
ことを特徴とする、請求項２９記載の方法。 - 【請求項３３】上記駆動温度が、約８００℃以上である
ことを特徴とする、請求項３０記載の方法。 - 【請求項３４】上記外方拡散工程を、少なくとも約１５
秒間行うことを特徴とする、請求項２９記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/145,429 US5356837A (en) | 1993-10-29 | 1993-10-29 | Method of making epitaxial cobalt silicide using a thin metal underlayer |
| US145429 | 1993-10-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07183253A true JPH07183253A (ja) | 1995-07-21 |
| JP2673104B2 JP2673104B2 (ja) | 1997-11-05 |
Family
ID=22513076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6256840A Expired - Fee Related JP2673104B2 (ja) | 1993-10-29 | 1994-10-21 | エピタキシャル・コバルト・シリサイド皮膜を形成する方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5356837A (ja) |
| EP (1) | EP0651077B1 (ja) |
| JP (1) | JP2673104B2 (ja) |
| DE (1) | DE69415476T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7232720B2 (en) | 1997-07-16 | 2007-06-19 | Fujitsu Limited | Method for fabricating a semiconductor device having an insulation film with reduced water content |
| JP2014032172A (ja) * | 2012-07-11 | 2014-02-20 | Honda Motor Co Ltd | 電流印加装置 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4400200C2 (de) * | 1993-01-05 | 1997-09-04 | Toshiba Kawasaki Kk | Halbleitervorrichtung mit verbesserter Verdrahtungsstruktur und Verfahren zu ihrer Herstellung |
| US5824600A (en) * | 1993-01-19 | 1998-10-20 | Lg Semicon Co., Ltd. | Method for forming a silicide layer in a semiconductor device |
| US5536684A (en) * | 1994-06-30 | 1996-07-16 | Intel Corporation | Process for formation of epitaxial cobalt silicide and shallow junction of silicon |
| US5869396A (en) * | 1996-07-15 | 1999-02-09 | Chartered Semiconductor Manufacturing Ltd. | Method for forming a polycide gate electrode |
| US6127249A (en) * | 1997-02-20 | 2000-10-03 | Micron Technology, Inc. | Metal silicidation methods and methods for using same |
| US5874342A (en) * | 1997-07-09 | 1999-02-23 | Lsi Logic Corporation | Process for forming MOS device in integrated circuit structure using cobalt silicide contacts as implantation media |
| FR2766845B1 (fr) | 1997-07-31 | 1999-10-15 | Sgs Thomson Microelectronics | Procede d'epitaxie sur un substrat de silicium comprenant des zones fortement dopees a l'arsenic |
| US6156632A (en) * | 1997-08-15 | 2000-12-05 | Micron Technology, Inc. | Method of forming polycide structures |
| JP3754234B2 (ja) | 1998-04-28 | 2006-03-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ゲート構造側壁の酸化膜の形成方法 |
| TW383463B (en) | 1998-06-01 | 2000-03-01 | United Microelectronics Corp | Manufacturing method for dual damascene structure |
| US6680248B2 (en) | 1998-06-01 | 2004-01-20 | United Microelectronics Corporation | Method of forming dual damascene structure |
| US6440851B1 (en) * | 1999-10-12 | 2002-08-27 | International Business Machines Corporation | Method and structure for controlling the interface roughness of cobalt disilicide |
| US6323130B1 (en) * | 2000-03-06 | 2001-11-27 | International Business Machines Corporation | Method for self-aligned formation of silicide contacts using metal silicon alloys for limited silicon consumption and for reduction of bridging |
| US6251779B1 (en) * | 2000-06-01 | 2001-06-26 | United Microelectronics Corp. | Method of forming a self-aligned silicide on a semiconductor wafer |
| US6426291B1 (en) * | 2000-08-31 | 2002-07-30 | Micron Technology, Inc. | Method of co-deposition to form ultra-shallow junctions in MOS devices using electroless or electrodeposition |
| US6346477B1 (en) | 2001-01-09 | 2002-02-12 | Research Foundation Of Suny - New York | Method of interlayer mediated epitaxy of cobalt silicide from low temperature chemical vapor deposition of cobalt |
| US8110489B2 (en) | 2001-07-25 | 2012-02-07 | Applied Materials, Inc. | Process for forming cobalt-containing materials |
| US6743721B2 (en) | 2002-06-10 | 2004-06-01 | United Microelectronics Corp. | Method and system for making cobalt silicide |
| US6797598B2 (en) * | 2002-08-22 | 2004-09-28 | The Board Of Trustees Of The University Of Illinois | Method for forming an epitaxial cobalt silicide layer on MOS devices |
| US7449410B2 (en) | 2005-08-02 | 2008-11-11 | Micron Technology, Inc. | Methods of forming CoSi2, methods of forming field effect transistors, and methods of forming conductive contacts |
| WO2009134925A2 (en) * | 2008-04-29 | 2009-11-05 | Applied Materials, Inc. | Process for forming cobalt and cobalt silicide materials in copper contact applications |
| US8377556B2 (en) * | 2008-11-26 | 2013-02-19 | Stmicroelectronics Asia Pacific Pte., Ltd. | Material for growth of carbon nanotubes |
| US8415748B2 (en) | 2010-04-23 | 2013-04-09 | International Business Machines Corporation | Use of epitaxial Ni silicide |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6077462A (ja) * | 1983-10-04 | 1985-05-02 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH05102078A (ja) * | 1990-06-08 | 1993-04-23 | Intel Corp | シリコン基板上に２つの層を形成させる方法及びシリコン基板上の接点領域の充填物を形成する方法 |
| JPH05315355A (ja) * | 1992-05-12 | 1993-11-26 | Oki Electric Ind Co Ltd | Ｓｏｉ構造のｍｏｓｆｅｔとその製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4554045A (en) * | 1980-06-05 | 1985-11-19 | At&T Bell Laboratories | Method for producing metal silicide-silicon heterostructures |
| US4492971A (en) * | 1980-06-05 | 1985-01-08 | At&T Bell Laboratories | Metal silicide-silicon heterostructures |
| JPS60128659A (ja) * | 1983-12-16 | 1985-07-09 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US4640004A (en) * | 1984-04-13 | 1987-02-03 | Fairchild Camera & Instrument Corp. | Method and structure for inhibiting dopant out-diffusion |
| US5047111A (en) * | 1985-03-16 | 1991-09-10 | Director-General Of The Agency Of Industrial Science And Technology | Method of forming a metal silicide film |
| JPS63150943A (ja) * | 1986-12-15 | 1988-06-23 | Hitachi Ltd | 半導体装置の製造方法 |
| US4814294A (en) * | 1987-07-30 | 1989-03-21 | Allied-Signal Inc. | Method of growing cobalt silicide films by chemical vapor deposition |
| US5063422A (en) * | 1988-06-20 | 1991-11-05 | At&T Bell Laboratories | Devices having shallow junctions |
| US4897287A (en) * | 1988-10-06 | 1990-01-30 | The Boc Group, Inc. | Metallization process for an integrated circuit |
| US5010037A (en) * | 1988-10-14 | 1991-04-23 | California Institute Of Technology | Pinhole-free growth of epitaxial CoSi2 film on Si(111) |
| US5170242A (en) * | 1989-12-04 | 1992-12-08 | Ramtron Corporation | Reaction barrier for a multilayer structure in an integrated circuit |
| US5094981A (en) * | 1990-04-17 | 1992-03-10 | North American Philips Corporation, Signetics Div. | Technique for manufacturing interconnections for a semiconductor device by annealing layers of titanium and a barrier material above 550° C. |
| KR960006698B1 (ko) * | 1993-01-19 | 1996-05-22 | 금성일렉트론주식회사 | 실리사이드 형성방법 |
-
1993
- 1993-10-29 US US08/145,429 patent/US5356837A/en not_active Expired - Lifetime
-
1994
- 1994-10-06 EP EP94115746A patent/EP0651077B1/en not_active Expired - Lifetime
- 1994-10-06 DE DE69415476T patent/DE69415476T2/de not_active Expired - Fee Related
- 1994-10-21 JP JP6256840A patent/JP2673104B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6077462A (ja) * | 1983-10-04 | 1985-05-02 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH05102078A (ja) * | 1990-06-08 | 1993-04-23 | Intel Corp | シリコン基板上に２つの層を形成させる方法及びシリコン基板上の接点領域の充填物を形成する方法 |
| JPH05315355A (ja) * | 1992-05-12 | 1993-11-26 | Oki Electric Ind Co Ltd | Ｓｏｉ構造のｍｏｓｆｅｔとその製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7232720B2 (en) | 1997-07-16 | 2007-06-19 | Fujitsu Limited | Method for fabricating a semiconductor device having an insulation film with reduced water content |
| US7422942B2 (en) | 1997-07-16 | 2008-09-09 | Fujitsu Limited | Method for fabricating a semiconductor device having an insulation film with reduced water content |
| JP2014032172A (ja) * | 2012-07-11 | 2014-02-20 | Honda Motor Co Ltd | 電流印加装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69415476T2 (de) | 1999-07-15 |
| US5356837A (en) | 1994-10-18 |
| EP0651077B1 (en) | 1998-12-23 |
| EP0651077A1 (en) | 1995-05-03 |
| DE69415476D1 (de) | 1999-02-04 |
| JP2673104B2 (ja) | 1997-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2673104B2 (ja) | エピタキシャル・コバルト・シリサイド皮膜を形成する方法 | |
| US4640004A (en) | Method and structure for inhibiting dopant out-diffusion | |
| US5217923A (en) | Method of fabricating a semiconductor device having silicided source/drain regions | |
| KR100214036B1 (ko) | 알루미늄계 배선형성방법 | |
| US20040126978A1 (en) | Self-aligned NPN transistor with raised extrinsic base | |
| US5856698A (en) | Second implanted matrix for agglomeration control and thermal stability | |
| US6187679B1 (en) | Low temperature formation of low resistivity titanium silicide | |
| JP3191728B2 (ja) | 半導体装置及びその製造方法 | |
| JPH1174510A (ja) | 集積回路構造においてコバルト・ケイ化物接点を注入媒体として用いることによりｍｏｓデバイスを形成する方法 | |
| JPH11251591A (ja) | 浅いソース／ドレイン接合を形成する部分的シリサイド化方法 | |
| US6410430B1 (en) | Enhanced ultra-shallow junctions in CMOS using high temperature silicide process | |
| US6413859B1 (en) | Method and structure for retarding high temperature agglomeration of silicides using alloys | |
| US5210043A (en) | Process for producing semiconductor device | |
| US6281556B1 (en) | Process for forming a low resistivity titanium silicide layer on a silicon semiconductor substrate and the resulting device | |
| Kittl et al. | Scaled CMOS technologies with low sheet resistance at 0.06-μm gate lengths | |
| JP2586407B2 (ja) | 半導体装置の製造方法 | |
| US6797598B2 (en) | Method for forming an epitaxial cobalt silicide layer on MOS devices | |
| JP2542617B2 (ja) | 半導体装置の製造方法 | |
| JPH10242079A (ja) | 半導体装置の製造方法 | |
| US6049133A (en) | Semiconductor fabrication employing concurrent diffusion barrier and salicide formation | |
| US6255203B1 (en) | Technique for low-temperature formation of excellent silicided α-Si gate structures | |
| Mann et al. | Reduction of the C54-TiSi2 phase formation temperature using metallic impurities | |
| Pai et al. | Arsenic redistribution during cobalt silicide formation | |
| Murarka | Properties and applications of silicides | |
| Kotaki et al. | Elevated Polycide Source/Drain Shallow Junctions with Advanced Silicidation Processing and Al Plug/Collimated PVD (Physical Vapor Deposition)-Ti/TiN/Ti/Polycide Contact for Deep-Submicron Complementary Metal-Oxide Semiconductors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070711 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |