JPS6077462A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6077462A JPS6077462A JP18808883A JP18808883A JPS6077462A JP S6077462 A JPS6077462 A JP S6077462A JP 18808883 A JP18808883 A JP 18808883A JP 18808883 A JP18808883 A JP 18808883A JP S6077462 A JPS6077462 A JP S6077462A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- layer
- type
- region
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 20
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 19
- 230000008018 melting Effects 0.000 claims abstract description 13
- 238000002844 melting Methods 0.000 claims abstract description 13
- 239000012535 impurity Substances 0.000 claims abstract description 7
- 150000002500 ions Chemical class 0.000 claims abstract description 6
- 238000010438 heat treatment Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 5
- 239000010410 layer Substances 0.000 abstract 8
- 239000002344 surface layer Substances 0.000 abstract 2
- 229910020968 MoSi2 Inorganic materials 0.000 abstract 1
- 239000012299 nitrogen atmosphere Substances 0.000 abstract 1
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 230000005012 migration Effects 0.000 description 5
- 238000013508 migration Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- 101100326920 Caenorhabditis elegans ctl-1 gene Proteins 0.000 description 1
- 244000061354 Manilkara achras Species 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 229910021357 chromium silicide Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 210000004907 gland Anatomy 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、バイポーラデバイス、つまりバイポーラト
ランジスタ、ＩＣ，ＬＳＩ等の半導体装置の浅いエミツ
ク接合の形成方法に係り、特忙高速化および信頼性の向
上を図った半導体装置の製造方法に関するものである。
ランジスタ、ＩＣ，ＬＳＩ等の半導体装置の浅いエミツ
ク接合の形成方法に係り、特忙高速化および信頼性の向
上を図った半導体装置の製造方法に関するものである。
高速化を図る上で、バイポーラトランジスタ構造が種々
改良されている。横方向の微細化により寄生接合容量の
低減を図り、時定数の低減化を進め高速化が達成できる
。１つの目安として、エミツタ幅が３μｍ＋２μｍ＋
１μｍとなるに従い高速デバイスが得られる。一方、縦
方向の微細化は特に重要で、多くのメリットがある。
改良されている。横方向の微細化により寄生接合容量の
低減を図り、時定数の低減化を進め高速化が達成できる
。１つの目安として、エミツタ幅が３μｍ＋２μｍ＋
１μｍとなるに従い高速デバイスが得られる。一方、縦
方向の微細化は特に重要で、多くのメリットがある。
これを第１図によって説明する。この図において、１は
半導体基板、２は前記半導体基板１に形成された埋込層
、３はエピタキシャル層、４はペース領域、５は前記ベ
ース領域４に形成されたエミッタ領域、６はコレクタ領
域、Ｔは酸化膜、８はエミッタ電極、９はベース電極、
１０はコレクタ電極である。
半導体基板、２は前記半導体基板１に形成された埋込層
、３はエピタキシャル層、４はペース領域、５は前記ベ
ース領域４に形成されたエミッタ領域、６はコレクタ領
域、Ｔは酸化膜、８はエミッタ電極、９はベース電極、
１０はコレクタ電極である。
第１図のような深い接合トランジスタを用いるとき、ベ
ース深さ、エミッタ深さがそれぞれ０８７μｍ＋０．３
５μｍであったとき、このトランジスタのカットオフ周
波数ｆＴは５ＧＨ１程反止まりであるが、第２図に示す
構造のように浅い接合、つまりベース深さ０．２μｍ、
エミッタ深さ０．１μｍを用いると、カットオフ周波数
ｆｔｆｔ１ＯＧＨｉｔ越えるようになる。
ース深さ、エミッタ深さがそれぞれ０８７μｍ＋０．３
５μｍであったとき、このトランジスタのカットオフ周
波数ｆＴは５ＧＨ１程反止まりであるが、第２図に示す
構造のように浅い接合、つまりベース深さ０．２μｍ、
エミッタ深さ０．１μｍを用いると、カットオフ周波数
ｆｔｆｔ１ＯＧＨｉｔ越えるようになる。
第１図の場合、エミッタ電極８は、例えば接合形成後Ｐ
ｔ８ｉ等のメタルを形成し、読いてＡ Ｉ Ｓ １ｈＡ
ｕ等の低抵抗メタルを形成した配線抵抗の低いメタルを
用いる。
ｔ８ｉ等のメタルを形成し、読いてＡ Ｉ Ｓ １ｈＡ
ｕ等の低抵抗メタルを形成した配線抵抗の低いメタルを
用いる。
第２図は浅い接合を得るためにエミッタ領域ダの形成方
法を、Ｎ型不純物を含むポリシリコンをデポジットして
これをドライブすることで、ベース領域４ＶＣエミツク
領域５′を形成する方法であって、エミッタ電極８′と
してはそのままポリシリコンを利用する。
法を、Ｎ型不純物を含むポリシリコンをデポジットして
これをドライブすることで、ベース領域４ＶＣエミツク
領域５′を形成する方法であって、エミッタ電極８′と
してはそのままポリシリコンを利用する。
このよ５［して得られたポリシリコン忙よるエミッタ領
域５′は、浅い接合形成には欠か丁ことかできないが、
デバイスが横方向に小さくなるに従い、エミッタ電極８
゛がポリシリコンであるがために、エミッタ直列抵抗が
大きくなつズしま５という欠点がある。例えばＡ８を不
純物として用いると、Ｐよりも浅い接合が得られるが、
このときの比抵抗は〜３００μΩｃｍ程度となる。メタ
ルの比抵抗が〜５μΩｃｍ 程度となるのに比較して、
随分大きな値であることが分かる。
域５′は、浅い接合形成には欠か丁ことかできないが、
デバイスが横方向に小さくなるに従い、エミッタ電極８
゛がポリシリコンであるがために、エミッタ直列抵抗が
大きくなつズしま５という欠点がある。例えばＡ８を不
純物として用いると、Ｐよりも浅い接合が得られるが、
このときの比抵抗は〜３００μΩｃｍ程度となる。メタ
ルの比抵抗が〜５μΩｃｍ 程度となるのに比較して、
随分大きな値であることが分かる。
この発明は、上記エミッタ抵抗を低減するためになされ
たもので、エミッタとなる開口部に高融点シリサイドを
形成した後、この高融点シリサイド上からエミッタ領域
となる不純物イオン注入し、次いで熱処理を施して所要
のエミッタ領域と低抵抗の電極とｆｔ得るよ５Ｋしたも
のである。
たもので、エミッタとなる開口部に高融点シリサイドを
形成した後、この高融点シリサイド上からエミッタ領域
となる不純物イオン注入し、次いで熱処理を施して所要
のエミッタ領域と低抵抗の電極とｆｔ得るよ５Ｋしたも
のである。
第３図はこの発明の一実施例を示す半導体装置の断面図
で、ｆは高融点シリサイド、例えばモリブテンシリサイ
ド（ＭｏＳｉＪ、白金シリサイド（ＰｔＳｉ旬、チク／
シリサイド（ＴｉＳｌｘ）、クロムシリサイド（Ｃｒ
Ｓ ｒ ｚ ） ｒ コバルトシリサイド（Ｃ。
で、ｆは高融点シリサイド、例えばモリブテンシリサイ
ド（ＭｏＳｉＪ、白金シリサイド（ＰｔＳｉ旬、チク／
シリサイド（ＴｉＳｌｘ）、クロムシリサイド（Ｃｒ
Ｓ ｒ ｚ ） ｒ コバルトシリサイド（Ｃ。
Ｓ ｓ ！ ） ＊ ニッケルシリサイド（ＮｉＳｉｇ
）＋ クンタルシリサイド（Ｔａｓｋｅ）、タングステ
ンシリサイド（Ｗ Ｓ ｉ １ ）、バラジクムシリサ
イド（Ｐｄ８ｉｓ）等からなるエミッタ開口部上に形成
さｔ′したエミッタ電極である。そして、前記高融点シ
リサイド上からＡｓ等のイオン注入を行う。丁なわち、
その膜厚は３０００Ａ程度で、１５０ Ｋｅ ｖ、５
Ｘ １０”／ ｅ ｍ ”程度のドーズ量で高融点シリ
サイド上からＡｓをイオン注入し、次り、１ｏｏｏ℃の
高温で５分程度Ｎ、中で熱処理することにより、この高
融点シリサイド中のＡｓが拡散さ第１て、０．１μｍ程
度の深さにベース領域４中に拡散さｎる。こうして、エ
ミッタ・ペース接合ケ形成することカテきる〜 この発明に用いる高融点シリサイドの例は第１表に示す
とおり多数あるが、いずれも高融点であるのでＳｉ中に
拡散することは少ない。この他ＫＭＯ＋’Ｉ’ｌ＋Ｗ等
の金属そのものを利用することも考えらｔ【るが、金属
を用いるとＳｔ と反応してしまい結局浅い接合となら
ない。したがって、高融点シリサイドを用いると、既Ｋ
Ｓｉ の共晶となっているため下地Ｓｔ との反応がな
いので、電極がＳｉ 基板と反応することはない。
）＋ クンタルシリサイド（Ｔａｓｋｅ）、タングステ
ンシリサイド（Ｗ Ｓ ｉ １ ）、バラジクムシリサ
イド（Ｐｄ８ｉｓ）等からなるエミッタ開口部上に形成
さｔ′したエミッタ電極である。そして、前記高融点シ
リサイド上からＡｓ等のイオン注入を行う。丁なわち、
その膜厚は３０００Ａ程度で、１５０ Ｋｅ ｖ、５
Ｘ １０”／ ｅ ｍ ”程度のドーズ量で高融点シリ
サイド上からＡｓをイオン注入し、次り、１ｏｏｏ℃の
高温で５分程度Ｎ、中で熱処理することにより、この高
融点シリサイド中のＡｓが拡散さ第１て、０．１μｍ程
度の深さにベース領域４中に拡散さｎる。こうして、エ
ミッタ・ペース接合ケ形成することカテきる〜 この発明に用いる高融点シリサイドの例は第１表に示す
とおり多数あるが、いずれも高融点であるのでＳｉ中に
拡散することは少ない。この他ＫＭＯ＋’Ｉ’ｌ＋Ｗ等
の金属そのものを利用することも考えらｔ【るが、金属
を用いるとＳｔ と反応してしまい結局浅い接合となら
ない。したがって、高融点シリサイドを用いると、既Ｋ
Ｓｉ の共晶となっているため下地Ｓｔ との反応がな
いので、電極がＳｉ 基板と反応することはない。
この発明忙よれば、第１表忙示すとおり、ポリシリコン
を用いた従来例と比較して１けた程度低くなっており、
エミッタ抵抗を低下させることができ、しかも浅い接合
形成が可能となる。
を用いた従来例と比較して１けた程度低くなっており、
エミッタ抵抗を低下させることができ、しかも浅い接合
形成が可能となる。
第１表 ソリサイドの特徴
高融点シリサイドは、通常スパッタリングで低温（〜２
００℃）形成できる。これに反しポリシリコンは、８０
０〜９００℃程度で形成する。そのためベースが浅い接
合の友め、こｎらの膜形成時にやや拡散される。したが
って、より浅いベースを形成する上でもこの発１１１１
４による方法の方が有利である。
００℃）形成できる。これに反しポリシリコンは、８０
０〜９００℃程度で形成する。そのためベースが浅い接
合の友め、こｎらの膜形成時にやや拡散される。したが
って、より浅いベースを形成する上でもこの発１１１１
４による方法の方が有利である。
次に、エミッタ抵抗が低いメリットについて述べる。例
えばカットオフ周波数ｆ丁 は次式のように表わされる
。
えばカットオフ周波数ｆ丁 は次式のように表わされる
。
τ、：エミソク遅延時間
τｂ二ベース遅延時間
τｄ：コレクタ空乏層中の遅延時間
τｅ：フレクタ遅延時間
また、τ、 二ｒ、 Ｘ ＣＴａ
ｒ６：エミッタ抵抗
０丁。：エミツタ遷移容量
τｂ＊”ｄ＊”ｅ は従来構造と変らないが、τ、はｒ
。
。
・ＣＴｌ１であるので、ｒ、が低下した分だけ小さくな
り、この項が従来の約ｌ／１０ 程度となるっしたがっ
て、カットオフ周波数ｆＴ Ｋおい【は、１０ＧＨ２Ｙ
越えるデバイスを形成することが可能となる。高周波デ
バイスヲＳｉ で得るＫは、現在のところＢｉＰ の他
にはない。現在１０ＧＨｚ １に達成１−るには、Ｇａ
Ａｇ 等で得られているが、ＧａＡａ等の保頗膜が十分
安定でないため信頼性上はＳｔ が優ｉている。
り、この項が従来の約ｌ／１０ 程度となるっしたがっ
て、カットオフ周波数ｆＴ Ｋおい【は、１０ＧＨ２Ｙ
越えるデバイスを形成することが可能となる。高周波デ
バイスヲＳｉ で得るＫは、現在のところＢｉＰ の他
にはない。現在１０ＧＨｚ １に達成１−るには、Ｇａ
Ａｇ 等で得られているが、ＧａＡａ等の保頗膜が十分
安定でないため信頼性上はＳｔ が優ｉている。
したがって、この発１ｊｌＪＫよるエミッタを用いると
、ｌＯ〜２０ＧＨ２のカットオフ周波数ｆアのＳｔ デ
バイスが容易ＦＣ達成できる。このトランジスタをゲー
トに用いた各種バイポーラデバイスでは、１００ ｐｓ
ｅｃ／ｇａｔｅ程度の毘速か得られる。
、ｌＯ〜２０ＧＨ２のカットオフ周波数ｆアのＳｔ デ
バイスが容易ＦＣ達成できる。このトランジスタをゲー
トに用いた各種バイポーラデバイスでは、１００ ｐｓ
ｅｃ／ｇａｔｅ程度の毘速か得られる。
ＭＯ８系統にはシリリーイドがゲート電極として広く用
いられているが、バイポーラへの応用は少なかった。し
かし、接合が浅くなるに従い横方向の縮小の他に、縦方
向の縮小も取り入れなけｎば高速デバイスは得られない
。
いられているが、バイポーラへの応用は少なかった。し
かし、接合が浅くなるに従い横方向の縮小の他に、縦方
向の縮小も取り入れなけｎば高速デバイスは得られない
。
コノ発明によるデバイスの他の利点は、エミッタ抵抗が
低減する他に、金属マイグレーション忙対して強い点が
ある。微細化が進むことによりエミッタの単位面積当り
の電流密度も高くなり、メタル正極の場合、必ずメタル
マイグレーソヨンがエミッタのリード腺から発生する。
低減する他に、金属マイグレーション忙対して強い点が
ある。微細化が進むことによりエミッタの単位面積当り
の電流密度も高くなり、メタル正極の場合、必ずメタル
マイグレーソヨンがエミッタのリード腺から発生する。
シリサイドは耐マイグレーション性が金ｇの１００倍程
度あることから、信頼性上安定な７に極となる。マイグ
レーションの点から、各電極すべてシリサイドを用いる
ことが他の応用例として簡単に考えられる。
度あることから、信頼性上安定な７に極となる。マイグ
レーションの点から、各電極すべてシリサイドを用いる
ことが他の応用例として簡単に考えられる。
以上説明したよ５＆ｃ、この発明は、トランジスタの少
なくともエミッタとなる開口部に高融点シリサイドを形
成後、前記高融点シリサイド上からエミッタ領域となる
不純物をイオン注入した後、熱処理して所望深さまで拡
散してエミッタ・ペース接合を形成するようにしたので
、エミッタ領域はペース領域に浅（形成されエミッタ抵
抗の小さい、かつ、低抵抗で耐マイグレーションに優ｔ
’Ｌｆｃ電極を具備した半導体装置が得られる利点があ
る。
なくともエミッタとなる開口部に高融点シリサイドを形
成後、前記高融点シリサイド上からエミッタ領域となる
不純物をイオン注入した後、熱処理して所望深さまで拡
散してエミッタ・ペース接合を形成するようにしたので
、エミッタ領域はペース領域に浅（形成されエミッタ抵
抗の小さい、かつ、低抵抗で耐マイグレーションに優ｔ
’Ｌｆｃ電極を具備した半導体装置が得られる利点があ
る。
第１図は従来のＡＩ 等の電極をエミンｊＩＫ用いた構
造断面図、第２図はエミッタ電極にポリシリコンを用い
た構造断面図、第３図はこの発明の一実施例を示す半導
体装置の断面図である。 図中、１は半導体基板、２は埋込層、３はエピタキシャ
ル層、４はペース領域、５はエミッタ領域、６はコレク
タ領域、Ｔは酸化膜、ｔはエミッタ電極、９はペース電
極、１０はコンフタ電極でｂる。 なお、図中の同一符号は同一′ｆ、たけ相当部分をＲ丁
。 代理人 大岩 増雄 （外２名〕
造断面図、第２図はエミッタ電極にポリシリコンを用い
た構造断面図、第３図はこの発明の一実施例を示す半導
体装置の断面図である。 図中、１は半導体基板、２は埋込層、３はエピタキシャ
ル層、４はペース領域、５はエミッタ領域、６はコレク
タ領域、Ｔは酸化膜、ｔはエミッタ電極、９はペース電
極、１０はコンフタ電極でｂる。 なお、図中の同一符号は同一′ｆ、たけ相当部分をＲ丁
。 代理人 大岩 増雄 （外２名〕
Claims (1)
- バイポーラトランジスタタ含む半導体装置において、前
記半導体装置内のトランジスタの少な（ともエミッタと
なる開口部に高融点ソリサイドを形成後、前記高融点シ
リサイド上からエミッタ領域となる不純物をイオン注入
し、次いで熱処理を施して所望深さまで前記不純物を拡
散してエミッタ・ペース接合を形成することを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18808883A JPS6077462A (ja) | 1983-10-04 | 1983-10-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18808883A JPS6077462A (ja) | 1983-10-04 | 1983-10-04 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6077462A true JPS6077462A (ja) | 1985-05-02 |
Family
ID=16217488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18808883A Pending JPS6077462A (ja) | 1983-10-04 | 1983-10-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6077462A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07183253A (ja) * | 1993-10-29 | 1995-07-21 | Internatl Business Mach Corp <Ibm> | 薄い金属下層を用いて形成するエピタキシャル・コバルト・シリサイド |
-
1983
- 1983-10-04 JP JP18808883A patent/JPS6077462A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07183253A (ja) * | 1993-10-29 | 1995-07-21 | Internatl Business Mach Corp <Ibm> | 薄い金属下層を用いて形成するエピタキシャル・コバルト・シリサイド |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0523055B2 (ja) | ||
| JPS6077462A (ja) | 半導体装置の製造方法 | |
| JPS59197162A (ja) | 半導体装置 | |
| JPS5856977B2 (ja) | 半導体装置の製造方法 | |
| JPS61102059A (ja) | 半導体装置 | |
| JPS6084872A (ja) | 半導体装置およびその製造方法 | |
| JP2886174B2 (ja) | 半導体装置の製造方法 | |
| JP2838315B2 (ja) | 半導体装置及びその製造方法 | |
| JPS59177926A (ja) | 半導体装置の製造方法 | |
| JPS6292360A (ja) | 相補型半導体装置 | |
| JPS61274325A (ja) | 半導体装置の製造方法 | |
| JP2616034B2 (ja) | 半導体集積回路装置 | |
| JPS59123228A (ja) | 半導体装置の製造方法 | |
| JPS6347962A (ja) | 半導体装置 | |
| JPH0441510B2 (ja) | ||
| JPH02106971A (ja) | 半導体集積回路装置の製造方法 | |
| JPS641064B2 (ja) | ||
| JPS63193522A (ja) | 半導体装置の製造方法 | |
| JPH0527975B2 (ja) | ||
| JPH01108772A (ja) | バイポーラトランジスタの製造方法 | |
| JPS6386514A (ja) | 半導体装置の製造方法 | |
| JPS61226957A (ja) | 半導体装置 | |
| JPS59163864A (ja) | 半導体装置 | |
| JPH01166540A (ja) | 半導体装置の製造方法 | |
| JPH03220772A (ja) | 半導体装置 |