KR0167248B1 - 반도체 기판의 전처리방법 - Google Patents

반도체 기판의 전처리방법 Download PDF

Info

Publication number
KR0167248B1
KR0167248B1 KR1019950021855A KR19950021855A KR0167248B1 KR 0167248 B1 KR0167248 B1 KR 0167248B1 KR 1019950021855 A KR1019950021855 A KR 1019950021855A KR 19950021855 A KR19950021855 A KR 19950021855A KR 0167248 B1 KR0167248 B1 KR 0167248B1
Authority
KR
South Korea
Prior art keywords
titanium nitride
reactor
substrate
thin film
sih
Prior art date
Application number
KR1019950021855A
Other languages
English (en)
Other versions
KR970008361A (ko
Inventor
이영종
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950021855A priority Critical patent/KR0167248B1/ko
Priority to US08/571,052 priority patent/US5834372A/en
Priority to JP7333447A priority patent/JP2922145B2/ja
Publication of KR970008361A publication Critical patent/KR970008361A/ko
Application granted granted Critical
Publication of KR0167248B1 publication Critical patent/KR0167248B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 기판의 전처리방법에 관한 것으로, 질화티타늄 기판을 반응기에 장입한 후 상기 반응기를 진공처리하는 공정과; N2나 Ar 또는 He 등을 이용하여 반응기 내를 퍼징한 후 반응기 내의 압력을 1 mTorr 이하로 진공처리하는 공정과; WF를 포함하는 반응기체를 소정 시간 투입하여 상기 기판을 표면처리하는 공정 및; 증착하고자 하는 물질의 소스기체와 환원기체를 투입하여 상기 질화티타늄 기판 상에 박막을 형성하는 공정을 포함하여 기판을 전처리하므로써, 1) WO3등과 같은 산화막이 반도체기판의 계면에 형성되는 것을 방지할 수 있으며, 2) 표면처리시간을 적절하게 조절할 수 있어 질화티타늄 입계로의 WFX침투를 억제할 수 있고, 3) 적절한 표면처리시간 조절로 질화티타늄의 표면산화층을 완전히 제거할 수 있어 이후에 증착되는 박막의 핵생성이 용이할 뿐 아니라 핵생성 사이트가 고르게 분포되므로 균일한 두께를 갖는 박막을 형성할 수 있고, 또한 이로 인해 박막의 밀도를 현저하게 증가시킬 수 있게 된다.

Description

반도체 기판의 전처리방법
제1도 및 제2도는 종래 기술로서, 질화티타늄 기판 위에 텅스텐 박막과 구리 박막을 각각 증착할때 외관상 관찰되는 정상증착 전의 시간지연 상태를 나타낸 것으로,
제1도는 기판 위에 텅스텐 박막이 임의의 온도에서 증착될 때의 증착시간에 따른 텅스텐막 두께 변화를 도시한 그래프.
제2도는 기판 위에 구리 박막이 임의의 온도에서 증착될 때의 증착시간에 따른 구리막 두께 변화를 도시한 그래프.
제3도는 종래 기술로서, 산화층 화합물이 TiO2라 가정했을 때 WF6- TiO2시스템에서의 열역학적 시뮬레이션 결과를 도시한 그래프.(TiO2= 1mol, WF6= 1mol, P = 1 Torr)
제4도는 본 발명으로서, 산화층 화합물이 TiO2라 가정했을 때 WF6- SiH4- TiO2시스템에서의 열역학적 시뮬레이션 결과를 도시한 그래프.(WF6= 1mol, SiH4= 0.5 mol, P = 1 Torr)
제5도는 본 발명으로서, 질화티타늄 표면의 Ti2P및 N1SXPS 스펙트럼 결과를 각각 구분하여 도시한 그래프로,
(a)는 반응성 스퍼터링에 의해 성장시킨 질화티타늄 박막의 XPS에 의해 분석된 Ti2P및 N1S스펙트럼 결과를 도시한 그래프,
(b)는 400℃의 질화티타늄 기판에 WF6- SiH4/H2혼합기체를 20초간 반응시켜 표면 전처리를 한 다음 XPS 분석으로 얻은 Ti2P및 N1S스펙트럼 결과를 도시한 그래프.
제6도는 본 발명으로서, WF6- SiH4/H2혼합기체를 이용하여 1 Torr의 압력하에서 질화티타늄 표면 위에 텅스텐 증착시, 증착온도에 따라 지수적으로 감소하는 외관상시간지연 상태를 도시한 그래프.
본 발명은 임의의 물질을 화학증착하고자 하는 반도체 기판의 전처리방법에 관한 것으로, 특히 질화티타늄 등과 같이 핵생성이 어려운 기판 위에 박막을 증착할 때 균일하고 빠르게 핵생성이 일어날 수 있도록 한 반도체 기판의 전처리방법에 관한 것이다.
반도체소자 제조 공정시 이용되는 질화티타늄(TiN) 박막은 주로 금속화(metallization) 공정의 확산장벽층(diffusion barrier layer)으로 많이 사용되고 있다.
이러한 질화티타늄 박막을 형성하는 방법은 크게 두가지로 구분되는 데, 그 하나는 물리증착(physical vapor deposition;이하, PVD라 한다)법이고, 다른 하나는 화학증착법(chemical vapor deposition;이하, CVD라 한다)이다.
상기 PVD법은 반응기안에서 가속된 아르곤(Ar) 원자가 티타늄(Ti) 타겟을 스퍼터링(sputtering)하여 질소(N2)와의 화학반응으로 질화티타늄을 형성하는 것으로, 그 대표적인 예로는 반응성(reactive) 스퍼터링법을 들 수 있다.
반면, CVD법으로는 염화티타늄(TiCl4)과 암모니아(NH3)의 화학반응으로 질화티타늄을 형성하는 저압화학증착(LPCVD)법 및 플라즈마화학증착(PECVD) 법 외에 최근 주목을 받고 있는 금속유기전구체(metal organic precursor)를 이용한 금속유기화학증착(metal organic CVD;이하, MOCVD라 한다)법 등이 있다.
일반적으로 상기 PVD나 CVD에 의해 증착된 질화티타늄은 매우 안정된 티타늄(Ti)-질소(N) 간의 결합 때문에 대부분의 화학반응에 있어서 반응속도가 느리고, 또한 증착후 공기에 노출된 질화티타늄 표면은 자연산화(natural oxidation) 되므로 그 표면에 약 10 - 15Å의 두께를 갖는 얇은 표면산화층(oxynitride layer)이 형성된다.
따라서 상기 질화티타늄을 기판으로하여 금속박막을 화학증착할 경우, 핵생성 속도(nucleation rate)가 매우 느려 반응초기에 정상 증착(steady-state deposition)이 이루어지지 않게 된다.
일 예로서, WF6- H2화학작용(chemistry)에 의한 텅스텐 증착시에는 450℃ 부근의 온도에서 약 7 - 10분 정도의 시간지연(time delay)이 관찰되며, MOCVD에 의한 구리 증착시에는 질화티타늄 표면 위에서 핵생성이 빠른 속도로 이루어지지 않아 아일랜드(island) 형태의 구리 결정립이 드문 드문 형성되는 현상이 관찰된다.
제1도 및 제2도는 이와 같이 질화티타늄 기판 위에 텅스텐 박막과 구리 박막을 임의의 온도에서 각각 증착시켰을 때의 외관상 관찰되는 시간지연 상태를 도시한 것으로, 제1도에는 상기 기판 위에 텅스텐 박막이 증착될 때의 증착시간에 따른 텅스텐막 두께 변화를 나타낸 그래프가 도시되어 있으며, 제2도에는 상기 기판 위에 구리 박막이 증착될 때의 증착시간에 따른 구리막 두께 변화를 나타낸 그래프가 도시되어 있다.
핵생성 속도가 느리면, 상기 도면에 제시된 바와 같이 정상증착이 이루어지기까지의 시간지연이 길어져 박막의 두께 균일성(thickness uniformity)이 감소될 뿐 아니라 쓰루풋(throughput)이 낮아지는 단점이 발생된다. 더우기 성장된 박막의 밀도가 낮아지기 때문에 이를 상호연결자(interconnection)로 적용할 때 비저항(resistivity)이 높아져 소자의 신뢰성이 저하되는 결과를 초래하게 된다.
따라서 최근에는 이를 보다 개선한 형태로서, WF6화학작용을 적용하여 질화티타늄 박막 위에 텅스텐 박막을 형성시킬때 시간지연을 최소화하면서도 밀도가 높은 박막을 형성하기 위하여 환원기체(H2나 SiH4)를 동시에 투입하지 않고 WF6만을 일정시간 투입하여 질화티타늄 기판 표면 위에 WFX를 흡착시킨 다음, WF6와 환원기체를 동시에 투입하여 증착하는 방법이 보고된 바 있다.
상기 방법에 의해 질화티타늄 기판 상에 금속 박막인 텅스텐이 형성되는 공정을 구체적으로 살펴보면, 질화티타늄이 덮혀진 기판을 반응기(reaction chamber) 내에 장입한 다음 1 mTorr 이하의 압력까지 진공을 뽑아내고, 임의의 온도 예컨대, 약 300℃ - 450℃에서 WF6를 설정된 시간 동안 투입하여 핵생성을 시킨후, WF6- H2나 WF6- SiH4(H2) 혼합기체를 투입하여 텅스텐 박막을 형성하도록 되어 있다.
즉, WF6만을 투입하여 텅스텐 핵을 형성하고 나면 계속 자라나는 박막은 H2나 SiH4등의 환원기체에 의해 형성된다.
상기 공정을 적용하여 금속박막을 형성할 경우, 시간지연을 어느 정도 감소시키면서도 박막의 연속성(continuity)을 확보할 수 있다는 장점은 가지나, 질화티타늄 표면이 WF6기체에 노출될때 어떠한 반응이 일어날 것인가에 대해서는 몇가지 제안이 있어 왔다.
즉, 질화티타늄은 매우 안정된 물질로서 WF6와의 반응성이 낮으므로 마치 산화막인 SiO2위에서 WF6로 부터 텅스텐이 증착되는 것과 비슷한 핵생성 메카니즘(mechanism)에 의해 핵생성이 일어날 것이라 제안한 예가 있으며, 열역학적 계산에 의해 WF6- TiN 반응시 텅스텐 시드(seed)와 고상(solid phase)의 TiF3가 형성된다는 예측도 있다. 후자의 경우는 아직 실험에 의해 증명되지 못한 상태이다.
한편, 이와 다른 예로는 WF6- TiN 반응에 의해 고상의 TiF3보다는 휘발성의 TiF4가 부산물(byproduct)로 생성되어 표면으로부터 쉽게 날아가기 때문에 텅스텐 증착후에 텅스텐/질화티타늄 계면에서 반응 부산물이 검출되지 않는다는 실험결과가 제시된 바 있다.
상기 실험결과에서는 아래 (1)식과 같은 시드 형성 반응을 제시하였는데,
여기서도 역시 시간지연 현상이나 질화티타늄 표면 위에 국부적으로 텅스텐 아일랜드가 형성되는 현상을 설명할 수가 없었다. 아울러 지금까지는 질화티타늄 표면 위의 자연산화막이 핵생성 반응에 미치는 영향이, 고려된 바 없다.
따라서, 질화티타늄 표면의 산화층이 핵생성 반응에 미치는 영향을 살펴보기 위하여 산화층의 화합물이 TiO2(S)라 가정하고, WF6- TiO2계(system)를 적용하여 열역학적 시뮬레이션(simulation)을 실시한 결과, 제3도에 도시된 바와 같은 결과를 얻게 되었다.(이때, WF6= 1mol, TiO2= 1mol, P = 1Torr)
이 결과에 따르면, 상기 도면에서 알 수 있듯이 약 450℃까지는 아래에 제시된 식(2)의 반응을 통해 TiO2(S)의 산소가 WO3(S)로 전이되며, Ti는 TiF4(g)의 형태로 제거된다.
그러나 450℃ 이상으로 온도가 증가하게 되면, 입력된 WF6의 소모량이 많아지면서 TiF4외에 텅스텐-산화플로라이드(WOF4)의 생성량이 증가하는 반면, WO3(S)는 고상으로서 계면에 잔류하게 되어 계면 특성을 약화시키는 단점이 발생하게 되므로 WF6만을 투입하여 핵생성을 유도하는 것은 바람직하지 못함을 알 수 있다. 또한 상기 WF6는 장시간 투입을 하면, 질화티타늄의 입계를 따라 WFX가 침투(penetration)하여 상기 질화티타늄 하부층(layer)에 영향을 미치게 되는 문제가 발생하게 된다.
이에 본 발명은 상기와 같은 문제점을 해결하기 위하여 이루어진 것으로, WF를 포함한 반응기체를 이용하여 반도체 기판을 표면처리하므로써 상기 기판 위에 증착될 물질의 핵생성 속도와 사이트(site) 수를 증가시킨 반도체 기판의 전처리방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 기판의 전처리방법은 질화티타늄 기판을 반응기에 장입한 후 상기 반응기를 진공처리하는 공정과; N2나 Ar 또는 He 등을 이용하여 반응기 내를 퍼징한 후 반응기 내의 압력을 1 mTorr 이하로 진공처리하는 공정과; WF를 포함하는 반응기체를 투입하여 상기 기판을 표면처리하는 공정 및; 증착하고자 하는 물질의 소스기체와 환원기체를 투입하여 상기 질화티타늄 기판 상에 박막을 형성하는 공정을 포함하여 형성됨을 특징으로 한다.
상기 공정 결과, 표면처리 후 증착될 박막물질의 핵생성 속도를 증가시킬 수 있게 된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.
본 발명은 질화티타늄 기판 위에 구리나 알루미늄 혹은 텅스텐 등의 금속박막을 화학증착법에 의해 형성할 때, WF를 포함하는 반응기체를 이용하여 상기 기판을 표면처리하므로써, 상기 금속물질의 핵생성 속도와 사이트 수를 증가시키는데 주안점이 있는 것으로, 그 기본적인 공정을 설명하면 다음과 같다.
먼저, 질화티타늄이 증착된 기판을 반응기 내에 장입한 후 반응기를 진공처리(evacuation)하고, 1 내지 3회에 걸쳐 질소(N2)나 아르곤(Ar) 혹은 헬륨(He) 기체를 투입하여 퍼징(purging)을 실시한다.
그후 반응기 내의 압력이 1 mTorr 이하가 되도록 다시 진공처리를 실시하고, WF6- SiH4를 선정된 시간 동안 투입하여 질화티타늄의 표면산화층을 완전히 제거한 다음, 상기 WF6- SiH4를 차단하고, 증착하고자 하는 물질의 소스기체(source gas)와 환원기체를 투입하여 상기 질화티타늄 기판 상에 박막을 증착하므로써 본 공정을 완료한다.
이때 상기 표면산화층을 제거하는 동안의 기판 온도는 300 - 600℃ 사이의 온도를 유지하도록 해주며, 반응기 내의 압력은 10-3- 수십 Torr 범위 내의 값을 갖도록 하고, WF6에 대한 SiH4의 분압(partial pressure) 비는 0.1 - 1.0 정도가 되도록 조절한다.
여기서, 표면산화층을 제거하는 전처리용 혼합기체의 조합은 WF6- SiH4이외에 H2를 더 첨가할 수도 있고 혹은 WF6- H2만을 사용할 수도 있다. 이 경우 중요한 것은 WF6에 대한 SiH4의 분압비로서 앞서 지적된 바와 같이 0.1 - 1.0의 비율을 유지하되 언급된 반응기의 총압력인 10-3- 수십 Torr 범위 내에서 일정한 압력을 맞출 수 있도록 H2의 분압을 조절하여 투입해 주어야 한다.
한편, 이외의 혼합기체로 WF4Cl2를 바탕으로 한 WF4Cl2- SiH2이나, WF4Cl2- H2, 혹은 WF4Cl2- SiH2- H2를 사용할 수도 있다. 이때, 상기 반응기체에 포함되는 SiH4는 Si2H6나 Si3H8로 대체 가능하다.
표면처리 후 원하는 물질의 박막을 증착하는 과정에서 가능한 전처리의 효과를 높이기 위해서는, 진공이 브레이크(break) 되지 않는 인-시튜(in-situ) 방법에 의해 전처리 후 바로 증착이 이루어지도록 해야 하며, 이때 증착 대상이 되는 박막으로는 금속유기전구체를 이용한 MOCVD법에 의해 증착되는 구리막이나 알루미늄막 및 WF6소스로부터 증착되는 텅스텐막, 그리고 각종 금속 실리사이드 예컨대, WSiX, TiSix 등을 들 수 있다.
WF6- SiH4혼합기체를 이용하여 질화티타늄 표면의 산화층을 제거하여 증착하고자 하는 물질의 핵생성을 돕는 표면 전처리 기술을 하기에 제시된 일예를 참조하여 그 효과를 좀더 구체적으로 설명하면 다음과 같다.
먼저, 언급된 바와 같이 질화티타늄 표면에 형성된 산화층을 TiO2라 가정하고 WF6- SiH4혼합기체를 선정된 시간동안 반응기 내로 투입하였을 경우, WF6- SiH4- TiO2(S)계에서의 반응을 살펴보고자 한다.
제4도에는 이러한 WF6- SiH4- TiO2(S)계에서의 반응을 열역학적으로 시뮬레이션화하여 얻어낸 온도에 따른 반응생성물의 농도 그래프가 도시되어 있다. 여기서 WF6= 1mol, SiH4= 0.5 mol, P = 1 Torr이다.
상기 도면에 따르면, 온도에 무관하게 텅스텐의 형성이 이루어지지 않음을 알 수 있으며, 이는 제3도에서의 WF6- TiO2(S)계에서와 같은 반응 양상을 보임을 알 수 있다.
그런데 TiO2(S)로 부터 유래된 산소는 약 300℃(573K) 이하에서는 일부 WO3(g) 형태로 전이되기는 하지만, 전 온도 범위에서 거의 WO2(g) 형태로 제거된다.
또한 제3도와는 달리 두 종류의 티타늄 플로라이드(titanium fluoride)가 생성되며, 이들의 생성은 온도에 매우 민감하다. 즉, 낮은 온도 구역에서는 비휘발성(nonvolatile)의 TiF3(S)가 생성되다가 온도가 악 300℃(573K)에 달하면, 상기 TiF3(S) 양은 급격히 감소하기 시작하는 반면, 휘발성(volatile)의 TiF4(S) 양이 증가하기 시작하며 약 320℃(593K) 이상의 온도에서는 TiF4(S) 만이 생성된다.
즉, 300℃(573K) 이상의 기판온도에서 WF6- SiH4혼합기체를 반응기 내로 투입하여 열처리를 한다면 플로라이드 불순물은 모두 TiF4로 제거되고, 질화티타늄 기판의 표면산화층 역시 WO2형태로 제거되어 매우 깨끗한 표면을 갖는 기판이 얻어짐을 알 수 있다.
제5도에는 400℃에서 WF6- SiH4혼합기체 투입에 의한 표면처리를 통해 질화티타늄 기판의 표면산화층이 제거되는 실증을 보여주는 결과가 도시되어 있다.
상기 도면에서 a는 반응성 스퍼터링(reactive sputtering)에 의해 성장시킨 질화티타늄 박막의 XPS(X-ray photoelectron spectroscopy)에 의해 분석된 Ti2P및 N1S스펙트럼 결과를 도시한 그래프를 나타낸 것이다.
여기서 Ti2P스펙트럼의 458.3 eV에서 나타나는 Ti2P3/2피크(peak)는 TiO2에 해당되는 것이고, 약 455.0 eV에서 나타나는 피크는 TiN의 Ti에 해당되는 것이다.
반면, N1S스펙트럼의 395.7 eV에서 나타나는 N1S의 피크는 산화질화막(oxynitride)에 해당되는 것이며, 397.3 eV에서 나타나는 피크는 화합물(stoichiometric) TiN의 N 피크이다.
상기 결과에 따르면, 상기 TiN의 표면에는 산화층이 형성되어 있음을 알 수 있다.
한편, 상기 도면에서 b는 1 Torr하에서 400℃의 질화티타늄 기판에 WF6- SiH4/H2혼합기체를 20초간 반응시켜 표면 전처리를 한 다음 XPS 분석으로 얻은 Ti2P및 N1S스펙트럼 결과를 도시한 그래프를 나타낸 것이다.
여기서는 반응후에 티타늄 산화막(titanium oxide)에 해당하는 Ti 피크는 거의 소멸되며, 456.4 eV에서 나타나는 TiN의 Ti 피크 강도가 현저히 커진다. 또한, N1S스펙트럼도 반응후에 차이를 보이는데 산화질화막에 해당되는 395.7 eV에서의 피크 강도가 현저하게 감소된다.
이것을 통해 알 수 있는 것은 표면처리 후에 질화티타늄의 산화층이 거의 완전히 제거된다는 것이다.
상기 WF6- SiH4혼합기체를 사용하여 질화티타늄의 표면처리를 할 때 처리시간이 너무 짧으면 표면산화층을 완전히 제거하지 못하게 되고 반대로 너무 길면 질화티타늄의 입계를 통한 WFX의 침투로 인해 상기 질화티타늄 하부의 다른 층에 영향을 미치게 되므로 또 다른 문제를 야기시킬 수 있을 뿐 아니라 원치않는 텅스텐층이 형성될 수도 있으므로 임의의 WF6, SiH4사용량에 대하여 적절한 처리시간을 잡는 것이 매우 중요하다.
적절한 처리시간을 책정하는 방법을 실험을 통한 예로서 살펴보면 다음과 같다. 즉, 질화티타늄 표면 위에 텅스텐을 증착할 때 먼저, 제1도에 도시된 바와 같이 임의의 온도에서, 증착시간에 따른 박막 두께의 플로트(plot)로 부터 선형 피팅(fitting)에 의해 외삽(extrapolation)하여 외관상시간지연을 조사하고, 이를 증착온도 별로 플로팅(plotting)하면 된다.
일예로써, 제6도에는 WF6- SiH4/H2혼합기체를 이용하여 1 Torr의 압력에서 위에서 언급된 방법에 의해 조사한 지연시간을 증착온도 별로 나타낸 그래프가 도시되어 있다. 상기 도면에서는 온도가 증가할수록 지연시간이 지수함수적(exponentially)으로 감소함을 알 수 있다.
여기서는, 본 발명에서 제시된 표면처리를 구현하기 위하여 제6도와 같이 조사된 지연시간의 약 60-80% 정도의 시간을 표면처리 적정시간으로 간주한다.
상술한 바와 같이 본 발명에 의하면, 1) 반응기체로서 WF6화합물을 바탕으로 한 WF6- SiH2이나, WF6- H2, 혹은 WF6- SiH2- H2등의 혼합기체를 사용하므로써 WO3등과 같은 산화막이 반도체기판의 계면에 형성되는 것을 방지할 수 있으며, 2) 표면처리시간을 적절하게 조절할 수 있어 질화티타늄 입계로의 WFX침투를 억제할 수 있고, 3) 적절한 표면처리시간 조절로 질화티타늄의 표면산화층을 완전히 제거할 수 있어 이후에 증착되는 박막의 핵생성이 용이할 뿐 아니라 핵생성 사이트가 고르게 분포되므로 균일한 두께를 갖는 박막을 형성할 수 있고, 또한 이로 인해 박막의 밀도를 현저하게 증가시킬 수 있게 된다.

Claims (12)

  1. 질화티타늄 기판을 반응기에 장입한 후 상기 반응기를 진공처리하는 공정과; N2나 Ar 또는 He 등을 이용하여 반응기 내를 퍼징한 후 반응기 내의 압력을 1 mTorr 이하로 진공처리하는 공정과; WF를 포함하는 반응기체를 투입하여 상기 기판을 표면처리하는 공정 및; 증착하고자하는 물질의 소스기체와 환원기체를 투입하여 상기 질화티타늄 기판 상에 박막을 형성하는 공정을 포함하여 형성됨을 특징으로 하는 반도체 기판의 전처리방법.
  2. 제1항에 있어서, 상기 WF를 포함하는 반응기체는 WF6화합물을 바탕으로 한 WF6- SiH4이나, WF6- H2, 혹은 WF6- SiH4- H2중 선택된 어느 하나로 형성하는 것을 특징으로 하는 반도체 기판의 전처리방법.
  3. 제1항에 있어서, 상기 WF를 포함하는 반응기체는 WF4Cl2를 바탕으로 한 WF4Cl2- SiH2이나, WF4Cl2- H2, 혹은 WF4Cl2- SiH2- H2중 선택된 어느 하나로 형성하는 것을 특징으로 하는 반도체 기판의 전처리방법.
  4. 제2항 또는 제3항에 있어서, 상기 반응기체에 포함되는 SiH4는 Si2H6나 Si3H8로 대체 가능한 것을 특징으로 하는 반도체 기판의 전처리방법.
  5. 제1항에 있어서, 상기 질화티타늄기판의 표면처리 공정 진행시 반응기 내의 압력을 10-3Torr - 수십 Torr 범위 내로 형성하는 것을 특징으로 하는 반도체 기판의 전처리방법.
  6. 제1항 또는 제2항에 있어서, 상기 반응기체의 분압비는 WF6에 대한 SiH4의 분압비가 0.1 - 1.0의 값을 가지도록 형성하는 것을 특징으로 하는 반도체 기판의 전처리방법.
  7. 제1항에 있어서, 상기 표면처리 공정 진행시의 질화티타늄기판은 300 내지 600℃의 온도를 유지하도록 형성하는 것을 특징으로 하는 반도체 기판의 전처리방법.
  8. 제1항에 있어서, 상기 표면처리 공정은 텅스텐 증착시의 지연시간을 조사하여, 그 지연시간 범위 내에서 상기 공정을 실시하는 것을 특징으로 하는 반도체 기판의 전처리방법.
  9. 제1항 또는 제8항에 있어서, 상기 표면처리 공정은 지연시간의 약 60 - 80% 동안 실시하는 것을 특징으로 하는 반도체 기판의 전처리방법.
  10. 제1항에 있어서, 상기 질화티타늄 기판 상의 박막은 구리, 알루미늄, 텅스텐 및, 각종 금속 실리사이드 중 선택된 어느 하나로 형성하는 것을 특징으로 하는 반도체 기판의 전처리방법.
  11. 제10항에 있어서, 상기 금속 실리사이드는 WSiX또는 TiSiX로 형성하는 것을 특징으로 하는 반도체 기판의 전처리방법.
  12. 제1항에 있어서, 상기 표면처리 및 박막은 인-시튜 공정으로 형성하는 것을 특징으로 하는 반도체 기판의 전처리방법.
KR1019950021855A 1995-07-24 1995-07-24 반도체 기판의 전처리방법 KR0167248B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950021855A KR0167248B1 (ko) 1995-07-24 1995-07-24 반도체 기판의 전처리방법
US08/571,052 US5834372A (en) 1995-07-24 1995-12-12 Pretreatment of semiconductor substrate
JP7333447A JP2922145B2 (ja) 1995-07-24 1995-12-21 半導体基板の前処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950021855A KR0167248B1 (ko) 1995-07-24 1995-07-24 반도체 기판의 전처리방법

Publications (2)

Publication Number Publication Date
KR970008361A KR970008361A (ko) 1997-02-24
KR0167248B1 true KR0167248B1 (ko) 1999-02-01

Family

ID=19421388

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950021855A KR0167248B1 (ko) 1995-07-24 1995-07-24 반도체 기판의 전처리방법

Country Status (3)

Country Link
US (1) US5834372A (ko)
JP (1) JP2922145B2 (ko)
KR (1) KR0167248B1 (ko)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6174821B1 (en) 1996-05-09 2001-01-16 Micron Technology, Inc. Semiconductor processing method of depositing polysilicon
US6974766B1 (en) 1998-10-01 2005-12-13 Applied Materials, Inc. In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application
US6242361B1 (en) 1999-12-13 2001-06-05 Industrial Technology Research Institute Plasma treatment to improve DUV photoresist process
US6686298B1 (en) 2000-06-22 2004-02-03 Micron Technology, Inc. Methods of forming structures over semiconductor substrates, and methods of forming transistors associated with semiconductor substrates
US6649543B1 (en) * 2000-06-22 2003-11-18 Micron Technology, Inc. Methods of forming silicon nitride, methods of forming transistor devices, and transistor devices
US6833329B1 (en) 2000-06-22 2004-12-21 Micron Technology, Inc. Methods of forming oxide regions over semiconductor substrates
US7964505B2 (en) 2005-01-19 2011-06-21 Applied Materials, Inc. Atomic layer deposition of tungsten materials
US7405158B2 (en) 2000-06-28 2008-07-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
US7732327B2 (en) 2000-06-28 2010-06-08 Applied Materials, Inc. Vapor deposition of tungsten materials
US7101795B1 (en) * 2000-06-28 2006-09-05 Applied Materials, Inc. Method and apparatus for depositing refractory metal layers employing sequential deposition techniques to form a nucleation layer
US6551929B1 (en) 2000-06-28 2003-04-22 Applied Materials, Inc. Bifurcated deposition process for depositing refractory metal layers employing atomic layer deposition and chemical vapor deposition techniques
US6936538B2 (en) 2001-07-16 2005-08-30 Applied Materials, Inc. Method and apparatus for depositing tungsten after surface treatment to improve film characteristics
US6660657B1 (en) 2000-08-07 2003-12-09 Micron Technology, Inc. Methods of incorporating nitrogen into silicon-oxide-containing layers
TWI303084B (en) * 2000-09-08 2008-11-11 Tokyo Electron Ltd Shower head structure, film forming method, and gas processing apparauts
US7211144B2 (en) 2001-07-13 2007-05-01 Applied Materials, Inc. Pulsed nucleation deposition of tungsten layers
JP2005518088A (ja) 2001-07-16 2005-06-16 アプライド　マテリアルズ　インコーポレイテッド タングステン複合膜の形成
US8110489B2 (en) 2001-07-25 2012-02-07 Applied Materials, Inc. Process for forming cobalt-containing materials
WO2003030224A2 (en) 2001-07-25 2003-04-10 Applied Materials, Inc. Barrier formation using novel sputter-deposition method
US9051641B2 (en) 2001-07-25 2015-06-09 Applied Materials, Inc. Cobalt deposition on barrier surfaces
US20090004850A1 (en) 2001-07-25 2009-01-01 Seshadri Ganguli Process for forming cobalt and cobalt silicide materials in tungsten contact applications
US20030029715A1 (en) 2001-07-25 2003-02-13 Applied Materials, Inc. An Apparatus For Annealing Substrates In Physical Vapor Deposition Systems
US6878585B2 (en) 2001-08-29 2005-04-12 Micron Technology, Inc. Methods of forming capacitors
US6916398B2 (en) 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
US6723599B2 (en) 2001-12-03 2004-04-20 Micron Technology, Inc. Methods of forming capacitors and methods of forming capacitor dielectric layers
US7081271B2 (en) 2001-12-07 2006-07-25 Applied Materials, Inc. Cyclical deposition of refractory metal silicon nitride
US6911391B2 (en) 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
US6833161B2 (en) 2002-02-26 2004-12-21 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
US6972267B2 (en) 2002-03-04 2005-12-06 Applied Materials, Inc. Sequential deposition of tantalum nitride using a tantalum-containing precursor and a nitrogen-containing precursor
US7279432B2 (en) 2002-04-16 2007-10-09 Applied Materials, Inc. System and method for forming an integrated barrier layer
US20050229947A1 (en) * 2002-06-14 2005-10-20 Mykrolis Corporation Methods of inserting or removing a species from a substrate
EP1420080A3 (en) 2002-11-14 2005-11-09 Applied Materials, Inc. Apparatus and method for hybrid chemical deposition processes
JP4031704B2 (ja) * 2002-12-18 2008-01-09 東京エレクトロン株式会社 成膜方法
US7018779B2 (en) * 2003-01-07 2006-03-28 International Business Machines Corporation Apparatus and method to improve resist line roughness in semiconductor wafer processing
US7211508B2 (en) 2003-06-18 2007-05-01 Applied Materials, Inc. Atomic layer deposition of tantalum based barrier materials
US20050252449A1 (en) 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
WO2007142690A2 (en) 2005-11-04 2007-12-13 Applied Materials, Inc. Apparatus and process for plasma-enhanced atomic layer deposition
US7798096B2 (en) 2006-05-05 2010-09-21 Applied Materials, Inc. Plasma, UV and ion/neutral assisted ALD or CVD in a batch tool
US7521379B2 (en) 2006-10-09 2009-04-21 Applied Materials, Inc. Deposition and densification process for titanium nitride barrier layers
US7585762B2 (en) 2007-09-25 2009-09-08 Applied Materials, Inc. Vapor deposition processes for tantalum carbide nitride materials
US7678298B2 (en) 2007-09-25 2010-03-16 Applied Materials, Inc. Tantalum carbide nitride materials by vapor deposition processes
US7824743B2 (en) 2007-09-28 2010-11-02 Applied Materials, Inc. Deposition processes for titanium nitride barrier and aluminum
US20100062149A1 (en) 2008-09-08 2010-03-11 Applied Materials, Inc. Method for tuning a deposition rate during an atomic layer deposition process
US8491967B2 (en) 2008-09-08 2013-07-23 Applied Materials, Inc. In-situ chamber treatment and deposition process
JP2012193457A (ja) * 2009-06-10 2012-10-11 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び半導体装置の製造装置
US11501999B2 (en) * 2018-09-28 2022-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. Cobalt fill for gate structures

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5240505A (en) * 1989-08-03 1993-08-31 Mitsubishi Denki Kabushiki Kaisha Method of an apparatus for forming thin film for semiconductor device
US5047367A (en) * 1990-06-08 1991-09-10 Intel Corporation Process for formation of a self aligned titanium nitride/cobalt silicide bilayer
US5665640A (en) * 1994-06-03 1997-09-09 Sony Corporation Method for producing titanium-containing thin films by low temperature plasma-enhanced chemical vapor deposition using a rotating susceptor reactor

Also Published As

Publication number Publication date
JPH0931625A (ja) 1997-02-04
KR970008361A (ko) 1997-02-24
JP2922145B2 (ja) 1999-07-19
US5834372A (en) 1998-11-10

Similar Documents

Publication Publication Date Title
KR0167248B1 (ko) 반도체 기판의 전처리방법
US10964534B2 (en) Enhanced thin film deposition
EP1292970B1 (en) Thin film forming method
US8048805B2 (en) Methods for growing low-resistivity tungsten film
US7611751B2 (en) Vapor deposition of metal carbide films
JP3228746B2 (ja) シランを用いないｃｖｄにより窒化チタン上にタングステンを核生成する方法
EP0599991B1 (en) Process for forming low resistivity titanium nitride films
US5393565A (en) Method for deposition of a refractory metal nitride and method for formation of a conductive film containing a refractory metal nitride
US7393783B2 (en) Methods of forming metal-containing structures
US6436820B1 (en) Method for the CVD deposition of a low residual halogen content multi-layered titanium nitride film having a combined thickness greater than 1000 Å
US6783868B2 (en) Halogen addition for improved adhesion of CVD copper to barrier
JPH06188205A (ja) 薄膜形成方法及びその装置
Mei et al. Characterization of TiN film grown by low-pressure-chemical-vapor-deposition
US6787466B2 (en) High throughout process for the formation of a refractory metal nucleation layer
JPH07221048A (ja) バリアメタル層の形成方法
JP2002217133A (ja) バリアメタル膜の形成方法
KR20000065373A (ko) 반도체 소자의 확산방지막 및 그 제조방법
JPS62177944A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110825

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee